JP2007208473A - プリント基板における信号ラインの設計方法及びこの設計方法を用いて製造されたプリント基板 - Google Patents
プリント基板における信号ラインの設計方法及びこの設計方法を用いて製造されたプリント基板 Download PDFInfo
- Publication number
- JP2007208473A JP2007208473A JP2006023132A JP2006023132A JP2007208473A JP 2007208473 A JP2007208473 A JP 2007208473A JP 2006023132 A JP2006023132 A JP 2006023132A JP 2006023132 A JP2006023132 A JP 2006023132A JP 2007208473 A JP2007208473 A JP 2007208473A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- insulating layer
- dielectric constant
- thickness
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Abstract
【課題】高周波信号が伝送される信号ラインを有するプリント基板における信号ラインの設計方法において、信号ラインの幅のばらつきを±１５％の範囲内に管理可能とし、信号ラインの特性インピーダンスのばらつきを例えば５０Ω±１０％の範囲内にする。
【解決手段】誘電率及び厚さがεｒ１及びｔ１であるコア基板１と、コア基板の一面側に形成された電源グランド回路部４と、コア基板の他面側に形成され誘電率及び厚さがεｒ２及びｔ２である絶縁層６と、絶縁層上に形成された信号ラインと、からなるマイクロストリップライン構造Ａ９を有し、この構造における信号ラインを設計する際、コア基板と絶縁層との複合誘電率εｒを、εｒ＝｛εｒ１×ｔ１／（ｔ１＋ｔ２）｝＋｛εｒ２×ｔ２／（ｔ１＋ｔ２）｝とし、信号ラインが所定の幅ｗ９となるように、ｔ１とｔ２とを所定の比率にすることによって誘電率εｒを所定の値にする。
【選択図】図１
【解決手段】誘電率及び厚さがεｒ１及びｔ１であるコア基板１と、コア基板の一面側に形成された電源グランド回路部４と、コア基板の他面側に形成され誘電率及び厚さがεｒ２及びｔ２である絶縁層６と、絶縁層上に形成された信号ラインと、からなるマイクロストリップライン構造Ａ９を有し、この構造における信号ラインを設計する際、コア基板と絶縁層との複合誘電率εｒを、εｒ＝｛εｒ１×ｔ１／（ｔ１＋ｔ２）｝＋｛εｒ２×ｔ２／（ｔ１＋ｔ２）｝とし、信号ラインが所定の幅ｗ９となるように、ｔ１とｔ２とを所定の比率にすることによって誘電率εｒを所定の値にする。
【選択図】図１
Description
本発明は、高周波信号が伝送される信号ラインを有するプリント基板において、この信号ラインの設計方法及びこの設計方法を用いて製造されたプリント基板に関するものである。
近年の電子機器の小型化及び軽量化に伴い、電子機器に使用されるプリント基板に対して、配線パターンの微細線化及び絶縁層の薄型化が要求されている。
また、近年の電子機器では大容量の情報信号を高速処理するので、このような電子機器に使用されるプリント基板に対して、情報信号の伝送損失を低減するため、情報信号が高速伝送される信号ラインが所定の特性インピーダンスを有するように信号ラインを設計しなければならない。
この信号ラインは、例えば図８及び図９に示す構成により設計される。
図８は、情報信号が高速伝送される信号ラインの一形態であるマイクロストリップラインを説明するための模式的断面図である。
図９は、情報信号が高速伝送される信号ラインの一形態であるストリップラインを説明するための模式的断面図である。
図８は、情報信号が高速伝送される信号ラインの一形態であるマイクロストリップラインを説明するための模式的断面図である。
図９は、情報信号が高速伝送される信号ラインの一形態であるストリップラインを説明するための模式的断面図である。
まず、図８を用いて、マイクロストリップラインについて説明する。
図８に示すように、マイクロストリップラインＡ１５５は、コア材１５１の一面側に形成された内層電源グランド層１５２と、内層電源グランド層１５２上に形成された絶縁層１５３と、絶縁層１５３上に形成された信号ライン１５５との積層構造により構成されている。
絶縁層１５３は、コア材１５１に、ガラスクロス等に絶縁性樹脂を含浸させたシート状のプリプレグを圧着したり、絶縁性樹脂インクを塗布した後硬化することによって形成することができる。これらのプリプレグや絶縁性樹脂インクは市販のものを用いることができる。一般的に、市販されているプリプレグの誘電率は約４．５〜５であり、絶縁性樹脂インクの誘電率は３前後である。
また、信号ライン１５５の厚さは、一般的に２０μｍ前後である。
図８に示すように、マイクロストリップラインＡ１５５は、コア材１５１の一面側に形成された内層電源グランド層１５２と、内層電源グランド層１５２上に形成された絶縁層１５３と、絶縁層１５３上に形成された信号ライン１５５との積層構造により構成されている。
絶縁層１５３は、コア材１５１に、ガラスクロス等に絶縁性樹脂を含浸させたシート状のプリプレグを圧着したり、絶縁性樹脂インクを塗布した後硬化することによって形成することができる。これらのプリプレグや絶縁性樹脂インクは市販のものを用いることができる。一般的に、市販されているプリプレグの誘電率は約４．５〜５であり、絶縁性樹脂インクの誘電率は３前後である。
また、信号ライン１５５の厚さは、一般的に２０μｍ前後である。
そして、このマイクロストリップラインＡ１５５における信号ライン１５５の特性インピーダンスＺｏＡ１５５は、例えば特許文献１の記載された（１）式によって表すことができる。
なお、（１）式において、Ｚｏ１は信号ライン１５５の特性インピーダンスＺｏＡ１５５、εｒは絶縁層１５３の誘電率、ｈ１は絶縁層１５３の厚さｔ１５３、ｗは信号ライン１５５の幅ｗ１５５、ｔは信号ライン１５５の厚さｔ１５５をそれぞれ表す。
ここで、εｒを３、ｈ１を５０μｍ、ｔを２０μｍとして、信号ライン１５５の特性インピーダンスＺｏＡ１５５が５０Ωとなるときの信号ライン１５５の幅ｗ１５５であるｗを求めると、信号ライン１５５の幅ｗ１５５は約８７μｍとなる。
ここで、εｒを３、ｈ１を５０μｍ、ｔを２０μｍとして、信号ライン１５５の特性インピーダンスＺｏＡ１５５が５０Ωとなるときの信号ライン１５５の幅ｗ１５５であるｗを求めると、信号ライン１５５の幅ｗ１５５は約８７μｍとなる。
次に、図９を用いてストリップラインについて説明する。
図９に示すように、ストリップラインＢ２０４は、コア材２０１の一面側に形成された内層電源グランド層２０２と、内層電源グランド層２０２上に形成された第１の絶縁層２０３と、第１の絶縁層２０３上に形成された信号ライン２０４と、信号ライン２０４を覆うように第１の絶縁層２０３上に形成された第２の絶縁層２０５と、第２の絶縁層２０５上に形成された外層電源グランド層２０６との積層構造により構成されている。
そして、このストリップラインＢ２０４における信号ライン２０４の特性インピーダンスＺｏＢ２０４は、例えば特許文献１の記載された（２）式によって表すことができる。
図９に示すように、ストリップラインＢ２０４は、コア材２０１の一面側に形成された内層電源グランド層２０２と、内層電源グランド層２０２上に形成された第１の絶縁層２０３と、第１の絶縁層２０３上に形成された信号ライン２０４と、信号ライン２０４を覆うように第１の絶縁層２０３上に形成された第２の絶縁層２０５と、第２の絶縁層２０５上に形成された外層電源グランド層２０６との積層構造により構成されている。
そして、このストリップラインＢ２０４における信号ライン２０４の特性インピーダンスＺｏＢ２０４は、例えば特許文献１の記載された（２）式によって表すことができる。
なお、（２）式において、Ｚｏ２は信号ライン２０４の特性インピーダンスＺｏＢ２０４、εｒは第１の絶縁層２０３の誘電率、εｒ２は第２の絶縁層２０５の誘電率、ｈ１は第１の絶縁層２０３の厚さｔ２０３、ｈ２は第２の絶縁層２０５の厚さｔ２０５、ｗは信号ライン２０４の幅ｗ２０４、ｔは信号ライン２０４の厚さｔ２０４をそれぞれ表す。
ここで、εｒ及びεｒ２を３、ｈ１及びｈ２を５０μｍ、ｔを２０μｍとして、信号ライン２０４の特性インピーダンスＺｏＢ２０４が５０Ωとなるときの信号ライン２０４の幅ｗ２０４であるｗを求めると、信号ライン２０４の幅ｗ２０４は約１３２μｍとなる。
特開２００２−１１１２３３号公報
ここで、εｒ及びεｒ２を３、ｈ１及びｈ２を５０μｍ、ｔを２０μｍとして、信号ライン２０４の特性インピーダンスＺｏＢ２０４が５０Ωとなるときの信号ライン２０４の幅ｗ２０４であるｗを求めると、信号ライン２０４の幅ｗ２０４は約１３２μｍとなる。
ところで、これらの信号ライン１５５，２０４を用いて大容量の情報信号を高速伝送する場合、この情報信号の伝送損失を低減するためには、それぞれの特性インピーダンスＺｏＡ１５５，ＺｏＢ２０４を例えば５０Ω±１０％の範囲内になるようにすることが必要であり、そのためには信号ライン１５５，２０４の幅ｗ１５５，ｗ２０４の各ばらつきを約±１５％の範囲内に管理しなければならない。
しかしながら、幅ｗ１５５，ｗ２０４は１５０μｍ未満と狭いため、この幅ｗ１５５，ｗ２０４を±１５％の範囲内に管理することは、現状では、製造装置の性能上及び製造管理上、困難である。
しかしながら、幅ｗ１５５，ｗ２０４は１５０μｍ未満と狭いため、この幅ｗ１５５，ｗ２０４を±１５％の範囲内に管理することは、現状では、製造装置の性能上及び製造管理上、困難である。
また、絶縁層１５３，２０３（２０５）の誘電率εｒ（εｒ２）を小さくしたり、絶縁層の厚さｈ１（ｈ２）を厚くすることによって信号ライン１５５（２０４）の幅ｗ１５５（ｗ２０４）を広くすることは可能であるが、絶縁層１５３，２０３（２０５）となるプリプレグや絶縁性樹脂インクは固有の誘電率を有しているため、絶縁層１５３，２０３（２０５）の誘電率εｒ（εｒ２）を任意の値にすることは困難であり、また、絶縁層１５３，２０３（２０５）の厚さを厚くすることはプリント基板の薄型化に対して不利である。
そこで、本発明が解決しようとする課題は、信号ラインの幅のばらつきを±１５％の範囲内に管理可能とすることによって、信号ラインの特性インピーダンスのばらつきを、例えば５０Ω±１０％の範囲内にすることが可能な、プリント基板における信号ラインの設計方法及びこの設計方法を用いて作製されたプリント基板を提供することにある。
上記の課題を解決するために、本願各発明は次の手段を有する。
１）高周波信号が伝送される信号ライン（９）を有するプリント基板（１５）における前記信号ラインの設計方法において、前記プリント基板は、誘電率がεｒ１、厚さがｔ１であるコア基板（１）と、該コア基板の一面側に形成された電源グランド回路部（４）と、前記コア基板の他面側に形成され、誘電率がεｒ２、厚さがｔ２である絶縁層（６）と、該絶縁層上の前記電源グランド回路部に対応する範囲内に形成され、所定の厚さ（ｔ９）を有する前記信号ラインと、からなるマイクロストリップライン構造（Ａ９）を有し、前記プリント基板の前記マイクロストリップライン構造における前記信号ラインを設計する際、前記マイクロストリップライン構造における前記コア基板と前記絶縁層との複合誘電率εｒを、εｒ＝｛εｒ１×ｔ１／（ｔ１＋ｔ２）｝＋｛εｒ２×ｔ２／（ｔ１＋ｔ２）｝とし、前記所定の厚さで決定された前記信号ラインが所定の幅（ｗ９）となるように、前記ｔ１と前記ｔ２とを所定の比率にすることによって前記複合誘電率εｒを所定の値にすることを特徴とする、プリント基板における信号ラインの設計方法である。
２）高周波信号が伝送される信号ライン（３３）を有するプリント基板（３５）における前記信号ラインの設計方法において、前記プリント基板は、コア基板（２１）と、該コア基板の一面側に形成された電源グランド回路部（２４）と、該電源グランド回路部を覆うように前記コア基板の一面側に形成され、誘電率がεｒ１、厚さがｔ１である第１の絶縁層（２６）と、該第１の絶縁層上に形成され、誘電率がεｒ２、厚さがｔ２である第２の絶縁層（３０）と、該第２の絶縁層上の前記電源グランド回路部に対応する範囲内に形成され、所定の厚さ（ｔ３３）を有する前記信号ラインと、を有すると共に、前記電源グランド回路部、前記第１の絶縁層、前記第２の絶縁層、及び前記信号ラインからなるマイクロストリップライン構造（Ａ３３）を有し、前記プリント基板の前記マイクロストリップライン構造における前記信号ラインを設計する際、前記マイクロストリップライン構造における前記第１の絶縁層と前記第２の絶縁層との複合誘電率εｒを、εｒ＝｛εｒ１×ｔ１／（ｔ１＋ｔ２）｝＋｛εｒ２×ｔ２／（ｔ１＋ｔ２）｝とし、前記所定の厚さで決定された前記信号ラインが所定の幅（ｗ３３）となるように、前記ｔ１と前記ｔ２とを所定の比率にすることによって前記複合誘電率εｒを所定の値にすることを特徴とする、プリント基板における信号ラインの設計方法である。
３）高周波信号が伝送される信号ライン（６９）を有するプリント基板（８０）における前記信号ラインの設計方法において、前記プリント基板は、誘電率がεｒ１、厚さがｔ１であるコア基板（６１）と、該コア基板の一面側に形成された第１の電源グランド回路部（６４）と、前記コア基板の他面側に形成され、誘電率がεｒ２、厚さがｔ２である第１の絶縁層（６６）と、該第１の絶縁層上の前記第１の電源グランド回路部に対応する範囲内に形成され、所定の厚さ（ｔ６９）を有する前記信号ラインと、該信号ラインを覆うように前記第１の絶縁層上に形成された第２の絶縁層（７１）と、該第２の絶縁層上の前記信号ラインに対応する範囲を含んで形成された第２の電源グランド回路部（７４）と、からなるストリップライン構造（Ｂ６９）を有し、前記プリント基板の前記ストリップライン構造における前記信号ラインを設計する際、前記ストリップライン構造における前記コア基板と前記第１の絶縁層との複合誘電率εｒを、εｒ＝｛εｒ１×ｔ１／（ｔ１＋ｔ２）｝＋｛εｒ２×ｔ２／（ｔ１＋ｔ２）｝とし、前記所定の厚さで決定された前記信号ラインが所定の幅（ｗ６９）となるように、前記ｔ１と前記ｔ２とを所定の比率にすることによって前記複合誘電率εｒを所定の値にすることを特徴とする、プリント基板における信号ラインの設計方法である。
４）高周波信号が伝送される信号ライン（８４）を有するプリント基板（９５）における前記信号ラインの設計方法において、前記プリント基板は、コア基板（８１）と、該コア基板の一面側に形成された第１の電源グランド回路部（８５）と、前記コア基板の他面側の前記第１の電源グランド回路部に対応する範囲内に形成され、所定の厚さ（ｔ８４）を有する前記信号ラインと、該信号ラインを覆うように前記コア基板の他面側に形成され、誘電率がεｒ１、厚さがｔ１である第１の絶縁層（８７）と、該第１の絶縁層上に形成され、誘電率がεｒ２、厚さがｔ２である第２の絶縁層（９１）と、該第２の絶縁層上の前記信号ラインに対応する範囲を含んで形成された第２の電源グランド回路部（９４）と、からなるストリップライン構造（Ｂ８４）を有し、前記プリント基板の前記ストリップライン構造における前記信号ラインを設計する際、前記ストリップライン構造における前記第１の絶縁層と前記第２の絶縁層との複合誘電率εｒを、εｒ＝｛εｒ１×ｔ１／（ｔ１＋ｔ２）｝＋｛εｒ２×ｔ２／（ｔ１＋ｔ２）｝とし、前記所定の厚さで決定された前記信号ラインが所定の幅（ｗ８４）となるように、前記ｔ１と前記ｔ２とを所定の比率にすることによって前記複合誘電率εｒを所定の値にすることを特徴とする、プリント基板における信号ラインの設計方法である。
５）前記信号ラインを、所定の間隙（ｓ９６，ｓ９８）を有して互いが略平行に延在する一対の線路とすることを特徴とする１）項〜４）項のいずれかに記載のプリント基板における信号ラインの設計方法である。
６）高周波信号が伝送される信号ラインを有するプリント基板であって、１）項〜５）項のいずれかに記載の設計方法により製造されたプリント基板である。
１）高周波信号が伝送される信号ライン（９）を有するプリント基板（１５）における前記信号ラインの設計方法において、前記プリント基板は、誘電率がεｒ１、厚さがｔ１であるコア基板（１）と、該コア基板の一面側に形成された電源グランド回路部（４）と、前記コア基板の他面側に形成され、誘電率がεｒ２、厚さがｔ２である絶縁層（６）と、該絶縁層上の前記電源グランド回路部に対応する範囲内に形成され、所定の厚さ（ｔ９）を有する前記信号ラインと、からなるマイクロストリップライン構造（Ａ９）を有し、前記プリント基板の前記マイクロストリップライン構造における前記信号ラインを設計する際、前記マイクロストリップライン構造における前記コア基板と前記絶縁層との複合誘電率εｒを、εｒ＝｛εｒ１×ｔ１／（ｔ１＋ｔ２）｝＋｛εｒ２×ｔ２／（ｔ１＋ｔ２）｝とし、前記所定の厚さで決定された前記信号ラインが所定の幅（ｗ９）となるように、前記ｔ１と前記ｔ２とを所定の比率にすることによって前記複合誘電率εｒを所定の値にすることを特徴とする、プリント基板における信号ラインの設計方法である。
２）高周波信号が伝送される信号ライン（３３）を有するプリント基板（３５）における前記信号ラインの設計方法において、前記プリント基板は、コア基板（２１）と、該コア基板の一面側に形成された電源グランド回路部（２４）と、該電源グランド回路部を覆うように前記コア基板の一面側に形成され、誘電率がεｒ１、厚さがｔ１である第１の絶縁層（２６）と、該第１の絶縁層上に形成され、誘電率がεｒ２、厚さがｔ２である第２の絶縁層（３０）と、該第２の絶縁層上の前記電源グランド回路部に対応する範囲内に形成され、所定の厚さ（ｔ３３）を有する前記信号ラインと、を有すると共に、前記電源グランド回路部、前記第１の絶縁層、前記第２の絶縁層、及び前記信号ラインからなるマイクロストリップライン構造（Ａ３３）を有し、前記プリント基板の前記マイクロストリップライン構造における前記信号ラインを設計する際、前記マイクロストリップライン構造における前記第１の絶縁層と前記第２の絶縁層との複合誘電率εｒを、εｒ＝｛εｒ１×ｔ１／（ｔ１＋ｔ２）｝＋｛εｒ２×ｔ２／（ｔ１＋ｔ２）｝とし、前記所定の厚さで決定された前記信号ラインが所定の幅（ｗ３３）となるように、前記ｔ１と前記ｔ２とを所定の比率にすることによって前記複合誘電率εｒを所定の値にすることを特徴とする、プリント基板における信号ラインの設計方法である。
３）高周波信号が伝送される信号ライン（６９）を有するプリント基板（８０）における前記信号ラインの設計方法において、前記プリント基板は、誘電率がεｒ１、厚さがｔ１であるコア基板（６１）と、該コア基板の一面側に形成された第１の電源グランド回路部（６４）と、前記コア基板の他面側に形成され、誘電率がεｒ２、厚さがｔ２である第１の絶縁層（６６）と、該第１の絶縁層上の前記第１の電源グランド回路部に対応する範囲内に形成され、所定の厚さ（ｔ６９）を有する前記信号ラインと、該信号ラインを覆うように前記第１の絶縁層上に形成された第２の絶縁層（７１）と、該第２の絶縁層上の前記信号ラインに対応する範囲を含んで形成された第２の電源グランド回路部（７４）と、からなるストリップライン構造（Ｂ６９）を有し、前記プリント基板の前記ストリップライン構造における前記信号ラインを設計する際、前記ストリップライン構造における前記コア基板と前記第１の絶縁層との複合誘電率εｒを、εｒ＝｛εｒ１×ｔ１／（ｔ１＋ｔ２）｝＋｛εｒ２×ｔ２／（ｔ１＋ｔ２）｝とし、前記所定の厚さで決定された前記信号ラインが所定の幅（ｗ６９）となるように、前記ｔ１と前記ｔ２とを所定の比率にすることによって前記複合誘電率εｒを所定の値にすることを特徴とする、プリント基板における信号ラインの設計方法である。
４）高周波信号が伝送される信号ライン（８４）を有するプリント基板（９５）における前記信号ラインの設計方法において、前記プリント基板は、コア基板（８１）と、該コア基板の一面側に形成された第１の電源グランド回路部（８５）と、前記コア基板の他面側の前記第１の電源グランド回路部に対応する範囲内に形成され、所定の厚さ（ｔ８４）を有する前記信号ラインと、該信号ラインを覆うように前記コア基板の他面側に形成され、誘電率がεｒ１、厚さがｔ１である第１の絶縁層（８７）と、該第１の絶縁層上に形成され、誘電率がεｒ２、厚さがｔ２である第２の絶縁層（９１）と、該第２の絶縁層上の前記信号ラインに対応する範囲を含んで形成された第２の電源グランド回路部（９４）と、からなるストリップライン構造（Ｂ８４）を有し、前記プリント基板の前記ストリップライン構造における前記信号ラインを設計する際、前記ストリップライン構造における前記第１の絶縁層と前記第２の絶縁層との複合誘電率εｒを、εｒ＝｛εｒ１×ｔ１／（ｔ１＋ｔ２）｝＋｛εｒ２×ｔ２／（ｔ１＋ｔ２）｝とし、前記所定の厚さで決定された前記信号ラインが所定の幅（ｗ８４）となるように、前記ｔ１と前記ｔ２とを所定の比率にすることによって前記複合誘電率εｒを所定の値にすることを特徴とする、プリント基板における信号ラインの設計方法である。
５）前記信号ラインを、所定の間隙（ｓ９６，ｓ９８）を有して互いが略平行に延在する一対の線路とすることを特徴とする１）項〜４）項のいずれかに記載のプリント基板における信号ラインの設計方法である。
６）高周波信号が伝送される信号ラインを有するプリント基板であって、１）項〜５）項のいずれかに記載の設計方法により製造されたプリント基板である。
本発明によれば、高周波信号が伝送される信号ライン９を有するプリント基板１５における信号ラインの設計方法において、このプリント基板は、誘電率及び厚さがεｒ１及びｔ１であるコア基板１と、コア基板の一面側に形成された電源グランド回路部４と、コア基板の他面側に形成され誘電率及び厚さがεｒ２及びｔ２である絶縁層６と、絶縁層上の電源グランド回路部に対応する範囲内に形成され所定厚さｔ９の信号ラインと、からなるマイクロストリップライン構造Ａ９を有し、このマイクロストリップライン構造における信号ラインを設計する際、コア基板と絶縁層との複合誘電率εｒを、εｒ＝｛εｒ１×ｔ１／（ｔ１＋ｔ２）｝＋｛εｒ２×ｔ２／（ｔ１＋ｔ２）｝とし、信号ラインが所定の幅ｗ９となるように、ｔ１とｔ２とを所定の比率にすることによって誘電率εｒを所定の値にすることにより、信号ラインの幅のばらつきを±１５％の範囲内に管理可能とし、信号ラインの特性インピーダンスのばらつきを例えば５０Ω±１０％の範囲内にすることを可能とする効果を奏する。
本発明の実施の形態を、好ましい実施例により図１〜図７を用いて説明する。
図１〜図５は、本発明のプリント基板における信号ラインの設計方法及びこの設計方法を用いて作製されたプリント基板の第１実施例〜第５実施例をそれぞれ説明するための模式的断面図である。
図６は、第２実施例の変形例を説明するための模式的断面図である。
図７は、第５実施例の変形例を説明するための模式的断面図である。
図１〜図５は、本発明のプリント基板における信号ラインの設計方法及びこの設計方法を用いて作製されたプリント基板の第１実施例〜第５実施例をそれぞれ説明するための模式的断面図である。
図６は、第２実施例の変形例を説明するための模式的断面図である。
図７は、第５実施例の変形例を説明するための模式的断面図である。
まず、情報信号が高速伝送される信号ラインの一形態であるマイクロストリップラインを第１実施例及び第２実施例として以下に説明する。
＜第１実施例＞［図１参照］
コア材１の両面側に貼り合わされた銅箔２ａ，２ｂをフォトリソ法により選択的にエッチングすることによって、銅箔２ａを配線パターン３ａからなる第１配線層５ａとし、銅箔２ｂを配線パターン３ｂ及び電源グランドパターン４からなる第２配線層５ｂとする。
コア材１はガラスクロスに絶縁性樹脂を含浸させて硬化したものであり、第１実施例では、誘電率εｒ１が約５、厚さｔ１が約０．４ｍｍである市販品を用いた。
また、銅箔２ａ，２ｂの厚さをそれぞれ約２０μｍとし、配線パターン３ａ，３ｂの最小幅を約５０μｍとした。
コア材１の両面側に貼り合わされた銅箔２ａ，２ｂをフォトリソ法により選択的にエッチングすることによって、銅箔２ａを配線パターン３ａからなる第１配線層５ａとし、銅箔２ｂを配線パターン３ｂ及び電源グランドパターン４からなる第２配線層５ｂとする。
コア材１はガラスクロスに絶縁性樹脂を含浸させて硬化したものであり、第１実施例では、誘電率εｒ１が約５、厚さｔ１が約０．４ｍｍである市販品を用いた。
また、銅箔２ａ，２ｂの厚さをそれぞれ約２０μｍとし、配線パターン３ａ，３ｂの最小幅を約５０μｍとした。
次に、コア材１の配線パターン３ａが形成された面側に、配線パターン３ａを覆うように絶縁層６を形成する。
第１実施例では、絶縁層６の誘電率εｒ２を約３とし、絶縁層６の厚さｔ２を約５０μｍとした。また、コア材１の配線パターン３ａが形成された面側に絶縁性樹脂インクを塗布して硬化することによって、絶縁層６を形成した。
第１実施例では、絶縁層６の誘電率εｒ２を約３とし、絶縁層６の厚さｔ２を約５０μｍとした。また、コア材１の配線パターン３ａが形成された面側に絶縁性樹脂インクを塗布して硬化することによって、絶縁層６を形成した。
その後、絶縁層６上に例えば銅めっきにより導電層７ａを形成し、この導電層７ａを、フォトリソ法により選択的にエッチングすることによって、配線パターン８ａ及び信号ライン９からなる第３配線層１０ａとする。
第１実施例では、配線パターン８ａ及び信号ライン９の厚さｔ９を約２０μｍ、信号ライン９の幅ｗ９を約７８０μｍ、配線パターン８ａの最小幅を約５０μｍとした。
第１実施例では、配線パターン８ａ及び信号ライン９の厚さｔ９を約２０μｍ、信号ライン９の幅ｗ９を約７８０μｍ、配線パターン８ａの最小幅を約５０μｍとした。
上述した手順により、電源グランドパターン４，コア材１，絶縁層６，及び信号ライン９の積層構造からなるマイクロストリップラインＡ９を有するプリント基板１５を得る。
ここで、信号ライン９の幅ｗ９を約７８０μｍとした理由を以下に説明する。
マイクロストリップラインＡ９における信号ライン９の特性インピーダンスＺｏＡ９を例えば５０Ωにするための信号ライン９の幅ｗ９は、上述した（１）式を用いて求めることができる。
また、（１）式中のεｒは（３）式によって表すことができる。
また、（１）式中のεｒは（３）式によって表すことができる。
（１）式中のｈ１をｈ１＝ｔ１＋ｔ２として、（１）式から信号ライン９の幅ｗ９を算出すると、信号ライン９の幅ｗ９は約７８０μｍとなる。
第１実施例における信号ライン９は、幅ｗ９が１５０μｍ以上と広いため、この幅ｗ９のばらつきを±１５％の範囲内に管理することが可能となり、信号ライン９の特性インピーダンスＺｏＡ９を５０Ω±１０％の範囲内にすることが可能となる。
また、コア材１と絶縁層６との厚さの比率を変えることによって、誘電率εｒを（３）式に基づいて、εｒ１〜εｒ２の範囲内において任意の値に設定することができるので、信号ライン９の幅ｗ９を所定の幅に設定することができるため、信号ライン９の特性インピーダンスＺｏＡ９のばらつきを抑制することができる。
第１実施例における信号ライン９は、幅ｗ９が１５０μｍ以上と広いため、この幅ｗ９のばらつきを±１５％の範囲内に管理することが可能となり、信号ライン９の特性インピーダンスＺｏＡ９を５０Ω±１０％の範囲内にすることが可能となる。
また、コア材１と絶縁層６との厚さの比率を変えることによって、誘電率εｒを（３）式に基づいて、εｒ１〜εｒ２の範囲内において任意の値に設定することができるので、信号ライン９の幅ｗ９を所定の幅に設定することができるため、信号ライン９の特性インピーダンスＺｏＡ９のばらつきを抑制することができる。
即ち、コア材１よりも絶縁層６の誘電率が低い場合、コア材１に対する絶縁層６の厚さの比率を大きくすることによって、誘電率εｒを小さくすることができるので、信号ライン９の幅ｗ９を広くすることができ、信号ライン９の特性インピーダンスＺｏＡ９のばらつきを低減することができる。
また、コア材１よりも絶縁層６の誘電率が高い場合、コア材１に対する絶縁層６の厚さの比率を小さくすることによって、誘電率εｒを小さくすることができるので、信号ライン９の幅ｗ９を広くすることができ、信号ライン９の特性インピーダンスＺｏＡ９のばらつきを低減することができる。
また、コア材１よりも絶縁層６の誘電率が高い場合、コア材１に対する絶縁層６の厚さの比率を小さくすることによって、誘電率εｒを小さくすることができるので、信号ライン９の幅ｗ９を広くすることができ、信号ライン９の特性インピーダンスＺｏＡ９のばらつきを低減することができる。
＜第２実施例＞［図２参照］
コア材２１の両面側に貼り合わされた銅箔２２ａ，２２ｂをフォトリソ法により選択的にエッチングすることによって、銅箔２２ａを配線パターン２３ａ及び内層電源グランドパターン２４からなる第１配線層２５ａとし、銅箔２２ｂを配線パターン２３ｂからなる第２配線層２５ｂとする。
コア材２１は第１実施例で用いたコア材１と同様のものを使用した。また、銅箔２２ａ，２２ｂの厚さを約２０μｍ、配線パターン２３ａ，２３ｂの最小幅を約５０μｍとした。
コア材２１の両面側に貼り合わされた銅箔２２ａ，２２ｂをフォトリソ法により選択的にエッチングすることによって、銅箔２２ａを配線パターン２３ａ及び内層電源グランドパターン２４からなる第１配線層２５ａとし、銅箔２２ｂを配線パターン２３ｂからなる第２配線層２５ｂとする。
コア材２１は第１実施例で用いたコア材１と同様のものを使用した。また、銅箔２２ａ，２２ｂの厚さを約２０μｍ、配線パターン２３ａ，２３ｂの最小幅を約５０μｍとした。
次に、コア材２１の配線パターン２３ａ及び内層電源グランドパターン２４が形成された面側に、配線パターン２３ａ及び内層電源グランドパターン２４を覆うように第１の絶縁層２６を形成する。
第２実施例では、第１の絶縁層２６の誘電率εｒ２１を約５とし、第１の絶縁層２６の厚さｔ２１を約１００μｍとした。また、ガラスクロスに絶縁性樹脂が含浸されたシート状のプリプレグと銅箔２７ａとを熱圧着することによって銅箔２７ａが貼り合わされた第１の絶縁層２６を形成した。
第２実施例では、第１の絶縁層２６の誘電率εｒ２１を約５とし、第１の絶縁層２６の厚さｔ２１を約１００μｍとした。また、ガラスクロスに絶縁性樹脂が含浸されたシート状のプリプレグと銅箔２７ａとを熱圧着することによって銅箔２７ａが貼り合わされた第１の絶縁層２６を形成した。
その後、銅箔２７ａを、フォトリソ法により選択的にエッチングすることによって、配線パターン２８ａからなる第３配線層２９ａとする。
第２実施例では、配線パターン２８ａの最小幅を約５０μｍとした。
第２実施例では、配線パターン２８ａの最小幅を約５０μｍとした。
さらに、第１の絶縁層２６上に、配線パターン２８ａを覆うように第２の絶縁層３０を形成する。
第２実施例では、第２の絶縁層３０の誘電率εｒ２２を約３とし、第２の絶縁層３０の厚さｔ２２を約５０μｍとした。また、絶縁性樹脂インクを第１の絶縁層２６上に塗布して硬化することによって、第２の絶縁層３０を形成した。
第２実施例では、第２の絶縁層３０の誘電率εｒ２２を約３とし、第２の絶縁層３０の厚さｔ２２を約５０μｍとした。また、絶縁性樹脂インクを第１の絶縁層２６上に塗布して硬化することによって、第２の絶縁層３０を形成した。
次に、第２の絶縁層３０上に例えば銅めっきにより導電層３１ａを形成し、この導電層３１ａを、フォトリソ法により選択的にエッチングすることによって、配線パターン３２ａ及び信号ライン３３からなる第４配線層３４ａとする。
第２実施例では、配線パターン３２ａ及び信号ライン３３の厚さｔ３３を約２０μｍ、信号ライン３３の幅ｗ３３を約２５８μｍ、配線パターン３２ａの最小幅を約５０μｍとした。
第２実施例では、配線パターン３２ａ及び信号ライン３３の厚さｔ３３を約２０μｍ、信号ライン３３の幅ｗ３３を約２５８μｍ、配線パターン３２ａの最小幅を約５０μｍとした。
上述した手順により、内層電源グランドパターン２４，第１の絶縁層２６，第２の絶縁層３０，及び信号ライン３３の積層構造からなるマイクロストリップラインＡ３３を有するプリント基板３５を得る。
ここで、信号ライン３３の幅ｗ３３を約２５８μｍとした理由を以下に説明する。
マイクロストリップラインＡ３３における信号ライン３３の特性インピーダンスＺｏＡ３３を例えば５０Ωにするための信号ライン３３の幅ｗ３３は、上述した（１）式を用いて求めることができる。
また、（１）式中のεｒは（４）式によって表すことができる。
また、（１）式中のεｒは（４）式によって表すことができる。
（１）式中のｈ１をｈ１＝ｔ２１＋ｔ２２として、（１）式から信号ライン３３の幅ｗ３３を算出すると、信号ライン３３の幅ｗ３３は約２５８μｍとなる。
信号ライン３３は、幅ｗ３３が１５０μｍ以上と広いため、この幅ｗ３３のばらつきを±１５％の範囲内に管理することが可能となり、信号ライン３３の特性インピーダンスＺｏＡ３３を５０Ω±１０％の範囲内にすることが可能となる。
また、第１の絶縁層２６と第２の絶縁層３０との厚さの比率を変えることによって、誘電率εｒを（４）式に基づいて、εｒ２１〜εｒ２２の範囲内において任意の値に設定することができるので、信号ライン３３の幅ｗ３３を所定の幅に設定することができるため、信号ライン３３の特性インピーダンスＺｏＡ３３のばらつきを抑制することができる。
信号ライン３３は、幅ｗ３３が１５０μｍ以上と広いため、この幅ｗ３３のばらつきを±１５％の範囲内に管理することが可能となり、信号ライン３３の特性インピーダンスＺｏＡ３３を５０Ω±１０％の範囲内にすることが可能となる。
また、第１の絶縁層２６と第２の絶縁層３０との厚さの比率を変えることによって、誘電率εｒを（４）式に基づいて、εｒ２１〜εｒ２２の範囲内において任意の値に設定することができるので、信号ライン３３の幅ｗ３３を所定の幅に設定することができるため、信号ライン３３の特性インピーダンスＺｏＡ３３のばらつきを抑制することができる。
即ち、第１の絶縁層２６よりも第２の絶縁層３０の誘電率が低い場合、第１の絶縁層２６に対する第２の絶縁層３０の厚さの比率を大きくすることによって、誘電率εｒを小さくすることができるので、信号ライン３３の幅ｗ３３を広くすることができ、信号ライン３３の特性インピーダンスＺｏＡ３３のばらつきを低減することができる。
また、第１の絶縁層２６よりも第２の絶縁層３０の誘電率が高い場合、第１の絶縁層２６に対する第２の絶縁層３０の厚さの比率を小さくすることによって、誘電率εｒを小さくすることができるので、信号ライン３３の幅ｗ３３を広くすることができ、信号ライン３３の特性インピーダンスＺｏＡ３３のばらつきを低減することができる。
また、第１の絶縁層２６よりも第２の絶縁層３０の誘電率が高い場合、第１の絶縁層２６に対する第２の絶縁層３０の厚さの比率を小さくすることによって、誘電率εｒを小さくすることができるので、信号ライン３３の幅ｗ３３を広くすることができ、信号ライン３３の特性インピーダンスＺｏＡ３３のばらつきを低減することができる。
次に、情報信号が高速伝送される信号ラインの一形態であるストリップラインを第３実施例〜第５実施例として以下に説明する。
＜第３実施例＞［図３参照］
コア材４１の両面側に貼り合わされた銅箔４２ａ，４２ｂをフォトリソ法により選択的にエッチングすることによって、銅箔４２ａを配線パターン４３ａ及び信号ライン４４からなる第１配線層４６ａとし、銅箔４２ｂを配線パターン４３ｂ及び第１の電源グランドパターン４５からなる第２配線層４６ｂとする。
コア材４１はガラスクロスに絶縁性樹脂を含浸させて硬化したものであり、第３実施例では、誘電率εｒ４１が約５、厚さｔ４１が約０．４ｍｍである市販品を用いた。また、銅箔４２ａ，４２ｂの厚さ、即ち、信号ライン４４の厚さｔ４４を約２０μｍ、信号ライン４４の幅ｗ４４を約７４２μｍ、配線パターン４３ａ，４３ｂの最小幅を約５０μｍとした。
コア材４１の両面側に貼り合わされた銅箔４２ａ，４２ｂをフォトリソ法により選択的にエッチングすることによって、銅箔４２ａを配線パターン４３ａ及び信号ライン４４からなる第１配線層４６ａとし、銅箔４２ｂを配線パターン４３ｂ及び第１の電源グランドパターン４５からなる第２配線層４６ｂとする。
コア材４１はガラスクロスに絶縁性樹脂を含浸させて硬化したものであり、第３実施例では、誘電率εｒ４１が約５、厚さｔ４１が約０．４ｍｍである市販品を用いた。また、銅箔４２ａ，４２ｂの厚さ、即ち、信号ライン４４の厚さｔ４４を約２０μｍ、信号ライン４４の幅ｗ４４を約７４２μｍ、配線パターン４３ａ，４３ｂの最小幅を約５０μｍとした。
次に、コア材４１の配線パターン４３ａ及び信号ライン４４が形成された面側に、配線パターン４３ａ及び信号ライン４４を覆うように絶縁層４７を形成する。
第３実施例では、絶縁層４７の誘電率εｒ４２を約３とし、絶縁層４７の厚さｔ４２を約５０μｍとした。また、絶縁性樹脂インクをコア材４１の配線パターン４３ａ及び信号ライン４４が形成された面側に塗布して硬化することによって、絶縁層４７を形成した。
第３実施例では、絶縁層４７の誘電率εｒ４２を約３とし、絶縁層４７の厚さｔ４２を約５０μｍとした。また、絶縁性樹脂インクをコア材４１の配線パターン４３ａ及び信号ライン４４が形成された面側に塗布して硬化することによって、絶縁層４７を形成した。
その後、絶縁層４７上に例えば銅めっきにより導電層４８ａを形成し、この導電層４８ａを、フォトリソ法により選択的にエッチングすることによって、配線パターン４９ａ及び第２の電源グランドパターン５０からなる第３配線層５１ａとする。
第３実施例では、配線パターン４９ａ及び第２の電源グランドパターン５０の厚さを約２０μｍとし、配線パターン４９ａの最小幅を約５０μｍとした。
第３実施例では、配線パターン４９ａ及び第２の電源グランドパターン５０の厚さを約２０μｍとし、配線パターン４９ａの最小幅を約５０μｍとした。
上述した手順により、第１の電源グランドパターン４５，コア材４１，信号ライン４４，絶縁層４７，及び第２の電源グランドパターン５０の積層構造からなるストリップラインＢ４４を有するプリント基板５５を得る。
ここで、信号ライン４４の幅ｗ４４を約７４２μｍとした理由を以下に説明する。
ストリップラインＢ４４における信号ライン４４の特性インピーダンスＺｏＢ４４を例えば５０Ωにするための信号ライン４４の幅ｗ４４は、上述した（２）式を用いて求めることができる。
（２）式から信号ライン４４の幅ｗ４４を算出すると、信号ライン４４の幅ｗ４４は約７４２μｍとなる。
この信号ライン４４は、幅ｗ４４が１５０μｍ以上と広いため、この幅ｗ４４のばらつきを±１５％の範囲内に管理することが可能となり、信号ライン４４の特性インピーダンスＺｏＢ４４を５０Ω±１０％の範囲内にすることが可能となる。
（２）式から信号ライン４４の幅ｗ４４を算出すると、信号ライン４４の幅ｗ４４は約７４２μｍとなる。
この信号ライン４４は、幅ｗ４４が１５０μｍ以上と広いため、この幅ｗ４４のばらつきを±１５％の範囲内に管理することが可能となり、信号ライン４４の特性インピーダンスＺｏＢ４４を５０Ω±１０％の範囲内にすることが可能となる。
＜第４実施例＞［図４参照］
コア材６１の両面側に貼り合わされた銅箔６２ａ，６２ｂをフォトリソ法により選択的にエッチングすることによって、銅箔６２ａを配線パターン６３ａからなる第１配線層６５ａとし、銅箔６２ｂを配線パターン６３ｂ及び第１の電源グランドパターン６４からなる第２配線層６５ｂとする。
コア材６１はガラスクロスに絶縁性樹脂を含浸させて硬化したものであり、第４実施例では、誘電率εｒ６１が約５、厚さｔ６１が約０．４ｍｍである市販品を用いた。また、銅箔６２ａ，６２ｂの厚さを約２０μｍとし、配線パターン６３ａ，６３ｂの最小幅を約５０μｍとした。
コア材６１の両面側に貼り合わされた銅箔６２ａ，６２ｂをフォトリソ法により選択的にエッチングすることによって、銅箔６２ａを配線パターン６３ａからなる第１配線層６５ａとし、銅箔６２ｂを配線パターン６３ｂ及び第１の電源グランドパターン６４からなる第２配線層６５ｂとする。
コア材６１はガラスクロスに絶縁性樹脂を含浸させて硬化したものであり、第４実施例では、誘電率εｒ６１が約５、厚さｔ６１が約０．４ｍｍである市販品を用いた。また、銅箔６２ａ，６２ｂの厚さを約２０μｍとし、配線パターン６３ａ，６３ｂの最小幅を約５０μｍとした。
次に、コア材６１の配線パターン６３ａが形成された面側に、配線パターン６３ａを覆うように第１の絶縁層６６を形成する。
第４実施例では、第１の絶縁層６６の誘電率εｒ６２を約３とし、厚さｔ６２を約５０μｍとした。また、絶縁性樹脂インクをコア材６１の配線パターン６３ａが形成された面側に塗布して硬化することによって、第１の絶縁層６６を形成した。
第４実施例では、第１の絶縁層６６の誘電率εｒ６２を約３とし、厚さｔ６２を約５０μｍとした。また、絶縁性樹脂インクをコア材６１の配線パターン６３ａが形成された面側に塗布して硬化することによって、第１の絶縁層６６を形成した。
その後、第１の絶縁層６６上に例えば銅めっきにより導電層６７ａを形成し、この導電層６７ａを、フォトリソ法により選択的にエッチングすることによって、配線パターン６８ａ及び信号ライン６９からなる第３配線層７０ａとする。
第４実施例では、配線パターン６８ａ及び信号ライン６９の厚さｔ６９を約２０μｍ、信号ライン６９の幅ｗ６９を約８６２μｍ、配線パターン６８ａの最小幅を約５０μｍとした。
第４実施例では、配線パターン６８ａ及び信号ライン６９の厚さｔ６９を約２０μｍ、信号ライン６９の幅ｗ６９を約８６２μｍ、配線パターン６８ａの最小幅を約５０μｍとした。
さらに、第１の絶縁層６６上に、配線パターン６８ａ及び信号ライン６９を覆うように第２の絶縁層７１を形成する。
第４実施例では、第２の絶縁層７１の誘電率εｒ６３を約５とし、厚さｔ６３を約１００μｍとした。また、ガラスクロスに絶縁性樹脂が含浸されたシート状のプリプレグと銅箔７２ａとを第１の絶縁層６６に熱圧着することによって銅箔７２ａが貼り合わされた第２の絶縁層７１を形成した。
第４実施例では、第２の絶縁層７１の誘電率εｒ６３を約５とし、厚さｔ６３を約１００μｍとした。また、ガラスクロスに絶縁性樹脂が含浸されたシート状のプリプレグと銅箔７２ａとを第１の絶縁層６６に熱圧着することによって銅箔７２ａが貼り合わされた第２の絶縁層７１を形成した。
次に、銅箔７２ａを、フォトリソ法により選択的にエッチングすることによって、配線パターン７３ａ及び第２の電源グランドパターン７４からなる第４配線層７５ａとする。
第４実施例では、配線パターン７３ａ及び第２の電源グランドパターン７４の厚さを約２０μｍとし、配線パターン７３ａの最小幅を約５０μｍとした。
第４実施例では、配線パターン７３ａ及び第２の電源グランドパターン７４の厚さを約２０μｍとし、配線パターン７３ａの最小幅を約５０μｍとした。
上述した手順により、第１の電源グランドパターン６４，コア材６１，第１の絶縁層６６，信号ライン６９，第２の絶縁層７１，及び第２の電源グランドパターン７４の積層構造からなるストリップラインＢ６９を有するプリント基板８０を得る。
ここで、信号ライン６９の幅ｗ６９を約８６２μｍとした理由を以下に説明する。
ストリップラインＢ６９における信号ライン６９の特性インピーダンスＺｏＢ６９を例えば５０Ωにするための信号ライン６９の幅ｗ６９は、上述した（２）式を用いて求めることができる。
また、（２）式中のεｒは（５）式によって表すことができる。
また、（２）式中のεｒは（５）式によって表すことができる。
（２）式中のｈ１をｈ１＝ｔ６１＋ｔ６２として、（２）式から信号ライン６９の幅ｗ６９を算出すると、信号ライン６９の幅ｗ６９は約８６２μｍとなる。
信号ライン６９は、幅ｗ６９が１５０μｍ以上と広いため、この幅ｗ６９のばらつきを±１５％の範囲内に管理することが可能となり、信号ライン６９の特性インピーダンスＺｏＢ６９を５０Ω±１０％の範囲内にすることが可能となる。
信号ライン６９は、幅ｗ６９が１５０μｍ以上と広いため、この幅ｗ６９のばらつきを±１５％の範囲内に管理することが可能となり、信号ライン６９の特性インピーダンスＺｏＢ６９を５０Ω±１０％の範囲内にすることが可能となる。
また、コア材６１と第１の絶縁層６６との厚さの比率を変えることによって、誘電率εｒを（５）式に基づいて、εｒ６１〜εｒ６２の範囲内において任意の値に設定することができるので、信号ライン６９の幅ｗ６９を所定の幅に設定することができるため、信号ライン６９の特性インピーダンスＺｏＢ６９のばらつきを抑制することができる。
即ち、コア材６１よりも第１の絶縁層６６の誘電率が低い場合、コア材６１に対する第１の絶縁層６６の厚さの比率を大きくすることによって、誘電率εｒを小さくすることができるので、信号ライン６９の幅ｗ６９を広くすることができ、信号ライン６９の特性インピーダンスＺｏＢ６９のばらつきを低減することができる。
また、コア材６１よりも第１の絶縁層６６の誘電率が高い場合、コア材６１に対する第１の絶縁層６６の厚さの比率を小さくすることによって、誘電率εｒを小さくすることができるので、信号ライン６９の幅ｗ６９を広くすることができ、信号ライン６９の特性インピーダンスＺｏＢ６９のばらつきを低減することができる。
即ち、コア材６１よりも第１の絶縁層６６の誘電率が低い場合、コア材６１に対する第１の絶縁層６６の厚さの比率を大きくすることによって、誘電率εｒを小さくすることができるので、信号ライン６９の幅ｗ６９を広くすることができ、信号ライン６９の特性インピーダンスＺｏＢ６９のばらつきを低減することができる。
また、コア材６１よりも第１の絶縁層６６の誘電率が高い場合、コア材６１に対する第１の絶縁層６６の厚さの比率を小さくすることによって、誘電率εｒを小さくすることができるので、信号ライン６９の幅ｗ６９を広くすることができ、信号ライン６９の特性インピーダンスＺｏＢ６９のばらつきを低減することができる。
＜第５実施例＞［図５参照］
コア材８１の両面側に貼り合わされた銅箔８２ａ，８２ｂをフォトリソ法により選択的にエッチングすることによって、銅箔８２ａを配線パターン８３ａ及び信号ライン８４からなる第１配線層８６ａとし、銅箔８２ｂを配線パターン８３ｂ及び第１の電源グランドパターン８５からなる第２配線層８６ｂとする。
コア材８１はガラスクロスに絶縁性樹脂を含浸させて硬化したものであり、第５実施例では、誘電率εｒ８１が約５、厚さｔ８１が約０．４ｍｍである市販品を用いた。また、銅箔８２ａ，８２ｂの厚さを約２０μｍ、信号ライン８４の幅ｗ８４を約８１０μｍ、配線パターン８３ａ，８３ｂの最小幅を約５０μｍとした。
コア材８１の両面側に貼り合わされた銅箔８２ａ，８２ｂをフォトリソ法により選択的にエッチングすることによって、銅箔８２ａを配線パターン８３ａ及び信号ライン８４からなる第１配線層８６ａとし、銅箔８２ｂを配線パターン８３ｂ及び第１の電源グランドパターン８５からなる第２配線層８６ｂとする。
コア材８１はガラスクロスに絶縁性樹脂を含浸させて硬化したものであり、第５実施例では、誘電率εｒ８１が約５、厚さｔ８１が約０．４ｍｍである市販品を用いた。また、銅箔８２ａ，８２ｂの厚さを約２０μｍ、信号ライン８４の幅ｗ８４を約８１０μｍ、配線パターン８３ａ，８３ｂの最小幅を約５０μｍとした。
次に、コア材８１の配線パターン８３ａ及び信号ライン８４が形成された面側に、配線パターン８３ａ及び信号ライン８４を覆うように第１の絶縁層８７を形成する。
第５実施例では、第１の絶縁層８７の誘電率εｒ８２を約３とし、第１の絶縁層８７の厚さｔ８２を約５０μｍとした。また、絶縁性樹脂インクをコア材８１の配線パターン８３ａ及び信号ライン８４が形成された面側に塗布して硬化することによって、第１の絶縁層８７を形成した。
第５実施例では、第１の絶縁層８７の誘電率εｒ８２を約３とし、第１の絶縁層８７の厚さｔ８２を約５０μｍとした。また、絶縁性樹脂インクをコア材８１の配線パターン８３ａ及び信号ライン８４が形成された面側に塗布して硬化することによって、第１の絶縁層８７を形成した。
その後、第１の絶縁層８７上に例えば銅めっきにより導電層８８ａを形成し、この導電層８８ａを、フォトリソ法により選択的にエッチングすることによって、配線パターン８９ａからなる第３配線層９０ａとする。
第５実施例では、配線パターン８９ａの厚さを約２０μｍとし、最小幅を約５０μｍとした。
第５実施例では、配線パターン８９ａの厚さを約２０μｍとし、最小幅を約５０μｍとした。
さらに、第１の絶縁層８７上に、配線パターン８９ａを覆うように第２の絶縁層９１を形成する。
第５実施例では、第２の絶縁層９１の誘電率εｒ８３を約５とし、厚さｔ８３を約１００μｍとした。また、ガラスクロスに絶縁性樹脂が含浸されたシート状のプリプレグと銅箔９２ａとを第１の絶縁層８７に熱圧着することによって銅箔９２ａが貼り合わされた第２の絶縁層９１を形成した。
第５実施例では、第２の絶縁層９１の誘電率εｒ８３を約５とし、厚さｔ８３を約１００μｍとした。また、ガラスクロスに絶縁性樹脂が含浸されたシート状のプリプレグと銅箔９２ａとを第１の絶縁層８７に熱圧着することによって銅箔９２ａが貼り合わされた第２の絶縁層９１を形成した。
次に、銅箔９２ａを、フォトリソ法により選択的にエッチングすることによって、配線パターン９３ａ及び第２の電源グランドパターン９４からなる第４配線層９５ａとする。
第５実施例では、配線パターン９３ａ及び第２の電源グランドパターン９４の厚さを約２０μｍとし、配線パターン９３ａの最小幅を約５０μｍとした。
第５実施例では、配線パターン９３ａ及び第２の電源グランドパターン９４の厚さを約２０μｍとし、配線パターン９３ａの最小幅を約５０μｍとした。
上述した手順により、第１の電源グランドパターン８５，コア材８１，信号ライン８４，第１の絶縁層８７，第２の絶縁層９１，及び第２の電源グランドパターン９４の積層構造からなるストリップラインＢ８４を有するプリント基板９５を得る。
ここで、信号ライン８４の幅ｗ８４を約８１０μｍとした理由を以下に説明する。
ストリップラインＢ８４における信号ライン８４の特性インピーダンスＺｏＢ８４を例えば５０Ωにするための信号ライン８４の幅ｗ８４は、上述した（２）式を用いて求めることができる。
また、（２）式中のεｒ２は（６）式によって表すことができる。
また、（２）式中のεｒ２は（６）式によって表すことができる。
（２）式中のｈ２をｈ２＝ｔ８２＋ｔ８３として、（２）式から信号ライン８４の幅ｗ８４を算出すると、信号ライン８４の幅ｗ８４は約８１０μｍとなる。
この信号ライン８４は、幅ｗ８４が１５０μｍ以上と広いため、この幅ｗ８４のばらつきを±１５％の範囲内に管理することが可能となり、信号ライン８４の特性インピーダンスＺｏＢ８４を５０Ω±１０％の範囲内にすることが可能となる。
この信号ライン８４は、幅ｗ８４が１５０μｍ以上と広いため、この幅ｗ８４のばらつきを±１５％の範囲内に管理することが可能となり、信号ライン８４の特性インピーダンスＺｏＢ８４を５０Ω±１０％の範囲内にすることが可能となる。
また、第１の絶縁層８７と第２の絶縁層９１との厚さの比率を変えることによって、誘電率εｒ２を（６）式に基づいて、εｒ８２〜εｒ８３の範囲内において任意の値に設定することができるので、信号ライン８４の幅ｗ８４を所定の幅に設定することができるため、信号ライン８４の特性インピーダンスＺｏＢ８４のばらつきを抑制することができる。
即ち、第２の絶縁層９１よりも第１の絶縁層８７の誘電率が低い場合、第２の絶縁層９１に対する第１の絶縁層８７の厚さの比率を大きくすることによって、誘電率εｒ２を小さくすることができるので、信号ライン８４の幅ｗ８４を広くすることができ、信号ライン８４の特性インピーダンスＺｏＢ８４のばらつきを低減することができる。
また、第２の絶縁層９１よりも第１の絶縁層８７の誘電率が高い場合、第２の絶縁層９１に対する第１の絶縁層８７の厚さの比率を小さくすることによって、誘電率εｒ２を小さくすることができるので、信号ライン８４の幅ｗ８４を広くすることができ、信号ライン８４の特性インピーダンスＺｏＢ８４のばらつきを低減することができる。
即ち、第２の絶縁層９１よりも第１の絶縁層８７の誘電率が低い場合、第２の絶縁層９１に対する第１の絶縁層８７の厚さの比率を大きくすることによって、誘電率εｒ２を小さくすることができるので、信号ライン８４の幅ｗ８４を広くすることができ、信号ライン８４の特性インピーダンスＺｏＢ８４のばらつきを低減することができる。
また、第２の絶縁層９１よりも第１の絶縁層８７の誘電率が高い場合、第２の絶縁層９１に対する第１の絶縁層８７の厚さの比率を小さくすることによって、誘電率εｒ２を小さくすることができるので、信号ライン８４の幅ｗ８４を広くすることができ、信号ライン８４の特性インピーダンスＺｏＢ８４のばらつきを低減することができる。
次に、第２実施例の変形例を第１変形例として図６を用いて説明する。
第１変形例は、第２実施例で形成したマイクロストリップラインＡ３３を、所定の差動インピーダンスＺｄｉｆｆＣ９６が得られるマイクロストリップラインＣ９６としたものである。
第１変形例は、第２実施例で形成したマイクロストリップラインＡ３３を、所定の差動インピーダンスＺｄｉｆｆＣ９６が得られるマイクロストリップラインＣ９６としたものである。
＜第１変形例＞［図６参照］
第２実施例と同様の手順に従ってプリント基板９７を作製する際、第２実施例で形成した信号ライン３３に代わって、互いが略平行に延在する一対の信号ライン９６を形成することにより、内層電源グランドパターン２４，第１の絶縁層２６，第２の絶縁層３０，及び一対の信号ライン９６の積層構造からなるマイクロストリップラインＣ９６を有するプリント基板９７を得る。
第２実施例と同様の手順に従ってプリント基板９７を作製する際、第２実施例で形成した信号ライン３３に代わって、互いが略平行に延在する一対の信号ライン９６を形成することにより、内層電源グランドパターン２４，第１の絶縁層２６，第２の絶縁層３０，及び一対の信号ライン９６の積層構造からなるマイクロストリップラインＣ９６を有するプリント基板９７を得る。
マイクロストリップラインＣ９６における一対の信号ライン９６の差動インピーダンスＺｄｉｆｆＣ９６は、例えば非特許文献“This article appeared in Printed Circuit Design,a Miller Freeman publication,August 1998”に記載されている式である（７）式によって表すことができる。
なお、（７）式において、Ｚｄｉｆｆ１は一対の信号ライン９６の差動インピーダンスＺｄｉｆｆＣ９６、ｓ１は一対の信号ライン９６の間隙幅ｓ９６をそれぞれ表す。
マイクロストリップラインＣ９６における一対の信号ライン９６の差動インピーダンスＺｄｉｆｆＣ９６を例えば１００Ωにするための一対の信号ライン９６の各幅ｗ９６は、ｓ１を２００μｍ，ｈ１をｈ１＝ｔ２１＋ｔ２２として、（７）式及び（１）式により算出すると、約２４８μｍとなる。
一対の信号ライン９６は、各幅ｗ９６が１５０μｍ以上と広いため、この各幅ｗ９６のばらつきを±１５％の範囲内に管理することが可能となり、一対の信号ライン９６の差動インピーダンスＺｄｉｆｆＣ９６を１００Ω±１０％の範囲内にすることが可能となる。
マイクロストリップラインＣ９６における一対の信号ライン９６の差動インピーダンスＺｄｉｆｆＣ９６を例えば１００Ωにするための一対の信号ライン９６の各幅ｗ９６は、ｓ１を２００μｍ，ｈ１をｈ１＝ｔ２１＋ｔ２２として、（７）式及び（１）式により算出すると、約２４８μｍとなる。
一対の信号ライン９６は、各幅ｗ９６が１５０μｍ以上と広いため、この各幅ｗ９６のばらつきを±１５％の範囲内に管理することが可能となり、一対の信号ライン９６の差動インピーダンスＺｄｉｆｆＣ９６を１００Ω±１０％の範囲内にすることが可能となる。
また、第１の絶縁層２６と第２の絶縁層３０との厚さの比率を変えることによって、誘電率εｒを（４）式に基づいて、εｒ２１〜εｒ２２の範囲内において任意の値に設定することができるので、一対の信号ライン９６の各幅ｗ９６を所定の幅に設定することができるため、一対の信号ライン９６の差動インピーダンスＺｄｉｆｆＣ９６のばらつきを抑制することができる。
即ち、第１の絶縁層２６よりも第２の絶縁層３０の誘電率が低い場合、第１の絶縁層２６に対する第２の絶縁層３０の厚さの比率を大きくすることによって、誘電率εｒを小さくすることができるので、一対の信号ライン９６の各幅ｗ９６を広くすることができ、一対の信号ライン９６の差動インピーダンスＺｄｉｆｆＣ９６のばらつきを低減することができる。
また、第１の絶縁層２６よりも第２の絶縁層３０の誘電率が高い場合、第１の絶縁層２６に対する第２の絶縁層３０の厚さの比率を小さくすることによって、誘電率εｒを小さくすることができるので、一対の信号ライン９６の各幅ｗ９６を広くすることができ、一対の信号ライン９６の差動インピーダンスＺｄｉｆｆＣ９６のばらつきを低減することができる。
また、第１の絶縁層２６よりも第２の絶縁層３０の誘電率が高い場合、第１の絶縁層２６に対する第２の絶縁層３０の厚さの比率を小さくすることによって、誘電率εｒを小さくすることができるので、一対の信号ライン９６の各幅ｗ９６を広くすることができ、一対の信号ライン９６の差動インピーダンスＺｄｉｆｆＣ９６のばらつきを低減することができる。
次に、第５実施例の変形例を第２変形例として図７を用いて説明する。
第２変形例は、第５実施例で形成したストリップラインＢ８４を、所定の差動インピーダンスＺｄｉｆｆＤ９８が得られるストリップラインＤ９８としたものである。
第２変形例は、第５実施例で形成したストリップラインＢ８４を、所定の差動インピーダンスＺｄｉｆｆＤ９８が得られるストリップラインＤ９８としたものである。
＜第２変形例＞［図７参照］
第５実施例と同様の手順に従ってプリント基板１００を作製する際、第５実施例で形成した信号ライン８４に代わって、互いが略平行に延在する一対の信号ライン９８を形成することにより、第１の電源グランドパターン８５，コア材８１，一対の信号ライン９８，第１の絶縁層８７，第２の絶縁層９１，及び第２の電源グランドパターン９４の積層構造からなるストリップラインＤ９８を有するプリント基板１００を得る。
第５実施例と同様の手順に従ってプリント基板１００を作製する際、第５実施例で形成した信号ライン８４に代わって、互いが略平行に延在する一対の信号ライン９８を形成することにより、第１の電源グランドパターン８５，コア材８１，一対の信号ライン９８，第１の絶縁層８７，第２の絶縁層９１，及び第２の電源グランドパターン９４の積層構造からなるストリップラインＤ９８を有するプリント基板１００を得る。
ストリップラインＤ９８における一対の信号ライン９８の差動インピーダンスＺｄｉｆｆＤ９８は、例えば非特許文献“This article appeared in Printed Circuit Design,a Miller Freeman publication,August 1998”に記載されている式である（８）式によって表すことができる。
なお、（８）式において、Ｚｄｉｆｆ２は一対の信号ライン９８の差動インピーダンスＺｄｉｆｆＤ９８、Ｈは（２）中のｈ１とｈ２との和（Ｈ＝ｈ１＋ｈ２）、ｓ２は一対の信号ライン９８の間隙幅ｓ９８をそれぞれ表す。
ストリップラインＤ９８における一対の信号ライン９８の差動インピーダンスＺｄｉｆｆＤ９８を例えば１００Ωにするための一対の信号ライン９８の各幅ｗ９８は、ｓ２を２００μｍ，ｈ２をｈ２＝ｔ８２＋ｔ８３として、（８）式及び（２）式により算出すると、約８１０μｍとなる。
一対の信号ライン９８は、各幅ｗ９８が１５０μｍ以上と広いため、この各幅ｗ９８のばらつきを±１５％の範囲内に管理することが可能となり、一対の信号ライン９８の差動インピーダンスＺｄｉｆｆＤ９８を１００Ω±１０％の範囲内にすることが可能となる。
ストリップラインＤ９８における一対の信号ライン９８の差動インピーダンスＺｄｉｆｆＤ９８を例えば１００Ωにするための一対の信号ライン９８の各幅ｗ９８は、ｓ２を２００μｍ，ｈ２をｈ２＝ｔ８２＋ｔ８３として、（８）式及び（２）式により算出すると、約８１０μｍとなる。
一対の信号ライン９８は、各幅ｗ９８が１５０μｍ以上と広いため、この各幅ｗ９８のばらつきを±１５％の範囲内に管理することが可能となり、一対の信号ライン９８の差動インピーダンスＺｄｉｆｆＤ９８を１００Ω±１０％の範囲内にすることが可能となる。
また、第１の絶縁層８７と第２の絶縁層９１との厚さの比率を変えることによって、誘電率εｒ２を（６）式に基づいて、εｒ８２〜εｒ８３の範囲内において任意の値に設定することができるので、一対の信号ライン９８の各幅ｗ９８を所定の幅に設定することができるため、一対の信号ライン９８の差動インピーダンスＺｄｉｆｆＤ９８のばらつきを抑制することができる。
即ち、第２の絶縁層９１よりも第１の絶縁層８７の誘電率が低い場合、第２の絶縁層９１に対する第１の絶縁層８７の厚さの比率を大きくすることによって、誘電率εｒ２を小さくすることができるので、一対の信号ライン９８の各幅ｗ９８を広くすることができ、一対の信号ライン９８の特性インピーダンスＺｄｉｆｆＤ９８のばらつきを低減することができる。
また、第２の絶縁層９１よりも第１の絶縁層８７の誘電率が高い場合、第２の絶縁層９１に対する第１の絶縁層８７の厚さの比率を小さくすることによって、誘電率εｒ２を小さくすることができるので、一対の信号ライン９８の各幅ｗ９８を広くすることができ、一対の信号ライン９８の特性インピーダンスＺｄｉｆｆＤ９８のばらつきを低減することができる。
即ち、第２の絶縁層９１よりも第１の絶縁層８７の誘電率が低い場合、第２の絶縁層９１に対する第１の絶縁層８７の厚さの比率を大きくすることによって、誘電率εｒ２を小さくすることができるので、一対の信号ライン９８の各幅ｗ９８を広くすることができ、一対の信号ライン９８の特性インピーダンスＺｄｉｆｆＤ９８のばらつきを低減することができる。
また、第２の絶縁層９１よりも第１の絶縁層８７の誘電率が高い場合、第２の絶縁層９１に対する第１の絶縁層８７の厚さの比率を小さくすることによって、誘電率εｒ２を小さくすることができるので、一対の信号ライン９８の各幅ｗ９８を広くすることができ、一対の信号ライン９８の特性インピーダンスＺｄｉｆｆＤ９８のばらつきを低減することができる。
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
例えば、第１実施例〜第５実施例、第１変形例、及び第２変形例では、コア材１，２１，４１，６１，８１の一面側（図１〜図７において上面側に相当する）に絶縁層及び配線層を形成して積層構造としたがこれに限定されるものではなく、コア材１，２１，４１，６１，８１の他面側（図１〜図７において下面側に相当する）に絶縁層及び配線層を形成して積層構造としてもよい。
また、コア材１，２１，４１，６１，８１の両面側に絶縁層及び配線層を形成してそれぞれ積層構造としてもよい。
また、コア材１，２１，４１，６１，８１の両面側に絶縁層及び配線層を形成してそれぞれ積層構造としてもよい。
また、第１実施例〜第５実施例、第１変形例、及び第２変形例では、信号ライン９，３３，４４，６９，８４の幅ｗ９，ｗ３３，ｗ４４，ｗ６９，ｗ８４，ｗ９６，ｗ９８をそれぞれ１５０μｍ以上とすることにより、幅ｗ９，ｗ３３，ｗ４４，ｗ６９，ｗ８４，ｗ９６，ｗ９８のそれぞれのばらつきを±１５％の範囲内にしたが、これに限定されるものではない。即ち、製造装置の性能等を鑑みて、ばらつきを±１５％の範囲内に管理可能となるように、幅ｗ９，ｗ３３，ｗ４４，ｗ６９，ｗ８４，ｗ９６，ｗ９８をそれぞれ設定すればよい。
また、ばらつきの範囲が±１５％よりもさらに厳しく要求される場合は、その範囲内に管理可能となるように、幅ｗ９，ｗ３３，ｗ４４，ｗ６９，ｗ８４を設定すればよい。
また、ばらつきの範囲が±１５％よりもさらに厳しく要求される場合は、その範囲内に管理可能となるように、幅ｗ９，ｗ３３，ｗ４４，ｗ６９，ｗ８４を設定すればよい。
１，２１，４１，６１，８１ コア材、 ２ａ，２ｂ，２２ａ，２２ｂ，２７ａ，４２ａ，４２ｂ，６２ａ，６２ｂ，７２ａ，８２ａ，８２ｂ，９２ａ 銅箔、 ３ａ，３ｂ，８ａ，２３ａ，２３ｂ，２８ａ，３２ａ，４３ａ，４３ｂ，４９ａ，６３ａ，６３ｂ，６８ａ，７３ａ，８３ａ，８３ｂ，８９ａ，９３ａ 配線パターン、 ４，２４，４５，５０，６４，７４，８５，９４ 電源グランドパターン、 ５ａ，５ｂ，１０ａ，２５ａ，２５ｂ，２９ａ，３４ａ，４６ａ，４６ｂ，５１ａ，６５ａ，６５ｂ，７０ａ，７５ａ，８６ａ，８６ｂ，９０ａ，９５ａ 配線層、 ６，２６，３０，４７，６６，７１，８７，９１ 絶縁層、 ７ａ，３１ａ，４８ａ，６７ａ，８８ａ 導電層、 ９，３３，４４，６９，８４ 信号ライン、 １５，３５，５５，８０，９５ プリント基板、 ｔ１，ｔ２，ｔ９，ｔ２１，ｔ２２，ｔ３３，ｔ４１，ｔ４２，ｔ４４，ｔ６１，ｔ６２，ｔ６３，ｔ６９，ｔ８１，ｔ８２，ｔ８３ 厚さ、 ｗ９，ｗ３３，ｗ４４，ｗ６９，ｗ８４ 幅、 Ａ９，Ａ３３ マイクロストリップライン、 Ｂ４４，Ｂ６９，Ｂ８４ ストリップライン
Claims (6)
- 高周波信号が伝送される信号ラインを有するプリント基板における前記信号ラインの設計方法において、
前記プリント基板は、
誘電率がεｒ１、厚さがｔ１であるコア基板と、
該コア基板の一面側に形成された電源グランド回路部と、
前記コア基板の他面側に形成され、誘電率がεｒ２、厚さがｔ２である絶縁層と、
該絶縁層上の前記電源グランド回路部に対応する範囲内に形成され、所定の厚さを有する前記信号ラインと、
からなるマイクロストリップライン構造を有し、
前記プリント基板の前記マイクロストリップライン構造における前記信号ラインを設計する際、
前記マイクロストリップライン構造における前記コア基板と前記絶縁層との複合誘電率εｒを、εｒ＝｛εｒ１×ｔ１／（ｔ１＋ｔ２）｝＋｛εｒ２×ｔ２／（ｔ１＋ｔ２）｝とし、前記所定の厚さで決定された前記信号ラインが所定の幅となるように、前記ｔ１と前記ｔ２とを所定の比率にすることによって前記複合誘電率εｒを所定の値にすることを特徴とする、プリント基板における信号ラインの設計方法。 - 高周波信号が伝送される信号ラインを有するプリント基板における前記信号ラインの設計方法において、
前記プリント基板は、
コア基板と、
該コア基板の一面側に形成された電源グランド回路部と、
該電源グランド回路部を覆うように前記コア基板の一面側に形成され、誘電率がεｒ１、厚さがｔ１である第１の絶縁層と、
該第１の絶縁層上に形成され、誘電率がεｒ２、厚さがｔ２である第２の絶縁層と、
該第２の絶縁層上の前記電源グランド回路部に対応する範囲内に形成され、所定の厚さを有する前記信号ラインと、
を有すると共に、
前記電源グランド回路部、前記第１の絶縁層、前記第２の絶縁層、及び前記信号ラインからなるマイクロストリップライン構造を有し、
前記プリント基板の前記マイクロストリップライン構造における前記信号ラインを設計する際、
前記マイクロストリップライン構造における前記第１の絶縁層と前記第２の絶縁層との複合誘電率εｒを、εｒ＝｛εｒ１×ｔ１／（ｔ１＋ｔ２）｝＋｛εｒ２×ｔ２／（ｔ１＋ｔ２）｝とし、前記所定の厚さで決定された前記信号ラインが所定の幅となるように、前記ｔ１と前記ｔ２とを所定の比率にすることによって前記複合誘電率εｒを所定の値にすることを特徴とする、プリント基板における信号ラインの設計方法。 - 高周波信号が伝送される信号ラインを有するプリント基板における前記信号ラインの設計方法において、
前記プリント基板は、
誘電率がεｒ１、厚さがｔ１であるコア基板と、
該コア基板の一面側に形成された第１の電源グランド回路部と、
前記コア基板の他面側に形成され、誘電率がεｒ２、厚さがｔ２である第１の絶縁層と、
該第１の絶縁層上の前記第１の電源グランド回路部に対応する範囲内に形成され、所定の厚さを有する前記信号ラインと、
該信号ラインを覆うように前記第１の絶縁層上に形成された第２の絶縁層と、
該第２の絶縁層上の前記信号ラインに対応する範囲を含んで形成された第２の電源グランド回路部と、
からなるストリップライン構造を有し、
前記プリント基板の前記ストリップライン構造における前記信号ラインを設計する際、
前記ストリップライン構造における前記コア基板と前記第１の絶縁層との複合誘電率εｒを、εｒ＝｛εｒ１×ｔ１／（ｔ１＋ｔ２）｝＋｛εｒ２×ｔ２／（ｔ１＋ｔ２）｝とし、前記所定の厚さで決定された前記信号ラインが所定の幅となるように、前記ｔ１と前記ｔ２とを所定の比率にすることによって前記複合誘電率εｒを所定の値にすることを特徴とする、プリント基板における信号ラインの設計方法。 - 高周波信号が伝送される信号ラインを有するプリント基板における前記信号ラインの設計方法において、
前記プリント基板は、
コア基板と、
該コア基板の一面側に形成された第１の電源グランド回路部と、
前記コア基板の他面側の前記第１の電源グランド回路部に対応する範囲内に形成され、所定の厚さを有する前記信号ラインと、
該信号ラインを覆うように前記コア基板の他面側に形成され、誘電率がεｒ１、厚さがｔ１である第１の絶縁層と、
該第１の絶縁層上に形成され、誘電率がεｒ２、厚さがｔ２である第２の絶縁層と、
該第２の絶縁層上の前記信号ラインに対応する範囲を含んで形成された第２の電源グランド回路部と、
からなるストリップライン構造を有し、
前記プリント基板の前記ストリップライン構造における前記信号ラインを設計する際、
前記ストリップライン構造における前記第１の絶縁層と前記第２の絶縁層との複合誘電率εｒを、εｒ＝｛εｒ１×ｔ１／（ｔ１＋ｔ２）｝＋｛εｒ２×ｔ２／（ｔ１＋ｔ２）｝とし、前記所定の厚さで決定された前記信号ラインが所定の幅となるように、前記ｔ１と前記ｔ２とを所定の比率にすることによって前記複合誘電率εｒを所定の値にすることを特徴とする、プリント基板における信号ラインの設計方法。 - 前記信号ラインを、所定の間隙を有して互いが略平行に延在する一対の線路とすることを特徴とする請求項１〜４のいずれかに記載のプリント基板における信号ラインの設計方法。
- 高周波信号が伝送される信号ラインを有するプリント基板であって、
請求項１~５のいずれかに記載の設計方法により製造されたプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006023132A JP4723391B2 (ja) | 2006-01-31 | 2006-01-31 | プリント基板における信号ラインの設計方法及びこの設計方法を用いて製造されたプリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006023132A JP4723391B2 (ja) | 2006-01-31 | 2006-01-31 | プリント基板における信号ラインの設計方法及びこの設計方法を用いて製造されたプリント基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007208473A true JP2007208473A (ja) | 2007-08-16 |
| JP4723391B2 JP4723391B2 (ja) | 2011-07-13 |
Family
ID=38487565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006023132A Expired - Fee Related JP4723391B2 (ja) | 2006-01-31 | 2006-01-31 | プリント基板における信号ラインの設計方法及びこの設計方法を用いて製造されたプリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4723391B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007317881A (ja) * | 2006-05-25 | 2007-12-06 | Nec Saitama Ltd | 多層プリント基板 |
| CN102638929A (zh) * | 2011-02-10 | 2012-08-15 | 株式会社藤仓 | 印刷电路板 |
| KR101408549B1 (ko) | 2011-09-28 | 2014-06-17 | 이비덴 가부시키가이샤 | 프린트 배선판 |
| JP2017046963A (ja) * | 2015-09-02 | 2017-03-09 | 株式会社ソニー・インタラクティブエンタテインメント | 操作装置 |
| WO2017122376A1 (ja) * | 2016-01-13 | 2017-07-20 | 日立化成株式会社 | 多層伝送線路板 |
| CN107770951A (zh) * | 2017-11-08 | 2018-03-06 | 惠州市兴顺和电子有限公司 | 高特性阻抗多层线路板及制作方法 |
| WO2021029417A1 (ja) * | 2019-08-13 | 2021-02-18 | 株式会社村田製作所 | 伝送線路、回路装置、および、電子機器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61281704A (ja) * | 1985-06-07 | 1986-12-12 | Yagi Antenna Co Ltd | Ｓｈｆ帯平面アンテナ |
| JPH04223704A (ja) * | 1990-12-26 | 1992-08-13 | Tdk Corp | 高周波伝送路 |
| JPH04282901A (ja) * | 1991-03-12 | 1992-10-08 | Matsushita Electric Ind Co Ltd | 高周波回路 |
| JPH0846306A (ja) * | 1994-07-29 | 1996-02-16 | Oki Electric Ind Co Ltd | プリント配線基板 |
| JP2002111233A (ja) * | 2000-10-03 | 2002-04-12 | Victor Co Of Japan Ltd | プリント配線板及びその製造方法 |
| JP2004214361A (ja) * | 2002-12-27 | 2004-07-29 | Toto Ltd | 高周波用回路基板 |
-
2006
- 2006-01-31 JP JP2006023132A patent/JP4723391B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61281704A (ja) * | 1985-06-07 | 1986-12-12 | Yagi Antenna Co Ltd | Ｓｈｆ帯平面アンテナ |
| JPH04223704A (ja) * | 1990-12-26 | 1992-08-13 | Tdk Corp | 高周波伝送路 |
| JPH04282901A (ja) * | 1991-03-12 | 1992-10-08 | Matsushita Electric Ind Co Ltd | 高周波回路 |
| JPH0846306A (ja) * | 1994-07-29 | 1996-02-16 | Oki Electric Ind Co Ltd | プリント配線基板 |
| JP2002111233A (ja) * | 2000-10-03 | 2002-04-12 | Victor Co Of Japan Ltd | プリント配線板及びその製造方法 |
| JP2004214361A (ja) * | 2002-12-27 | 2004-07-29 | Toto Ltd | 高周波用回路基板 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007317881A (ja) * | 2006-05-25 | 2007-12-06 | Nec Saitama Ltd | 多層プリント基板 |
| CN102638929A (zh) * | 2011-02-10 | 2012-08-15 | 株式会社藤仓 | 印刷电路板 |
| US8841976B2 (en) | 2011-02-10 | 2014-09-23 | Fujikura Ltd. | Printed wiring board including first and second insulating layers having dielectric loss tangents that are different by a predetermined relationship |
| KR101408549B1 (ko) | 2011-09-28 | 2014-06-17 | 이비덴 가부시키가이샤 | 프린트 배선판 |
| JP2017046963A (ja) * | 2015-09-02 | 2017-03-09 | 株式会社ソニー・インタラクティブエンタテインメント | 操作装置 |
| WO2017122376A1 (ja) * | 2016-01-13 | 2017-07-20 | 日立化成株式会社 | 多層伝送線路板 |
| JPWO2017122376A1 (ja) * | 2016-01-13 | 2018-11-01 | 日立化成株式会社 | 多層伝送線路板 |
| US20190023899A1 (en) * | 2016-01-13 | 2019-01-24 | Hitachi Chemical Company, Ltd. | Multilayer transmission line plate |
| EP3405010A4 (en) * | 2016-01-13 | 2019-10-16 | Hitachi Chemical Company, Ltd. | MULTILAYER TRANSMISSION PLATE |
| US10957964B2 (en) | 2016-01-13 | 2021-03-23 | Showa Denko Materials Co., Ltd. | Multilayer transmission line plate |
| CN107770951A (zh) * | 2017-11-08 | 2018-03-06 | 惠州市兴顺和电子有限公司 | 高特性阻抗多层线路板及制作方法 |
| WO2021029417A1 (ja) * | 2019-08-13 | 2021-02-18 | 株式会社村田製作所 | 伝送線路、回路装置、および、電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4723391B2 (ja) | 2011-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4723391B2 (ja) | プリント基板における信号ラインの設計方法及びこの設計方法を用いて製造されたプリント基板 | |
| KR20180037914A (ko) | 다층 플렉시블 프린트 배선판 및 그 제조방법 | |
| TWI665949B (zh) | 柔性電路板及其製作方法 | |
| TWI576023B (zh) | Suitable for multi-layer printed circuit board design | |
| WO2006080073A1 (ja) | 多層回路基板の製造方法、多層回路基板 | |
| TWI526129B (zh) | Multilayer printed circuit boards with dimensional stability | |
| CN105323950B (zh) | 挠性印刷电路板及其制造方法 | |
| WO2009131182A1 (ja) | フレックスリジッド配線基板とその製造方法 | |
| WO2014199981A1 (ja) | 絶縁被覆ワイヤ及びマルチワイヤ配線板 | |
| US20120318563A1 (en) | Printed circuit board and method of manufacturing the same | |
| JP2022008960A (ja) | 回路基板の製造方法 | |
| JP2013135043A (ja) | 高周波回路用フレックスリジッドプリント配線板の製造方法および屈曲プリント配線基板 | |
| KR101099454B1 (ko) | 다층 연성회로기판 제조방법 | |
| JPH03246986A (ja) | フレキシブル・リジッド・プリント配線板 | |
| CN105323953A (zh) | 印刷线路板及其制造方法 | |
| JP2018018935A (ja) | プリント配線板及びその製造方法 | |
| JP2005051075A (ja) | 多層回路基板およびその製造方法 | |
| US20140357147A1 (en) | Core of printed circuit board and method of manufacturing the same | |
| CN101394713B (zh) | 光电线路板及其制作方法 | |
| JP2011222962A (ja) | プリント基板およびその製造方法 | |
| JP6063785B2 (ja) | 回路基板、回路基板の製造方法 | |
| CN101346037B (zh) | 多层基板及其制造方法 | |
| JP2010050225A (ja) | プリント配線板、プリント配線板製造方法、および電子機器 | |
| JP2006292499A (ja) | 減衰ピークが生じる周波数を求める方法、減衰ピークが現れない伝送特性をもつ配線を設計する方法及びそれらを用いた配線板 | |
| JP2006294683A (ja) | 配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080410 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081211 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110407 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170415 Year of fee payment: 6 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |