JP2007180203A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2007180203A
JP2007180203A JP2005375900A JP2005375900A JP2007180203A JP 2007180203 A JP2007180203 A JP 2007180203A JP 2005375900 A JP2005375900 A JP 2005375900A JP 2005375900 A JP2005375900 A JP 2005375900A JP 2007180203 A JP2007180203 A JP 2007180203A
Authority
JP
Japan
Prior art keywords
emitting element
cover
semiconductor device
light emitting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005375900A
Other languages
English (en)
Inventor
Hiroshi Murayama
啓 村山
Akinori Shiraishi
晶紀 白石
Masahiro Haruhara
昌宏 春原
Naoyuki Koizumi
直幸 小泉
Hideaki Sakaguchi
秀明 坂口
Mitsutoshi Azuma
光敏 東
Yuichi Taguchi
裕一 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005375900A priority Critical patent/JP2007180203A/ja
Priority to US11/644,977 priority patent/US7488094B2/en
Priority to EP06026957A priority patent/EP1804303A2/en
Publication of JP2007180203A publication Critical patent/JP2007180203A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】発光素子が実装されてなる半導体装置であって、発光効率が良好な半導体装置と、当該半導体装置を製造する製造方法を提供する。
【解決手段】基板に発光素子が実装されてなる半導体装置であって、前記発光素子上には光透過性の平板状のカバーが設置され、前記カバーには、前記発光素子の発光の反射を抑制するための溝部が形成されていることを特徴とする半導体装置。
【選択図】図２

Description

本発明は、基板に発光素子が実装されてなる半導体装置およびその製造方法に関する。
基板に発光素子が実装されてなる半導体装置には様々な構造のものが提案されている。例えば、発光素子を実装した半導体装置の一例として、下記の構造が提案されていた。
図１は、例えば、発光素子１２を実装した半導体装置１０を模式的に示した断面図である。図１を参照するに、本図に示す半導体装置１０では、例えばセラミック材料よりなる基板１１Ａ上に、前記発光素子１２が実装されてなる構造を有している。
前記基板１１Ａ上には、セラミック材料よりなる枠体１１Ｂが形成され、さらに該枠体１１Ｂ上には、樹脂材料よりなる接着剤１６により、光透過性のカバー１７が接着されている。前記発光素子１２は、前記基板１１Ａ、枠体１１Ｂ、およびカバー１７により画成される内部空間１１ａに封止される構造になっている。
また、前記発光素子１２の電極パッド１３と、前記基板１１Ａ上に形成された電極パッド１４が、ワイヤ１５により接続されている。
特開２００５−２３５８８４号公報
しかし、上記の半導体装置１０では、発光効率が低下してしまう問題が生じる場合があった。例えば、前記発光素子１２からの発光は、前記カバー１７の周縁部付近（前記カバー１７と前記枠体１１Ｂの接合部近傍）では、該カバー１７に反射されてしまう割合が多くなる場合があった。これは、前記発光素子１２からの発光の前記カバー１７に対する入射角が、該カバー１７の周縁部付近では大きくなるためである。
また、前記カバー１７の周縁部付近では、例えば前記接着剤１６のはみ出しなどの影響により発光の透過量が低下してしまう場合が生じていた。
そこで、本発明では、上記の問題を解決した、新規で有用な半導体装置、および半導体装置の製造方法を提供することを課題としている。
本発明の具体的な課題は、発光素子が実装されてなる半導体装置であって、発光効率が良好な半導体装置と、当該半導体装置を製造する製造方法を提供することである。
本発明の第１の観点では、上記の課題を、基板に発光素子が実装されてなる半導体装置であって、前記発光素子上には光透過性の平板状のカバーが設置され、前記カバーの前記発光素子に面する側には、前記発光素子の発光の反射を抑制するための溝部が形成されていることを特徴とする半導体装置により、解決する。
当該半導体装置は、前記発光素子を覆うカバーでの反射が抑制されるため、発光効率が良好となる。
また、前記カバーには蛍光体膜が形成されていると、発光素子と蛍光体の発光の混色を得る場合の発光の均一性が良好となり、好適である。
また、前記基板には、前記発光素子を実装する凹部が形成され、該凹部の周囲が前記カバーと接合されることで前記発光素子が封止される構造であると、前記発光素子の品質を良好に保持することが可能となり、好ましい。
また、前記溝部は、前記基板と前記カバーの接合部近傍に形成されると、発光の反射を抑制する効果が特に良好となり、好適である。
また、前記基板を貫通するように形成され、前記発光素子と電気的に接続された貫通配線を有すると、当該発光素子と接続対象との接続が容易となる。
また、本発明の第２の観点では、上記の課題を、基板に発光素子が実装されるとともに光透過性のカバーが設置されてなる半導体装置の製造方法であって、前記基板上に前記発光素子を実装する実装工程と、前記光透過性のカバーに、前記発光素子の発光の反射を抑制するための溝部を形成する溝部形成工程と、前記溝部が形成された前記カバーを、前記溝部が前記発光素子と面するように前記基板上に設置するカバー設置工程と、を有することを特徴とする半導体装置の製造方法により、解決する。
当該半導体装置の製造方法によれば、前記発光素子を覆うカバーでの反射が抑制されるため、発光効率が良好となる半導体装置を製造することが可能となる。
また、前記カバーに蛍光体膜を形成する工程をさらに有すると、当該蛍光体の平面度が良好となり、発光素子と蛍光体の発光の混色を得る場合の発光の均一性が良好となる半導体装置を製造することが可能となる。
また、前記基板には、前記発光素子を実装する凹部が形成され、前記カバー設置工程では、該凹部の周囲が前記カバーと接合されることで前記発光素子が封止されると、前記発光素子の品質を良好に保持することが可能となる。
また、前記カバー設置工程では、前記溝部が、前記基板と前記カバーの接合部近傍に位置するように当該カバーと当該基板が接合されると、当該カバーと当該基板の接合の位置あわせが容易となり、好適である。
また、前記基板を貫通する、前記発光素子と電気的に接続されるための貫通配線を形成する工程をさらに有すると、当該発光素子と接続対象との接続が容易となる半導体装置を製造することが可能となる。
本発明によれば、発光素子が実装されてなる半導体装置であって、発光効率が良好な半導体装置と、当該半導体装置を製造する製造方法を提供することが可能になる。
本発明による半導体装置は、基板に発光素子が実装されてなる半導体装置であって、前記発光素子上には光透過性の平板状のカバーが設置され、前記カバーの前記発光素子に面する側には、前記発光素子の発光の反射を抑制するための溝部が形成されていることを特徴としている。
このため、前記発光素子からの発光が前記カバーを透過する場合、該カバーによる反射が抑制されて発光の透過率が向上する。その結果、当該半導体装置の発光効率が良好となる特徴を有している。
次に、上記の半導体装置の構成と製造方法の一例を、図面に基づき説明する。
図２は、本発明の実施例１による半導体装置１００を模式的に示した断面図である。図２を参照するに、前記半導体装置１００は、例えばＳｉよりなる基板１０１に、例えばＬＥＤよりなる発光素子１０２が実装されてなる半導体装置である。また、前記発光素子１０２上には光透過性の、例えばガラスよりなる平板状のカバー１０３が設置（接合）されている。
本実施例による半導体装置１００では、前記カバー１０３の前記発光素子１０２に面する側に、溝部１０５が形成されていることが特徴である。このため、前記発光素子１０２からの発光が前記カバー１０３を透過する場合、該カバー１０３による反射が抑制されて発光の透過率が向上する。その結果、当該半導体装置１００の発光効率が良好となる特徴を有している。
例えば、前記溝部１０５は、前記基板１０１と前記カバー１０３の接合部近傍（前記カバー１０３の周縁部付近）に形成されていると、前記発光素子１００からの発光の前記カバー１０３に対する入射角が、該カバー１０３の周縁部付近で大きくなることが抑制される。このため、前記カバー１０３の周縁部付近での、発光の反射を効率的に抑制することが可能になる。
この場合、前記溝部１０５は、例えば断面形状が略半円状となるような局面形状を有すると、発光の入射角を小さくして効果的に反射を抑制することが可能となり、好ましい。また、当該溝部１０５は、前記半導体装置１００を平面視した場合に、前記発光素子１０２を囲むように、前記発光素子１０２を中心とした円状に形成されることが好ましい。また、これらの溝部の形状は一例であり、半導体装置の仕様に応じて様々に変形・変更して用いることが可能である。
また、前記基板１０１には、前記発光素子１０２を実装する凹部１０１Ｂが形成され、該凹部１０１Ｂの周囲が前記カバー１０３と接合されることで前記発光素子１０２が基板１０１上に封止される構造となっている。すなわち、前記基板１０１と前記カバー１０３によって、前記発光素子１０２が封止される空間が画成される構成となっている。このため、前記発光素子１０２が封止される空間を、例えば減圧状態としたり、または不活性ガスで満たすことが可能となり、前記発光素子１０２の品質の維持と長寿命化を図ることが可能となる。
また、前記基板１０１と前記カバー１０３とが陽極接合により接続されていると、例えば樹脂などの有機材料により接合される場合にくらべて発光素子が封止される空間が清浄に保持されるため、前記発光素子１０２の品質が良好となり、好ましい。また、樹脂などの有機材料により接合されている場合と比較すると、前記カバー１０３が清浄に保持され、特に該カバー１０３と前記基板１０１の接合部付近に接着剤のはみ出しなどが発生しないため、発光の透過率が良好となり、好ましい。
また、本実施例による半導体装置１００では、前記カバー１０３の内面（凹部１０１Ｂ側）には蛍光体膜１０４が形成されている。このため、本実施例による半導体装置１００では、蛍光体膜または蛍光体を含む樹脂などが直接発光素子（ＬＥＤ）上に塗布されることがないため、前記発光素子１０２の放熱が良好となり、発光素子の発熱による品質低下の影響が抑制されている。
また、本実施例による半導体装置１００では、平板状の前記カバー１０３に前記蛍光体膜１０４を形成しているため、例えば印刷法などを用いて、前記蛍光体膜１０４の膜厚の均一性を良好に形成することができる。さらに、本実施例による半導体装置では、前記発光素子１０２の側面に蛍光体膜を形成する必要がなく、そのために発光の強度や発光色の均一性が良好である特徴を有している。
また、前記発光素子１０２は、例えばＡｕよりなるバンプ（Ａｕスタッドバンプ）１０６を介して前記基板１０１の底面を貫通するように形成されるビアプラグ（貫通配線）１０７と電気的に接続されている。
前記ビアプラグ１０７の、前記発光素子１０２が接続される側の反対側には、例えばＮｉ／Ａｕメッキ層よりなる接続層１０８Ａが形成され、さらに当該接続層１０８Ａに半田バンプ１０８が形成されている。すなわち、前記ビアプラグ１０７が形成されることによって、前記発光素子１０２と、当該発光素子１０２が封止される空間の外側の接続対象（例えばマザーボードなど）とを、容易に接続することが可能になっている。また、前記バンプ１０６と前記ビアプラグ１０７の間にも、例えばＮｉ／Ａｕメッキ層よりなる接続層が形成されていてもよいが、本図では図示を省略している。
また、前記基板１０１が、例えばＳｉよりなると、前記基板１０１を微細な形状に加工することが容易となり、好ましい。例えば、Ｓｉはセラミックなどの材料に比べて微細加工が容易である特徴を有している。また、前記基板１０１がＳｉよりなると、ガラス（ホウケイ酸ガラス）よりなる前記カバー１０３との間で陽極接合を行うことも可能となる。
また、前記基板１０１の表面は、酸化膜（シリコン酸化膜）１０１Ａが形成され、例えば当該基板１０１と前記ビアプラグ１０７との間や、当該基板１０１と前記バンプ１０６との間は絶縁されている。
次に、上記の半導体装置１００を製造する製造方法の一例について、図３Ａ〜図３Ｍに基づき、手順を追って説明する。ただし以下の図中、先に説明した部分には同一の参照符号を付し、説明を省略する場合がある。また、以下の本実施例では、一つの基板を用いて複数の半導体装置を形成している。
まず、図３Ａに示す工程において、例えばＳｉよりなる基板１０１をエッチングしてパターニングし、発光素子を設置するための複数の凹部１０１Ｂと、ビアプラグ１０７を形成するための、基板１０１を貫通するビアホール１０７Ａを複数形成する。
次に、図３Ｂに示す工程において、凹部１０１Ｂの内壁面やビアホール１０７Ａの内壁面を含む前記基板１０１の表面に、例えば熱ＣＶＤ法などにより、酸化膜（シリコン酸化膜、または熱酸化膜とよぶ場合もある）１０１Ａを形成する。
次に、図３Ｃに示す工程において、例えばＣｕのメッキ法（例えばビアフィルメッキ法）により、ビアホール１０７Ａにビアプラグ１０７を形成する。
次に、図３Ｄに示す工程において、例えばメッキ法により、例えばＮｉ／Ａｕよりなる接続層１０６Ａ，１０８Ａを形成する。この場合、接続層１０６Ａは、ビアプラグ１０７の凹部１０１Ｂの側に、接続層１０８Ａは、ビアプラグ１０７の凹部１０１Ｂの反対側に形成される。
次に、図３Ｅに示す工程において、接続層１０６Ａ上に、バンプ（Ａｕスタッドバンプ）１０６を形成する。なお、本図以降では、接続層１０６Ａの図示を省略している。また、Ａｕスタッドバンプは、発光素子の電極パッドに設けておいてもよい。
次に、図３Ｆに示す工程において、凹部１０１Ｂの周囲の凸部１０１Ｃの表面の酸化膜１０１Ａを、例えばマスクエッチにより剥離する。本工程によって酸化膜が剥離された部分には後の工程においてガラスよりなるカバーが接合される。
次に、図３Ｇに示す工程において、例えばＬＥＤよりなる発光素子１０２を、凹部１０１Ｂに設置する。この場合、例えば熱圧着、または超音波接合などを用いて、発光素子１０２とバンプ１０６を電気的に接合し、バンプ１０６を介して発光素子１０２とビアプラグ１０７が電気的に接続されるように前記発光素子１０２を実装する。
次に、図３Ｈに示す工程において、例えばホウケイ酸ガラスよりなる、平板状のカバー１０３に、例えば印刷法により、蛍光体膜１０４をパターニングして形成する。本実施例による半導体装置の製造方法では、上記のように、平板状のカバー１０３に蛍光体膜１０４を形成しているため、例えば印刷法などを用いて、蛍光体膜１０４の膜厚の均一性を良好に形成することができる。そのために半導体装置の発光の強度や発光色の均一性を良好とすることができる。
またこの場合、カバー１０３と基板１０１とが接合される部分には、蛍光体膜１０４を形成せず、カバー１０３と基板１０１が直接接触するように蛍光体膜がパターニングされることが好ましい。
次に、図３Ｉに示す工程において、蛍光体膜１０４を覆うようにカバー１０３にレジスト層を形成し、該レジスト層をパターニングすることで、開口部１０３Ｂを有するレジストパターン１０４Ａを形成する。
次に、図３Ｊに示す工程において、例えば、サンドブラスト加工により、またはプラズマエッチング加工などにより、開口部１０３Ｂより露出するカバー１０３に、溝部１０５を形成する。この場合、溝部１０５は、断面形状が例えば略半円状となる。
次に、図３Ｋに示す工程において、溝部１０５が形成されたカバー１０３と基板１０１を、前記溝部１０５が前記発光素子１０２と面するように、例えば陽極接合により接合し、発光素子１０２を基板１０１上で封止する構造が形成される。この場合、陽極接合は、カバー１０３と基板１０１との間に高電圧を印加し、カバー１０３と基板１０１を昇温して行う。
上記の陽極接合が行われると、基板を構成するＳｉと、カバーを構成するガラス中の酸素が結合し、接合力が良好で安定した接合が行われる。また、樹脂材料を用いた接合と異なり、発光素子が封止される空間を汚染するようなガス、不純物などが殆ど発生することがないことが特徴である。
次に、図３Ｌに示す工程において、接続層１０８ＡにプローブＰｒを接触させて、半導体装置の、輝度、電流／電圧の検査を行う。
次に、図３Ｍに示す工程において、接続層１０８Ａに半田バンプ１０８を形成し、さらに、基板１０１とカバー１０３をダイシングにより切断し、個片化することで、先に説明した半導体装置１００を複数形成することができる。
上記の半導体装置の製造方法では、前記発光素子１０２を覆うカバー１０３に溝部１０５が形成されるため、当該カバー１０３での発光の反射が抑制されて、発光効率が良好となる半導体装置を製造することが可能となる。
また、上記の溝部１０５が形成された状態でカバー１０３と基板１０１が接合されるため、カバー１０３と基板１０１の相対的な位置あわせが容易となる効果を奏する。例えば、カバー１０３と基板１０１の接合面は、ガラスとＳｉが接することが好ましいため、例えば蛍光体膜１０４が除去されていることが好ましい。上記の製造方法では、当該接合面近傍に溝部１０５が形成されており、例えば蛍光体膜などが接合面に対応する位置となるように接合される可能性が小さくなり、カバーと基板の位置あわせが容易となっている。
また、カバー１０３と基板１０１が陽極接合により接合されているため、樹脂などの有機材料により接合されている場合と比較すると、前記カバー１０３が清浄に保持され、特に該カバー１０３と前記基板１０１の接合部付近に接着剤のはみ出しなどが発生しないため、発光の透過率が良好となり、好ましい。
また、上記の半導体装置の製造方法は、例えば以下に示すように様々に変形・変更することが可能である。
図４Ａ〜図４Ｃは、実施例２による半導体装置の製造方法を、手順を追って示した図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
まず、図４Ａに示す工程に至るまでの工程は、実施例１で説明した、図３Ａ〜図３Ｇの工程を実施する。次に、図４Ａに示す工程では、先に説明した図３Ｌに示す工程と同様にして、接続層１０８ＡにプローブＰｒを接触させて、発光素子１０２（半導体装置）の、輝度、電流／電圧の検査を行う。すなわち、カバーの接合前に、基板に発光素子を実装した段階で、当該発光素子の輝度、電流／電圧の検査を行う。
次に、実施例１で説明した、図３Ｈ〜図３Ｊの工程を実施する。次に、図４Ｂに示す工程において、図３Ｊに示す工程で形成したカバー１０３をダイシングにより切断して個片化する。
次に、図４Ｃに示す工程において、個片化されたカバー１０３を、図４Ａに示した工程で検査が完了した基板１０１に、図３Ｋに示した場合と同様にして陽極接合により接合する。この場合、図４Ａに示した検査において、良品となった発光素子が実装された部分の基板にのみ、カバー１０３を接合する。例えば、図４Ａに示した工程の検査において輝度、電流／電圧などの不良が確認された発光素子が実装された部分（図中中央）には、カバーは接合されないようにする。
この後、接続層１０８Ａに半田バンプ１０８を形成し、さらに、基板１０１をダイシングにより切断し、個片化することで、先に説明した半導体装置１００を形成することができる。
本実施例による製造方法では、図４Ａに示す工程において、カバーが接合される前に検査がおこなわれているため、図４Ｃに示す工程において、良品である部分にのみカバーを接合することが可能となる。
すなわち、検査とカバーの接合の工程を変更することで、無駄になる部品点数を少なくし、効率よく半導体装置を生産することが可能になっている。
また、半導体装置の製造方法は上記の場合に限定されず、様々な材料・方法を用いて形成することが可能である。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明によれば、発光素子が実装されてなる半導体装置であって、発光効率が良好な半導体装置と、当該半導体装置を製造する製造方法を提供することが可能になる。
従来の半導体装置の構成例である。 実施例１による半導体装置の構成例である。 図２の半導体装置を製造する方法を示す図（その１）である。 図２の半導体装置を製造する方法を示す図（その２）である。 図２の半導体装置を製造する方法を示す図（その３）である。 図２の半導体装置を製造する方法を示す図（その４）である。 図２の半導体装置を製造する方法を示す図（その５）である。 図２の半導体装置を製造する方法を示す図（その６）である。 図２の半導体装置を製造する方法を示す図（その７）である。 図２の半導体装置を製造する方法を示す図（その８）である。 図２の半導体装置を製造する方法を示す図（その９）である。 図２の半導体装置を製造する方法を示す図（その１０）である。 図２の半導体装置を製造する方法を示す図（その１１）である。 図２の半導体装置を製造する方法を示す図（その１２）である。 図２の半導体装置を製造する方法を示す図（その１３）である。 実施例２による半導体装置の製造方法を示す図（その１）である。 実施例２による半導体装置の製造方法を示す図（その２）である。 実施例２による半導体装置の製造方法を示す図（その３）である。
符号の説明
１００ 半導体装置
１０１ 基板
１０１Ａ 酸化膜
１０２ 発光素子
１０３ カバー
１０４ 蛍光体膜
１０５ 溝部
１０６，１０８ バンプ
１０６Ａ，１０８Ａ 接続層
１０７ ビアプラグ

Claims (10)

  1. 基板に発光素子が実装されてなる半導体装置であって、
    前記発光素子上には光透過性の平板状のカバーが設置され、
    前記カバーの前記発光素子に面する側には、前記発光素子の発光の反射を抑制するための溝部が形成されていることを特徴とする半導体装置。
  2. 前記カバーには蛍光体膜が形成されていることを特徴とする請求項１記載の半導体装置。
  3. 前記基板には、前記発光素子を実装する凹部が形成され、該凹部の周囲が前記カバーと接合されることで前記発光素子が封止される構造であることを特徴とする請求項１または２記載の半導体装置。
  4. 前記溝部は、前記基板と前記カバーの接合部近傍に形成されることを特徴とする請求項３記載の半導体装置。
  5. 前記基板を貫通するように形成され、前記発光素子と電気的に接続された貫通配線を有することを特徴とする請求項１乃至４のうち、いずれか１項記載の半導体装置。
  6. 基板に発光素子が実装されるとともに光透過性のカバーが設置されてなる半導体装置の製造方法であって、
    前記基板上に前記発光素子を実装する実装工程と、
    前記光透過性のカバーに、前記発光素子の発光の反射を抑制するための溝部を形成する溝部形成工程と、
    前記溝部が形成された前記カバーを、前記溝部が前記発光素子と面するように前記基板上に設置するカバー設置工程と、を有することを特徴とする半導体装置の製造方法。
  7. 前記カバーに蛍光体膜を形成する工程をさらに有することを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記基板には、前記発光素子を実装する凹部が形成され、前記カバー設置工程では、該凹部の周囲が前記カバーと接合されることで前記発光素子が封止されることを特徴とする請求項６または７記載の半導体装置の製造方法。
  9. 前記カバー設置工程では、前記溝部が、前記基板と前記カバーの接合部近傍に位置するように当該カバーと当該基板が接合されることを特徴とする請求項８記載の半導体装置の製造方法。
  10. 前記基板を貫通する、前記発光素子と電気的に接続されるための貫通配線を形成する工程をさらに有することを特徴とする請求項６乃至９のうち、いずれか１項記載の半導体装置の製造方法。
JP2005375900A 2005-12-27 2005-12-27 半導体装置および半導体装置の製造方法 Pending JP2007180203A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005375900A JP2007180203A (ja) 2005-12-27 2005-12-27 半導体装置および半導体装置の製造方法
US11/644,977 US7488094B2 (en) 2005-12-27 2006-12-26 Semiconductor device and manufacturing method of semiconductor device
EP06026957A EP1804303A2 (en) 2005-12-27 2006-12-27 Semiconductor light emitting device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005375900A JP2007180203A (ja) 2005-12-27 2005-12-27 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007180203A true JP2007180203A (ja) 2007-07-12

Family

ID=37897369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005375900A Pending JP2007180203A (ja) 2005-12-27 2005-12-27 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7488094B2 (ja)
EP (1) EP1804303A2 (ja)
JP (1) JP2007180203A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207683A (ja) * 2015-04-15 2016-12-08 エヌイーシー ショット コンポーネンツ株式会社 貫通電極基板および半導体パッケージ

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8016440B2 (en) 2005-02-14 2011-09-13 1 Energy Solutions, Inc. Interchangeable LED bulbs
JP5209177B2 (ja) * 2005-11-14 2013-06-12 新光電気工業株式会社 半導体装置および半導体装置の製造方法
US8083393B2 (en) * 2006-02-09 2011-12-27 1 Energy Solutions, Inc. Substantially inseparable LED lamp assembly
US8508036B2 (en) * 2007-05-11 2013-08-13 Tessera, Inc. Ultra-thin near-hermetic package based on rainier
US20090032829A1 (en) * 2007-07-30 2009-02-05 Tong Fatt Chew LED Light Source with Increased Thermal Conductivity
DE102007039291A1 (de) * 2007-08-20 2009-02-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleitermodul und Verfahren zur Herstellung eines solchen
US8376606B2 (en) 2008-04-08 2013-02-19 1 Energy Solutions, Inc. Water resistant and replaceable LED lamps for light strings
DE102008025491A1 (de) * 2008-05-28 2009-12-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Leiterplatte
US8314564B2 (en) 2008-11-04 2012-11-20 1 Energy Solutions, Inc. Capacitive full-wave circuit for LED light strings
US8729591B2 (en) * 2009-02-13 2014-05-20 Tsmc Solid State Lighting Ltd. Opto-electronic device package with a semiconductor-based sub-mount having SMD metal contacts
US8836224B2 (en) 2009-08-26 2014-09-16 1 Energy Solutions, Inc. Compact converter plug for LED light strings
US8390009B2 (en) * 2010-02-16 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode (LED) package systems
CN101937965A (zh) * 2010-08-30 2011-01-05 深圳市易特照明有限公司 一种诱发白光led
CN102468375B (zh) * 2010-11-15 2015-06-17 光宝电子(广州)有限公司 发光二极管封装结构及其制造方法
US9117941B2 (en) * 2011-09-02 2015-08-25 King Dragon International Inc. LED package and method of the same
US20150001570A1 (en) * 2011-09-02 2015-01-01 King Dragon International Inc. LED Package and Method of the Same
JP6418200B2 (ja) * 2016-05-31 2018-11-07 日亜化学工業株式会社 発光装置及びその製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786636A (ja) * 1993-09-09 1995-03-31 Victor Co Of Japan Ltd 発光ダイオード装置
JPH10185829A (ja) * 1996-12-20 1998-07-14 Matsushita Electric Ind Co Ltd 透明平面体表面の欠陥検査方法及びその装置
JPH11204840A (ja) * 1998-01-16 1999-07-30 Nichia Chem Ind Ltd 発光素子
JP2002094129A (ja) * 1999-11-30 2002-03-29 Omron Corp 光学装置及び当該光学装置を用いた機器
JP2002319712A (ja) * 2001-04-23 2002-10-31 Toyoda Gosei Co Ltd 半導体発光装置
JP2003209293A (ja) * 2002-01-17 2003-07-25 Stanley Electric Co Ltd 発光ダイオード
JP2003243719A (ja) * 2002-02-14 2003-08-29 Citizen Electronics Co Ltd 発光ダイオードとその製造方法
JP2005116817A (ja) * 2003-10-08 2005-04-28 Stanley Electric Co Ltd Ｌｅｄランプ用パッケージおよび該ｌｅｄランプ用パッケージを具備するｌｅｄランプ
JP2005191197A (ja) * 2003-12-25 2005-07-14 Kyocera Corp 発光装置
JP2005197320A (ja) * 2003-12-26 2005-07-21 Omron Corp 発光光源および当該発光光源を用いた光学装置
JP2005268323A (ja) * 2004-03-16 2005-09-29 Sumitomo Electric Ind Ltd 半導体発光装置
JP2005310562A (ja) * 2004-04-21 2005-11-04 Nitto Denko Corp 直下型バックライト

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534803B (zh) * 1996-06-26 2010-05-26 奥斯兰姆奥普托半导体股份有限两合公司 具有发光变换元件的发光半导体器件
JP2002050797A (ja) * 2000-07-31 2002-02-15 Toshiba Corp 半導体励起蛍光体発光装置およびその製造方法
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
JP4172196B2 (ja) * 2002-04-05 2008-10-29 豊田合成株式会社 発光ダイオード
US7168833B2 (en) * 2002-04-05 2007-01-30 General Electric Company Automotive headlamps with improved beam chromaticity
US7429757B2 (en) * 2002-06-19 2008-09-30 Sanken Electric Co., Ltd. Semiconductor light emitting device capable of increasing its brightness
CN101740560B (zh) * 2003-04-01 2012-11-21 夏普株式会社 发光装置、背侧光照射装置、显示装置
JP2005235884A (ja) 2004-02-18 2005-09-02 Sanyo Electric Co Ltd 回路装置
US6881980B1 (en) * 2004-06-17 2005-04-19 Chunghwa Picture Tubes, Ltd. Package structure of light emitting diode
KR101197046B1 (ko) * 2005-01-26 2012-11-06 삼성디스플레이 주식회사 발광다이오드를 사용하는 2차원 광원 및 이를 이용한 액정표시 장치
JP5209177B2 (ja) * 2005-11-14 2013-06-12 新光電気工業株式会社 半導体装置および半導体装置の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786636A (ja) * 1993-09-09 1995-03-31 Victor Co Of Japan Ltd 発光ダイオード装置
JPH10185829A (ja) * 1996-12-20 1998-07-14 Matsushita Electric Ind Co Ltd 透明平面体表面の欠陥検査方法及びその装置
JPH11204840A (ja) * 1998-01-16 1999-07-30 Nichia Chem Ind Ltd 発光素子
JP2002094129A (ja) * 1999-11-30 2002-03-29 Omron Corp 光学装置及び当該光学装置を用いた機器
JP2002319712A (ja) * 2001-04-23 2002-10-31 Toyoda Gosei Co Ltd 半導体発光装置
JP2003209293A (ja) * 2002-01-17 2003-07-25 Stanley Electric Co Ltd 発光ダイオード
JP2003243719A (ja) * 2002-02-14 2003-08-29 Citizen Electronics Co Ltd 発光ダイオードとその製造方法
JP2005116817A (ja) * 2003-10-08 2005-04-28 Stanley Electric Co Ltd Ｌｅｄランプ用パッケージおよび該ｌｅｄランプ用パッケージを具備するｌｅｄランプ
JP2005191197A (ja) * 2003-12-25 2005-07-14 Kyocera Corp 発光装置
JP2005197320A (ja) * 2003-12-26 2005-07-21 Omron Corp 発光光源および当該発光光源を用いた光学装置
JP2005268323A (ja) * 2004-03-16 2005-09-29 Sumitomo Electric Ind Ltd 半導体発光装置
JP2005310562A (ja) * 2004-04-21 2005-11-04 Nitto Denko Corp 直下型バックライト

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207683A (ja) * 2015-04-15 2016-12-08 エヌイーシー ショット コンポーネンツ株式会社 貫通電極基板および半導体パッケージ

Also Published As

Publication number Publication date
EP1804303A2 (en) 2007-07-04
US20070145404A1 (en) 2007-06-28
US7488094B2 (en) 2009-02-10

Similar Documents

Publication Publication Date Title
JP2007180203A (ja) 半導体装置および半導体装置の製造方法
JP5209177B2 (ja) 半導体装置および半導体装置の製造方法
JP5073946B2 (ja) 半導体装置および半導体装置の製造方法
CN102884645B (zh) 发光装置的制造方法以及发光装置
JP4783718B2 (ja) 照明装置
JP2007208041A (ja) 半導体装置及び半導体装置の製造方法
TWI505507B (zh) 發光元件以及其製造方法
JP5052326B2 (ja) チップ部品型ｌｅｄ及びその製造方法
TWI514631B (zh) Semiconductor light emitting device and manufacturing method thereof
CN104953016A (zh) 半导体发光装置
JP2009021426A (ja) チップ部品型ｌｅｄ及びその製造方法
JPWO2005106978A1 (ja) 発光装置およびその製造方法
CN104969371A (zh) 具有波长转换材料的密闭密封的led模块
JP5207807B2 (ja) チップ部品型ｌｅｄ
TW201344991A (zh) 半導體發光裝置及其製造方法
JP2005005604A (ja) 白色発光の発光ダイオード素子を製造する方法
JP2007294621A (ja) Ｌｅｄ照明装置
TW201409779A (zh) 配線基板、發光裝置及配線基板的製造方法
JP2007080876A (ja) 発光装置
JP4846505B2 (ja) 発光装置およびその製造方法
JP2018125464A (ja) 発光装置の製造方法
JP2007042679A (ja) 発光ダイオード装置
JP2019125513A (ja) 照明装置
CN104966777A (zh) 半导体发光装置及其制造方法
TWI568030B (zh) 製造發光二極體封裝之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100629