JP2005235884A - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP2005235884A
JP2005235884A JP2004040881A JP2004040881A JP2005235884A JP 2005235884 A JP2005235884 A JP 2005235884A JP 2004040881 A JP2004040881 A JP 2004040881A JP 2004040881 A JP2004040881 A JP 2004040881A JP 2005235884 A JP2005235884 A JP 2005235884A
Authority
JP
Japan
Prior art keywords
housing
lid
semiconductor element
circuit device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004040881A
Other languages
English (en)
Inventor
Hiroshi Inoguchi
浩 井野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2004040881A priority Critical patent/JP2005235884A/ja
Publication of JP2005235884A publication Critical patent/JP2005235884A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 波長が短い光の発光もしくは受光を行う半導体素子を内蔵するのに好適な回路装置を提供する。
【解決手段】 本形態の回路装置10は、上面部に開口部を有する筐体12と、筐体12に内蔵されて光の発光もしくは受光を行う半導体素子13Aと、光を透過させる材料から成り開口部を塞ぐ蓋部15とを具備し、開口部の周辺部に凹部25を設け、凹部25に蓋部15の厚み部分を収納させる構成と成っている。筐体12の上部に設けた凹部25に蓋部15の厚み部分を収納されるので、蓋部15の位置を正確に固定することができる。従って、筐体12の内部に収納された半導体素子13Aと蓋部15との相対的な位置を正確にすることが可能となる。
【選択図】 図1

Description

本発明は、筐体の中に半導体素子が収納された中空構造の回路装置に関する。
図8を参照して、従来型の回路装置100の構成について説明する。図8(A)は回路装置100の平面図であり、図8(B)はその断面図である(特許文献1参照)。
図8(A)および図8(B)を参照して、回路装置100の中央部には導電材料から成るランド102が形成され、ランド102の周囲には多数個のリード101の一端が接近している。リード101の一端は金属細線105を介して半導体素子104と電気的に接続され、他端は封止樹脂103から露出している。封止樹脂103は、半導体素子104、ランド102およびリード101を封止して一体に支持する働きを有する。また、半導体素子104として光学素子が採用された場合は、光に対して透明性を有する樹脂が封止樹脂103として採用される。
また、半導体素子等の回路素子を封止する方法として、樹脂封止以外の方法もある。例えば、内部空間を有する筐体を金属や樹脂材にて形成し、この内部空間に回路素子を内蔵させる封止方法もある。
特開平11−340257号公報
更に、上記した半導体素子104として、波長の短い光の発光または受光を行う素子を採用した場合、多々問題が発生する。具体的には、波長の短い光により封止樹脂103が悪影響を受ける場合と、封止樹脂により光信号が劣化してしまう場合が考えられる。前者の場合は、半導体素子104として波長の短い光(例えば波長405nm程度のブルーレーザー)の受発光を行う素子を採用すると、その光により封止樹脂103が変色等を起こしてしまう。また、後者の場合は、離形剤等が混入されている封止樹脂103の透明さが不十分であることから、半導体素子が受発光するブルーレーザー等の波長の短い光が減衰してしまう。
本発明は上述した問題点を鑑みて成されたものであり、本発明の主な目的は、波長が短い光の発光もしくは受光を行う半導体素子を内蔵するのに好適な回路装置を提供することにある。
本発明の回路装置は、上面部に開口部を有する筐体と、前記筐体に内蔵されて光の発光もしくは受光を行う半導体素子と、前記光を透過させる材料から成り前記開口部を塞ぐ蓋部とを具備し、前記開口部の上面部に凹部を設け、前記凹部に前記蓋部の厚み部分を収納させることを特徴とする。
更に、前記凹部の平面的な大きさは前記蓋部よりも大きく形成されることを特徴とする。
更に、前記凹部は、外部から内部に傾斜するテーパー形状であることを特徴とする。
更に、前記蓋部は、ガラスから成ることを特徴とする。
更に、前記蓋部は、樹脂から成る接着剤を介して前記筐体に接着されることを特徴とする。
更に、前記凹部の深さは、前記蓋部の厚みよりも浅いことを特徴とする。
更に、前記筐体には、前記筐体内部を外部と連通させる連通部が設けられることを特徴とする。
従って、本発明の回路装置によると、半導体素子が受発光する光を透過する蓋部を筐体の上面に設けたので、半導体素子が受発光する光の減衰を抑止して、この半導体を封止することができる。更に、上記蓋部としてガラスを採用すると、ガラスは光の透過性に優れる材料であるので、上記効果を大きくすることが出来る。
更に、筐体の上部に設けた凸部に蓋部の厚み部分を収納されるので、蓋部の位置を正確に固定することができる。従って、筐体の内部に収納された半導体素子と蓋部との相対的な位置を正確にすることが可能となる。
更に、内部空間と外部とを連通させる連通部が設けられているので、使用状況下の温度変化に起因した筐体内部の圧力により、蓋部が破損してしまうことを抑止することが出来る。
図1を参照して、本発明の回路装置10の具体的な構成を説明する。図1(A)は回路装置10の平面図であり、図1(B)は図1(A)のB−B’線での断面図であり、図1(C)は凹部25近辺の拡大断面図である。
本形態の回路装置10は、上面部に開口部を有する筐体12と、筐体12に内蔵されて光の発光もしくは受光を行う半導体素子13Aと、光を透過させる材料から成り開口部を塞ぐ蓋部15とを具備し、開口部の周辺部に凹部25を設け、凹部25に蓋部15の厚み部分を収納させる構成と成っている。このような構成の回路装置10の構成を以下にて詳述する。
筐体12は中空構造を呈しており、その内部空間には半導体素子13が内蔵されている。筐体12の材料としては、樹脂製の材料や金属製の材料等を全般的に用いることが可能である。ここでは、筐体12の底部に半導体素子13Aが固着される。そして、内蔵される半導体素子13Aと電気的に接続されて外部に延在するリード11も、筐体12の底部12Aに埋設されている。更に、筐体12の材料としては、半田等のロウ材に対して濡れ性が悪い材料が好ましい。チップ素子13Bを固着するためのロウ材の広がりを規制できるからである。
回路素子13は、筐体12に内蔵される素子であり、本形態では半導体素子13Aとチップ素子13Bとが筐体12に内蔵されている。半導体素子13Aは、接着剤19を介して筐体12の底部12Aに固着されている。更に、半導体素子13Aは、金属細線14を介して、リード11と電気的に接続されている。チップ素子13Bは、チップコンデンサまたは、チップ抵抗等のチップ型の回路素子である。チップ素子13Bは、半田等のロウ材を介して、リード11に固着されている。
半導体素子13Aは、筐体12内部に収納され、底部12Aの表面に固着されている。そして、半導体素子13Aの電極とリード11とは、金属細線14を介して電気的に接続されている。半導体素子13Aは、その表面に受光素子または/および発光素子が形成されている。また、ここでは、波長405nm程度の高周波ブルーレーザーの受発光を行う素子を、半導体素子13Aとして採用することができる。
図1(B)を参照して、蓋部15は、筐体12Bの上面に設けたれた開口部を塞ぐように、覆設されている。蓋部15は、筐体12の開口部を上部から塞ぐことで封止を行う機能を有し、その材料としては半導体素子13が受発光する光に対して透明性を有する材料が採用される。例えば、半導体素子13が波長405nm程度の高周波ブルーレーザーの受発光を行うときは、このブルーレーザーに対して透明性を有する材料が、蓋部15として採用される。一例として、ガラスは蓋部15として好適な材料である。また、蓋部15は、絶縁性の接着剤を介して、筐体12に接着されている。そして、蓋部15は、開口部の開口部の周辺部に設けた凹部25に、その厚み部分が収納されている。
更にまた、この蓋部15を省いて全体を構成することも出来る。蓋部の材料であるガラスは非常に高価な材料であるので、これを省いた構成にすることで全体の製造コストを低減させることが出来る。
凹部25は、蓋部15が載置される領域に対応して、筐体12の上面を一様に窪ませた領域である。凹部25の平面的な大きさは、蓋部15よりも大きく形成される。更に、凹部25の深さは、蓋部15の厚さよりも浅く形成される。一例として、蓋部15の厚さが300μm程度の場合は、凹部25の深さは100μm程度である。このように凹部25を設けることで、蓋部15と筐体12との密着を更に強固にすることが出来る。
図1(C)を参照して、凹部25について更に詳述する。この図は、凹部25が設けられた付近に於ける回路装置10の拡大断面図である。蓋部15は、その厚み部分の一部が凹部25に収納されることで、その位置が規制されている。また、凹部25の断面的形状は、筐体の外側から内側に傾斜するテーパー形状と成っている。このことで、蓋部15の位置を規制する効果を更に大きくすることができる。そして、接着剤26を介して蓋部15は筐体12の凹部25に接着されている。この接着剤26としては、エポキシ樹脂などの樹脂系の接着剤を採用することが出来る。
リード11は、底部12Aの表面および裏面に露出部を形成している。筐体12の内部に露出したリード11(パッド23)は、内蔵される回路素子13と電気的に接続されている。そして、筐体12の外部に露出するリード11(端子部24)は、外部との電気的接続を行う電極として機能する。
図1(A)を参照してリード11の詳細を更に説明する。リード11は、回路装置10の周辺部から、半導体素子13Aの近傍まで延在している。より具体的には、中央部に配置される半導体素子13Aを挟むように、図面では左右方向に複数個のリード11が配置されている。ここでは、片方に配置されるリード11のみに第2のパッド23Bが形成されているが、半導体素子13Aの左右両方に配置されるリード11の両方に第2のパッド23Bを形成することも可能である。
半導体素子13Aの左側に配置されるリード11は、ボンディングパッドを形成すると共に、チップ素子13Bが固着されるダイパッドの形成している。これらのパッドは、筐体12の内部空間に露出するリード11の表面から成る。具体的には、半導体素子13Aの左側に配置されるリード11の中でも、中央部に配置される3本のリード11に、これらのパッド部が形成されている。即ち、金属細線14が接続される第1のパッド23Aと、チップ素子13Bが固着される第2のパッド23Bとが形成されている。この二つのパッドは、一つのリード11からなるので電気的につながっている。
第1のパッド23Aは、筐体12の内部空間に露出したリード11の先端部から成り、ワイヤボンディングを行うためのパッドとして機能する部位である。また、第1のパッド23Aは、第2のパッド23Bから孤立するように筐体12の底部12Aに露出している。底部12Aを含む筐体12は、半田の濡れ性が悪い樹脂から成る。従って、このように第2のパッド23Bを孤立させて底部12Aから露出させることで、第2のパッド23Bに塗布されるロウ材が第1のパッド23Aに付着することを防止することが出来る。換言すれば、第1のパッド23Aと第2のパッド23Bとの間に、底部12Aを構成する樹脂を介在させている。
第2のパッド23Bは、筐体12の内部に露出するリード11の中間部から成る部位である。本形態では、第2のパッド23Bは、半田等のロウ材を介してチップ素子13Bが固着されるパッドとして機能している。ここでは、3つのリード11に付いて、それらの各々の中間部に第2のパッド23Bが形成されている。
図1(B)を参照して、第2のパッド23Bの各々を跨ぐように、2つのチップ素子13Bが半田を介して固着されている。更に、チップ素子13Bが固着される箇所のリード11は、他の箇所よりも幅が太く形成されている。このことにより、半田を介したチップ素子13Bの接続を強固に行うことが出来る。
リード11の断面形状を更に説明する。端子部24は、リード11が部分的に底部12Aから外部に露出することにより形成される部位である。本形態では、第1の端子部24Aおよび第2の端子部24Bから成る2つの端子部が形成されている。第1の端子部24Aは、回路装置10の周辺部に設けられている。そして、第1の端子部24Aは、半田等のロウ材を介して外部に実装される外部電極として機能している。第2の端子部24Bは、中間部にて外部に露出するリード11により成る部位である。具体的には、第2の端子部24Bの平面的な位置は、第1のパッド23Aおよび第2のパッド23Bの中間に設けられている。この第2の端子部24Bも、外部端子として用いることが出来る。更に、第1の端子部24Aと第2の端子部24Bは、両者の間に充填される樹脂によって分離されている。従って、第2の端子部24Bに付着されたロウ材が、第1の端子部24Aに接触することを防止することができる。このように、一つのリード11に複数個の外部端子を設けることで、1つの電気信号を複数の異なる箇所から取り出すことが可能となる。また、回路装置10が実装される実装基板の配線も自由度が向上する。
上述のことから、チップ素子13Bと半導体素子13Aとは、一つのリード11を介して電気的に接続されている。本形態のメリットは、上述した構成により、チップ素子13Bと半導体素子13Aとの距離を最短に出来ることにある。例えば、チップ素子13Bとしてはノイズを低減されるためのコンデンサを採用した場合は、半導体素子13Aとの距離が近いことから、ノイズ低減の効果を大きくすることが出来る。
図2を参照して、回路装置10の他の構成を説明する。図2(A)は、本形態の回路装置10の平面図であり、図2(B)はその裏面図であり、図2(C)は図2(A)のC−C’での断面図である。
図2(B)を参照して、回路装置10の裏面の周辺部には第1の端子部24Aが形成されている。ここでは、対向する両側辺に沿って複数個の第1の端子部24Aが形成されている。そして、各々の第1の端子部24Aは、所定の距離にて離間されて配置されている。第2の端子部24Bは、筐体12の周辺部から離間して、その裏面に露出している。また、第2の端子部24Bは、図面にて横方向に隣接する第1の端子部24Aと電気的に繋がっている。各端子部24同士は、半田ブリッジを起こさない程度に離間されている。
図2(C)を参照して、連通部の平面的形状を説明する。ここでは、連通孔18Bと溝部18Aとから連通部が構成されている。連通孔18Bは、筐体12の底部12Aを部分的に開口することにより設けられた孔である。更に連通孔18Bは、半導体素子13Aが載置される領域内の底部12Aに設けられている。溝部18Aは、底部12Aの表面に設けられた溝であり、連通孔18Bと連続した空間を形成している。
更に、図2(A)を参照して、溝部18Aは、半導体素子が配置される領域(以下配置領域という)をはみ出して形成されている。しかしながら、溝部18Aが必ずしも配置領域をはみ出して形成される必要はなく、配置領域の端部まで延在すれば良い。即ち、溝部18Aにより、筐体12の内部空間と連通孔18Bとが連通されればよい。また、溝部18Aの個数は任意であり、一つのみの溝部18Aでも良いし、3つ以上の溝部18Aが設けられても良い。更にまた、同図では、溝部18Aの中間部に連通孔18Bが形成されている。
連通部を設けることによるメリットを説明する。連通部を設けて筐体12の内部空間を外部と連通させることで、筐体12の内部を外部と同じ圧力にすることが出来る。即ち、回路装置10は、半田等を介して行うリフローの工程により、実装基板等に面実装される。この際に、回路装置10を取り巻く雰囲気は200度程度になる。筐体12の内部空間が密閉された場合では、このリフローの工程により、筐体12の内部空間はきわめて高い圧力になり、装置全体の破壊等の恐れがある。本願では、筐体12の内部空間を外部と連通させることで、高温に加熱された際の内部圧力の上昇を防止している。従って、装置全体の温度変化に対する信頼性を向上させることが出来る。
半導体素子13Aの固着に用いられる接着剤としては、ダイアタッチシートが好ましい。これは、ダイボンディングを行う工程にて粘性が低くなる接着剤を用いると、溝部18Aが接着剤により埋まってしまう恐れがあるからである。ダイアタッチシートであれば、ダイボンディングを行う工程においても液状化しないので、上記した恐れを排除することが出来る。
更に、本形態では、リード11の材料として、42アロイが採用される。ここで、42アロイとは、ニッケルを42%含み、鉄を58%含む合金である。この42アロイの線膨張係数はガラスに近似する7ppm程度である。更に、筐体を構成する樹脂の線膨張係数は、その成分を調整することで7ppm程度にすることができる。従って、これらのことにより、回路装置10Bを構成する要素の線膨張係数を近似させることが出来るので、温度変化に対する信頼性を向上させることが出来る。
図3の断面図を参照して、上述した構成の回路装置10の実装構造を説明する。図3を参照して、回路装置10の裏面に露出する端子部24に、半田等のロウ材22を付着させることにより、回路装置10は実装基板20上の導電路21に固着されている。即ち、銅等の金属より成るリード11の露出する部分の濡れ性を用いて、ロウ材22の形状と位置を規制し、半田ブリッジによるショートの危険性を排除している。ここでは、第1の端子部24Aと共に、第2の端子部24Bもロウ材22を用いて導電路21に固着されている。しかしながら、第2の端子部24Bが外部とコンタクトする必要が無ければ、第2の端子部24Bにはロウ材を付着しないで回路装置10の実装を行うことができる。
図4以降を参照して、上記した回路装置10の製造方法を説明する。
先ず、図4を参照して、複数個のリード11より成るユニット32を形成する。図4(A)はブロック33が複数個形成される導電箔であるフレーム31の平面図であり、図4(B)はブロック33の中のユニット32を拡大した図であり、図4(C)は図4(B)のX−X’線での断面図である。
図4(A)を参照して、銅等の金属から成る導電箔であるフレーム31を加工することにより、フレーム31には複数個のブロック33が所定の距離だけ離間されて配置されている。個々のブロックにはマトリックス状に多数個のユニット32が形成されている。ここで「ユニット」とは、一つの回路装置を構成する要素単位のことである。フレーム31の材料としては、42アロイが好ましい。
図4(B)を参照して、上記ユニット32の具体的構成を説明する。本発明では、ブロック33内部に等間隔で第1の連結部34Aおよび第2の連結部34Bが延在している。ここでは、紙面の横方向に第1の連結部34Aが等間隔で延在し、この第1の連結部34Aと直角に交差するように第2の連結部34Bが等間隔に延在している。ここでは、縦方向に延在する第2の連結部34Bから左右方向にリード11が延在している。
図4(C)を参照して、ユニット11の内部にて左側に形成されたリード11の断面について説明する。リード11には、ユニット32の周辺部に対応する箇所に、下方に凸状に突出する第1の端子部24Aが形成されている。更に、第2の端子部24Bに対応する箇所にも、下方に凸状に突出する部位が形成されている。更に、リード11の上部には、第1および第2のパッド23A、23Bに対応する凸状領域が上方に突出するように形成されている。
ユニット11の内部にて右側の領域に形成されたリード11に関して説明する。この領域のリード11の断面は、その下部に第1の端子部24Aが形成されるように、下方に凸状に突出する領域が形成されている。また、この領域のリード11の長さは、第2の端子部24Bが形成される左側のリード11よりも短く形成されている。上記したフレーム31の加工は、プレスまたはエッチングにより行うことができる。
次に、図5を参照して、電気的接続領域となる箇所のリード11の表面を露出させてリード11が埋め込まれるように樹脂による底部12Aを形成し、同時に底部12Aから連続する側部12Bを形成してユニット32毎に開口部を有する筐体12を射出成形する。図5(A)はユニット32を拡大した図である。図5(B)は図5(A)のB−B’線での断面図である。
ここでは、ブロック毎に一つのキャビティに収納されて一括して樹脂封止が行われる。熱可塑性樹脂を用いるインジェクションモールド、または、熱硬化性樹脂を用いるトランスファーモールドにより、この樹脂封止は行うことができる。半導体素子13Aが収納される領域が形成されるように、本工程に用いる上金型は、筐体12の内部領域の形状に対応した形状になっている。即ち、筐体12の内部領域と嵌合する形状の凸状の部分が、モールドを行う上金型に形成されている。樹脂封止時に於いては、リード11の表面は上金型の下面に当接している。このことにより、電気的接続領域に、封止樹脂が誤って付着してしまうのを防止することができる。更に、リード11の上面に樹脂バリが付着した場合には、高圧洗浄等を行ってバリを除去する。
図5(B)を参照して、側部25の上面には凹部25が形成されている。この凹部25の形成は、モールドを行う上金型に、凹部25に即した形状を形成することで行うことが出来る。この凹部25は、ユニット32毎に形成される。
更に、上記工程においては、モールドを行う下金型の下面に、第2の端子部24Bの裏面が当接する。このことで、第1のパッド23Aの表面が上金型から離間してしまうのを抑止することができる。従って、モールドの工程にて、第1のパッド23Aの表面に樹脂が付着してしまうのを抑止することが可能となる。
次に、図6を参照して、各ユニット32に半導体素子13A等を実装する。図6(A)はユニット32を拡大した図である。図6(B)は図6(A)のB−B’線での断面図である。
図6(A)および図6(B)を参照して、半導体素子13Aはユニット11の中央部付近に配置されて、金属細線14を介して第1のパッド23Aと電気的に接続されている。更にチップ素子13Bは、ロウ材を介して、第2のパッド23Bに固着されている。上述したように、第1のパッド23Aと第2のパッド23Bとは、各々が独立して露出している。従って、第2のパッド23Bの表面に塗布されたロウ材が第1のパッド23Aに接触してしまうのを防止することが出来る。
図6(B)を参照して、半導体素子13Aは、各ユニット32の底部に接着剤を介して固着されている。ここで、接着剤としては、ダイボンディングを行う固定において液化しないものが好ましい。仮にダイボンディングに液化してしまう接着剤を使用した場合を考えると、液化した接着剤が連通孔18Bを塞いでしまう恐れがある。具体的には、ダイアタッチシートを接着剤19として採用することができる。ダイアタッチシートとはフィルム状の接着剤であり、ダイボンディング時に加熱された際にも液化しない。また、ダイボンディング時の温度状況下において液化しない接着剤であれば、ダイアタッチシート以外の接着剤を用いることも可能である。ここで半導体素子13としては、光の発光また受光を行う部位を有する半導体素子を採用することが出来る。
次に、図7を参照して、各ユニット32に蓋部15を接着することにより、筐体の開口部を塞ぐ。図7(A)はユニット32を拡大した図である。図7(B)は図7(A)のX−X’線での断面図である。
具体的には、各ユニット32の凹部25に、接着剤を介して蓋部15を接着させる。凹部25の平面的な大きさが蓋部15よりも大きいことから、蓋部15は、凹部25に収納される。更に、蓋部15の厚み部分は、部分的に凹部25に収納されることから、両者の接着力は強固になっている。また、蓋部15は接着剤を介して筐体12の上部に接着される。
ここでは、所望の大きさに分割された蓋部15が、各ユニット32の凹部25に載置される。このことにより、全体のフレームに発生する反りが、個々のユニット32に与える影響を最小にすることが可能となる。具体的には、筐体12を構成する側部12Aおよび底部12Bは、上述したモールド等の工程により、少なからず反りが発生している。そして、蓋部15は脆いガラスから成る。従って、複数のユニット32を被覆するように大型の蓋部15を載置すると、全体に歪みが発生してしまう恐れがある。さらには、大型の蓋部15を用いた場合は、上記した反りの影響により、蓋部15が破損してしまう恐れもある。従って、所望の大きさにカットされた蓋部15を、各ユニット32に載置するのが好適である。
蓋部15としては、上述したように、半導体素子13が受光もしくは発光する光に対して透明性を有する材料(例えばガラス)を採用することができる。
蓋部15の接着が終了した後は、一点鎖線で示す分割線L1にて分割を行うことにより、各回路装置に分離する。この分離は、ダイシングまたはレーザーを用いた分離方法により行うことが出来る。本工程で分離された回路装置は、半田等の導電性接着剤を用いた表面実装により、マザーボードや、セットの筐体内部に実装される。
本発明の回路装置を説明する平面図(A)、断面図(B)、断面図(C)である。 本発明の回路装置を説明する平面図(A)、裏面図(B)、断面図(C)である。 本発明の回路装置を説明する断面図である。 本発明の回路装置の製造方法を説明する平面図(A)、平面図(B)、断面図(C)である。 本発明の回路装置の製造方法を説明する平面図(A)、断面図(B)である。 本発明の回路装置の製造方法を説明する平面図(A)、断面図(B)である。 本発明の回路装置の製造方法を説明する平面図(A)、断面図(B)である。 従来の回路装置を説明する平面図(A)、断面図(B)である。
符号の説明
10 回路装置
11 リード
12 筐体
13 半導体素子
14 金属細線
15 蓋部
18A 溝部
18B 連通孔
23A 第1のパッド
23B 第2のパッド
24A 第1の端子部
24B 第2の端子部


Claims (7)

  1. 上面部に開口部を有する筐体と、
    前記筐体に内蔵されて光の発光もしくは受光を行う半導体素子と、
    前記光を透過させる材料から成り前記開口部を塞ぐ蓋部とを具備し、
    前記開口部の上面部に凹部を設け、
    前記凹部に前記蓋部の厚み部分を収納させることを特徴とする回路装置。
  2. 前記凹部の平面的な大きさは前記蓋部よりも大きく形成されることを特徴とする請求項1記載の回路装置。
  3. 前記凹部は、外部から内部に傾斜するテーパー形状であることを特徴とする請求項1記載の回路装置。
  4. 前記蓋部は、ガラスから成ることを特徴とする請求項1記載の回路装置。
  5. 前記蓋部は、樹脂から成る接着剤を介して前記筐体に接着されることを特徴とする請求項1記載の回路装置。
  6. 前記凹部の深さは、前記蓋部の厚みよりも浅いことを特徴とする請求項1記載の回路装置。
  7. 前記筐体には、前記筐体内部を外部と連通させる連通部が設けられることを特徴とする請求項1記載の回路装置。
JP2004040881A 2004-02-18 2004-02-18 回路装置 Pending JP2005235884A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004040881A JP2005235884A (ja) 2004-02-18 2004-02-18 回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004040881A JP2005235884A (ja) 2004-02-18 2004-02-18 回路装置

Publications (1)

Publication Number Publication Date
JP2005235884A true JP2005235884A (ja) 2005-09-02

Family

ID=35018545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004040881A Pending JP2005235884A (ja) 2004-02-18 2004-02-18 回路装置

Country Status (1)

Country Link
JP (1) JP2005235884A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488094B2 (en) 2005-12-27 2009-02-10 Shinko Electric Industries Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
CN106206473A (zh) * 2016-08-30 2016-12-07 无锡中微高科电子有限公司 集成电路塑料封装结构及其制备方法
JP2019192915A (ja) * 2018-04-28 2019-10-31 エスゼット ディージェイアイ テクノロジー カンパニー リミテッドSz Dji Technology Co.,Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488094B2 (en) 2005-12-27 2009-02-10 Shinko Electric Industries Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
CN106206473A (zh) * 2016-08-30 2016-12-07 无锡中微高科电子有限公司 集成电路塑料封装结构及其制备方法
JP2019192915A (ja) * 2018-04-28 2019-10-31 エスゼット ディージェイアイ テクノロジー カンパニー リミテッドSz Dji Technology Co.,Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US6590152B1 (en) Electromagnetic shield cap and infrared data communication module
US7236373B2 (en) Electronic device capable of preventing electromagnetic wave from being radiated
US8890295B2 (en) Package for mounting a light emitting element including a flat plate-shaped electrode and method for manufacture
JP2012182491A (ja) ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール
JP4315833B2 (ja) 回路装置
JP2009099680A (ja) 光学デバイスおよびその製造方法
JP2007207802A (ja) 電子回路モジュールとその製造方法
JP2020194019A (ja) 光モジュール
KR100815758B1 (ko) 회로 장치 및 그 제조 방법
JP3483102B2 (ja) 光素子実装体
JP2003304004A (ja) 光伝送チップ及び取付構造
JP2007300031A (ja) 光モジュール用シールド部品及び光モジュール並びにその製造方法
JP2005235884A (ja) 回路装置
JP2005093494A (ja) 半導体装置およびその製造方法
JP2001308388A (ja) チップ型発光素子
JP2005235885A (ja) 回路装置
KR20170045544A (ko) 발광 다이오드 패키지 및 그의 제조 방법
JP4411506B2 (ja) 光通信器
JP2007150045A (ja) 半導体装置
KR20000035215A (ko) 반도체 장치 및 그 제조 방법
KR20030046788A (ko) 반도체 패키지 및 그 제조방법
JP2007234683A (ja) 半導体装置およびその製造方法
JP2018511176A (ja) オプトエレクトロニクス部品およびその製造方法
JP2010067860A (ja) 光半導体装置
JP2003069080A (ja) 光モジュール