JP2007173377A - 両面配線テープキャリア及びその製造方法 - Google Patents

両面配線テープキャリア及びその製造方法 Download PDF

Info

Publication number
JP2007173377A
JP2007173377A JP2005366535A JP2005366535A JP2007173377A JP 2007173377 A JP2007173377 A JP 2007173377A JP 2005366535 A JP2005366535 A JP 2005366535A JP 2005366535 A JP2005366535 A JP 2005366535A JP 2007173377 A JP2007173377 A JP 2007173377A
Authority
JP
Japan
Prior art keywords
double
foil layer
sided wiring
tape carrier
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005366535A
Other languages
English (en)
Other versions
JP4506666B2 (ja
Inventor
Hiroaki Hiratsuka
裕章 平塚
Hiroyuki Okabe
宏之 岡部
Tomoyuki Asakawa
智幸 浅川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2005366535A priority Critical patent/JP4506666B2/ja
Publication of JP2007173377A publication Critical patent/JP2007173377A/ja
Application granted granted Critical
Publication of JP4506666B2 publication Critical patent/JP4506666B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】テープ幅方向両端に残存するＣｕ箔層の除去してテープ反り量の低減を図った両面配線テープキャリア及びその製造方法を提供する。
【解決手段】複数の半導体チップ搭載部９ｔを有する長尺の両面配線テープキャリア１において、テープ幅方向両端部のスプロケットホールエリアの一方のＣｕ箔層３のみを残存させたものである。
【選択図】図１

Description

本発明は、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープまたはＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用の両面配線テープキャリア及びその製造方法に係り、特に両面配線テープキャリアを矯正するためにテープ反り量の低減を図った両面配線テープキャリア及びその製造方法に関する。
図６に示すように、両面配線テープキャリア６１は、両面にＣｕ箔層６２を有する絶縁性フィルム６３の一面または両面のＣｕ箔層６２をフォトエッチング、また絶縁性フィルム６３に対しレーザー加工を施すことによって導通用のビアホール６４を形成し、ビアホール６４内に酸性電解Ｃｕメッキを直接施すことによって両面のＣｕ箔層６２を導通化するためのメッキ層６５を形成し、絶縁性フィルム６３の両面のＣｕ箔層６２を同時または逐次フォトエッチングすることにより形成されたワイヤボンディングパッド６６、ボールパッド（ハンダボールランド）６７等からなる電気配線を具備する。
このボールパッド６７にはハンダボールが接着され、このハンダボールによって、両面配線テープキャリア６１は半導体装置として電気配線板上に実装される。両面配線テープキャリア６１上には、半導体チップ６８がＡｇペーストまたは接着材テープにより搭載される。半導体チップ６８は、Ａｕワイヤ６９により、両面配線テープキャリア６１上のＣｕ箔等からなるワイヤボンディングパッド６６に電気的に接続される。ワイヤボンディングパッド６６は電気配線により、図示しないハンダボールを接着するボールパッド６７と電気的に接続される。ワイヤボンディングパッド６６は、Ａｕワイヤ６９を接続されるため、ＡｕとＮｉによりメッキされる。
ここに一般的な両面配線テープキャリア６１の平面図を図７（ａ）にその正面図を図７（ｂ）に示す。図７（ａ）および図７（ｂ）に示すように、両面配線テープ６１は、折り曲げ立体加工が可能というその特徴から分かるように、柔軟な材料であるポリイミド材を基材として用いている。また、両面配線テープキャリア６１は、絶縁性フィルム６３としてのポリイミドフィルムの両面にＣｕ箔層６２を有する基材をベース材とし、それを細長で長尺のテープ状としておき、それにテープ製造工程搬送用に使用するスプロケットホール７１を規格に基づいてパンチングした後、それにドライフィルムラミネート加工やエッチング技術により所望の回路パターンを形成する。
しかし、テープ製造工程搬送用に使用するスプロケットホール部分のＣｕ箔層６２をエッチング加工により除去してしまい、ポリイミドフィルム層の単体にしてしまうと、そのテープ基材の特徴的な利点である「柔軟性」、「薄膜化」により、そのポリイミドフィルムが搬送中に破損してしまい、以後のテープ製造加工が不可能になるという問題があった。そのために、従来の両面配線テープキャリア６１では、テープ製造工程搬送用として使用するスプロケットホール部の両面のＣｕ箔層６２はエッチング加工を行わずに、そのまま残存させておくことによって、テープ製造加工を行っていた。
なお、この出願の発明に関連する先行技術文献情報としては、次のものがある。
特開２００１−５３１０８号公報 特開２００３−３４７３６６号公報
しかしながら、従来の両面配線テープキャリアでは、そうした場合、テープ幅方向中央部付近のＣｕ箔層６２を使用しての配線形成のためのエッチング加工時に、そのＣｕ箔層６２が除去されることによって、Ｃｕ箔層６２と絶縁性フィルム６３を貼り合わせるために行ったラミネーション作業時に内在した内部応力が、そのエッチング加工時に開放されるが、テープ幅方向での両端部にＣｕ箔層６２が残存していることから、その内部応力起因により、特にテープ幅方向両端部の形状が波打ちのように悪化していた。
また、両面配線テープキャリア６１に反りが発生すると、半導体チップ６８の実装時に、ダイアタッチペーストが平坦に塗布できなくなる。またはダイアタッチペーストが塗布できたとしてもモールド後の加圧時にＩＣチップなどの半導体チップ６８にクラックが発生する等の不良発生の原因となる。
また、長尺の両面配線テープキャリア６１を使用して半導体チップ６８の実装を行う際には、その作業性のためにテープを短く切断し、さらにＣｕもしくはステンレスのフレームに貼り付けることで実装作業を行っている。ただし、上記のようなテープの端部に波打ちのような形状があると、そのフレーム貼付工程で清浄にフレームと両面配線テープキャリア６１の貼り合わせ作業が行えず、テープを貼り付けたフレームそのものを廃却するといったような実装歩留を低下させる要因になっている。
そこで、本発明の目的は、テープ幅方向両端に残存するＣｕ箔層を除去してテープ反り量の低減を図った両面配線テープキャリア及びその製造方法を提供することにある。
本発明は上記目的を達成するために創案されたものであり、請求項１の発明は、複数の半導体チップ搭載部を有する長尺の両面配線テープキャリアにおいて、テープ幅方向両端部のスプロケットホールエリアの一方のＣｕ箔層のみを残存させた両面配線テープキャリアである。
請求項２の発明は、複数の半導体チップ搭載部を有する長尺の両面配線テープキャリアの製造方法において、テープ幅方向両端部のスプロケットホールエリアの一方のＣｕ箔層のみを残存させる両面配線テープキャリアの製造方法である。
請求項３の発明は、両面にＣｕ箔層を有する長尺の絶縁性フィルムにその絶縁性フィルムを貫通するビアホールを形成し、そのビアホールの壁面に導電性薄膜を形成し、その導電性膜上に両面のＣｕ箔層を導通化するためのメッキ層を形成し、前記絶縁性フィルムの両面のＣｕ箔層を同時あるいは逐次フォトエッチングして一面にＣｕ配線パターンを形成する際に、テープ幅方向両端部のスプロケットホールエリアの一方のＣｕ箔層上に樹脂等の塗布により保護膜を形成した後、他方のＣｕ箔層のエッチングを行って保護膜に保護されたＣｕ箔層のみを残存させる請求項２記載の両面配線テープキャリアの製造方法である。
請求項４の発明は、前記導電性膜は、Ｓｎ−Ｐｄまたはその化合物、あるいはグラファイト、導電性カーボン、あるいはポリピロールの如き導電性ポリマの内から選ばれたものからなる請求項３記載の両面配線テープキャリアの製造方法である。
請求項５の発明は、前記メッキ層は、前記導電性薄膜上に酸性電解Ｃｕメッキを直接施すことによって形成される請求項３または４記載の両面配線テープキャリアの製造方法である。
本発明によれば、両面配線テープキャリアの反り量低減のためにテープ幅方向両端部のスプロケットホールエリアの一方のＣｕ箔層のみ残存させることにより、両面配線テープ構成・構造に起因するテープ反りを低減することができる。
以下、本発明の好適な実施形態を添付図面にしたがって説明する。
図１は、本発明の好適な実施形態を示す両面配線テープキャリアの横断面図である。
図１に示すように、本実施形態に係る両面配線テープキャリア１は、細長で長尺（あるいは短冊状の）のポリイミドフィルムなどの絶縁性フィルム２の両面（後述するスプロケットホールエリアの一方を除く）にＣｕ箔層３がそれぞれ形成される。絶縁性フィルム２の幅方向の両端には、長さ方向に沿ってテープキャリア１を連続搬送する際にスプロケットの歯が嵌るスプロケットホール４が複数個形成される。絶縁性フィルム２には、厚さ方向に貫通するビアホール５が形成される。
図１でＣｕ箔層３を２層形成した理由は、Ｃｕ箔層とその上に形成したＣｕめっき層とを分けて示したためである。
ビアホール５には、図示しない導電性膜が形成され、その導電性膜の上に両面のＣｕ箔層３を導通化するためのメッキ層６が形成される。導電性膜は、Ｓｎ−Ｐｄまたはその化合物、あるいはグラファイト、導電性カーボン、あるいはポリピロールの如き導電性ポリマの内から選ばれたものからなる。メッキ層６は、導電性薄膜上に酸性電解Ｃｕメッキを直接施すことによって形成される。
一方（図１では表面側）のＣｕ箔層３の一部には、Ａｕワイヤが接続されるワイヤボンディングパッド７が形成され、他方（図１では裏面側）のＣｕ箔層３の一部には、Ａｕ／Ｎｉメッキが施されたボールパッド（ハンダボールランド）８が形成される。絶縁性フィルム２とＣｕ箔層３上には、ワイヤボンディングパット７とボールパッド８を除いて絶縁層９が形成される。この絶縁層９の表面側の中央部分が半導体チップを搭載固定するための複数の半導体チップ搭載部９ｔである。
この両面配線テープキャリア１は、テープ反りを低減させるために、テープ幅方向両端部のスプロケットホールエリア（スプロケットホール部）の一方（図１では表面側）のＣｕ箔層３のみを残存させたものである。
両面配線テープキャリアの半導体チップ搭載部９ｔに半導体チップを搭載固定し、半導体チップの電極とワイヤボンディングパット７とをＡｕワイヤでワイヤボンディング接続し、ボールパッド７にハンダボールを接続し、絶縁層９と半導体チップとをモールドレジンで樹脂封止すると、半導体装置（半導体パッケージ）が得られる。この半導体装置は、ハンダボールによるマザーボードと接続される。
これに対し、図２に示すように、従来の両面配線テープキャリア２１は、スプロケットホールエリアの両方（両面）にＣｕ箔層３が形成されたものである。
次に、両面配線テープキャリア１の製造方法を図３（ａ）〜図３（ｆ）で説明する。
まず、ベース材である絶縁性フィルム２として、両面にＣｕ箔層３を有するポリイミド樹脂製フィルムを用意し、これを細長で長尺のテープ状としておく（図３（ａ））。絶縁性フィルム２の裏面側の２層のＣｕ箔層３は、Ｃｕ箔層とその上に形成したＣｕめっき層である。このポリイミド樹脂製フィルムの幅方向の両端に、長さ方向に沿ってスプロケットホール４を規格に基づいてパンチングして形成する（図３（ｂ））。
スプロケットホール４を形成した後、ポリイミド樹脂製フィルムにビアホール５を形成し（図３（ｃ））、そのビアホール５の壁面に導電性膜（図示せず）を形成し、その導電性膜の上にメッキ層６を形成する（図３（ｄ））。
さて、図３（ｅ）に示すように、メッキ層６を形成した後、ポリイミド樹脂製フィルムにドライフィルムラミネート加工を行い、露光・現像技術によりＣｕ箔層３をエッチングし、所望の回路パターンをドライフィルム上に形成する。その後、スプロケットホール部のＣｕ箔層３が除去されないように、一方のＣｕ箔層３上に樹脂等の塗布による保護膜形成を行い、エッチング技術によりＣｕ箔回路パターンの形成を行う。つまり、保護膜形成を両面へのＣｕ箔層３へ行うのではなく、片面のみ行うことにより、一方のＣｕ箔層３のみがエッチング加工時に除去され、もう一方のＣｕ箔層３のみが残存することになる。さらに、一方のＣｕ箔層３の一部にワイヤボンディングパッド７を形成し、他方のＣｕ箔層３の一部にボールパッド８を形成する。
その後、絶縁性フィルム２とＣｕ箔層３上に、ワイヤボンディングパット７とボールパッド８を除いて絶縁層９を形成すると、図１に示した両面配線テープキャリア１が得られる（図１（ｆ））
本実施の形態の作用を説明する。
図４に、スプロケットホール部のＣｕ箔層３を両面残存させた場合（図２の両面配線テープキャリア２１）、片面一方のみを残存させた場合（本実施の形態に係る図１の両面配線テープキャリア１）、また参考として両面のＣｕ箔層全てを除去した場合のテープ反り量の測定結果を示す。
測定の方法は、図５に示すような測定器具５１を用い、各両面配線テープキャリアを定盤５２上にグランド面が下向きになるように置き、テープ中心のＥ点をゼロ点とし、Ａ点〜Ｄ点で示した４点の高さ（Ｚ方向）を測定し、下式
（反り量）＝Ｍａｘ（Ａ−Ｄ）−Ｅ
より反り量を測定した。反り量測定機器には、焦点顕微鏡を用いた。
なお、今回の実験に使用した機材材料の構成は下記の通りである。また、今回の実験においては、グランド面のＣｕ箔層３を除去した。
銅厚 シグナル面：１２μｍ
グランド面：２７μｍ
絶縁性フィルム厚 ２５μｍ
図４に示すように、Ｃｕ箔層３を両面全て除去した場合に最も反り量を小さくできることが分かるが、上述したように、テープ製造工程時に搬送不具合が発生してしまう。これに対し、片面一方のみＣｕ箔層を除去した両面配線テープキャリア１では、Ｃｕ箔層３を両面全て除去した場合に比べれば若干反り量が大きいものの、Ｃｕ箔層３を両面残存させた場合に比べ、反り量が大幅に小さくなっていることが分かる。
このように、両面配線テープキャリア１よれば、テープ幅方向両端部のＣｕ箔層３のどちらか一方のみをエッチング加工等により除去する、すなわちテープ幅方向両端部のスプロケットホールエリアの一方のＣｕ箔層のみ残存させることにより、テープ反り量の低減を図ることができる。
したがって、両面配線テープキャリアの反り量低減のためにテープ幅方向両端部のスプロケットホールエリアの一方のＣｕ箔層のみ残存させることにより、両面配線テープ構成・構造に起因するテープ反りを低減することができる。
上記実施の形態において、今回の実験に使用した材料の構成厚およびＣｕ箔層３除去面を示したが、これとは異なる機材構成厚、もしくは除去面（例えばシグナル面）であっても、前記のような構造を達成することも考えられる。
従来、両面配線テープキャリアは折り曲げ化、薄膜化およびファインピッチ化が可能であるが、柔軟な材料であるポリイミド材を基材として用いているため、実装時にテープ反りの問題があり、場合によってはＣｕもしくはステンレスフレームにテープを貼り付けた後に実装を行っていた。ただし、本実施の形態に係る両面配線テープキャリア１により、両面配線テープの反り量が低減でき、フレーム貼り付けの必要が無くなるため、実装コストの低減となることからテープ品の拡販が可能となる。
また、両面配線テープキャリアは、実装工程でのワイヤボンディングおよびハンダボール搭載のために、そのＣｕ箔層３表面にＡｕ／Ｎｉメッキを行うが、スプロケットホール部のＣｕ箔層３を片面除去することにより、Ａｕ／Ｎｉメッキ加工を施される面積そのものを小さくすることができる。これにより両面配線テープキャリアの製造コストを下げることが可能になり、テープ製品拡販を促進できる。
本発明の好適な実施形態を示す両面配線テープキャリアの横断面図である。 従来の両面配線テープキャリアの横断面図である。 図３（ａ）〜図３（ｆ）図１に示した両面配線テープキャリアの製造方法を示す横断面図である。 本発明と従来例におけるテープ反り量の測定結果の一例を示す図である。 テープ反り量の測定方法を示す図である。 半導体チップ搭載後の従来の両面配線テープキャリアの横断面図である。 図７（ａ）は従来の両面配線テープキャリアの平面図、図７（ｂ）はその正面図である。
符号の説明
１ 両面配線テープキャリア
２ 絶縁性フィルム
３ Ｃｕ箔層
４ スプロケットホール
５ ビアホール
６ メッキ層
９ 絶縁層
９ｔ 半導体チップ搭載部

Claims (5)

  1. 複数の半導体チップ搭載部を有する長尺の両面配線テープキャリアにおいて、テープ幅方向両端部のスプロケットホールエリアの一方のＣｕ箔層のみを残存させたことを特徴とする両面配線テープキャリア。
  2. 複数の半導体チップ搭載部を有する長尺の両面配線テープキャリアの製造方法において、テープ幅方向両端部のスプロケットホールエリアの一方のＣｕ箔層のみを残存させることを特徴とする両面配線テープキャリアの製造方法。
  3. 両面にＣｕ箔層を有する長尺の絶縁性フィルムにその絶縁性フィルムを貫通するビアホールを形成し、そのビアホールの壁面に導電性薄膜を形成し、その導電性膜上に両面のＣｕ箔層を導通化するためのメッキ層を形成し、前記絶縁性フィルムの両面のＣｕ箔層を同時あるいは逐次フォトエッチングして一面にＣｕ配線パターンを形成する際に、テープ幅方向両端部のスプロケットホールエリアの一方のＣｕ箔層上に樹脂等の塗布により保護膜を形成した後、他方のＣｕ箔層のエッチングを行って保護膜に保護されたＣｕ箔層のみを残存させる請求項２記載の両面配線テープキャリアの製造方法。
  4. 前記導電性膜は、Ｓｎ−Ｐｄまたはその化合物、あるいはグラファイト、導電性カーボン、あるいはポリピロールの如き導電性ポリマの内から選ばれたものからなる請求項３記載の両面配線テープキャリアの製造方法。
  5. 前記メッキ層は、前記導電性薄膜上に酸性電解Ｃｕメッキを直接施すことによって形成される請求項３または４記載の両面配線テープキャリアの製造方法。
JP2005366535A 2005-12-20 2005-12-20 両面配線テープキャリアの製造方法 Expired - Fee Related JP4506666B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005366535A JP4506666B2 (ja) 2005-12-20 2005-12-20 両面配線テープキャリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005366535A JP4506666B2 (ja) 2005-12-20 2005-12-20 両面配線テープキャリアの製造方法

Publications (2)

Publication Number Publication Date
JP2007173377A true JP2007173377A (ja) 2007-07-05
JP4506666B2 JP4506666B2 (ja) 2010-07-21

Family

ID=38299558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005366535A Expired - Fee Related JP4506666B2 (ja) 2005-12-20 2005-12-20 両面配線テープキャリアの製造方法

Country Status (1)

Country Link
JP (1) JP4506666B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54121251U (ja) * 1978-02-15 1979-08-24
JPS62291125A (ja) * 1986-06-11 1987-12-17 Seiko Epson Corp 回路基板製造方法
JPH0291956A (ja) * 1988-09-29 1990-03-30 Toshiba Corp フィルムキャリヤ
JPH04146637A (ja) * 1990-10-08 1992-05-20 Ibiden Co Ltd フィルムキャリア
JPH06236905A (ja) * 1993-02-08 1994-08-23 Furukawa Electric Co Ltd:The テープキャリア

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54121251U (ja) * 1978-02-15 1979-08-24
JPS62291125A (ja) * 1986-06-11 1987-12-17 Seiko Epson Corp 回路基板製造方法
JPH0291956A (ja) * 1988-09-29 1990-03-30 Toshiba Corp フィルムキャリヤ
JPH04146637A (ja) * 1990-10-08 1992-05-20 Ibiden Co Ltd フィルムキャリア
JPH06236905A (ja) * 1993-02-08 1994-08-23 Furukawa Electric Co Ltd:The テープキャリア

Also Published As

Publication number Publication date
JP4506666B2 (ja) 2010-07-21

Similar Documents

Publication Publication Date Title
EP1005086A2 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
JP2007184414A (ja) 半導体素子実装用基板、半導体装置及び電子機器
JP2000031327A (ja) 半導体装置及びその製造方法
TWI393196B (zh) 形成用於高容量記憶卡之單層基板的方法
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
US20120043660A1 (en) Thin foil semiconductor package
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP2011124555A (ja) プリント配線板及びプリント配線板の製造方法
KR100346899B1 (ko) 반도체장치 및 그 제조방법
JP4679000B2 (ja) 板状体
JP4506666B2 (ja) 両面配線テープキャリアの製造方法
JP4663172B2 (ja) 半導体装置の製造方法
JP2001094026A (ja) リードフレーム及びその製造方法
JP2004193213A (ja) Ｔａｂ用テープキャリアおよびその製造方法
JP4549499B2 (ja) 半導体チップ搭載用基板の製造方法、および半導体チップ搭載用基板と半導体装置
JPH06104314A (ja) フィルムキャリア
JP2006294825A (ja) 半導体集積回路装置
JP2003078098A (ja) 複合リードフレーム及びその製造方法
JP2784209B2 (ja) 半導体装置
JP2666569B2 (ja) 半導体搭載用リード付き基板の製造法
JP2004207303A (ja) 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP2010056200A (ja) テープキャリア及びテープキャリアの製造方法
JP2003282808A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006041301A (ja) 半導体装置用テープキャリア
JP2004207311A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100419

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees