JP2007135277A - スイッチング電源装置 - Google Patents

Abstract

【課題】スイッチング電源装置のスイッチング動作を不安定にさせずに、待機時の消費電力を低減する。
【解決手段】通常動作時に出力電圧検出回路(8)の検出信号を受信して制御回路(10)に制御信号を付与し、出力電圧が高いときにＭＯＳＦＥＴ(3)のオン期間を短縮し、出力電圧が低いときにＭＯＳＦＥＴ(3)のオン期間を延長する出力電圧調整回路(33)と、出力電圧調整回路(33)を駆動する電流のインピーダンスを制御する電流調整回路(41)と、負荷(7)の待機動作を検出して待機信号を発生する待機状態検出回路(34)とをスイッチング電源装置に設ける。待機状態検出回路(34)が待機信号を発生したときに、電流調整回路(41)によりインピーダンスを増加させるので、出力電圧調整回路(33)での消費電力を低減するのみならず、出力電圧調整回路(33)によりＭＯＳＦＥＴ(3)のオフ期間を延長して、スイッチング電源装置自体の消費電力を低減することができる。
【選択図】図１

Description

本発明は、電力変換効率の改善、特に待機時の消費電力を低減させるスイッチング電源装置に関する。

スイッチング電源装置の電力変換効率の改善には、最近では特に待機時の消費電力の低減が重要になってきた。待機時にスイッチング周波数を低下させるか又は間欠動作（バースト動作）でスイッチングを行ってスイッチング損失を低減し、駆動電力を削減する目的に対して、待機時の検出、周波数の低下及び間欠動作の方法等に各種の方法が提案されている。

例えば、下記の特許文献１は、負荷待機時等の軽負荷時に消費電力を低減して変換効率を向上するスイッチング電源装置を示す。図４に示すように、このスイッチング電源装置は、交流電源(1a)に接続される整流平滑回路(1b)で構成された直流電源(1)と、１次巻線(2a)、２次巻線(2b)及び補助巻線(2c)を有するトランス(2)と、スイッチング素子としてのＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）(3)と、出力整流ダイオード(4)及び出力平滑コンデンサ(5)から成る整流平滑回路(6)と、負荷(7)の電圧Ｖ_Oを検出する出力電圧検出回路(8)と、ＭＯＳＦＥＴ(3)をオン・オフ制御する制御回路(10)とを備えている。

トランス(2)の１次巻線(2a)及びＭＯＳＦＥＴ(3)は、直流電源(1)に対して直列に接続される。整流平滑回路(6)は、トランス(2)の２次巻線(2b)に接続され、電圧Ｖ_Oの直流電力を負荷(7)に供給する。補助巻線(2c)は、補助整流ダイオード(11)及び補助平滑コンデンサ(12)を介して制御回路(10)の電源端子(V_CC)に接続される。制御回路(10)は、補助巻線(2c)から電源端子(V_CC)に印加される電圧により駆動され且つ駆動回路(14)を介してＭＯＳＦＥＴ(3)のゲート端子にオン・オフ信号Ｖ_Gを付与する信号発生回路(13)と、出力電圧検出回路(8)の検出信号により信号発生回路(13)から出力されるオン・オフ信号Ｖ_Gのパルス幅を制御するオン期間制御回路(18)とを備えている。

オン期間制御回路(18)は、出力電圧検出回路(8)の検出電圧が目標値より低いとき、信号発生回路(13)から出力されるオン・オフ信号Ｖ_Gのパルス幅を延長し、逆に目標値より高いとき、信号発生回路(13)から出力されるオン・オフ信号Ｖ_Gのパルス幅を短縮して、トランス(2)の２次巻線(2b)から整流平滑回路(6)を介して負荷(7)に印加される直流出力電圧Ｖ_Oのレベルを一定に保持する。また、直流電源(1)の正側端子と制御回路(10)の電源端子(V_CC)との間に接続された起動抵抗(16)を介して、起動時に直流電源(1)から流れる電流により補助平滑コンデンサ(12)を充電することにより、制御回路(10)の電源端子(V_CC)に印加される電圧により制御回路(10)を起動し、ＭＯＳＦＥＴ(3)のゲート端子にオン・オフ信号Ｖ_Gを付与する。

図５に示すように、制御回路(10)は、信号発生手段としての信号発生回路(13)と、負荷(7)が軽くなるにつれて出力電圧検出回路(8)から出力される検出信号により信号発生回路(13)の出力信号Ｖ₄の周波数を低下させる周波数制御手段としての周波数制御回路(17)と、オン期間制御手段としてのオン期間制御回路(18)と、最小オン期間出力手段としての最小オン期間出力回路(19)と、Ｄフリップフロップで構成されるオン期間比較手段としてのオン期間比較回路(20)と、オン期間比較回路(20)の出力信号により周波数制御回路(17)を駆動状態又は停止状態に切り換える切換手段(26)と、駆動回路(14)とを備えている。

信号発生回路(13)は、電源端子(V_CC)に印加される電圧により駆動され且つ出力電圧検出回路(8)が負荷(7)の低電圧Ｖ_Oを検出したとき長いパルス幅の出力信号Ｖ₄を発生し、出力電圧検出回路(8)が負荷(7)の高電圧Ｖ_Oを検出したとき短いパルス幅の出力信号Ｖ₄を発生する。オン期間制御回路(18)は、軽負荷より重い負荷(7)の状態のときに軽負荷時より信号発生回路(13)の出力信号Ｖ₄の周波数が高い状態で出力電圧検出回路(8)の検出信号により信号発生回路(13)の出力信号Ｖ₄のパルス幅を制御する。最小オン期間出力回路(19)は、軽負荷状態又は軽負荷より重い負荷状態に対応して第１の最小オン期間Ｔ₁又は第２の最小オン期間Ｔ₂のパルス信号Ｖ₁,Ｖ₂を出力する。オン期間比較回路(20)は、最小オン期間出力回路(19)から出力されるパルス信号Ｖ₁,Ｖ₂の第１の最小オン期間Ｔ₁又は第２の最小オン期間Ｔ₂と信号発生回路(13)の出力信号Ｖ₄のオン期間とを比較して軽負荷状態か又は軽負荷より重い負荷状態かを判定する。駆動回路(14)は、最小オン期間出力回路(19)のパルス信号Ｖ₁,Ｖ₂と信号発生回路(13)の出力信号Ｖ₄との論理和信号を出力するＯＲゲート(14a)と、ＯＲゲート(14a)の出力信号をオン・オフ信号Ｖ_GとしてＭＯＳＦＥＴ(3)のゲート端子に付与するドライバ(14b)とを有する。最小オン期間出力回路(19)及びオン期間比較回路(20)は、信号発生回路(13)の出力信号Ｖ₄のパルス幅により軽負荷状態か又は軽負荷より重い負荷状態かを判定する負荷状態判定手段を構成する。

最小オン期間出力回路(19)は、第１のパルス発生回路(23)と、第２のパルス発生回路(24)と、最小オン期間切換回路(25)とを有する。第１のパルス発生回路(23)は、第１の最小オン期間Ｔ₁を規定する第１のパルス信号Ｖ₁を出力する。第２のパルス発生回路(24)は、第１の最小オン期間Ｔ₁よりも短い第２の最小オン期間Ｔ₂を規定する第２のパルス信号Ｖ₂を出力する。最小オン期間切換回路(25)は、負荷(7)が軽負荷状態のときオン期間比較回路(20)の出力信号により第１のパルス信号Ｖ₁を出力し、負荷(7)が軽負荷より重い負荷状態のときオン期間比較回路(20)の出力信号により第２のパルス信号Ｖ₂を出力する。即ち、最小オン期間出力回路(19)は、信号発生回路(13)の出力信号Ｖ₄のオン期間が第２の最小オン期間Ｔ₂より短いときに第２の最小オン期間Ｔ₂より長い第１の最小オン期間Ｔ₁を有する第１のパルス信号Ｖ₁を出力し、信号発生回路(13)の出力信号Ｖ₄のオン期間が第１の最小オン期間Ｔ₁より長いときに第１の最小オン期間Ｔ₁より短い第２の最小オン期間Ｔ₂を有する第２のパルス信号Ｖ₂を出力するヒステリシス特性を有する。

第１のパルス発生回路(23)から出力される第１のパルス信号Ｖ₁の第１の最小オン期間Ｔ₁は、軽負荷時にオン・オフ信号Ｖ_Gの周波数が可聴領域まで低下してもトランス(2)の磁歪音が聞こえない値に設定される。オン期間比較回路(20)は、信号発生回路(13)の出力信号Ｖ₄のオン期間が最小オン期間出力回路(19)から出力される第２のパルス信号Ｖ₂の第２の最小オン期間Ｔ₂よりも短いとき、軽負荷状態を示す出力信号を最小オン期間出力回路(19)内の最小オン期間切換回路(25)に付与すると共に、切換手段(26)に付与して周波数制御回路(17)を駆動状態に切り換え、信号発生回路(13)の出力信号Ｖ₄のオン期間が最小オン期間出力回路(19)から出力される第１のパルス信号Ｖ₁の第１の最小オン期間Ｔ₁よりも長いとき、軽負荷よりも重い負荷状態を示す出力信号を最小オン期間出力回路(19)内の最小オン期間切換回路(25)に付与すると共に切換手段(26)に付与して周波数制御回路(17)を停止状態にする。

図５に示すように、信号発生回路(13)は、発振周波数設定用コンデンサ(21)と、発振周波数設定用コンデンサ(21)の充電時間、即ち発振周波数設定用コンデンサ(21)の充電電圧Ｖ_CFが最小値から最大値に達するまでの時間により決定される周波数のパルス信号を出力する発振手段としての発振回路(22)と、オン期間制御回路(18)の出力信号により発振回路(22)のパルス信号をＰＷＭ（パルス幅変調）制御して出力信号Ｖ₄を発生するＰＷＭ制御回路(27)とを有する。ＰＷＭ制御回路(27)は、発振回路(22)のパルス信号によりセット状態となり、オン期間制御回路(18)の出力信号によりリセット状態となるＲＳ-ＦＦ（ＲＳフリップフロップ）(27a)と、発振回路(22)のパルス信号とＲＳ-ＦＦ(27a)の出力信号との論理和の反転信号Ｖ₄を出力するＮＯＲゲート(27b)とから構成される。オン期間比較回路(20)は、クロック信号入力端子(CLK)に入力される最小オン期間出力回路(19)の出力信号Ｖ₃の立ち下りに同期して制御信号入力端子(D)に入力される信号発生回路(13)の出力信号Ｖ₄の電圧レベルの信号及びその反転信号を出力するＤフリップフロップにより構成される。

最小オン期間切換回路(25)は、第１のパルス発生回路(23)から出力される第１のパルス信号Ｖ₁とオン期間比較回路(20)の反転信号出力端子の出力信号Ｖ₅との論理積信号を出力する第１のＡＮＤゲート(25a)と、第２のパルス発生回路(24)から出力される第２のパルス信号Ｖ₂とオン期間比較回路(20)の非反転信号出力端子の出力信号Ｖ₆との論理積信号を出力する第２のＡＮＤゲート(25b)と、第１のＡＮＤゲート(25a)の出力信号と第２のＡＮＤゲート(25b)の出力信号との論理和信号Ｖ₃を出力するＯＲゲート(25c)とを備えている。周波数制御回路(17)は、出力電圧検出回路(8)の検出信号に比例する電流信号で信号発生回路(13)内の発振周波数設定用コンデンサ(21)の電荷を直接放電させるカレントミラー回路により構成される。周波数制御回路(17)の制御端子と接地端子との間に接続されたＭＯＳＦＥＴで構成される切換手段(26)は、軽負荷状態のときにオン期間比較回路(20)の非反転出力端子から出力される低電圧(Ｌ)レベルの信号Ｖ₆によりオフ状態となり周波数制御回路(17)を駆動状態に切り換え、軽負荷より重い負荷状態のときにオン期間比較回路(20)の非反転出力端子から出力される高電圧(Ｈ)レベルの信号Ｖ₆によりオン状態となり周波数制御回路(17)を停止状態に切り換える。

図４及び図５に示すスイッチング電源装置が動作する際に、直流電源(1)から起動抵抗(16)を介して制御回路(10)の電源端子(V_CC)に電圧が印加されると、制御回路(10)が起動して信号発生回路(13)から高電圧(Ｈ)レベルのオン・オフ信号Ｖ_Gが出力され、ＭＯＳＦＥＴ(3)が導通状態となる。これにより、トランス(2)の１次巻線(2a)に直流電源(1)の電圧Ｅが印加されると共に、補助巻線(2c)に電圧が発生する。補助巻線(2c)に発生した電圧は、補助整流ダイオード(11)及び補助平滑コンデンサ(12)を介して制御回路(10)の電源端子(V_CC)に印加され、起動時以降は補助巻線(2c)に発生する電圧により制御回路(10)が駆動される。

制御回路(10)内の信号発生回路(13)から駆動回路(14)を介してＭＯＳＦＥＴ(3)のゲート端子に高電圧(Ｈ)レベルのオン・オフ信号Ｖ_Gが付与され、ＭＯＳＦＥＴ(3)がオン状態になると、直流電源(1)からトランス(2)の１次巻線(2a)及びＭＯＳＦＥＴ(3)を介して電流が流れ、トランス(2)にエネルギが蓄積される。このとき、整流平滑回路(6)を構成する出力整流ダイオード(4)に逆方向の電圧が印加されて非導通状態となるから、出力整流ダイオード(4)には電流が流れず、トランス(2)の２次巻線(2b)へのエネルギの伝達は行われない。これと同時に、トランス(2)の補助巻線(2c)に接続された補助整流ダイオード(11)にも逆方向の電圧が印加されて非導通状態となるので、ＭＯＳＦＥＴ(3)のオン期間中は補助平滑コンデンサ(12)の充電電圧が制御回路(10)の電源端子(V_CC)に印加される。

次に、制御回路(10)からＭＯＳＦＥＴ(3)のゲート端子に付与されるオン・オフ信号Ｖ_Gが高電圧(Ｈ)レベルから低電圧(Ｌ)レベルとなり、ＭＯＳＦＥＴ(3)がオンからオフになると、トランス(2)の２次巻線(2b)から整流平滑回路(6)の出力整流ダイオード(4)に順方向の電圧が印加されて導通状態となるので、トランス(2)に蓄積されたエネルギが２次巻線(2b)から整流平滑回路(6)を介して負荷(7)に供給され、トランス(2)がリセットされる。これと同時に、トランス(2)の補助巻線(2c)に接続された補助整流ダイオード(11)にも順方向の電圧が印加されて導通状態となるので、ＭＯＳＦＥＴ(3)のオフ期間中は補助巻線(2c)から補助整流ダイオード(11)及び補助平滑コンデンサ(12)を介して制御回路(10)の電源端子(V_CC)に電圧が印加される。そして、所定の時間が経過すると、制御回路(10)内の信号発生回路(13)から駆動回路(14)を介してＭＯＳＦＥＴ(3)のゲート端子に高電圧(Ｈ)レベルのオン・オフ信号Ｖ_Gが付与され、再びＭＯＳＦＥＴ(3)がオン状態となる。

負荷(7)のインピーダンスが高い軽負荷状態のときは、出力電圧検出回路(8)の検出電圧が目標値より高くなるので、制御回路(10)内のオン期間制御回路(18)により信号発生回路(13)から駆動回路(14)を介して出力されるオン・オフ信号Ｖ_Gのパルス幅が狭くなるように制御され、ＭＯＳＦＥＴ(3)のオン期間が短くなる。逆に、負荷(7)のインピーダンスが低い重負荷状態のときは、出力電圧検出回路(8)の検出電圧が目標値より低くなるので、制御回路(10)内のオン期間制御回路(18)により信号発生回路(13)から駆動回路(14)を介して出力されるオン・オフ信号Ｖ_Gのパルス幅が広くなるように制御され、ＭＯＳＦＥＴ(3)のオン期間が長くなる。

負荷(7)が軽負荷より重い負荷状態（図６に示す時刻ｔ₁〜ｔ₇）のときは、図６(Ｂ)に示す信号発生回路(13)の出力信号Ｖ₄のパルス幅は、図６(Ｃ)に示す最小オン期間出力回路(19)の出力信号Ｖ₃のパルス幅よりも長いため、駆動回路(14)からＭＯＳＦＥＴ(3)に付与されるオン・オフ信号Ｖ_Gは、図６(Ｈ)に示すように、図６(Ｃ)に示す最小オン期間出力回路(19)の出力信号Ｖ₃よりもパルス幅の長い図６(Ｂ)に示す信号発生回路(13)の出力信号Ｖ₄と略同様の波形となる。一方、図６(Ｆ)に示す高電圧(Ｈ)レベルの信号Ｖ₆がオン期間比較回路(20)の非反転出力端子から出力され、図６(Ｇ)に示す低電圧(Ｌ)レベルの信号Ｖ₅が反転出力端子から出力されるので、図６(Ｄ)に示す第２のパルス発生回路(24)の第２のパルス信号Ｖ₂が、最小オン期間出力回路(19)の最小オン期間切換回路(25)から図６(Ｃ)に示す出力信号Ｖ₃として出力される。

また、オン期間比較回路(20)の非反転出力端子の出力信号Ｖ₆が高電圧(Ｈ)レベルのため、切換手段(26)がオン状態となり、周波数制御回路(17)は、駆動されないため、発振周波数設定用コンデンサ(21)の充電時間、即ち充電電圧Ｖ_CFが最小値から最大値に達するまでの時間が一定となる。したがって、信号発生回路(13)の発振周波数設定用コンデンサ(21)の電圧Ｖ_CFの周波数が図６(Ａ)に示すように一定となり、オン期間制御回路(18)の出力信号により信号発生回路(13)内のＰＷＭ制御回路(27)から出力される信号Ｖ₄のパルス幅が、図６(Ｂ)に示すように制御される。

時刻ｔ₇にて負荷(7)が軽負荷状態になると、信号発生回路(13)の図６(Ｂ)に示す出力信号Ｖ₄のパルス幅が最小オン期間出力回路(19)の出力信号Ｖ₃の図６(Ｃ)に示すパルス幅よりも短くなるため、駆動回路(14)からＭＯＳＦＥＴ(3)に付与される図６(Ｈ)に示すオン・オフ信号Ｖ_Gは、信号発生回路(13)の図６(Ｂ)に示す出力信号Ｖ₄よりパルス幅の長い最小オン期間出力回路(19)の図６(Ｃ)に示す出力信号Ｖ₃と略同様の波形となる。一方、時刻ｔ₇から第２の最小オン期間Ｔ₂が経過した後の時刻ｔ₈に、オン期間比較回路(20)は、第２のパルス発生回路(24)の第２のパルス信号Ｖ₂のパルス幅より短い信号発生回路(13)の出力信号Ｖ₄を検出するので、オン期間比較回路(20)の出力信号Ｖ₅及びＶ₆は、それぞれ図６(Ｇ)及び図６(Ｆ)に示すように低電圧(Ｌ)レベルから高電圧(Ｈ)レベル及び高電圧(Ｈ)レベルから低電圧(Ｌ)レベルに変換される。

このため、時刻ｔ₈以降には、図６(Ｅ)に示す第１のパルス発生回路(23)の第１のパルス信号Ｖ₁は、図６(Ｃ)に示す出力信号Ｖ₃として最小オン期間切換回路(25)から出力されると同時に、オン期間比較回路(20)の出力信号Ｖ₆が低電圧(Ｌ)レベルのため、切換手段(26)がオンからオフとなり、周波数制御回路(17)が駆動される。これにより、出力電圧検出回路(8)の検出信号に比例する電流信号により発振周波数設定用コンデンサ(21)の電荷が直接放電されるので、負荷(7)が軽くなる程、発振周波数設定用コンデンサ(21)の充電時間が延長される。このように、時刻ｔ₇以降に、負荷(7)が軽くなる程、図６(Ａ)に示すように、発振周波数設定用コンデンサ(21)の電圧Ｖ_CFが低下するため、図６(Ｂ)に示すように、ＰＷＭ制御回路(27)の出力信号Ｖ₄の周波数が制御される。

その後、時刻ｔ₁₂にて負荷(7)が軽負荷状態からある程度重くなると、信号発生回路(13)の図６(Ｂ)に示す出力信号Ｖ₄のパルス幅が最小オン期間出力回路(19)の図６(Ｃ)に示す出力信号Ｖ₃のパルス幅よりも長くなるため、駆動回路(14)からＭＯＳＦＥＴ(3)に付与される図６(Ｈ)に示すオン・オフ信号Ｖ_Gのパルス幅は、図６(Ｃ)に示す最小オン期間出力回路(19)の出力信号Ｖ₃よりも長くなり、信号発生回路(13)の図６(Ｂ)に示す出力信号Ｖ₄と略同様の波形となる。一方、時刻ｔ₁₂から第１の最小オン期間Ｔ₁が経過した時刻ｔ₁₄に、オン期間比較回路(20)は、第１のパルス発生回路(23)の第１のパルス信号Ｖ₁のパルス幅より長い信号発生回路(13)の出力信号Ｖ₄を検出するので、オン期間比較回路(20)の出力信号Ｖ₅及びＶ₆は、それぞれ図６(Ｇ)及び図６(Ｆ)に示すように、高電圧(Ｈ)レベルから低電圧(Ｌ)レベル及び低電圧(Ｌ)レベルから高電圧(Ｈ)レベルになる。

このため、時刻ｔ₁₄以降に、第２のパルス発生回路(24)の図６(Ｄ)に示す第２のパルス信号Ｖ₂は、最小オン期間切換回路(25)から図６(Ｃ)に示す出力信号Ｖ₃として出力される。また、オン期間比較回路(20)の出力信号Ｖ₆は、時刻ｔ₁₄以降に高電圧(Ｈ)レベルとなるため、切換手段(26)がオフからオン状態となり、周波数制御回路(17)の動作が停止する。このように、時刻ｔ₁₂以降に発振周波数設定用コンデンサ(21)の図６(Ａ)に示す電圧Ｖ_CFの周波数が一定になるため、オン期間制御回路(18)の出力信号によりＰＷＭ制御回路(27)からの出力信号Ｖ₄のパルス幅は、図６(Ｂ)に示すように制御される。

負荷(7)がある程度重い状態となる期間ｔ₁〜ｔ₇及び時刻ｔ₁₂以降は、周波数制御回路(17)が停止状態となるため、ＰＷＭ制御回路(27)の図６(Ｂ)に示す出力信号Ｖ₄のパルス幅は、オン期間制御回路(18)の出力信号により制御される。また、負荷(7)が軽負荷となる期間ｔ₇〜ｔ₁₂では、周波数制御回路(17)は、出力電圧検出回路(8)の検出信号により信号発生回路(13)の出力信号Ｖ₄の周波数を低下させるが、同時に出力電圧検出回路(8)の検出信号がオン期間制御回路(18)にも入力されるため、信号発生回路(13)の出力信号Ｖ₄のパルス幅もオン期間制御回路(18)の出力信号により図６(Ｂ)に示すように制御される。但し、軽負荷時に、第１の最小オン期間Ｔ₁を有する第１のパルス信号Ｖ₁が第１のパルス発生回路(23)から出力されて、最小オン期間出力回路(19)の出力信号Ｖ₃としてＯＲゲート(14a)に信号発生回路(13)の出力信号Ｖ₄と共に入力されるため、ＭＯＳＦＥＴ(3)のゲート端子に付与される図６(Ｈ)に示すオン・オフ信号Ｖ_Gのオン期間は、第１の最小オン期間Ｔ₁に等しくなる。このため、必要以上に長い期間、強制的にＭＯＳＦＥＴ(3)がオン状態に維持されるので、出力電圧検出回路(8)の検出信号の帰還量が増加して、信号発生回路(13)の図６(Ｂ)に示す出力信号Ｖ₄のパルス幅は、オン期間制御から周波数制御に制御方式が切り換わる直前の第２の最小オン期間Ｔ₂よりも更に短くなる。

このように、負荷待機時等の軽負荷時にオン・オフ信号Ｖ_Gのオン期間が第１の最小オン期間Ｔ₁以下に短縮されないようにオン・オフ信号Ｖ_Gのオン期間を一定としてオン・オフ信号Ｖ_Gの周波数を低下させるので、ＭＯＳＦＥＴ(3)のスイッチング損失を減少して、変換効率を向上できる。また、負荷(7)がある程度重くなると、最小オン期間出力回路(19)の出力信号Ｖ₃が第１の最小オン期間Ｔ₁より短い第２の最小オン期間Ｔ₂を有する第２のパルス信号Ｖ₂に切り換えられ、軽負荷時よりもオン・オフ信号Ｖ_Gの周波数が高い状態でオン期間が制御されるので、トランス(2)等を大型化せずに通常負荷時から重負荷時まで高い変換効率を実現できる。また、最小オン期間出力回路(19)は、ヒステリシス特性を有するので、制御回路(10)からＭＯＳＦＥＴ(3)のゲート端子に付与するオン・オフ信号Ｖ_Gの周波数制御とオン期間制御とを円滑に切り換えることができる。更に、軽負荷時にオン・オフ信号Ｖ_Gの周波数が可聴領域まで低下してもトランス(2)に流れる電流ピークが抑えられるので、トランス(2)の磁歪音等の騒音を防止できる。

ところで、特許文献１に示されるスイッチング電源装置では、制御回路(10)を構成するコントローラＩＣも、バイポーラプロセスからＣ-ＭＯＳプロセスが主流になり、消費電流が大幅に低減された。２０mA程度の電流を消費するバイポーラＩＣの代わりに、Ｃ-ＭＯＳ型ＩＣを使用すると１mA程度になる。また、コントローラＩＣを１５Ｖで駆動すると、バイポーラＩＣでは０.３Ｗ程度の電力を消費するのに対し、最近のＣ-ＭＯＳ型ＩＣでは０.０１５Ｗ程度まで低減される。

殆どの方式の絶縁型スイッチング電源装置では、出力電圧を基準電圧と比較して得られる出力電圧検出回路からの誤差信号をフォトカプラを介して１次側に伝達し、抵抗で制御電圧に変換して制御回路に伝達する。この方法では、負荷が変動しても安定に動作するため、例えば、最大負荷時にフォトカプラの受光部に流れる電流を０.１mAに設定すると、待機時に１mA程度の電流が制御回路に流れる。このとき、制御回路を１５Ｖで駆動すると、待機時に０.０１５Ｗの電力が消費される。これは制御回路に使用するコントローラＩＣの消費電力に匹敵する。同様に、フォトカプラの発光部でも待機時に最大電流が流れる。フォトカプラの電流伝達率及びスイッチング電源装置の変換効率等を考慮すると、消費電力は更に増大する。

例えば、視聴時に８０〜１００Ｗ程度の消費電力となる２１インチクラスのカラーテレビでも、０.１〜０.２Ｗまで低下する待機時の低消費電力が要求される。待機時に負荷で消費される電力は、０.０１〜０.０５Ｗ程度であるから、フォトカプラの受光部と抵抗とで消費される電力は、負荷で消費される電力に匹敵する。

特許第３５２５４３６号公報

ところで、待機時の消費電力０.１〜０.２Ｗを実現するには、スイッチング電源装置の待機時にスイッチング周波数を低下させるか又はバースト動作させても１つのスイッチング電源装置では困難であり、待機時用に別のスイッチング電源装置を備える必要があった。また、フォトカプラ及び抵抗で消費される電力は、待機時に要求される消費電力に対して無視できないレベルに達する。この消費電力を低減するため、フォトカプラに流れる電流を減少させると、出力電圧の検出から制御回路の動作に至る制御系を高い利得で動作させることになるため、最大負荷時に流れる電流が少なくなり、スイッチング動作が不安定になる問題が生ずる。

そこで、本発明は、スイッチング動作を不安定にさせずに、待機時の消費電力を低減できるスイッチング電源装置を提供することを目的とする。

本発明のスイッチング電源装置は、直流電源(1)と、直流電源(1)に直列に接続されたトランス(2)の１次巻線(2a)及びスイッチング素子(3)と、スイッチング素子(3)の制御端子に駆動信号を付与する制御回路(10)と、トランス(2)の２次巻線(2b)に接続されて負荷(7)に直流電力を供給する整流平滑回路(6)と、負荷(7)に供給される直流電力の電圧を検出して検出信号を発生する出力電圧検出回路(8)と、通常動作時に出力電圧検出回路(8)の検出信号を受信して制御回路(10)に制御信号を付与し、直流電力の電圧が高いときはスイッチング素子(3)のオン期間を短縮し、直流電力の電圧が低いときはスイッチング素子(3)のオン期間を延長する出力電圧調整回路(33)とを備えている。このスイッチング電源装置は、出力電圧調整回路(33)を駆動する電流のインピーダンスを制御する電流調整回路(41)と、負荷(7)の待機動作を検出して待機信号を発生する待機状態検出回路(34)とを備えている。待機状態検出回路(34)が待機信号を発生したとき、電流調整回路(41)は、インピーダンスを増加させるので、出力電圧調整回路(33)にて消費される電力を低減するのみならず、出力電圧調整回路(33)によりスイッチング素子(3)のオフ期間を延長することにより、スイッチング電源装置自体の消費電力を低減することができる。また、待機時にのみ電流調整回路(41)のインピーダンスを増加させるので、負荷(7)が増大しても、小電力で確実にスイッチング素子(3)にスイッチング動作を行わせることができる。

本発明によるスイッチング電源装置では、待機時の消費電力を低減して、スイッチング電源装置のランニングコスト及び発生する熱量を抑制することができる。

以下、本発明によるスイッチング電源装置の実施の形態を図１〜図３について説明する。図１及び図３では、図４に示す箇所と同一の部分には同一の符号を付して説明を省略する。

図１に示すように、直流電源(1)は、交流電源(1a)にラインフィルタ(1c)を介して接続された整流平滑回路(1b)を備え、整流平滑回路(1b)は、ラインフィルタ(1c)の後段に接続された全波整流回路(1d)と、一端が突入電流制限抵抗(28)を介して全波整流回路(1d)の正側出力端子に接続され且つ他端が全波整流回路(1d)の負側端子に接続された入力平滑コンデンサ(29)とを備えている。全波整流回路(1d)の正側出力端子は、突入電流制限抵抗(28)、トランス(2)の１次巻線(2a)、ＭＯＳＦＥＴ(3)及び電流検出抵抗(9)を通じて全波整流回路(1d)の負側端子に接続される。電源を投入すると、交流電源(1a)からの交流電圧がラインフィルタ(1c)を介して全波整流回路(1d)で全波整流され、入力平滑コンデンサ(29)で平滑化されて直流電圧に変換される。突入電流制限抵抗(28)は、電源投入時に入力平滑コンデンサ(29)に流れる突入電流を制限する。

トランス(2)の２次巻線(2b)の一端は、整流平滑回路(6)を構成する出力整流ダイオード(4)を介して負荷(7)の正側入力端子に接続され、２次巻線(2b)の他端は、負荷(7)の負側端子に接続される。出力整流ダイオード(4)のカソード端子と２次巻線(2b)の他端との間に整流平滑回路(6)を構成する出力平滑コンデンサ(5)が接続され、出力平滑コンデンサ(5)と負荷(7)との間に並列に出力電圧検出回路(8)が接続される。出力電圧検出回路(8)は、出力平滑コンデンサ(5)と並列に接続された分圧抵抗(54,55)と、分圧抵抗(54,55)の分圧点に接続されたベース端子を有するトランジスタ（誤差増幅回路）(52)と、トランジスタ(52)のエミッタ端子（一方の主端子）と２次巻線(2b)の他端との間に接続されたツェナダイオード（閾値設定回路）(53)と、出力整流ダイオード(4)とツェナダイオード(53)との間に接続された抵抗(51)とを備えている。トランジスタ(52)のコレクタ端子（他方の主端子）は、フォトカプラ(30)を構成する発光部（発光ダイオード）(31)及び抵抗(56)を介して出力整流ダイオード(4)に接続される。

トランス(2)の補助巻線(2c)の一端は、電流制限抵抗(15)及び補助整流ダイオード(11)を介してレギュレータ(50)の入力端子に接続される。レギュレータ(50)は、制御回路(10)内の各デバイスに一定電圧Ｖ_REGの直流電力を供給する。制御回路(10)を起動するため、レギュレータ(50)の入力端子は、起動抵抗(16)を介して全波整流回路(1d)に接続される。補助整流ダイオード(11)とレギュレータ(50)との間と補助巻線(2c)の他端との間に補助平滑コンデンサ(12)が接続される。フォトカプラ(30)の受光部(32)を構成するフォトトランジスタのコレクタ端子は補助整流ダイオード(11)に接続され、エミッタ端子は比較器(37)の非反転入力端子に接続され、ベース端子はフォトカプラ(30)の発光部(31)からの光を受光する。受光部(32)のフォトトランジスタのエミッタ端子と補助巻線(2c)の他端との間には、一対の調整抵抗(35,36)が並列に接続される。

フォトカプラ(30)の受光部(32)と調整抵抗(35,36)は、出力電圧検出回路(8)の検出信号を受信する受信手段として機能し、出力電圧検出回路(8)からの誤差信号に基づく電流がフォトカプラ(30)の受光部(32)に流れ、調整抵抗(35,36)には誤差信号に基づく制御電圧Ｖ_FBが発生する。この制御電圧Ｖ_FBは、比較器(37)の非反転入力端子に入力される。即ち、フォトカプラ(30)及び調整抵抗(35,36)は伝達手段として機能する。比較器(37)の反転入力端子は、分圧抵抗(42,43)の分圧点に接続され、一方の分圧抵抗(42)の一端はレギュレータ(50)に接続されて例えば８Ｖで一定の直流電圧Ｖ_REGが印加され、他方の分圧抵抗(43)の他端は全波整流回路(1d)の負側端子に接続される。よって、比較器(37)の反転入力端子には、レギュレータ(50)の出力電圧Ｖ_REGを分圧抵抗(42,43)で分圧した分圧電圧Ｖ_DTが入力される。比較器(37)の出力端子は、ＲＳ-ＦＦ(38)のリセット端子に接続され、ＲＳ-ＦＦ(38)の出力端子は、ＭＯＳＦＥＴ(3)のゲート端子（制御端子）に接続される。出力電圧検出回路(8)、フォトカプラ(30)及び比較器(37)は、出力電圧調整回路(33)を構成する。

電流調整回路(41)は、受光部(32)と比較器(37)との間に並列に接続された一対の調整抵抗(35,36)と、一方の調整抵抗(35)に直列に接続された切換スイッチ(44)と、第１及び第２の発振器(39,40)と、第１及び第２の発振器(39,40)を選択的にＲＳ-ＦＦ(38)のセット端子に接続する出力端子を有する選択スイッチ(45)とを備えている。調整抵抗(35,36)の一端はフォトカプラ(30)の受光部(32)に接続され、一方の調整抵抗(35)の他端は切換スイッチ(44)を介して補助巻線(2c)の他端に接続され、他方の調整抵抗(36)の他端は直に補助巻線(2c)の他端に接続される。補助巻線(2c)の他端は、ＭＯＳＦＥＴ(3)と電流検出抵抗(9)との接続点に接続され、１次側回路の基準電位（図１では接地電位）となる。第１及び第２の発振器(39,40)の入力端子はＲＳ-ＦＦ(38)の出力端子に接続され、第１及び第２の発振器(39,40)の出力端子は選択スイッチ(45)の第１及び第２の入力端子にそれぞれ接続される。このため、選択スイッチ(45)は、待機状態検出回路(34)からの出力信号によって第１の発振器(39)からの入力信号及び第２の発振器(40)の入力信号の何れかを選択してＲＳ-ＦＦ(38)のセット端子に出力し、ＲＳ-ＦＦ(38)をセットしてＭＯＳＦＥＴ(3)をオンする。これと同時に、切換スイッチ(44)も待機状態検出回路(34)からの出力信号により開閉され、調整抵抗(35,36)のレンジを切り換える。第１及び第２の発振器(39,40)は、ＲＳ-ＦＦ(38)からの出力信号を受信すると、所定の期間経過後にそれぞれパルスを発生するが、第２の発振器(40)の発振周波数は第１の発振器(39)の発振周波数よりも低いため、第２の発振器(40)から発生するパルスの間隔は第１の発振器(39)から発生するパルスの間隔よりも長くなる。したがって、選択スイッチ(45)により第２の発振器(40)からのパルス出力が選択されると、ＲＳ-ＦＦ(38)がセットされる期間が長くなり、ＭＯＳＦＥＴ(3)のオフ期間が長くなる。待機状態検出回路(34)、切換スイッチ(44)及び選択スイッチ(45)は、モード切換回路(46)を構成する。

図１に示すスイッチング電源装置に電源を投入すると、交流電源(1a)からラインフィルタ(1c)、全波整流回路(1d)及び突入電流制限抵抗(28)を介して入力平滑コンデンサ(29)が充電されると共に、起動抵抗(16)を介して補助平滑コンデンサ(12)が充電される。これと同時に、起動抵抗(16)を介して制御回路(10)内のレギュレータ(50)に直流電力が供給される。補助平滑コンデンサ(12)の充電電圧が集積回路により構成される制御回路(10)の起動電圧に達すると、レギュレータ(50)が起動電圧を検出して、制御回路(10)の動作が開始される。制御回路(10)内のレギュレータ(50)は、制御回路(10)の電源端子に印加される電圧Ｖ_CCを検出して、内部の各デバイスの起動又は停止を行うと共に、常に安定な電圧を制御回路(10)内の各デバイスに印加する。

図１に示す状態で、制御回路(10)が動作を開始すると、第１の発振器(39)からのパルス出力によりＲＳ-ＦＦ(38)が駆動信号を発生して、ＭＯＳＦＥＴ(3)がオンに切り換えられる。ＭＯＳＦＥＴ(3)がオンすると、直流電源(1)の入力平滑コンデンサ(29)からトランス(2)の１次巻線(2a)、ＭＯＳＦＥＴ(3)、電流検出抵抗(9)及び直流電源(1)の全波整流回路(1d)の経路で電流Ｉ_Dが流れる。このとき、図２に示すように、ＭＯＳＦＥＴ(3)に流れる電流Ｉ_Dは、入力平滑コンデンサ(29)の電圧とトランス(2)の１次巻線(2a)のインダクタンスで決まる所定の傾きで増加し、この電流Ｉ_Dに対応して、レギュレータ(50)の出力電圧Ｖ_REGを分圧抵抗(42,43)で分圧した電圧（例えば１.５Ｖ）から分圧電圧Ｖ_DTは、所定の傾きで減少する。このとき、ＭＯＳＦＥＴ(3)に流れる電流Ｉ_Dに対応するレベルの電圧が電流検出抵抗(9)に発生すると共に、トランス(2)の１次巻線(2a)に流れる電流Ｉ_Dによりトランス(2)にエネルギが蓄積されるが、出力整流ダイオード(4)は逆方向にバイアスされるため、２次巻線(2b)には電流が流れない。

出力電圧検出回路(8)は、負荷(7)に印加される出力電圧を分圧抵抗(54,55)で分圧して、分圧された電圧がトランジスタ(52)のベース端子に印加されると、トランジスタ(52)のベース−エミッタ間電圧とツェナダイオード(53)の閾値との差に相当する誤差信号がフォトカプラ(30)の発光部(31)に流れる。したがって、トランジスタ(52)のベース端子に印加される出力電圧が高いときは、トランジスタ(52)のエミッタ−コレクタ間に多量の電流が流れて発光部(31)の発光量が増加し、逆にトランジスタ(52)のベース端子に印加される出力電圧が低いときは、トランジスタ(52)のエミッタ−コレクタ間に少量の電流が流れて発光部(31)の発光量が減少する。

一方、補助平滑コンデンサ(12)に充電された電圧により、補助平滑コンデンサ(12)、フォトカプラ(30)の受光部(32)、調整抵抗(35,36)及び補助平滑コンデンサ(12)の経路で電流が流れるが、この電流が調整抵抗(35,36)に流れることにより、制御電圧Ｖ_FBが比較器(37)の非反転入力端子に印加される。比較器(37)は、反転入力端子に印加される分圧抵抗(42,43)の分圧電圧Ｖ_DTと制御電圧Ｖ_FBとを比較して、分圧電圧Ｖ_DTが制御電圧Ｖ_FBに達するか又はこれより低下すると、高電圧(Ｈ)レベルの出力を発生する。

図２に示すように、分圧電圧Ｖ_DTの最小電圧は、調整抵抗(35,36)に印加される制御電圧Ｖ_FBにより決定される。分圧電圧Ｖ_DTが比較器(37)の非反転入力端子に印加される制御電圧Ｖ_FBに達するか又はこれより低下すると、比較器(37)の出力は高電圧(Ｈ)レベルに反転するので、比較器(37)の高電圧(Ｈ)レベルの出力により、ＲＳ-ＦＦ(38)がリセットされる。このため、ＲＳ-ＦＦ(38)の出力(Q)が低電圧(Ｌ)レベルになり、ＭＯＳＦＥＴ(3)はオフに切り換えられ、同時に第１の発振器(39)にリセット信号が送出される。このとき、トランス(2)に蓄積されたエネルギが２次巻線(2b)から出力整流ダイオード(4)及び出力平滑コンデンサ(5)を介して負荷(7)に供給される。また、電流Ｉ_Dの急激な減少に対応して、分圧電圧Ｖ_DTも急激に増加する。リセット信号を受けた第１の発振器(39)は、所定の時間が経過した後に起動パルスを出力し、この起動パルスによりＲＳ-ＦＦ(38)がセットされる。したがって、ＲＳ-ＦＦ(38)の出力信号が高電圧(Ｈ)レベルになり、ＭＯＳＦＥＴ(3)がオンする。前記の動作を反復して、所定の電圧レベルに安定するように負荷(7)への出力電圧が制御される。

２次巻線(2b)からの出力電圧が上昇すると、発光部(31)に流れる電流が増加するため、受光部(32)に流れる電流も増加する。このため、調整抵抗(35,36)に発生する制御電圧Ｖ_FBが図２の右側に示すように、１.５Ｖに接近して上昇する。このため、ＭＯＳＦＥＴ(3)がオンに切り換えられても、分圧電圧Ｖ_DTが短時間で制御電圧Ｖ_FBに達するため、ＭＯＳＦＥＴ(3)が短時間でオンからオフに切り換えられて、ＭＯＳＦＥＴ(3)のオン期間が短縮され、出力電圧が低下する。逆に、２次巻線(2b)からの出力電圧が低下すると、発光部(31)に流れる電流が減少するため、受光部(32)に流れる電流も減少する。このため、調整抵抗(35,36)に発生する制御電圧Ｖ_FBが１.５Ｖから離間して低下する。このため、ＭＯＳＦＥＴ(3)がオンに切り換えられたとき、分圧電圧Ｖ_DTが制御電圧Ｖ_FBに達するのに時間を要するため、ＭＯＳＦＥＴ(3)が長時間でオンからオフに切り換えられて、ＭＯＳＦＥＴ(3)のオン期間が延長され、負荷(7)への出力電圧が上昇する。

待機時には、負荷(7)及びトランス(2)の１次巻線(2a)並びに２次巻線(2b)に流れる電流が減少するので、待機状態検出回路(34)は、負荷(7)又は１次巻線(2a)若しくは２次巻線(2b)に電流検出抵抗（図示せず）等の電流検出センサを接続して、減少する電流の量を測定することにより、待機時の減少電流を検出することができる。例えば、負荷(7)へ流れる電流Ｉ_Oのレベルを検出して待機時を決定すればよい。また、電流検出抵抗(9)を流れる電流Ｉ_Dのレベルを検出して待機時を決定してもよい。待機時以外では、負荷(7)に流れる電流が大きくなり、これに対応して、トランス(2)の１次巻線(2a)及び２次巻線(2b)に流れる電流が増加する。したがって、待機状態検出回路(34)は、待機時に負荷(7)及び１次巻線(2a)並びに２次巻線(2b)の何れかに流れる減少電流を電流検出センサにより検出して、待機信号を発生すればよい。

負荷(7)が待機動作になると、待機状態検出回路(34)は待機信号を発生して、切換スイッチ(44)をオンからオフに切り換える。これにより、通常時には調整抵抗(35,36)を通じて受光部(32)の電流が流れるのに対して、待機時には調整抵抗(36)のみを通じて受光部(32)の電流が流れるため、待機時には出力電圧調整回路(33)のインピーダンスが増加して、制御電圧Ｖ_FBが上昇する。これと同時に、待機状態検出回路(34)は、選択スイッチ(45)を図示する第１の入力端子から第２の入力端子に切り換える。選択スイッチ(45)の切り換えにより、第１の発振器(39)がＲＳ-ＦＦ(38)から切り離されて、第２の発振器(40)がＲＳ-ＦＦ(38)のセット端子に接続される。第２の発振器(40)から発生するパルスの間隔は、第１の発振器(39)から発生するパルスの間隔より長く、それ故ＭＯＳＦＥＴ(3)のオフ期間が長くなるため、ＭＯＳＦＥＴ(3)のスイッチング周波数が低下し、待機時の電力変換効率を改善することができる。また、フォトカプラ(30)の受光部(32)を流れる電流は、他方の調整抵抗(36)のみに流れ、切り離された一方の調整抵抗(35)には電流が流れない。通常時には、フォトカプラ(30)の受光部(32)から調整抵抗(35,36)を通じて電流が流れるときに、調整抵抗(35,36)に発生する電圧Ｖ_FBのレベルによりＭＯＳＦＥＴ(3)のオン期間幅を決定して、負荷(7)への出力電圧を一定レベルに制御するが、待機時には、他方の調整抵抗(36)のみを通じて電流が流れるので、通常時に比べフォトカプラ(30)の受光部(32)を流れる電流を減少させることができる。このように、出力電圧調整回路(33)により消費される電力を低減するのみならず、出力電圧調整回路(33)によりスイッチング素子(3)のオフ期間を延長することにより、スイッチング電源装置自体の消費電力を低減することができる。

負荷(7)が通常動作になると、待機状態検出回路(34)は待機信号を発生しないため、切換スイッチ(44)がオフからオンに切り換えられると共に、選択スイッチ(45)が第２の入力端子から第１の入力端子に切り換えられて、図示の状態に復帰する。

図１に示す実施の形態では、待機時ではＭＯＳＦＥＴ(3)のオン期間が短いので、制御電圧Ｖ_FBは略１.５Ｖまで上昇する。このとき、調整抵抗(35,36)を同時に使用する通常時のモードでフォトカプラ(30)の受光部(32)には１mＡの電流が必要となるのに対して、本実施の形態では、他方の調整抵抗(36)のみを使用すると、フォトカプラ(30)の受光部(32)に流れる電流が減少するので、待機時の電流は３００μＡでよく、フォトカプラ(30)の受光部(32)の電流を１／３以下に低減することができる。

待機時を脱して負荷(7)に流れる電流が大きくなると、フォトカプラ(30)の受光部(32)に流れる電流は減少するので、比較器(37)が不安定動作になることがあるが、モード切換回路(46)によって両調整抵抗(35,36)を使用するため、出力電圧調整回路(33)のインピーダンスが小さくなり、フォトカプラ(30)の受光部(32)を流れる電流が増加するので、比較器(37)の動作及びＭＯＳＦＥＴ(3)のスイッチング動作を安定化させることができる。フォトカプラ(30)の受光部(32)の電流を電圧に変換する調整抵抗(35,36)の抵抗値を変えると、スイッチング電源装置の出力電圧を安定化動作させる制御系の利得が変化するが、待機時は負荷電流が極めて少なく、負荷変動も殆どないため、動作上は問題にならない。

制御回路(10)を１５Ｖで動作させる場合、フォトカプラ(30)の受光部(32)と直列に接続された調整抵抗(35,36)で消費される電力は、通常時では０.０１５Ｗであるが、本発明の待機時では１／３以下の０.００４５Ｗに低減される。これは、フォトカプラ(30)の発光部(31)でも同様であり、フォトカプラ(30)の電流伝達率（ＣＴＲ）を５０、出力電圧を１５Ｖとすると、通常時では０.０３Ｗになるが、本発明の待機時では０.００９Ｗとなる。フォトカプラ(30)の発光部(31)での消費電力は２次側で消費されるので、消費電力のトランス(2)による電力変換効率を考慮する必要がある。待機時、即ち軽負荷時の電力変換効率を５０%と仮定すると、フォトカプラ(30)の発光部(31)に流れる電流に起因する消費電力（入力電力）は、通常動作時では０.０６Ｗであるが、待機動作時では０.０１８Ｗである。フォトカプラ(30)の受光部(32)及び発光部(31)に流れる電流に起因する消費電力（入力電力）を合計すると、通常動作時の消費電力は０.０７５Ｗであるのに対し、待機動作時の消費電力は０.０２２５Ｗになる。本発明による待機動作時では、０.０５Ｗに消費電力を低減できる。スイッチング電源装置の待機時に要する消費電力は、０.１〜０.２Ｗであるから、この効果は大きい。ただし、発光部(31)の電流が減少する程、フォトカプラ(30)の電流伝達率は低下する傾向があるので、実際に得られる効果は若干少ないこともある。

図１に示す本発明の実施の形態は変更が可能である。例えば、切換スイッチ(44)をトランジスタ等の半導体スイッチに変更することもできる。この場合に、図３に示すように、切換スイッチ(44)をトランジスタ(47)に置き換え、待機状態検出回路(34)からの待機信号をトランジスタ(47)のベース端子に付与し、トランジスタ(47)のベース電流の大きさに応じてトランジスタ(47)のエミッタ−コレクタ間を流れる電流を調整することにより、受光部(32)に流れる電流、即ち制御電圧Ｖ_FBを連続的に調整することもできる。また、第１の発振器(39)とグランドとの間に放電用抵抗(48)と、放電用抵抗(48)に並列に発振周波数調整用コンデンサ(49)を接続して、待機状態検出回路(34)からの待機信号を発振周波数調整用コンデンサ(49)に付与して、発振周波数調整用コンデンサ(49)の充電電圧レベルを調整することにより、第１の発振器(39)の発振周波数を連続的に変更して、種々の発振周波数でＭＯＳＦＥＴ(3)をオフに切り換えることも可能である。また、フォトカプラ(30)を省略して、出力電圧検出回路(8)の出力信号をレベル変更するか又はレベル変更せずに、比較器(37)の非反転入力端子に付与してもよい。また、ＭＯＳＦＥＴ(3)の代わりにバイポーラトランジスタ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の他の半導体スイッチング素子も使用可能である。

上記の実施の形態では、フライバック型で他励式のスイッチング電源装置に本発明を適用したが、フォワード型又は共振型或いは自励式のスイッチング電源装置にも本発明を適用することができる。

本発明によるスイッチング電源装置の実施の形態を示す電気回路図 図１に示す電気回路図のスイッチング電流、分圧電圧及び制御電圧の特性を示すグラフ 本発明の他の実施の形態を示す電気回路図 従来のスイッチング電源装置を示す電気回路図 図４に示す制御回路の内部構成の詳細を示す電気回路図 従来のスイッチング電源装置の各部作動信号のタイミングチャート

符号の説明

(1)・・直流電源、 (1a)・・交流電源、 (1b)・・整流平滑回路、 (1c)・・ラインフィルタ、 (1d)・・全波整流回路、 (2)・・トランス、 (2a)・・１次巻線、 (2b)・・２次巻線、 (2c)・・補助巻線、 (3)・・ＭＯＳＦＥＴ（スイッチング素子）、 (4)・・出力整流ダイオード、 (5)・・出力平滑コンデンサ、 (6)・・整流平滑回路、 (7)・・負荷、 (8)・・出力電圧検出回路、 (9)・・電流検出抵抗、 (10)・・制御回路、 (11)・・補助整流ダイオード、 (12)・・補助平滑コンデンサ、 (13)・・信号発生回路、 (14)・・駆動回路、 (14a)・・ＯＲゲート、 (14b)・・ドライバ、 (15)・・電流制限抵抗、 (16)・・起動抵抗、 (17)・・周波数制御回路、 (18)・・オン期間制御回路、 (19)・・最小オン期間出力回路、 (20)・・オン期間比較回路（Ｄフリップフロップ）、 (21)・・発振周波数設定用コンデンサ、 (22)・・発振回路、 (23)・・第１のパルス発生回路、 (24)・・第２のパルス発生回路、 (25)・・最小オン期間切換回路、 (25a)・・第１のＡＮＤゲート、 (25b)・・第２のＡＮＤゲート、 (25c)・・ＯＲゲート、 (26)・・切換手段、 (27)・・ＰＷＭ制御回路、 (27a)・・ＲＳ-ＦＦ（ＲＳフリップフロップ）、 (27b)・・ＮＯＲゲート、 (28)・・突入電流制限抵抗、 (29)・・入力平滑コンデンサ、 (30)・・フォトカプラ、 (31)・・発光部、 (32)・・受光部、 (33)・・出力電圧調整回路、 (34)・・待機状態検出回路、 (35,36)・・調整抵抗、 (37)・・比較器、 (38)・・ＲＳ-ＦＦ、 (39)・・第１の発振器、 (40)・・第２の発振器、 (41)・・電流調整回路、 (42,43)・・分圧抵抗、 (44)・・切換スイッチ、 (45)・・選択スイッチ、 (46)・・モード切換回路、 (47)・・トランジスタ（半導体スイッチ）、 (48)・・放電用抵抗、 (49)・・発振周波数調整用コンデンサ、 (50)・・レギュレータ、 (51)・・抵抗、 (52)・・トランジスタ、 (53)・・ツェナダイオード、 (54,55)・・分圧抵抗、 (56)・・抵抗、

Claims (5)

1. 直流電源と、該直流電源に直列に接続されたトランスの１次巻線及びスイッチング素子と、該スイッチング素子の制御端子に駆動信号を付与する制御回路と、前記トランスの２次巻線に接続されて負荷に直流電力を供給する整流平滑回路と、前記負荷に供給される直流電力の電圧を検出して検出信号を発生する出力電圧検出回路と、通常動作時に前記出力電圧検出回路の検出信号を受信して前記制御回路に制御信号を付与し、前記直流電力の電圧が高いときは前記スイッチング素子のオン期間を短縮し、前記直流電力の電圧が低いときは前記スイッチング素子のオン期間を延長する出力電圧調整回路とを備えたスイッチング電源装置において、
   前記出力電圧調整回路を駆動する電流のインピーダンスを制御する電流調整回路と、
   前記負荷の待機動作を検出して待機信号を発生する待機状態検出回路とを備え、
   該待機状態検出回路が待機信号を発生したとき、前記電流調整回路はインピーダンスを増加させることを特徴とするスイッチング電源装置。
2. 前記電流調整回路は、前記出力電圧調整回路に流れる電流の電流値を決定する複数の調整抵抗と、該調整抵抗の作動を選択する切換スイッチとを備え、
   前記待機状態検出回路が待機信号を発生したとき、前記切換スイッチにより前記調整抵抗を選択して前記電流調整回路のインピーダンスを調整する請求項１に記載のスイッチング電源装置。
3. 前記電流調整回路は、前記スイッチング素子のオンのタイミングを決定する発振周波数の異なる複数の発振器を備え、
   前記待機状態検出回路が待機信号を発生したとき、前記複数の発振器の中でより低い発振周波数を有する発振器の出力により前記スイッチング素子をオンに切り換える請求項１又は２に記載のスイッチング電源装置。
4. 前記電流調整回路は、前記出力電圧調整回路に流れる電流の電流値を調整する調整抵抗と、半導体スイッチにより構成され且つ該半導体スイッチに流れる電流を調整して前記調整抵抗に流れる電流を制御する切換スイッチとを備え、
   該切換スイッチは、前記待機状態検出回路が待機信号を発生したときに、前記電流調整回路のインピーダンスを連続的に変化させる請求項１に記載のスイッチング電源装置。
5. 前記電流調整回路は、前記スイッチング素子のオンのタイミングを決定する発振器を備え、
   該発振器は、前記待機状態検出回路の待機信号により発振周波数が連続的に変化して、異なるタイミングで前記スイッチング素子をオンに切り換える請求項１又は２に記載のスイッチング電源装置。

Images