JP2007086715A

JP2007086715A - パターンダミーを持つ半導体素子及びパターンダミーを用いた半導体素子の製造方法

Info

Publication number: JP2007086715A
Application number: JP2006011921A
Authority: JP
Inventors: Jae Seung Choi; イスンチョ
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2005-09-20
Filing date: 2006-01-20
Publication date: 2007-04-05
Also published as: US20070063223A1; TWI270122B; KR20070032852A; KR100712996B1; TW200713422A

Abstract

【課題】パターンダミーを持つ半導体素子及びパターンダミーを用いた半導体素子の製造方法を提供する。
【解決手段】パターンダミー(pattern dummy)３４０を持つ半導体素子は、素子分離領域３００により囲まれるアクティブ領域３１０と重なるように配置される主パターン３２０と、素子分離領域３００上でアクティブ領域３１０と一定間隔だけ離れて配置されるパターンダミー３４１とを備える。パターンダミー３４１とアクティブ領域３１０との間隔は、特性化したデザインルール(design rule)により決定され、特に、連結用パターンダミー３５０や補助パターンダミーを共に備えることによって強固なパターンダミーとすることができる。
【選択図】図３

Description

本発明は、半導体素子及びその製造方法に係り、特に、パターンダミーを持つ半導体素子及びパターンダミーを用いた半導体素子の製造方法に関する。

一般に、半導体素子は、多種多様な形態のパターンを有する。これらパターンは、一定の形態を持つ場合もあり、相異する形態を持つ場合もある。なお、一定の形態を持つパターンには、パターン同士の間隔が狭い形態、広い形態、または、その中間の形態がありうる。

図１は、このような一般の半導体素子の様々なパターンを示すレイアウト図である。

図１を参照すると、半導体素子は、主パターン(main pattern)１同士の間隔が相対的に狭い微細パターン(dense pattern)形態（参照符号“Ａ”）、主パターン１同士の間隔が微細パターン形態よりも相対的に広い半−微細パターン(semi-dense pattern)形態（参照符号“Ｂ”）、または、主パターン１と隣接する他の主パターンとの間隔が充分で、独立した形態を有する独立パターン(isolated pattern)形態（参照符号“Ｃ”）を有することができる。いずれの場合も、主パターン１は、アクティブ領域２と重なるように配置される。アクティブ領域２には、導電性コンタクト、例えばビットラインコンタクト３が配置される。主パターン１の一端部は、アクティブ領域２を囲む素子分離領域上に配置されるパッドと連結される。

このような多様な形態のパターンを形成する際には、通常、フォトリソグラフィ工程が使用される。しかし、近来、素子の集積度増加に伴ってフォトリソグラフィの限界が現実のものになり、これを克服すべく、より小さい波長の光源、高い開口数(ＮＡ)を持つ照明系、多様な解像度増大技術(ＲＥＴ；Resolution Enhancement Technology)工程などを適用しようとする試みがなされてきている。このように、高い開口数を持つ照明系や解像度増大技術工程を適用すると、密集パターンや半−密集パターンではフォトリソグラフィ工程の余裕度を向上させられるが、独立パターンではむしろ焦点深度(ＤＯＦ；Depth Of Focus)の余裕度が減少する副作用につながることもある。

しかも、独立パターンでは、フォトリソグラフィ工程後に行われるエッチング時に、密集パターンに比べて相対的に大きいバイアス電圧が適用され、よって、フォトリソグラフィ工程においてより小さい臨界寸法(ＣＤ；Critical Dimension)を実現しなければならないという難題がある。なお、フォトリソグラフィ工程後にレジストプロファイルの劣化現象などにより、臨界寸法の均一度が大きく低下してしまうという問題も生じる。この種の問題を解消するために、従来は補助パターンを導入した。

図２は、半導体素子のパターン形成のための補助パターンを持つ従来のフォトマスクを説明するためのレイアウト図である。同図において、図１と同一の構成要素には同一の参照符号を付し、重複する説明は省略するものとする。

図２を参照すると、従来のフォトマスクは、独立パターン形態の主パターン１の両側面に補助パターン４が配置される構造を有する。補助パターン４は、主パターン１と並んで配置されるストライプ形状とされ、主パターン１とは一定間隔だけ離れて配置される。同図では、２つの補助パターン４が相互に離れて配置された例が示されているが、場合によっては、１つを配置しても良く、３つ以上を配置しても良い。このような補助パターン４は、独立パターンの焦点深度の余裕度を増大させる効果を発揮する。

米国特許第６，７５３，２４６号明細書米国特許第６，６１５，３９９号明細書

しかしながら、補助パターン４は、フォトマスク上ではアクティブ領域２と重なるように配置されるが、実際半導体基板上に転写されてはいけない。半導体基板上に転写されると、設計にあたり考慮に入れなかったパターンがアクティブ領域２上に配置されることになり、素子の動作に影響を及ぼす恐れがある。したがって、補助パターン４の形成において、実際に転写が起こらないようにすべきであるが、これに対する調節が容易でないという限界がある。

本発明は上記の事情に鑑みてなされもので、その目的は、フォトリソグラフィ工程を用いた独立パターン形成時に、焦点深度の余裕度を増大させながら素子の動作に影響を与えないパターンダミーを持つ半導体素子を提供することにある。

本発明の他の目的は、上記のようなパターンダミーを用いた半導体素子の製造方法を提供することにある。

上記目的を達成するために、本発明の一実施の形態によるパターンダミーを持つ半導体素子は、素子分離領域により囲まれるアクティブ領域と重なるように配置される主パターンと、前記素子分離領域上で、前記アクティブ領域と一定間隔だけ離れて配置されるパターンダミーと、を備えることを特徴とする。

前記パターンダミーと前記アクティブ領域間の間隔は、前記パターンダミーにより素子の動作が影響を受けるのを抑制する範囲内で決定されることが好ましい。

この場合、前記パターンダミーと前記アクティブ領域間の間隔は、寄生キャパシタンス、インプラントシャドウ効果及び接合領域形成を考慮して決定されるようにすることができる。

前記パターンダミーは、前記主パターンに並んで配置されるストライプ形状を有することができる。

この場合、前記ストライプ形状のパターンダミーの幅は、寄生キャパシタンスの抑制、フォトリソグラフィ工程の余裕度増大、及び最小化したエッチングバイアスが得られる範囲内で決定されることができる。

前記ストライプ形状のパターンダミーは、複数個が相互に離れて配置されるものであっても良い。

この場合、前記隣接するストライプ形状のパターンダミーの端部を互いに連結させる連結用パターンダミーをさらに備えることが好ましい。

また、前記ストライプ形状のパターンダミーの両端において前記パターンダミーよりも大きい幅で配置される補助パターンダミーをさらに備えても良い。

上記目的を達成するために、本発明の他の実施形態によるパターンダミーを持つ半導体素子は、素子分離領域により相互に離間される第１アクティブ領域及び第２アクティブ領域と各々重なるように配置される第１主パターン及び第２主パターンと、前記素子分離領域上で、前記第１アクティブ領域及び第２アクティブ領域と一定間隔だけ離れて配置されるものの、素子の動作に影響を与えるのを最大限に抑えられるように決定される第１アクティブ領域との間隔及び第２アクティブ領域との間隔を維持する範囲内で最大限の幅を持つパターンダミーと、を備えることを特徴とする。

前記パターンダミーと前記第１及び第２アクティブ領域間の各間隔は、寄生キャパシタンス、インプラントシャドウ効果及び接合領域形成を考慮して決定されるようにすることが好ましい。

上記他の目的を達成するために、本発明の一実施の形態による半導体素子の製造方法は、素子分離領域により囲まれるアクティブ領域を持つ半導体基板上に、パターニングしようとする物質膜を蒸着する段階と、前記物質膜上にフォトレジスト膜を蒸着する段階と、前記アクティブ領域と重なるように形成される物質膜パターンに対応する光遮断パターンと、前記素子分離領域上で前記アクティブ領域と一定間隔だけ離れて形成されるパターンダミーに対応する第２光遮断パターンとを有するフォトマスクを用いた露光及び現像により、フォトレジスト膜パターンを形成する段階と、前記フォトレジスト膜パターンをエッチングマスクとしたエッチングにより、前記物質膜パターン及びパターンダミーを形成する段階と、前記フォトレジスト膜パターンを除去する段階と、を備えることを特徴とする。

前記パターンダミーは、前記物質膜パターンに並んで配置されるストライプ形状に形成することができる。

この場合、前記ストライプ形状のパターンダミーの幅は、寄生キャパシタンスの抑制、フォトリソグラフィ工程の余裕度増大、及び最小化したエッチングバイアスが得られる範囲内で決定されることが好ましい。

前記ストライプ形態のパターンダミーは、複数個が相互に離間されるように形成することができる。

上記他の目的を達成するために、本発明の他の実施形態による半導体素子の製造方法は、素子分離領域により囲まれるアクティブ領域を持つ半導体基板上に、パターニングしようとする物質膜を蒸着する段階と、前記物質膜上にフォトレジスト膜を蒸着する段階と、前記アクティブ領域と重なるように形成される物質膜パターンに対応する第１光遮断パターンと、前記素子分離領域において前記アクティブ領域と一定間隔だけ離れて形成される複数個のパターンダミーに対応する第２光遮断パターンと、前記隣接するパターンダミーの端部を連結する連結用パターンダミーに対応する第３光遮断パターンとを有するフォトマスクを用いた露光及び現像により、フォトレジスト膜パターンを形成する段階と、前記フォトレジスト膜パターンをエッチングマスクとしたエッチングにより、前記物質膜パターン、パターンダミー及び連結用パターンダミーを形成する段階と、前記フォトレジスト膜パターンを除去する段階と、を備えることを特徴とする。

上記他の目的を達成するために、本発明のさらに他の実施形態による半導体素子の製造方法は、素子分離領域により囲まれるアクティブ領域を持つ半導体基板上に、パターニングしようとする物質膜を蒸着する段階と、前記物質膜上にフォトレジスト膜を蒸着する段階と、前記アクティブ領域と重なるように形成される物質膜パターンに対応する第１光遮断パターンと、前記素子分離領域で前記アクティブ領域と一定間隔だけ離れて形成されるパターンダミーに対応する第２光遮断パターンと、前記パターンダミーの両端において前記パターンダミーよりも大きい幅で形成される補助パターンダミーに対応する第３光遮断パターンとを有するフォトマスクを用いた露光及び現像により、フォトレジスト膜パターンを形成する段階と、前記フォトレジスト膜パターンをエッチングマスクとしたエッチングにより、前記物質膜パターン、パターンダミー及び補助パターンダミーを形成する段階と、前記フォトレジスト膜パターンを除去する段階と、を備えることを特徴とする。

上記他の目的を達成するために、本発明のさらに他の実施形態による半導体素子の製造方法は、素子分離領域により相互に離間される第１アクティブ領域及び第２アクティブ領域を持つ半導体基板上に、パターニングしようとする物質膜を蒸着する段階と、前記物質膜上にフォトレジスト膜を蒸着する段階と、前記第１アクティブ領域及び第２アクティブ領域と各々重なるように形成される第１物質膜パターン及び第２物質膜パターンに各々対応する第１光遮断パターンと、前記素子分離領域上で前記第１アクティブ領域及び第２アクティブ領域と一定間隔だけ離れて配置されるものの、素子の動作に影響を与えるのが最大限に抑えられるように決定される第１アクティブ領域との間隔及び第２アクティブ領域との間隔を維持する範囲内で最大限の幅を持つパターンダミーに対応する第２光遮断パターンとを有するフォトマスクを用いた露光及び現像により、フォトレジスト膜パターンを形成する段階と、前記フォトレジスト膜パターンをエッチングマスクとしたエッチングにより、前記第１物質膜パターン、第２物質膜パターン及びパターンダミーを形成する段階と、前記フォトレジスト膜パターンを除去する段階と、を備えることを特徴とする。

本発明によるパターンダミーを持つ半導体素子及びパターンダミーを用いた半導体素子の製造方法によれば、素子分離領域にパターンダミーを形成するため、素子の動作に影響を及ぼすことなく望むプロファイルの主パターンを形成することができ、特に、パターンダミーとともに連結用パターンダミー、補助パターンダミーなどをさらに形成するため、パターンダミーが倒壊するのを防止することができるという利点が得られる。なお、パターンダミーがアクティブ領域と適切な範囲内における間隔を持つようにしたため、最大の工程マージンを確保でき、かつ、臨界寸法の均一度も確保できるという利点が得られる。

以下、本発明の好適な実施の形態について、添付の図面を参照しながら詳細に説明する。ただし、本発明の実施の形態は様々に変形可能で、本発明の範囲が後述する実施の形態によって限定されるものとして解釈されてはいけない。

図３は、本発明によるパターンダミーを持つ半導体素子を説明するためのレイアウト図である。

図３を参照すると、素子分離領域３００によりアクティブ領域３１０が限定される。すなわち、アクティブ領域３１０は、素子分離領域３００により囲まれ、トランジスターのような素子が配置される領域である。したがって、アクティブ領域３１０には、素子を構成する主パターン３２０が配置される。主パターン３２０は、ゲートパターンであっても良く、他の導電膜パターンまたは絶縁膜パターンであっても良い。また、主パターン３２０は、本実施形態のようにストライプ形状であっても良く、その他の形状であっても良い。主パターン３２０の他にも、アクティブ領域３１０にはコンタクト３３０が配置されるが、これらコンタクト３３０は、例えばビットラインコンタクトでありうる。

素子分離領域３００には、パターンダミー３４０が配置される。このパターンダミー３４０は、アクティブ領域３１０と一定間隔ｄ１離れて配置される。ここで、パターンダミー３４０とアクティブ領域３１０間の間隔ｄ１は、定められたデザインルール（design rule）により決定される。例えば、パターンダミー３４０は、従来の補助パターンと違い、フォトマスクから実際に半導体基板上に転写されるパターンであるので、素子の動作に悪い影響を及ぼしてはいけなく、よって、デザインルールは、パターンダミー３４０により素子の動作が影響を受けるのを抑制する範囲内で定められねばならない。すなわち、デザインルールは、例えば、寄生キャパシタンス、インプラントシャドウ効果（implant shadow effect）及び接合領域形成過程を考慮して決定する。

このようなパターンダミー３４０は、独立パターン形態の主パターン３２０を密集パターンまたは半−密集パターンに類似する状況とし、これにより、主パターン３２０形成のためのフォトリソグラフィ工程における焦点深度の余裕度を向上させるためのものである。したがって、パターンダミー３４０もまた、主パターン３２０と同様のストライプ形状となる。同様に、ストライプ形状のパターンダミー３４０の幅も、素子の動作に悪い影響を与えずに工程を容易に進行できる条件、例えば、寄生キャパシタンスの抑制、フォトリソグラフィ工程の余裕度増大、及び最小化したエッチングバイアスが得られる範囲内で決定する。

このパターンダミー３４０は単独で存在しても良いが、複数のものが相互に離れて存在しても良い。本実施の形態では、互いに並んで離間設置される第１パターンダミー３４１及び第２パターンダミー３４２が、パターンダミー３４０を構成する例を挙げたが、場合によっては、３以上のパターンダミーが存在しても良い。パターンダミー３４０が複数個存在する場合、フォトリソグラフィ工程においてパターンダミー３４０が倒壊し、第１パターンダミー３４１及び第２パターンダミー３４２のプロファイルが望む通りにならない場合があり、これを防止するためには、第１パターンダミー３４１及び第２パターンダミー３４２の端部を相互連結する連結用パターンダミー３５０をさらに備える。連結用パターンダミー３５０は、第１パターンダミー３４１及び第２パターンダミー３４２を堅固にし、フォトリソグラフィ工程後に２パターンダミーが倒壊するのを抑える。また、図示してはいないが、連結用パターンダミー３５０は、第１パターンダミー３４１と第２パターンダミー３４２との中間において２パターンダミーを相互連結するような梯子形態に配置しても良い。

図４は、本発明によるパターンダミーを持つ半導体素子におけるパターンダミーの様々な例を説明するためのレイアウト図である。

図４を参照すると、まず、素子分離領域４００により第１アクティブ領域４１１及び第２アクティブ領域４１２が限定される。第１アクティブ領域４１１は、相対的に広い領域とされ、第２アクティブ領域４１２は相対的に狭い領域とされる。第１アクティブ領域４１１中には、第１主パターン４２１がストライプ状に配置され、第２アクティブ領域４１２中には第２主パターン４２２がストライプ状に配置される。

第１アクティブ領域４１１及び隣接する他の第１アクティブ領域４１１間の素子分離領域４００と、第２アクティブ領域４１２及び隣接する他の第２アクティブ領域４１２間の素子分離領域４００と、第１アクティブ領域４１１及び第２アクティブ領域４１２間の素子分離領域４００には、パターンダミー４４１，４４２，４４３が配置される。いずれのパターンダミー４４１，４４２，４４３も、隣接したアクティブ領域とは一定間隔だけ離れて配置され、その離隔間隔は、図３を参照しながら説明したような条件下で決定される。

まず、パターンダミー４４１は、第１アクティブ領域４１１及び第２アクティブ領域４１２間の素子分離領域４００に配置されるが、第１アクティブ領域４１１との第１間隔及び第２アクティブ領域４１２との第２間隔もまた、定められたデザインルールにより素子の動作が影響を受けない範囲内で決定される。このパターンダミー４４１は、図３に基づいて説明したように、複数個が相互に離れて配置され、両端部に複数個のパターンダミー４４１を相互に連結する連結用パターンダミーが備えられたものである。

また、パターンダミー４４２は、パターンダミー４４１と同様に、第１アクティブ領域４１１及び第２アクティブ領域４１２間の素子分離領域４００に配置される。ただし、パターンダミー４４１が複数個で構成されるパターンダミー４４１と違い、一つのパターンダミー４４２だけで構成され、その幅が相対的に大きい。これは、第１アクティブ領域４１１及び第２アクティブ領域４１２間の素子分離領域４００の幅が、複数個のパターンダミーを挿入させるには狭く、かつ、一つのパターンダミーを挿入させるにはパターンダミーとアクティブ領域間の間隔が定められた間隔よりも大きい場合に適用可能である。すなわち、パターンダミー４４２が、第１アクティブ領域４１１との間隔及び第２アクティブ領域４１２との間隔が維持される限度内で最大限の幅を有するように配置される。

最後に、パターンダミー４４３は、相互に隣接する第１アクティブ領域４１１間の素子分離領域４００に配置される。パターンダミー４４３は、アクティブ領域同士の空間に一つのパターンダミーだけを挿入できる場合に適用され、よって、相対的に小さい幅を有する。この場合、パターンダミー４４３が倒壊してしまうのを抑えるために、パターンダミー４４３の両端にはパターンダミー４４３よりも大きい幅を持つ補助パターンダミー４４４が配置される。

図５は、本発明によるパターンダミーを持つ半導体素子を採用する場合における好ましい設計例を説明するためのレイアウト図である。また、図６は、本発明によるパターンダミーを持つ半導体素子を採用する場合における好ましくない設計例を説明するためのレイアウト図である。図５及び図６において、図３と同一の構成要素には、同一の参照符号を付し、重複する説明は省略する。

まず、図５に示すように、パターンダミー３４０を用いて望むプロファイルの主パターン３２１，３２２を形成するためには、アクティブ領域３１０及び主パターン３２１，３２２に対する適切なデザインがなされなければならない。すなわち、主パターン３２１，３２２間の間隔ｄ２が大きくなりすぎてはいけない。そして、主パターン３２１，３２２と、主パターン３２１、３２２と重なっているアクティブ領域３１０の縁部との間隔ｄ３も大きくなりすぎてはいけない。これは、上記の間隔ｄ２，ｄ３が大きくなりすぎると、アクティブ領域３１０とパターンダミー３４０との間隔も大きくなってしまい、パターンダミー３４０による独立パターンの焦点深度の余裕度増大効果が減少するためである。

この点から、図６に示すように、主パターン３２１，３２２間の間隔ｄ４が大きく、かつ、主パターン３２１，３２２と、主パターン３２１，３２２と重なっているアクティブ領域３１０の縁部との間隔ｄ５が大きい場合には、主パターン３２１，３２２及びアクティブ領域３１０に対する適切なデザインがなされたとは言えない。したがって、主パターンとアクティブ領域に対するデザインは、パターンダミー３４０による主パターンの焦点深度の余裕度増大効果が得られるようになされなければならない。

図７は、適正エネルギー及び最適フォーカスを用いて、本発明によるパターンダミーを持つ半導体素子のパターンを形成した結果を示す図である。また、図８は、オーバーエネルギー及びデフォーカスを用いて、本発明によるパターンダミーを持つ半導体素子のパターンを形成した結果を示す図である。図７及び図８において、図３と同一の構成要素には同一の参照符号を付し、その重複説明は省略するものとする。

まず、図７に示すように、適正エネルギー及び最適の焦点条件でパターンダミー３４０とともに主パターン３２０を形成した場合、パターンダミー３４０とアクティブ領域３１０間の間隔が定められた条件を充足する限り、望むプロファイルの主パターン３２０が得られることが分かる。また、図８に示すように、オーバーエネルギー（over-energy）及びデフォーカス（defocus）条件でパターンダミー３４０とともに主パターン３２０を形成した場合、パターンダミー３４０とアクティブ領域３１０間の間隔が定められた条件を充足する限り、たとえ主パターン３２０が倒壊しても良好なプロファイルのパターンダミー３４０が得られることが分かる。

図９は、本発明によるパターンダミーを用いた半導体素子の製造方法を説明するための断面図である。

まず、素子分離領域９１０により囲まれるアクティブ領域９２０を持つ半導体基板９００上に、パターニングしたい物質膜を蒸着し、この物質膜上に、フォトレジスト膜（図示せず）を蒸着する。続いて、光遮断パターンを持つフォトマスクを用いてフォトレジスト膜をパターニングし、物質膜の一部表面を露出させる開口部を持つフォトレジスト膜パターン（図示せず）を形成する。該フォトマスクは、アクティブ領域９２０と重なるように形成される物質膜パターン９３０に対応する光遮断パターンと、素子分離領域９１０上でアクティブ領域９２０から一定間隔ｄ６離れて形成されるパターンダミー９４０に対応する第２光遮断パターンとを有する。このようなフォトマスクにおいて、パターンダミー９４０とアクティブ領域９２０間の間隔ｄ６は、寄生キャパシタンス、インプラントシャドウ効果及び接合領域形成を考慮し、素子の動作に影響を与えない条件下で決定されるように設計しなければならない。次いで、形成されたフォトレジスト膜パターンをエッチングマスクとしたエッチングにより物質膜パターン９３０及びパターンダミー９４０を形成した後に、フォトレジスト膜パターンを除去する。

一方、図３に基づいて説明したように、符号３４０及び３５０で表したパターンダミーと連結用パターンダミーを形成しようとする場合には、アクティブ領域３１０と重なるように形成される主パターン３２０に対応する第１光遮断パターンと、素子分離領域３００においてアクティブ領域３１０から一定間隔ｄ１離れて形成される複数個のパターンダミー３４０に対応する第２光遮断パターンと、隣接するパターンダミー３４０の端部を連結する連結用パターンダミー３５０に対応する第３光遮断パターンとを有するフォトマスクを使用することができる。

また、図４に基づいて説明したように、符号４４３及び４４４で表したパターンダミー及び補助パターンダミーを形成しようと場合には、アクティブ領域４１１と重なるように形成される主パターン４２１に対応する第１光遮断パターンと、素子分離領域４００においてアクティブ領域４１１と一定間隔だけ離れて形成されるパターンダミー４４３に対応する第２光遮断パターンと、パターンダミー４４３の両端においてパターンダミー４４３よりも大きい幅で形成される補助パターンダミーに対応する第３光遮断パターンとを有するフォトマスクを使用することができる。

また、図４に基づいて説明したように、符号４４２で表したパターンダミーを形成しようとする場合には、相互に隣接する第１アクティブ領域４１１及び第２アクティブ領域４１２と各々重なるように形成される第１主パターン４２１及び第２主パターン４２２に各々対応する第１光遮断パターンと、素子分離領域４００上で第１アクティブ領域４１１及び第２アクティブ領域４１２と一定間隔だけ離れて配置されるものの、素子の動作への影響を最大限に抑えられるように決定される第１アクティブ領域４１１との間隔及び第２アクティブ領域４１２との間隔を維持する範囲内で最大の幅を持つパターンダミー４４２に対応する第２光遮断パターンとを有するフォトマスクを使用することができる。

以上では本発明を具体的な実施の形態に上げて説明してきたが、本発明は、上記の実施の形態に限定されるものでなく、本発明の技術的思想を逸脱しない限度内で、当分野で通常の知識を持つ者により様々な変形が可能であることは当然である。

一般の半導体素子の様々なパターンを示すレイアウト図である。半導体素子のパターン形成のための補助パターンを持つ従来のフォトマスクを説明するためのレイアウト図である。本発明によるパターンダミーを持つ半導体素子を説明するためのレイアウト図である。本発明によるパターンダミーを持つ半導体素子に備えられるパターンダミーの様々な例を説明するためのレイアウト図である。本発明によるパターンダミーを持つ半導体素子を採用する場合における好ましい設計例を説明するためのレイアウト図である。本発明によるパターンダミーを持つ半導体素子を採用する場合における好ましくない設計例を説明するためのレイアウト図である。適正エネルギー及び最適フォーカスを用いて本発明によるパターンダミーを持つ半導体素子のパターンを形成した結果を示す図である。オーバーエネルギー及びデフォーカスを用いて本発明によるパターンダミーを持つ半導体素子のパターンを形成した結果を示す図である。本発明によるパターンダミーを用いた半導体素子の製造方法を説明するための断面図である。

符号の説明

１，３２０，９３０主パターン、３，３３０コンタクト、４補助パターン、３００，４００，９１０素子分離領域、３１０，９２０アクティブ領域、３４０，９４０パターンダミー、３５０連結用パターンダミー、４４４補助パターンダミー。

Claims

素子分離領域により囲まれるアクティブ領域と重なるように配置される主パターンと、
前記素子分離領域上で、前記アクティブ領域と一定間隔だけ離れて配置されるパターンダミーと、
を備えることを特徴とする半導体素子。
前記パターンダミーと前記アクティブ領域間の間隔は、前記パターンダミーにより素子の動作が影響を受けるのを抑制する範囲内で決定されることを特徴とする請求項１に記載の半導体素子。
前記パターンダミーと前記アクティブ領域間の間隔は、寄生キャパシタンス、インプラントシャドウ効果及び接合領域形成を考慮して決定されるようにすることを特徴とする請求項２に記載の半導体素子。
前記パターンダミーは、前記主パターンに並んで配置されるストライプ形状を有することを特徴とする請求項１に記載の半導体素子。
前記ストライプ形状のパターンダミーの幅は、寄生キャパシタンスの抑制、フォトリソグラフィ工程の余裕度増大、及び最小化したエッチングバイアスが得られる範囲内で決定されることを特徴とする請求項４に記載の半導体素子。
前記ストライプ形状のパターンダミーは、複数個が相互に離れて配置されることを特徴とする請求項４に記載の半導体素子。
前記隣接するストライプ形状のパターンダミーの端部を互いに連結させる連結用パターンダミーをさらに備えることを特徴とする請求項６に記載の半導体素子。
前記ストライプ形状のパターンダミーの両端において前記パターンダミーよりも大きい幅で配置される補助パターンダミーをさらに備えることを特徴とする請求項４に記載の半導体素子。
素子分離領域により相互に離間される第１アクティブ領域及び第２アクティブ領域と各々重なるように配置される第１主パターン及び第２主パターンと、
前記素子分離領域上で、前記第１アクティブ領域及び第２アクティブ領域と一定間隔だけ離れて配置されるものの、素子の動作に影響を与えるのを最大限に抑えられるように決定される第１アクティブ領域との間隔及び第２アクティブ領域との間隔を維持する範囲内で最大限の幅を持つパターンダミーと、
を備えることを特徴とする半導体素子。
前記パターンダミーと前記第１及び第２アクティブ領域間の各間隔は、寄生キャパシタンス、インプラントシャドウ効果及び接合領域形成を考慮して決定されるようにすることを特徴とする請求項９に記載の半導体素子。
素子分離領域により囲まれるアクティブ領域を持つ半導体基板上に、パターニングしようとする物質膜を蒸着する段階と、
前記物質膜上にフォトレジスト膜を蒸着する段階と、
前記アクティブ領域と重なるように形成される物質膜パターンに対応する光遮断パターンと、前記素子分離領域上で前記アクティブ領域と一定間隔だけ離れて形成されるパターンダミーに対応する第２光遮断パターンとを有するフォトマスクを用いた露光及び現像により、フォトレジスト膜パターンを形成する段階と、
前記フォトレジスト膜パターンをエッチングマスクとしたエッチングにより、前記物質膜パターン及びパターンダミーを形成する段階と、
前記フォトレジスト膜パターンを除去する段階と、
を備えることを特徴とする半導体素子の製造方法。
前記パターンダミーと前記アクティブ領域間の間隔は、前記パターンダミーにより素子の動作が影響を受けるのを抑制する範囲内で決定されることを特徴とする請求項１１に記載の半導体素子の製造方法。
前記パターンダミーと前記アクティブ領域間の間隔は、寄生キャパシタンス、インプラントシャドウ効果及び接合領域形成を考慮して決定されるようにすることを特徴とする請求項１２に記載の半導体素子の製造方法。
前記パターンダミーは、前記物質膜パターンに並んで配置されるストライプ形状に形成することを特徴とする請求項１１に記載の半導体素子の製造方法。
前記ストライプ形状のパターンダミーの幅は、寄生キャパシタンスの抑制、フォトリソグラフィ工程の余裕度増大、及び最小化したエッチングバイアスが得られる範囲内で決定されることを特徴とする請求項１４に記載の半導体素子の製造方法。
前記ストライプ形態のパターンダミーは、複数個が相互に離間されるように形成することを特徴とする請求項１４に記載の半導体素子の製造方法。
素子分離領域により囲まれるアクティブ領域を持つ半導体基板上に、パターニングしようとする物質膜を蒸着する段階と、
前記物質膜上にフォトレジスト膜を蒸着する段階と、
前記アクティブ領域と重なるように形成される物質膜パターンに対応する第１光遮断パターンと、前記素子分離領域において前記アクティブ領域と一定間隔だけ離れて形成される複数個のパターンダミーに対応する第２光遮断パターンと、前記隣接するパターンダミーの端部を連結する連結用パターンダミーに対応する第３光遮断パターンとを有するフォトマスクを用いた露光及び現像により、フォトレジスト膜パターンを形成する段階と、
前記フォトレジスト膜パターンをエッチングマスクとしたエッチングにより、前記物質膜パターン、パターンダミー及び連結用パターンダミーを形成する段階と、
前記フォトレジスト膜パターンを除去する段階と、
を備えることを特徴とする半導体素子の製造方法。
素子分離領域により囲まれるアクティブ領域を持つ半導体基板上に、パターニングしようとする物質膜を蒸着する段階と、
前記物質膜上にフォトレジスト膜を蒸着する段階と、
前記アクティブ領域と重なるように形成される物質膜パターンに対応する第１光遮断パターンと、前記素子分離領域で前記アクティブ領域と一定間隔だけ離れて形成されるパターンダミーに対応する第２光遮断パターンと、前記パターンダミーの両端において前記パターンダミーよりも大きい幅で形成される補助パターンダミーに対応する第３光遮断パターンとを有するフォトマスクを用いた露光及び現像により、フォトレジスト膜パターンを形成する段階と、
前記フォトレジスト膜パターンをエッチングマスクとしたエッチングにより、前記物質膜パターン、パターンダミー及び補助パターンダミーを形成する段階と、
前記フォトレジスト膜パターンを除去する段階と、
を備えることを特徴とする半導体素子の製造方法。
素子分離領域により相互に離間される第１アクティブ領域及び第２アクティブ領域を持つ半導体基板上に、パターニングしようとする物質膜を蒸着する段階と、
前記物質膜上にフォトレジスト膜を蒸着する段階と、
前記第１アクティブ領域及び第２アクティブ領域と各々重なるように形成される第１物質膜パターン及び第２物質膜パターンに各々対応する第１光遮断パターンと、前記素子分離領域上で前記第１アクティブ領域及び第２アクティブ領域と一定間隔だけ離れて配置されるものの、素子の動作に影響を与えるのが最大限に抑えられるように決定される第１アクティブ領域との間隔及び第２アクティブ領域との間隔を維持する範囲内で最大限の幅を持つパターンダミーに対応する第２光遮断パターンとを有するフォトマスクを用いた露光及び現像により、フォトレジスト膜パターンを形成する段階と、
前記フォトレジスト膜パターンをエッチングマスクとしたエッチングにより、前記第１物質膜パターン、第２物質膜パターン及びパターンダミーを形成する段階と、
前記フォトレジスト膜パターンを除去する段階と、
を備えることを特徴とする半導体素子の製造方法。