JP2007078378A - 力学量センサ及び電子機器並びに力学量センサの製造方法 - Google Patents

力学量センサ及び電子機器並びに力学量センサの製造方法 Download PDF

Info

Publication number
JP2007078378A
JP2007078378A JP2005263262A JP2005263262A JP2007078378A JP 2007078378 A JP2007078378 A JP 2007078378A JP 2005263262 A JP2005263262 A JP 2005263262A JP 2005263262 A JP2005263262 A JP 2005263262A JP 2007078378 A JP2007078378 A JP 2007078378A
Authority
JP
Japan
Prior art keywords
substrate
bonding
groove
wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005263262A
Other languages
English (en)
Other versions
JP4817287B2 (ja
Inventor
Ryuta Mitsusue
竜太 光末
Kazunari Oka
一成 岡
Hiroshi Takahashi
寛 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2005263262A priority Critical patent/JP4817287B2/ja
Publication of JP2007078378A publication Critical patent/JP2007078378A/ja
Application granted granted Critical
Publication of JP4817287B2 publication Critical patent/JP4817287B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Gyroscopes (AREA)
  • Pressure Sensors (AREA)

Abstract


【課題】ガラス基板とシリコン基板との間の接合面に対して十分な電流を均一に流して、接合強度を確保しながら反りをなくした状態で陽極接合された力学量センサを製造すること。
【解決手段】シリコン基板21に形成された凹部30内に検出部23を形成する検出部形成工程と、シリコン基板にスクライブラインに沿った溝部50を形成する溝部形成工程と、溝部内に収納されると共に溝部の深さより厚さの薄い接合用配線51を形成する配線形成工程と、接合用配線に電気的に接続された電圧印加領域を接合用配線が形成された同じ基板に形成する領域形成工程と、接合用配線を利用してシリコン基板とガラス基板20とを陽極接合して接合基板53を作製する基板接合工程と、接合基板を溝部に沿って切断し、個々の力学量センサに切り分ける切断工程とを備え、基板接合工程の際、電圧印加領域に所定の電圧を印加することで陽極接合を行う力学量センサの製造方法を提供する。
【選択図】 図22

Description

本発明は、ガラス基板とシリコン基板とを用いて高真空な密閉室を形成し、該密閉室内に加速度や角速度等の各種の力学量を検出する検出部を収容した加速度センサや角速度センサ等の力学量センサ及び該力学量センサを有する電子機器並びに力学量センサの製造方法に関するものである。
一般的に、加速度センサや角速度センサ等の力学量センサを製造する際、センサ等の検出部等が複数形成されたシリコン基板を一対のガラス基板で挟んだ状態で、シリコン基板と一対のガラス基板とを陽極接合により接合して接合基板を作製し、その後、該接合基板を格子状に切断するダイシング加工を行うことで、複数の力学量センサを一度に製造している。
特に、陽極接合時において、基板のある一点に電圧を印加して基板全体を接合する場合(特に、シリコン基板を一対のガラス基板で挟むサンドイッチ構造において、2枚目のガラス基板を接合する場合や、SOI基板とガラス基板とを接合する場合)には、電気抵抗を有する基板の中を電流が通らなければならないので、電圧低下が生じてしまい、電圧を印加する地点から遠い距離にある領域では電流密度が小さくなってしまう。そのため、均一な接合強度を得ることができない不都合があった。
そこで、均一な接合強度を得る方法として、いくつかの方法が提供されている(例えば、特許文献1及び2参照)。
特許文献1に記載されている方法は、ガラス基板の表面(シリコン基板と接合する接合面とは反対側の面)に格子状の導電性薄膜を形成し、該導電性薄膜に電圧を印加する方法である。この方法によれば、各領域に均一に電流を流すことができ、均一な接合強度を得ることができる。
また、特許文献2に記載されている方法は、SOI基板において、活性層と支持層との間に凹部及び金属膜からなるコンタクト構造を設け、金属膜に電圧を印加することにより、活性層及び支持層の両面をガラス基板に一度に接合する方法である。なお、凹部は、個々のセンサの間に位置するスクライブレーン内に形成されている。この方法によれば、金属膜に印加した電圧が各センサに近いスクライブレーン内から流れるので、ガラス基板とSOI基板との陽極接合を均一に行うことができる。
特開2000−121468号公報 特開2004−354350号公報
しかしながら、上記従来の方法では、以下の課題が残されている。
即ち、特許文献1に記載された方法では、各領域(各センサ周辺)に均一電流を流すことができる反面、導電性薄膜からガラス基板を通して、ガラス基板とシリコン基板との接合面まで電流を流してしまうので、ガラス基板の両面間で電圧降下が生じてしまうものであった。そのため、接合面に印加される電圧は、導電性薄膜に印加される電圧よりも小さくなる不都合があった。
また、特許文献2に記載された方法では、支持層側の接合に着目すると、電流が支持層を通る必要があるので、やはり電圧降下が生じ、接合面に印加される電圧が金属膜に印加される電圧よりも小さくなる不都合があった。
また、コンタクト構造を設ける必要があるので、そのための工数が増加し、大きな領域を必要とするものであった。また、コンタクト構造に電流が集中するので、コンタクト構造に悪影響を与える恐れがあった。
上述したように、特許文献1及び2に記載されているいずれの方法においても、ガラス基板とシリコン基板との接合面に印加される電圧は、実際に印加される電圧に比較して小さくなってしまっていた。
ここで、陽極接合について説明する。
パイレックス(登録商標)等のアルカリ金属が含まれるガラス基板を300℃以上に加熱すると、アルカリ金属イオンが流動性を有し、ガラス基板の電気抵抗が小さくなる。陽極接合は、この現象を利用して、シリコン基板とガラス基板との間に電流を流し、界面での電気化学的な反応により両者を接合する手法である。
特に、シリコン基板とパイレックス(登録商標)のガラス基板とは300℃付近で熱膨張率が一致するので、この温度で陽極接合を行うと、両者の反りを無くした状態で接合が可能となる。
ところが300℃付近の温度は、アルカリ金属イオンが流動性をもち始める温度の下限温度に近い温度であるので、電流が流れ難く、接合強度が弱くなり接合不良等が生じる可能性があった。
一方、この接合不良をなくすために、仮に温度を上げた状態(例えば、330℃〜400℃)で陽極接合を行った場合には、接合強度を増加させることができるが、熱膨張率が異なるので反りが生じてしまう不都合があり、その後の工程に支障をきたすものであった。よって、上述した300℃付近の温度で陽極接合を行って、反りがない接合基板を作製することが理想とされている。
ところが、この温度(300℃付近)では上述したように電流が流れ難い問題が残されている。更にこの問題に加え、上述した従来の方法ではガラス基板とシリコン基板との接合面に印加される電圧が実際に印加される電圧に比較して小さくなるという問題があった。つまり、温度に起因する電流の流れ難さに加え、従来の方法による印加電圧の低下の問題が加味されるので、陽極接合により接合強度を確保しながら反りがない接合基板を得ることが困難であった。
本発明は、このような事情に考慮してなされたもので、その目的は、300℃付近の低温でガラス基板自体の電気抵抗が大きい場合であっても、ガラス基板とシリコン基板との間の接合面に対して十分な電流を均一に流して、接合強度を確保しながら反りをなくした状態で陽極接合された力学量センサを製造する力学量センサの製造方法、及び、該力学量センサの方法により製造された力学量センサ、該力学量センサを有する電子機器を提供することである。
本発明は、前記課題を解決するために以下の手段を提供する。
本発明の力学量センサの製造方法は、一対のガラス基板と、該一対のガラス基板の間に挟まれた状態で陽極接合により接合されたシリコン基板と、該シリコン基板と一対のガラス基板とで囲まれた密閉室と、該密閉室内に収容され外部から作用した力学量を検出する検出部とを備える力学量センサを製造する方法であって、前記シリコン基板に、複数の凹部を形成すると共に、これら各凹部内に前記検出部をそれぞれ形成する検出部形成工程と、前記シリコン基板又は前記一対のガラス基板のいずれかの接合面に、複数の前記凹部の周囲をそれぞれ囲むようにスクライブラインに沿った溝部を形成する溝部形成工程と、前記シリコン基板と前記一対のガラス基板とを重ね合わせたときに、前記溝部内に収納されると共に溝部の深さより厚さの薄い接合用配線を形成する配線形成工程と、前記接合用配線に電気的に接続された電圧印加領域を、該接合用配線が形成された同じ基板に形成する領域形成工程と、前記シリコン基板と前記一対のガラス基板とを重ね合わせた状態で、前記接合用配線を利用してシリコン基板と一対のガラス基板との間に電圧を印加して陽極接合し、複数の前記凹部と一対のガラス基板とで囲まれた複数の前記密閉室内にそれぞれ前記検出部が収容された接合基板を作製する基板接合工程と、前記接合基板を前記スクライブラインに沿って切断し、個々の前記力学量センサに切り分ける切断工程とを備え、前記基板接合工程の際、前記電圧印加領域に所定の電圧を印加することで前記陽極接合を行うことを特徴とするものである。
また、本発明の力学量センサは、上記本発明の力学量センサの製造方法により製造されたことを特徴とするものである。
この発明に係る力学量センサ及び力学量センサの製造方法においては、まず、検出部形成工程により、シリコン基板に密閉室を構成する凹部を複数形成すると共に、これら複数の各凹部内に角速度や加速度等の力学量を検出する検出部(センサ部)をそれぞれ形成する。つまり、一枚のシリコン基板に、例えばアレイ状に並んだ複数の検出部を形成する。
また、溝部形成工程により、シリコン基板又は一対のガラス基板のいずれかの接合面に、切断線であるスクライブラインに沿った、例えば格子状の溝部を形成する。つまり、一対のガラス基板で挟まれるシリコン基板の両面、又は、一対のガラス基板の片面(シリコン基板側の面)のいずれかに溝部を形成する。この際、シリコン基板に形成された複数の凹部の周囲、即ち、各検出部の周囲をそれぞれ囲むように形成する。
また、配線形成工程により、シリコン基板と一対のガラス基板とを重ね合わせたときに溝部内に収納される接合用配線を形成する。なお、この接合用配線は、溝部内に収納されれば、シリコン基板側又は一対のガラス基板側のいずれかに形成されていれば構わない。例えば、ガラス基板側に溝部を形成したときに、この溝部内に接合用配線を形成しても構わないし、シリコン基板側の溝部に対向する位置に接合用配線を形成しても構わない。
また、領域形成工程により、溝部を形成した同じ基板(シリコン基板又はガラス基板)に、接合用配線と電気的に接続された電圧印加領域を形成する。
なお、これら検出部形成工程、溝部形成工程、配線形成工程及び領域形成工程は、どの工程を先に行っても構わないし、同時に行っても構わない。
これら各工程が終了した後、基板接合工程によりシリコン基板と一対のガラス基板とを、それぞれ順に陽極接合して接合基板を作製する。即ち、シリコン基板と一方のガラス基板とを重ね合わせた状態でガラス基板を加熱させると共に、電圧印加領域に負又は正の電圧を印加して接合用配線に電流を流す。これにより、シリコン基板と一方のガラス基板との間の接合面(界面)に電気的な化学反応が生じるので、両基板を陽極接合することができる。
特に、接合用配線は、力学量センサを構成する複数の検出部及び凹部をそれぞれ囲むように形成された溝部内に収納されているので、電圧印加領域の一点に電圧を印加したとしても、各領域(各センサ)にそれぞれ均一に電流を流すことができる。そのため、電圧印加ポイントからの距離の違いによる電圧降下を防止でき、均一な接合強度を有する接合基板を得ることができる。
また、接合用配線は、シリコン基板又は一対のガラス基板のいずれかの接合面に形成された溝部内に収納されているので、接合用配線と接合面との距離を極力近づけることができる。そのため、陽極接合時に接合用配線から接合面に電流を流す際に、シリコン基板又はガラス基板中を通過する距離を従来と比べて十分に短くすることができる。そのため、電圧降下を極力低減することができる。
よって、陽極接合の際に、ガラス基板が300℃程度であってガラス基板自体の電気抵抗が大きな状態であったとしても、接合面に十分な電流を流すことができ、接合強度を確実に得ることができる。特に、ガラス基板を300℃程度の低温な状態で陽極接合するので、シリコン基板とガラス基板との熱膨張率を近づけることができ、反りがない接合基板を得ることができる。
なお、シリコン基板に対して、一方(一枚目)のガラス基板を接合する場合、又は、他方(2枚目)のガラス基板を接合する場合のいずれであっても同様の作用効果を奏する。また、接合用配線は、溝部の深さよりも厚さが薄いので、シリコン基板と一対のガラス基板との間に隙間等をつくることなく確実に面接触させることができ、接合不良を防止することができる。
上述したように、基板接合工程を行うことで、300℃付近の低温でガラス基板自体の電気抵抗が大きい場合であっても、一対のガラス基板とシリコン基板との間の接合面に対して十分な電流を均一に流して、接合強度を確実に確保しながら反りをなくした接合基板を得ることができる。また、この接合基板は、シリコン基板に形成された複数の凹部と一対のガラス基板とで囲まれた複数の密閉室内にそれぞれ検出部が収容された状態、即ち、複数の力学量センサが設けられた状態となっている。
そして、最後に切断工程により、接合基板をスクライブラインに沿って、即ち、溝部に沿って切断して該接合基板を個々に切り分けることで、複数の力学量センサを一度に効率良く製造することができる。
このように製造された力学量センサは、上述したように反りがなく、均一な接合強度で確実に接合されているので、高品質であり、信頼性に優れている。また、壊れ難いので、耐久性の向上化を図ることができる。
また、本発明の力学量センサの製造方法は、上記本発明の力学量センサの製造方法において、前記溝部形成工程の際に、前記溝部の内側で前記凹部の周囲を囲むように該溝部から分岐させた電圧印加用溝部を形成し、前記配線形成工程が、前記接合用配線を形成する前に、前記溝部内において接合用配線と前記シリコン基板又は前記ガラス基板との間を電気的に絶縁する絶縁膜を、シリコン基板又はガラス基板のいずれかに成膜する成膜工程とを有することを特徴とするものである。
この発明に係る力学量センサの製造方法においては、溝部形成工程の際に、各凹部の周囲を囲む溝部と、該溝部から分岐させると共に溝部の内側で凹部の周囲を囲む電圧印加用溝部とを同時に形成する。次いで、配線形成工程の際、接合用配線を形成する前に、溝部において接合用配線とシリコン基板又はガラス基板との間を電気的に絶縁する絶縁膜を、シリコン基板又はガラス基板のいずれかに成膜する成膜工程を行う。その後、接合用配線を、溝部及び電圧印加用溝部内に収納されるように形成する。
この際、接合用配線は、電圧印加領域から電圧印加用溝部に至る溝部内において、絶縁膜によってシリコン基板及びガラス基板のいずれに対しも電気的絶縁状態となっている。
よって、陽極接合の際に、電圧印加領域から接合用配線に流れた電流は、溝部内においてシリコン基板又はガラス基板に流れることはなく、電圧印加用溝部内に到達した時点でシリコン基板又はガラス基板に流れて陽極接合が行われる。特に電圧印加用溝部は、溝部の内側に形成されているので、より検出部に近い領域で陽極接合を行うことができる。よって、密閉室をより確実に接合することができ、力学量センサの信頼性をさらに向上することができる。
また、陽極接合の使い分けを行うことも可能であるので、設計の自由度が向上する。また、陽極接合が不要な領域での電流の洩れをなくすことができるので、電圧降下をさらに防止でき、接合強度をより確実に確保することができる。
また、本発明の力学量センサの製造方法は、上記本発明の力学量センサの製造方法において、前記溝部形成工程及び前記配線形成工程の際に、前記凹部及び前記接合用配線を前記スクライブラインよりも幅広に形成することを特徴とするものである。
この発明に係る力学量センサの製造方法においては、凹部及び接合用配線を、接合基板を切断して力学量センサに切り分けるスクライブラインよりも幅広に形成するので、力学量センサに切り分けた際に、外周部分に接合用配線が残された状態となる。よって、この接合配線部分を、力学量センサのコモン電極やシールド電極等として利用することができ、機能性の向上化を図ることができる。
また、本発明の力学量センサの製造方法は、上記本発明のいずれかの力学量センサの製造方法において、前記配線形成工程の際に、前記接合用配線を前記電圧印加領域から離間するにしたがって断面積が大きくなるように形成することを特徴とするものである。
この発明に係る力学量センサの製造方法においては、電圧印加領域から離間するにしたがって接合用配線の幅を幅広にしたり、厚みを増したりして断面積が大きくなるように形成するので、接合用配線自身の電気抵抗による電圧低下を極力防止することができる。よって、接合強度をより均一にし易い。
また、本発明の力学量センサの製造方法は、上記本発明のいずれかの力学量センサの製造方法において、前記溝部形成工程及び前記配線形成工程の際に、前記一対のガラス基板側に前記溝部及び前記接合用配線を形成し、前記基板接合工程の際に、前記電圧印加領域に負の電圧を印加することを特徴とするものである。
この発明に係る力学量センサの製造方法においては、電圧印加領域に負の電圧を印加すると、ガラス基板内部に存在する電荷のキャリアであるNA+イオンが、負の電圧を印加された部分、即ち、ガラス基板側に設けられた接合用配線に引き寄せられる。そのため、シリコン基板とガラス基板との接合面に、NA+イオンが析出することはない。このNA+イオンが接合面に析出すると、力学量センサを作動させた際にリーク電流が発生する原因となるものであるが、上述したように接合面に析出することを防止できるので、このようなリーク電流の発生を防止できる。従って、力学量センサのさらなる高品質化を図ることができる。
また、本発明の力学量センサの製造方法は、上記本発明のいずれかの力学量センサの製造方法において、前記溝部形成工程の際に、前記溝部を前記シリコン基板に形成することを特徴とするものである。
この発明に係る力学量センサの製造方法においては、シリコン基板に凹部や検出部を形成する検出部形成工程と同時に、溝部を形成する溝部形成工程も同じタイミングで行うことができる。よって、製造工程を短縮することができ、製造時間及び製造コストを低減することができる。
また、本発明の電子機器は、上記本発明の力学量センサを有することを特徴とするものである。
この発明に係る電子機器においては、反りがなく、均一な接合強度で確実に接合され、高品質で信頼性に優れた力学量センサを有しているので、電子機器自体の品質及び信頼性を向上することができる。また、壊れ難い力学量センサであるので、耐久性を上げることができる。
本発明に係る力学量センサ及び力学量センサの製造方法によれば、300℃程度の低温でガラス基板自体の電気抵抗が大きい場合であっても、ガラス基板とシリコン基板との間の接合面に対して十分な電流を均一に流して、接合強度を確保しながら反りをなくした状態で陽極接合された力学量センサを製造することができ、信頼性及び耐久性を向上させ、高品質化を図ることができる。
また、本発明に係る電子機器によれば、壊れ難く、高品質で信頼性に優れた力学量センサを有しているので、電子機器自体の品質及び信頼性が向上するとともに、耐久性を上げることができる。
以下、本発明に係る力学量センサ及び電子機器並びに力学量センサの製造方法の第1実施形態を、図1から図23を参照して説明する。
なお、本実施形態では、電子機器を、デジタルカメラや携帯電話器等のカメラ機構を有する電子機器1として、また、力学量センサを、角速度を検出するジャイロセンサ2として以下に説明する。
上記電子機器1は、図1に示すように、手ぶれ補正機構となるカメラモジュール3と、上記ジャイロセンサ2を有するジャイロセンサモジュール4とを備えている。カメラモジュール3は、ジャイロセンサモジュール4から送られてきた角速度に基づいて、図示しないカメラレンズの補正量の算出を行うレンズ補正量算出回路5と、該レンズ補正量算出回路5で算出された補正量に基づいてX軸用レンズアクチュエータ6及びY軸用レンズアクチュエータ7を駆動するレンズ駆動回路8とを備えている。そして、両レンズアクチュエータ6、7が、それぞれカメラレンズをX方向及びY方向に適時変位させることで、手振れ補正等ができるようになっている。
ジャイロセンサモジュール4は、ジャイロセンサ2と、該ジャイロセンサ2で検出された角速度に応じた静電容量を電圧に変換するC−V変換回路9と、変換された電圧から角速度を算出する角速度算出回路10とを備えている。また、角速度算出回路10は、算出した角速度を上記レンズ補正量算出回路5に出力するようになっている。
ジャイロセンサ2は、図2から図4に示すように、一対のガラス基板20と、該一対のガラス基板20の間に挟まれた状態で陽極接合により接合されたシリコン基板21と、該シリコン基板21と一対のガラス基板20とで囲まれた密閉室22と、該密閉室22内に収容され外部から作用した角速度(力学量)を検出する検出部23とを備えている。
なお、本実施形態においては、シリコン基板21として、シリコン支持層25(例えば、厚さ300〜800μm)と該シリコン支持層25上に形成された二酸化珪素(SiO)のBOX層26(Buried Oxide)と、該BOX層26上に形成されたシリコン活性層27(例えば、厚さ5〜100μm)とを有するSOI(Silicon On Insulator)基板21を用いた例を説明する。
上記密閉室22は、SOI基板21に形成された凹部30と一対のガラス基板20とで囲まれた空間より形成されている。また、SOI基板21には、密閉室22内に4本のビーム(梁部)31によりガラス基板20に接触しないように(中空状態)吊り下げられた錘部32が形成されている。
この4本のビーム31は、上面視四角形状に囲まれたフレーム33に基端側が支持されており、フレーム33の4つの各辺の中間位置からそれぞれ内側に向けて延びた状態とされている。
また、シリコン活性層27側のガラス基板20(一方のガラス基板)上であって、錘部32に対向する位置には、励振電極35が設けられており、フレーム33の内側に形成された柱状の電極取出部36を介して、ガラス基板20に形成された外部電極37と電気的に接続されている。そして、この外部電極37に電圧が印加されると、励振電極35から錘部32の上部に静電引力が作用するようになっている。また、錘部32は、この静電引力を受けると、所定の入力波形で励振する。
なお、励振電極35は、錘部32の上部側だけでなく、錘部32の下部側に位置するようにシリコン支持層25側のガラス基板20(他方のガラス基板)上に設けても構わない。こうすることで、錘部32に対して上下から静電引力を与えることができ、励振状態をより安定し易くすることができる。
また、シリコン活性層27側のガラス基板20上には、上記励振電極35に加え、錘部32に対向する位置に、錘部32との距離を測定する検出電極38が設けられており、フレーム33の内側に形成された柱状の電極取出部39を介して、ガラス基板20に形成された外部電極40と電気的に接続されている。
ここで、錘部32は、励振電極35によって密閉室22内で励振しているときに、外部から角速度を受けると4本のビーム31を回転中心としてX方向或いはY方向回りに捩れて変位し、ガラス基板20との距離が変化する。検出電極38は、この錘部32との距離変化を静電容量の変化として検出するようになっている。そして、検出電極38は、検出した静電容量の変化を、外部電極40を介してC−V変換回路9に出力する。
即ち、上述した錘部32、励振電極35及び検出電極38は、密閉室22内に収容された上記検出部23として機能する。
なお、励振電極35及び検出電極38の外部電極37、40は、ガラス基板20に形成された貫通孔20aの少なくとも内周面に成膜されると共に、電極取出部36、39に電気的に接続された金属薄膜等により形成されている。
次に、このように構成されたジャイロセンサ2の製造方法について、以下に説明する。なお、本実施形態の製造方法は、ジャイロセンサ2を一度に複数個製造する方法である。
即ち、本実施形態のジャイロセンサ2の製造方法は、SOI基板21に複数の凹部30を形成すると共に、これら各凹部30内に複数の検出部23をそれぞれ形成する検出部形成工程と、SOI基板21又は一対のガラス基板20のいずれかの接合面に、複数の凹部30の周囲をそれぞれ囲むようにスクライブライン(切断線)に沿った溝部50を形成する溝部形成工程と、SOI基板21と一対のガラス基板20とを重ね合わせたときに、溝部50内に収納されると共に溝部50の深さより厚さの薄い接合用配線51を形成する配線形成工程と、接合用配線51に電気的に接続された電圧印加領域52を、接合用配線51が形成された同じ基板に形成する領域形成工程と、SOI基板21と一対のガラス基板20とを重ね合わせた状態で、接合用配線51を利用してSOI基板21と一対のガラス基板20との間に電圧を印加して陽極接合し、複数の凹部30と一対のガラス基板20とで囲まれた複数の密閉室22内にそれぞれ検出部23が収容された接合基板53を作製する基板接合工程と、接合基板53をスクライブラインに沿って切断し、個々のジャイロセンサ2に切り分ける切断工程とを備え、基板接合工程の際に、電圧印加領域52に所定の電圧を印加することで陽極接合を行う方法である。
これら各工程について、図5〜図23を参照しながら以下に詳細に説明する。なお、これら図5〜図23において、説明を理解し易くするため、1つのジャイロセンサ2の周辺部分のみを適時図示している。
また、本実施形態では、溝部形成工程の際に、溝部50をSOI基板21に形成すると共に、配線形成工程の際に、この溝部50内に接合用配線51を形成する場合を例にして説明する。
また、検出部形成工程、溝部形成工程、配線形成工程及び領域形成工程を同時に行い、これらの工程を行っている際に、SOI基板21のシリコン活性層27側の上面に一方のガラス基板20を先に陽極接合する場合を例にして説明する。但し、SOI基板21の両面にガラス基板20を接合することを基板接合工程といい、この工程は、検出部形成工程、溝部形成工程、配線形成工程及び領域形成工程が終了した後に行うものである。即ち、本実施形態では、他方のガラス基板20を接合する時点を基板接合工程としている。
まず、図5に示すSOI基板21のシリコン活性層27上及びシリコン支持層25上に、エッチングマスクとなるフォトレジスト膜をフォトリソグラフィ技術によって凹部30、柱状の電極取出部36、39及びフレーム33以外の領域にパターニングする。
この際、ジャイロセンサ2がアレイ状に並んだ状態で作製されるようにパターニングを行う。そして、フォトレジスト膜をマスクとして、反応性イオンエッチング(RIE:Reactive Ion Etching)やDRIE(Deep Reactive Ion Etching)を行って、マスクされていないシリコン活性層27及びシリコン支持層25を選択的に除去する。
なお、この際、凹部30の深さが所定の深さ(例えば、数μm)となるように反応速度等が設定されている。また、上述したドライエッチングに限らず、水酸化カリウム(KOH)やテトラメチルアンモニウムハイドロオキサイド(TMAH)等のアルカリ性エッチャントによる異方性エッチング(ウェットエッチング)によりシリコン活性層27及びシリコン支持層25を除去しても構わない。
そして、図6に示すように、マスクとしていたフォトレジスト膜の除去を行う。これにより、シリコン活性層27及びシリコン支持層25に、フレーム33の両端部及び電極取出部36、39の両端部を形成することができる。
また、この時点で作製する凹部30は、錘部32が励振する際のギャップ(隙間)となるものである。この際、効果的に錘部32を振動させ、検出感度を向上させるにはガラス基板20と錘部32と静電容量が大きいほうが好ましい。そのため、ギャップは、1〜10μmの範囲内であることが好ましい。
次いで、フレーム33の両端部のシリコン活性層27及びシリコン支持層25上に、図示しないフォトレジスト膜をパターニングすると共に、該フォトレジスト膜をマスクとして、図7に示すように、凹部30の周囲を囲むように溝部50を形成する溝部形成工程を行う。この際、図8(a)に示すように、アレイ状に並んだ状態で作製される各ジャイロセンサ2の凹部30の周囲を囲むように、スクライブラインに沿って格子状に溝部50を形成する。
また、図8(b)に示すように、SOI基板21の両面の一端側に電圧印加領域52となる段部52aを形成しておく。特に、溝部形成工程と同じタイミングでこの工程を行うことで、製造時間の短縮を図ることができる。
次いで、図9に示すように、格子状に形成した溝部50内に、フォトレジスト膜を利用したドライエッチングやウェットエッチング等により導電性薄膜等の接合用配線51を形成する配線形成工程を行う。この際、接合用配線51は、溝部50の幅よりも狭く、溝部50の深さよりも薄くなるように形成する。
なお、接合用配線51は極端に薄くせずに、効率良く電圧を供給できる程度であれば良く、例えば、厚さ0.05μm以上であれば良い。また、0.3μm〜3μm程度であれば、パターニングも容易となる。更に、接合用配線51の太さ(幅)としては、効率良く電圧を供給できると共に容易にパターニングできる程度であれば良く、例えば、10μm以上であれば良い。また、後述する切断工程(ダイシング時)により切削される部分に含まれる程度の細い配線(例えば、50μm〜500μm)を形成すれば、チップサイズの大型化を防ぐことができる。
また、この配線形成工程を行う際、図8(a)(b)に示すように、SOI基板21の両面に形成した段部52aに、接合用配線51に電気的接続されるように導電性薄膜等で電圧印加領域52を形成する領域形成工程を同時に行う。こうすることで、工程を短縮して製造時間を短くすることができると共に、電圧印加領域52と各接合用配線51とを確実にコンタクトさせることができる。
次いで、図10に示すように、シリコン支持層25側のキャビティに当たる部分、即ち、ビーム31、錘部32、フレーム33及び電極取出部36、39となる以外の部分を、フォトレジスト膜を利用したドライエッチングやウェットエッチング等により除去する。これにより、錘部32及びビーム31の上部が形成される。
特に、BOX層26がエッチングストップとして働くので、ビーム31の厚さを精度良く加工することができる。その結果、バネ定数を高精度に決定することができ、良好な振動特性を得ることができる。
次いで、図11に示す一方のガラス基板20の所定位置に、図12に示すように、外部電極37、40用の複数の貫通孔20aを断面テーパ状になるように、例えば、サンドブラスト方やドライエッチング方やウェットエッチング方等により形成する。そして、貫通孔20aの形成後、図13に示すように、一方のガラス基板20の接合面に励振電極35及び検出電極38を形成する。
そして、図14に示すように、各貫通孔20aが電極取出部36、39の上部にそれぞれ位置するように、一方のガラス基板20とSOI基板21とを重ね合わせる。この際、図15及び図16に示すように、接合用配線51は溝部50の深さよりも浅いので、一方のガラス基板20に接触することはない。よって、一方のガラス基板20とSOI基板21との間に隙間を空けることなく重ね合わせることができ、以降の陽極接合の際に接合不良が発生することを防止することができる。
次いで、この状態でガラス基板20を加熱すると共に、図17に示すように、電圧印加領域52を介してSOI基板21側に正の電圧を印加して接合用配線51に直流電流を流す。これにより、一方のガラス基板20とSOI基板21との間の接合面に電気的な化学反応が生じるので、両基板20、21を接合することができる。
特に、接合用配線51は、各ジャイロセンサ2の凹部30をそれぞれ囲むように形成された溝部50内に収納されているので、電圧印加領域52の一点に電圧を印加したとしても、各領域(各ジャイロセンサ2)にそれぞれ均一に電流を流すことができる。そのため、電圧印加ポイントからの距離の違いによる電圧降下を防止でき、均一な接合強度を得ることができる。
また、接合用配線51は、図14に示すようにSOI基板21の接合面に形成された溝部50内に設けられているので、該接合用配線51と接合面との距離を極力近づけることができる。そのため、接合用配線51から接合面に電流を流す際に、SOI基板21中を流れる距離を従来と比べて十分に短くすることができる。そのため、電圧降下を極力低減することができる。
よって、陽極接合の際に、ガラス基板20が300℃程度であってガラス基板20自体の電気抵抗が大きな状態であったとしても、接合面に十分な電流を流すことができ、接合強度を確実に得ることができる。
特に、ガラス基板20を300℃程度の低温な状態で陽極接合するので、図18に示すように、シリコン基板21とガラス基板20(Pyrexガラス)との熱膨張率が近い状態で接合でき、反りがない状態で陽極接合を行うことができる。なお、この際の印加電圧としては、図19に示すように、例えば、600V〜1000Vの範囲内の電圧を印加すれば良い。
また、陽極接合を行う際に、図20に示すように、一方のガラス基板20とSOI基板21とを平板電極55で挟みこんだ状態で陽極接合を行うことが好ましい。こうすることで、SOI基板21内の電位差をなくすことができ、効果的にSOI基板21からガラス基板20に電流を流すことができる。
次いで、一方のガラス基板20の接合が終了した後、図21に示すように、SOI基板21のシリコン支持層25上に、図示しないフォトレジスト膜をパターニングすると共に、該フォトレジスト膜をマスクとしてシリコン支持層25をドライエッチングやウェットエッチング加工して、錘部32、ビーム31、柱状の電極取出部36、39及びフレーム33をそれぞれ形成する。これにより、検出部23を形成することができ、検出部形成工程が終了となる。またこの際、シリコン支持層25側に露出したBOX層26を除去しても構わない。
次いで、SOI基板21のシリコン支持層25側に、他方のガラス基板20を重ね合わせた後、一方のガラス基板20の陽極接合と同様に、図22に示すように、電圧印加領域52に正の電圧を印加させて2回目の陽極接合を行う。この際、最初の陽極接合と同様の作用効果を奏することができる。この他方のガラス基板20を接合することで、基板接合工程が終了する。
この基板接合工程を行うことで、300℃付近の低温でガラス基板20自体の電気抵抗が大きい場合であっても、一対のガラス基板20とSOI基板21との間の接合面に対して十分な電流を均一に流して、接合強度を確実に確保しながら反りをなくした接合基板53を作製することができる。
なお、この接合基板53は、SOI基板21に形成された複数の凹部30と一対のガラス基板20とで囲まれた複数の密閉室22内に検出部23がそれぞれ収容された状態、即ち、複数のジャイロセンサ2が設けられた状態となっている。
次いで、図23に示すように、一方のガラス基板20に形成された貫通孔20aの少なくとも内周面を覆うように金属膜等を成膜して、励振電極35及び検出電極38の外部電極37、40をそれぞれ形成する。
最後に接合基板53をスクライブラインに沿って、即ち、溝部50に沿って切断して、該接合基板53を個々に切り分ける切断工程を行う。これにより、図2に示す複数のジャイロセンサ2を一度に効率良く製造することができる。
上述したように、本実施形態の力学量センサの製造方法によれば、SOI基板21の接合面に設けられた接合用配線51を利用して陽極接合を行うので、300℃程度の低温でガラス基板20自体の電気抵抗が大きい場合であっても、接合面に十分な電流を均一に流して、接合強度を確実に確保した反りがない接合基板53を得ることができる。
そのため、この接合基板53を切断して得られた本実施形態のジャイロセンサ2は、反りがなく、均一な接合強度で確実に接合されているので、高品質であり、信頼性に優れている。また、壊れ難いので耐久性の向上化を図ることができる。
特に、本実施形態においては、SOI基板21に溝部50及び接合用配線51を形成するので、SOI基板21に凹部30や検出部23等を形成する際に、同じタイミングで作業を行うことができる。よって、製造工程を短縮することができ、製造時間及び製造コストを低減することができる。
また、このように製造されたジャイロセンサ2により角速度を検出して、電子機器1の手振れ補正を行う場合について説明する。
まず、外部電極37及び電極取出部36を介して励振電極35に所定の電圧を印加して静電引力を発生させる。錘部32は、この静電容量を受けて、所定の入力波形で励振する。この際、錘部32の上下には励振用のギャップが確保されているので、錘部32は一対のガラス基板20に接触することなく確実に励振する。この励振状態において外部から角速度を受けると、錘部32は4本のビーム31を回転中心として、X方向或いはY方向回りに捩れて回転して変位する。これにより、錘部32と検出電極38との距離が変化する。検出電極38は、この距離変化を静電容量の変化として検出し、電極取出部39及び外部電極40を介してC−V変換回路9に出力する。
C−V変換回路9は、送られてきた静電容量の変化を電圧に変換して角速度算出回路10に送る。角速度算出回路10は、変換された電圧から角速度を算出して、カメラモジュール3のレンズ補正量算出回路5に出力する。レンズ補正量算出回路5は、算出された補正量に基づいてカメラレンズの補正量を算出すると共に、算出した補正量をレンズ駆動回路8に出力する。そして、レンズ駆動回路8が、送られてきた補正量に基づいてX軸用レンズアクチュエータ6及びY軸用レンズアクチュエータ7を適時駆動させて各方向に変位させる。その結果、電子機器1の手振れ補正を行うことができる。
また、本実施形態の電子機器1によれば、上述したジャイロセンサ2を有しているので、電子機器1自体の品質及び信頼性を同様に向上することができ、耐久性を上げることができる。
なお、上記第1実施形態では、SOI基板21に溝部50及び接合用配線51を形成した例を示したが、この場合に限られるものではない。この溝部50は、SOI基板21側又はガラス基板20側のいずれかの接合面に形成すれば良く、接合用配線51は該溝部50内に収納されれば、やはりSOI基板21側又はガラス基板20側のいずれかに形成すれば良い。
例えば、図24に示すように、ガラス基板20側に溝部50を形成し、該溝部50内に収容されるように、SOI基板21側に接合用配線51を形成しても構わない。この場合においても、上記実施形態と同様の作用効果を奏することができる。
また、上記第1実施形態において、溝部形成工程及び配線形成工程の際に、溝部50及び接合用配線51を図25に示すように、スクライブラインLよりも幅広に形成しても構わない。こうすることで、切断工程により接合基板53を個々のジャイロセンサ2に切り分けた際に、図26に示すように、各ジャイロセンサ2の外周部分に接合用配線51が残された状態となる。よって、この接合用配線51の部分を、コモン電極や電磁波カット等を行うシールド電極として利用することができ、機能性の向上化を図ることができる。
次に、本発明に係る力学量センサの製造方法の第2実施形態について、図27から図31を参照して説明する。なお、第2実施形態において第1実施形態と同一の構成については、同一の符号を付しその説明を省略する。
第2実施形態と第1実施形態との異なる点は、第1実施形態では、SOI基板21に溝部50及び接合用配線51を設け、電圧印加領域52を介してSOI基板21に正の電圧を印加したが、第2実施形態の力学量センサの製造方法では、溝部形成工程及び配線形成工程の際に、一対のガラス基板20側に溝部50及び接合用配線51を形成し、基板接合工程の際に、電圧印加領域52を介してガラス基板20に負の電圧を印加する点である。
即ち、まず溝部形成工程の際に、図27(a)に示すように、ガラス基板20の接合面に、SOI基板21と重ね合わせたときに各ジャイロセンサ2を囲むように格子状の溝部50を形成すると共に、図27(b)に示すように、ガラス基板20の一端側に電圧印加領域52となる段部52aを形成する。
次いで、配線形成工程の際に、図28及び図29に示すように、ガラス基板20に形成された溝部50内に接合用配線51を形成する。また、この配線形成工程と同様に、領域形成工程を行って、接合用配線51に電気的に接続される電圧印加領域52を段部52a上に形成する。
その後、図30に示すように、基板接合工程の際に、電圧印加領域52を介してガラス基板20に負の電圧を印加する。なお、図30においては、平板電極55を利用して電圧を印加した例を示しているが、これら平板電極55を利用せずに電圧を印加しても構わない。この基板接合工程により、ガラス基板20とSOI基板21とを陽極接合することができる。この際、第1実施形態と同様の作用効果を奏することができる。
特に、ガラス基板20に負の電圧を印加することで、これらの作用効果に加え以下の作用効果を奏することができる。
即ち、電圧印加領域52を介してガラス基板20に負の電圧を印加すると、図31に示すように、ガラス基板20内部に存在する電荷のキャリアであるNA+イオンが、負の電圧を印加された部分である接合用配線51に引き寄せられる。そのため、SOI基板21とガラス基板20との接合面に、NA+イオンが析出することはない。このNA+イオンが接合面に析出すると、ジャイロセンサ2を作動させた際にリーク電流が発生する原因となるものであるが、上述したように接合面に析出することを防止できるので、このようなリーク電流の発生を防止できる。従って、より高品質なジャイロセンサ2を製造することができる。
次に、本発明に係る力学量センサの製造方法の第3実施形態について、図32及び図33を参照して説明する。なお、第3実施形態において第1実施形態と同一の構成については、同一の符号を付しその説明を省略する。
第3実施形態と第1実施形態との異なる点は、第1実施形態では、SOI基板21の接合面に凹部30の周囲を囲むように溝部50を設け、これら溝部50内に全て収容されるように接合用配線51を形成したが、第3実施形態の力学量センサの製造方法では、溝部50から分岐させた電圧印加用溝部60を溝部50の内側に形成すると共に、溝部50内において接合用配線51をSOI基板21から電気的に絶縁させた状態で形成する点である。
即ち、溝部形成工程の際、図32及び図33に示すように、SOI基板21の接合面に、溝部50と、該溝部50の内側で凹部30の周囲を囲む電圧印加用溝部60を形成する。次いで、前記配線形成工を行う際、接合用配線51を形成する前に、溝部50内において接合用配線51とSOI基板21との間を電気的に絶縁する絶縁薄膜(絶縁膜)61を、SOI基板21に成膜する成膜工程を行う。そして、この成膜工程を行った後に、溝部50及び電圧印加用溝部60内に収容されるように接合用配線51を形成する。
これにより、接合用配線51は、図33に示すように、電圧印加領域52から電圧印加用溝部60に至る溝部50内においては、絶縁薄膜61によってSOI基板21及びガラス基板20のいずれに対しても電気的絶縁状態となっており、電圧印加用溝部60内でのみSOI基板21と電気的に接触している。即ち、電圧印加用溝部60内での接合用配線51は、電圧印加用配線となっている。
よって、陽極接合の際に、電圧印加領域52から接合用配線51に流れた電流は、溝部50内ではSOI基板21又はガラス基板20に流れることなく、電圧印加用溝部60内に到達した時点でシリコン基板21に流れて陽極接合が行われる。特に、電圧印加用溝部60は、溝部50の内側に形成されているので、より検出部23に近い領域で陽極接合を行うことができる。よって、密閉室22をより確実に接合することができ、ジャイロセンサ2の信頼性をより向上することができる。
また、陽極接合の使い分けを行うことも可能であるので、設計の自由度を向上することができる。また、陽極接合が不要な領域での電流の洩れをなくすことができるので、電圧降下をさらに防止でき、接合強度をより確実に確保することができる。
なお、接合用配線51を、ガラス基板20側に形成した場合には、溝部50内において絶縁薄膜61をガラス基板20側の接合面に形成すれば良い。この場合にも、溝部50内において、接合用配線51をガラス基板20及びSOI基板21の両方に対して、電気的に絶縁状態にすることができる。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、本実施形態では、力学量センサとしてジャイロセンサを例にして説明したが、ジャイロセンサに限られるものではなく、例えば、加速度を検出する加速度センサでも構わない。この加速度センサの場合には、錘部を強制的に励振させなくても構わない。
また、本実施形態では、錘部を作製する際に、BOX層をエッチングストップとして用いるためSOI基板を利用したが、エッチングの際に所定の深さが得られるように反応速度等を調整できれば、SOI基板でなくても構わない。
また、貫通孔をテーパ状に形成したが、テーパ状に限られるものではない。
また、陽極接合を行う際に、先にシリコン活性層側に一方のガラス基板を接合し、その後、シリコン支持層側に他方のガラス基板を接合したが、この逆に、先にシリコン支持層側に他方のガラス基板を接合し、その後、シリコン活性層側に一方のガラス基板を接合しても構わない。
本発明の第1実施形態に係るジャイロセンサを有する電子機器のブロック図である。 図1に示すジャイロセンサの断面図である。 図2に示す断面矢視A−A図である。 図2に示すジャイロセンサの一方のガラス基板の斜視図である。 図2に示すジャイロセンサの製造方法を示した工程図であって、スタート基板となるSOI基板を示す断面図である。 図2に示すジャイロセンサの製造方法を示した工程図であって、シリコン活性層上に電極取出部及びフレームの上部を形成した状態を示す図である。 図2に示すジャイロセンサの製造方法を示した工程図であって、図6に示す状態の後、シリコン活性層上に溝部を形成した状態を示す図である。 図2に示すジャイロセンサの製造方法を示した工程図であって、(a)は図7に示す溝部のパターンをSOI基板の上方から見た状態を示す図であり、(b)は(a)の断面矢視B−B図である。 図2に示すジャイロセンサの製造方法を示した工程図であって、図7に示す状態の後、溝部内に接合用配線を形成した状態を示す図である。 図2に示すジャイロセンサの製造方法を示した工程図であって、図9に示す状態の後、シリコン活性層のキャビティに当たる部分を除去した状態を示す図である。 図2に示すジャイロセンサのガラス基板を示した図である。 図2に示すジャイロセンサの製造方法を示した工程図であって、図11に示すガラス基板に、テーパー状の貫通孔を形成した状態を示す図である。 図2に示すジャイロセンサの製造方法を示した工程図であって、図12に示す状態の後、ガラス基板の接合面に励振電極及び検出電極を形成した状態を示す図である。 図2に示すジャイロセンサの製造方法を示した工程図であって、SOI基板とガラス基板とを重ね合わせる際の位置関係を示す斜視図である。 図2に示すジャイロセンサの製造方法を示した工程図であって、SOI基板と一方のガラス基板とを重ね合わせたときのSOI基板の断面図である。 図15に示す断面矢視C−C図である。 図2に示すジャイロセンサの製造方法を示した工程図であって、図13に示すガラス基板をSOI基板に重ね合わせ、両者を陽極接合している状態を示す図である。 ガラス基板及びSOI基板の、温度に対する熱膨張率の変化を示す図である。 ガラス基板を陽極接合する際の、温度と電圧との関係を示す図である。 平板電極を利用して、SOI基板とガラス基板とを陽極接合している状態を示す図である。 図2に示すジャイロセンサの製造方法を示した工程図であって、図17に示す状態の後、シリコン支持層を加工して、4本のビームで吊り下げられた錘部を形成した状態を示す図である。 図2に示すジャイロセンサの製造方法を示した工程図であって、図21に示す状態の後、シリコン支持層側にガラス基板を陽極接合している状態を示す図である。 図2に示すジャイロセンサの製造方法を示した工程図であって、図22に示す状態の後、ガラス基板の貫通孔に金属薄膜を成膜して外部電極を形成した状態を示す図である。 ジャイロセンサの他の製造方法を説明する図であって、ガラス基板に溝部を形成し、SOI基板に接合用配線を形成した状態を示す図である。 ジャイロセンサの他の製造方法を説明する図であって、溝部及び接合用配線を、スクライブレーンよりも幅広に形成した状態を示す図である。 図25に示す状態で作製された接合基板により製造されたジャイロセンサを示す図である。 本発明の第2実施形態に係るジャイロセンサの製造方法を説明する図であって、(a)は溝部が形成されたガラス基板を上方から見た状態を示す図であり、(b)は(a)の断面矢視D−D図である。 図27に示すガラス基板の拡大図である。 図28に示す断面矢視E−E図である。 平板電極を利用して、図27に示すガラス基板とSOI基板とを陽極接合している状態を示す図である。 図30に示す陽極接合を行っている際の、ガラス基板内に存在するNA+イオンの動きを説明する図である。 本発明の第3実施形態に係るジャイロセンサの製造方法を説明する図であって、SOI基板に溝部と電圧印加用溝部とが形成されたSOI基板の断面図である。 図32に示す断面矢視F−F図である。
符号の説明
1 電子機器
2 ジャイロセンサ(力学量センサ)
20 ガラス基板
21 SOI基板(シリコン基板)
22 密閉室
23 検出部
30 凹部
50 溝部
51 接合用配線
52 電圧印加領域
53 接合基板
60 電圧印加用溝部
61 絶縁膜(絶縁薄膜)


Claims (8)

  1. 一対のガラス基板と、該一対のガラス基板の間に挟まれた状態で陽極接合により接合されたシリコン基板と、該シリコン基板と一対のガラス基板とで囲まれた密閉室と、該密閉室内に収容され外部から作用した力学量を検出する検出部とを備える力学量センサを製造する方法であって、
    前記シリコン基板に、複数の凹部を形成すると共に、これら各凹部内に前記検出部をそれぞれ形成する検出部形成工程と、
    前記シリコン基板又は前記一対のガラス基板のいずれかの接合面に、複数の前記凹部の周囲をそれぞれ囲むようにスクライブラインに沿った溝部を形成する溝部形成工程と、
    前記シリコン基板と前記一対のガラス基板とを重ね合わせたときに、前記溝部内に収納されると共に溝部の深さより厚さの薄い接合用配線を形成する配線形成工程と、
    前記接合用配線に電気的に接続された電圧印加領域を、該接合用配線が形成された同じ基板に形成する領域形成工程と、
    前記シリコン基板と前記一対のガラス基板とを重ね合わせた状態で、前記接合用配線を利用してシリコン基板と一対のガラス基板との間に電圧を印加して陽極接合し、複数の前記凹部と一対のガラス基板とで囲まれた複数の前記密閉室内にそれぞれ前記検出部が収容された接合基板を作製する基板接合工程と、
    前記接合基板を前記スクライブラインに沿って切断し、個々の前記力学量センサに切り分ける切断工程とを備え、
    前記基板接合工程の際、前記電圧印加領域に所定の電圧を印加することで前記陽極接合を行うことを特徴とする力学量センサの製造方法。
  2. 請求項1に記載の力学量センサの製造方法において、
    前記溝部形成工程の際に、前記溝部の内側で前記凹部の周囲を囲むように該溝部から分岐させた電圧印加用溝部を形成し、
    前記配線形成工程が、前記接合用配線を形成する前に、前記溝部内において接合用配線と前記シリコン基板又は前記ガラス基板との間を電気的に絶縁する絶縁膜を、シリコン基板又はガラス基板のいずれかに成膜する成膜工程とを有することを特徴とする力学量センサの製造方法。
  3. 請求項1又は2に記載の力学量センサの製造方法において、
    前記溝部形成工程及び前記配線形成工程の際に、前記凹部及び前記接合用配線を前記スクライブラインよりも幅広に形成することを特徴とする力学量センサの製造方法。
  4. 請求項1から3のいずれか1項に記載の力学量センサの製造方法において、
    前記配線形成工程の際に、前記接合用配線を前記電圧印加領域から離間するにしたがって断面積が大きくなるように形成することを特徴とする力学量センサの製造方法。
  5. 請求項1から4のいずれか1項に記載の力学量センサの製造方法において、
    前記溝部形成工程及び前記配線形成工程の際に、前記一対のガラス基板側に前記溝部及び前記接合用配線を形成し、
    前記基板接合工程の際に、前記電圧印加領域に負の電圧を印加することを特徴とする力学量センサの製造方法。
  6. 請求項1から5のいずれか1項に記載の力学量センサの製造方法において、
    前記溝部形成工程の際に、前記溝部を前記シリコン基板に形成することを特徴とする力学量センサの製造方法。
  7. 請求項1から6のいずれか1項に記載の力学量センサの製造方法により製造されたことを特徴とする力学量センサ。
  8. 請求項7に記載の力学量センサを有することを特徴とする電子機器。




JP2005263262A 2005-09-12 2005-09-12 力学量センサの製造方法 Expired - Fee Related JP4817287B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005263262A JP4817287B2 (ja) 2005-09-12 2005-09-12 力学量センサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005263262A JP4817287B2 (ja) 2005-09-12 2005-09-12 力学量センサの製造方法

Publications (2)

Publication Number Publication Date
JP2007078378A true JP2007078378A (ja) 2007-03-29
JP4817287B2 JP4817287B2 (ja) 2011-11-16

Family

ID=37938872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005263262A Expired - Fee Related JP4817287B2 (ja) 2005-09-12 2005-09-12 力学量センサの製造方法

Country Status (1)

Country Link
JP (1) JP4817287B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004540A (ja) * 2007-06-21 2009-01-08 Dainippon Printing Co Ltd Mems等のチップおよびその作製方法
JP2013217928A (ja) * 2007-09-28 2013-10-24 Volcano Corp 深堀り反応性イオンエッチングで製造されたセンサを組み入れた血管内圧力装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132544A (ja) * 1992-10-22 1994-05-13 Canon Inc 陽極接合法、及び加速度センサー
JPH1082709A (ja) * 1996-09-05 1998-03-31 Nagano Keiki Seisakusho Ltd 圧力センサおよびその製造方法
JPH10170374A (ja) * 1996-12-05 1998-06-26 Nagano Keiki Co Ltd 静電容量型トランスデューサの製造方法および静電容量型トランスデューサ
JP2000121468A (ja) * 1998-10-14 2000-04-28 Fuji Electric Co Ltd 陽極接合方法
JP2001158672A (ja) * 1999-11-30 2001-06-12 Matsushita Electric Works Ltd 陽極接合方法
JP2004354350A (ja) * 2003-05-30 2004-12-16 Matsushita Electric Works Ltd 半導体加速度センサの製造方法、及びその製造方法により製造された半導体加速度センサ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132544A (ja) * 1992-10-22 1994-05-13 Canon Inc 陽極接合法、及び加速度センサー
JPH1082709A (ja) * 1996-09-05 1998-03-31 Nagano Keiki Seisakusho Ltd 圧力センサおよびその製造方法
JPH10170374A (ja) * 1996-12-05 1998-06-26 Nagano Keiki Co Ltd 静電容量型トランスデューサの製造方法および静電容量型トランスデューサ
JP2000121468A (ja) * 1998-10-14 2000-04-28 Fuji Electric Co Ltd 陽極接合方法
JP2001158672A (ja) * 1999-11-30 2001-06-12 Matsushita Electric Works Ltd 陽極接合方法
JP2004354350A (ja) * 2003-05-30 2004-12-16 Matsushita Electric Works Ltd 半導体加速度センサの製造方法、及びその製造方法により製造された半導体加速度センサ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004540A (ja) * 2007-06-21 2009-01-08 Dainippon Printing Co Ltd Mems等のチップおよびその作製方法
JP2013217928A (ja) * 2007-09-28 2013-10-24 Volcano Corp 深堀り反応性イオンエッチングで製造されたセンサを組み入れた血管内圧力装置
US9289137B2 (en) 2007-09-28 2016-03-22 Volcano Corporation Intravascular pressure devices incorporating sensors manufactured using deep reactive ion etching
US10973419B2 (en) 2007-09-28 2021-04-13 Philips Image Guided Therapy Corporation Intravascular pressure devices incorporating sensors manufactured using deep reactive ion etching

Also Published As

Publication number Publication date
JP4817287B2 (ja) 2011-11-16

Similar Documents

Publication Publication Date Title
US7005732B2 (en) Methods and systems for providing MEMS devices with a top cap and upper sense plate
US7705451B2 (en) Semiconductor device and method of manufacturing the same
US20070180916A1 (en) Capacitive micromachined ultrasound transducer and methods of making the same
JP5350339B2 (ja) 微小電気機械システムおよびその製造方法
JP4688600B2 (ja) 半導体センサの製造方法
JP2010199133A (ja) Memsの製造方法、mems
JP2006349563A (ja) 慣性力センサ
JP4817287B2 (ja) 力学量センサの製造方法
JP4883688B2 (ja) 真空パッケージ及び電子デバイス並びに真空パッケージの製造方法
JP2011196966A (ja) 慣性センサ
JP2007192588A (ja) 3次元配線を有する力学量センサおよび力学量センサの製造方法
JP5039929B2 (ja) Memsデバイスの製造方法
JP5067019B2 (ja) 力学量検出センサの製造方法
JP5294375B2 (ja) 角速度センサ及び電子機器
JP2010194622A (ja) Memsの製造方法
JP2007047111A (ja) Memsデバイスおよびその製造方法
JP2009198327A (ja) Memsセンサ
JP5929645B2 (ja) 物理量センサ
JP2006226777A (ja) 力学量センサの製造方法及び力学量センサ並びに電子機器
JP4569167B2 (ja) 外力検知センサの製造方法
JP5062146B2 (ja) 物理量センサおよびその製造方法、ならびに電子機器
JP2009231484A (ja) 圧電型memsおよび圧電型memsの製造方法
JP4922856B2 (ja) 気密パッケージ、角速度センサ及び気密パッケージの製造方法
JP5162206B2 (ja) 発振子、発振子の製造方法及び発振器
JP4311239B2 (ja) 静電振動型デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4817287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees