JP2009231484A - 圧電型ｍｅｍｓおよび圧電型ｍｅｍｓの製造方法 - Google Patents

Abstract

【課題】圧電型ＭＥＭＳの製造コストを低減する。
【解決手段】本発明による圧電型ＭＥＭＳの製造方法は、それぞれの圧電膜が導電膜の間に挟まれるように複数の圧電膜と複数の導電膜とを基板上に積層し、積層された複数の導電膜と複数の圧電膜とを下層に向かって広がるパターンに表層から順にエッチングする、ことを含む。
【選択図】図１５

Description

本発明は圧電型ＭＥＭＳ（Micro Electro Mechanical Systems）およびその製造方法に関する。

微小なマイクロホン、スピーカ、加速度センサ、角速度センサなどに用いられる圧電型ＭＥＭＳが知られている。特許文献１には電極となる導電膜と圧電膜とを交互に積層することにより出力を高めた圧電型ＭＥＭＳが記載されている。特許文献１によると、圧電セラミックペーストの塗布とベーキングとによる圧電膜の形成と、レジストマスクのパターニングと、エッチングと、レジストマスクの除去とを圧電膜毎に実施することにより複数の圧電膜を積層する。
特開２００１−２４２４８号公報

しかし、圧電セラミックペーストの塗布とベーキングという成膜のプロセスと、いわゆるフォトリソグラフィのプロセスとを繰り返すと、プロセス間でおこる時間的なロスが大きくなり、製造コストが増大するという問題がある。

本発明は圧電型ＭＥＭＳの製造コストを低減することを目的の１つとする。

（１）上記目的を達成するための圧電型ＭＥＭＳの製造方法は、それぞれの圧電膜が導電膜の間に挟まれるように複数の圧電膜と複数の導電膜とを基板上に積層し、積層された複数の導電膜と複数の圧電膜とを基部に向かって広がるパターンに表層から順にエッチングする、ことを含む。
本発明によると、それぞれの導電膜と圧電膜とをエッチングする前に、複数の導電膜と複数の圧電膜との成膜を済ませておくため、圧電型ＭＥＭＳの製造コストを低減することが出来る。

（２）上記目的を達成するための圧電型ＭＥＭＳの製造方法において、圧電膜および導電膜をスパッタリングによって形成することが望ましい。スパッタリングでは成膜と同時に加熱による結晶性の整形が可能であり、また、圧電膜、導電膜の両方を同じ方法で成膜することにより同一装置による連続成膜が可能になるため、製造コストを低減できるからである。

（３）上記目的を達成するための圧電型ＭＥＭＳの製造方法において、圧電膜および導電膜の少なくともいずれかの端面を斜面に形成することが望ましい。電極となる導電膜の上に配線などを形成するときに下地層の段差がなだらかになり、歩留まりが向上するからである。

（４）上記目的を達成するための圧電型ＭＥＭＳの製造方法において、端面が斜面であるレジストマスクもろともに異方的にエッチングすることにより圧電膜および導電膜の少なくともいずれかの端面を斜面に形成してもよい。

（５）上記目的を達成するための圧電型ＭＥＭＳの製造方法において、レジストマスクの端面をベーキングにより斜面に形成してもよい。

（６）上記目的を達成するための圧電型ＭＥＭＳの製造方法において、多階調マスクを用いた露光によりレジストマスクの端面を斜面に形成してもよい。

（７）上記目的を達成するための圧電型ＭＥＭＳの製造方法において、圧電膜および導電膜の少なくともいずれかを自己整合により形成してもよい。レジストマスクの数を減らして製造コストを低減できるとともに微細化に有利だからである。

（８）上記目的を達成するための圧電型ＭＥＭＳは、基部と、下層に向かって広がるパターンを有する複数の導電膜と複数の圧電膜を備え、それぞれの圧電膜が導電膜の間に挟まれるように複数の圧電膜と複数の導電膜とが基部の上に積層されている。
本発明の圧電型ＭＥＭＳによると、複数の圧電膜を備えるため可撓部の振幅を大きくすることができ、また、慣性力によって生ずる電圧を大きくすることが出来る。すなわち、本発明によると圧電型ＭＥＭＳの感度を高めることが出来る。また、積層された複数の導電膜と複数の圧電膜とは基部に向かって広がるパターンを有するため、圧電型ＭＥＭＳの製造コストを低減することが出来る。

（９）上記目的を達成するための圧電型ＭＥＭＳにおいて、圧電膜および導電膜の少なくともいずれかの端面が斜面であることが望ましい。電極となる導電膜の上に配線などを形成するときに下地層の段差がなだらかになり、歩留まりが向上するからである。

（１０）上記目的を達成するための複数の圧電膜と複数の導電膜とが基部に形成されているキャビティの上に積層されていてもよい。

尚、請求項において「〜上に」というときは、技術的な阻害要因がない限りにおいて「上に中間物を介在させずに」と「〜上に中間物を介在させて」の両方を意味する。また、請求項に記載された動作の順序は、技術的な阻害要因がない限りにおいて記載順に限定されず、同時に実行されても良いし、記載順の逆順に実行されても良いし、連続した順序で実行されなくても良い。

以下、本発明の実施の形態を添付図面を参照しながら以下の順に説明する。尚、各図において対応する構成要素には同一の符号が付され、重複する説明は省略される。
（第一実施形態）
１．圧電型ＭＥＭＳの構成
図１５Ａ、図１５Ｂ、図１５Ｃに本発明の第一実施形態としての圧電型ＭＥＭＳ１を示す。図１５Ａ、図１５Ｂの切断面は図１５Ｃに示すＡＡ線、ＢＢ線にそれぞれ対応している。

支持部１００は基部１０１と絶縁層１０２とからなり、バルク材料であるＳＯＩウェハを加工して形成された枠型の構造体である。支持部１００が囲むキャビティＣの輪郭は円形であっても矩形であってもよい。支持部１００の裏面には矩形の補強基板６０が接合されている。

可撓部は半導体層１０３、絶縁膜２０、下層電極である導電膜３１、圧電膜４１、中層電極である導電膜３２、圧電膜４２、表層電極である導電膜３３、絶縁膜Ｓが下からこの順に積層されている構造体である。圧電膜４１は下層電極３１と中層電極３２との間に挟まれている。圧電膜４２は中層電極３２と表層電極３３との間に挟まれている。半導体層１０３および絶縁膜２０は同一のパターンを有する。下層電極３１のパターンは絶縁膜２０のパターンよりも小さい。中層電極３２と圧電膜４１は、下層電極３１よりも小さい同一のパターンを有する。表層電極３３と圧電膜４２は、中層電極３２のパターンよりも小さい同一のパターンを有する。すなわち、積層された複数の導電膜３１、３２、３３と複数の圧電膜４１、４２とは基部に向かって広がるパターンを有する。下層電極である導電膜３１、中層電極である導電膜３２、表層電極である導電膜３３の表面にそれぞれ配線５０ｃ、配線５０ａ、配線５０ｂが接合されている。配線５０ａ、５０ｂの基端部は絶縁膜２０の基部１０１の上方領域に接合されている。配線５０ａ、５０ｂの中間部は絶縁膜Ｓに接合されている。

加速度に応じた慣性力や圧力によって可撓部が変形すると、圧電膜４１、４２の内部に電荷の偏りが生じ、その結果、下層電極３１、中層電極３２、表層電極３３の間に電圧を生ずる。この電圧を検出することによって加速度や圧力を検出することができる。

本実施形態の圧電型ＭＥＭＳ１によると、可撓部の変形によって生ずる電圧を大きくすることが出来る。すなわち、本実施形態によるとセンサとしての圧電型ＭＥＭＳの感度を高めることが出来る。また、積層された複数の導電膜３１、３２、３３と複数の圧電膜４１、４２とは基部に向かって広がるパターンを有するため、次に説明する製造方法によって製造コストを低減することが出来る。

２．圧電型ＭＥＭＳの製造方法
図１から図１４は圧電型ＭＥＭＳ１の製造方法を示す断面図である。図１から図１１、図１２Ａ、図１３Ａ、図１４Ａは図１５Ｃに示すＡＡ線の断面を示している。図１１、図１２Ｂ、図１３Ｂ、図１４Ｂは図１５Ｃに示すＢＢ線の断面を示している。

はじめに、図１に示すように、基板１０の上に絶縁膜２０、導電膜３１、圧電膜４１、導電膜３２、圧電膜４２、導電膜３３を下からこの順に積層する。基板１０としては例えばケイ素からなる厚さ６２５μｍの基部１０１と酸化ケイ素からなる厚さ１μｍの絶縁層１０２とケイ素からなる厚さ１０μｍの半導体層１０３とからなるＳＯＩ基板を用いる。絶縁膜２０としては、例えば厚さ０．５μｍの酸化ケイ素を形成する。導電膜３１、３２、３３としては、例えば厚さ０．１μｍの白金、イリジウムまたは二酸化イリジウムをスパッタリングなどによって堆積する。白金からなる導電膜３１、３２、３３の密着層として厚さ３０ｎｍのチタンを堆積してもよい。圧電膜４１、４２として、例えば厚さ３μｍのＰＺＴをスパッタリング、ゾルゲル法などによって堆積する。導電膜３１、３２、３３と圧電膜４１、４２とをともにスパッタリングによって形成することにより、同一装置を用いて連続してこれらの膜を形成することができ、また別工程でのベーキングによる結晶性の整形処理が不要となる。

次に、図２に示すように基板１０にキャビティＣを形成する。キャビティＣは図示しないレジストマスクを用いた裏面側からの基板１０のＤｅｅｐ−ＲＩＥによって形成される。キャビティＣを形成することにより、キャビティＣの上方が振動可能な可撓部（ビームやダイヤフラム）となる。

次に、図３に示すように補強基板６０を基板１０の裏面に接合する。補強基板６０としては例えば厚さ５００μｍのパイレックス（パイレックスは登録商標）などの耐熱ガラスを用いる。補強基板６０と基板１０との接合には例えば陽極接合を用いる。

次に、図４に示すように所定パターンのレジストマスクＲ１を表層の導電膜３３の上に形成する。続いてレジストマスクＲ１を用いたアルゴンイオンによるミリングなどの異方性エッチングにより導電膜３３を所定のパターンにエッチングする。

次に、図５および図６に示すように、所定のパターンの導電膜３３をレジストマスクとして用いることにより圧電膜４２を自己整合により形成する。圧電膜４２は例えば塩素ガスをエッチングガスとして用いた反応性イオンエッチング（ＲＩＥ）によってパターニングされる。このとき先に用いたレジストマスクＲ１が残存していてもよい。

次に、図７に示すように、先に用いたレジストマスクＲ１よりも広く導電膜３３を完全に覆い導電膜３２の一部が露出するパターンのレジストマスクＲ２を導電膜３３および導電膜３２の上に形成する。続いてレジストマスクＲ２を用いたアルゴンイオンによるミリングなどの異方性エッチングにより導電膜３２を所定のパターンにエッチングする。

次に、図８および図９に示すように所定のパターンの導電膜３２をレジストマスクとして用いることにより圧電膜４１を自己整合的に形成する。圧電膜４１は例えば塩素ガスをエッチングガスとして用いた反応性イオンエッチングによってパターニングされる。このとき先に用いたレジストマスクＲ２が残存していてもよい。

次に、図１０に示すように、導電膜３３および導電膜３２を完全に覆い導電膜３１の一部が露出するパターンのレジストマスクＲ３を導電膜３３、導電膜３２および導電膜３１の上に形成する。

次に、レジストマスクＲ３を用いたアルゴンイオンによるミリングなどの異方性エッチングにより導電膜３１を図１１に示すように所定のパターンにエッチングする。

次に、図１２に示すように、導電膜３３が露出するコンタクトホールＨ１と導電膜３２が露出するコンタクトホールＨ２とを有する絶縁膜Ｓを導電膜３１、３２、３３、絶縁膜２０の上に形成する。絶縁膜Ｓとしては、例えば厚さ１０μｍのポジ型フォトレジスト、感光性ポリイミド、ポリベンザオキサゾールまたはベンゾジクロブテン（ＢＣＢ）を形成する。

次に、図１３に示すように、絶縁膜Ｓの下から露出している導電膜３１、３２、３３と絶縁膜２０と絶縁膜Ｓとの上にシード層５１を形成する。シード層５１としてはスパッタリングまたは無電解メッキによって厚さ０．３μｍの金、ニッケル、ニッケル鉄合金または銅を形成する。

次に、図１４Ａおよび図１４Ｂに示すように、所定パターンのレジストマスクＲ４を用いてシード層５１の上に導電膜５２を形成する。導電膜５２として例えば電解メッキにより金を形成する。

次に、レジストマスクＲ４を除去し、シード層５１のレジストマスクＲ４によって覆われていた部分を例えばアルゴンイオンを用いたミリングによりエッチングし、ダイシングすると、図１５Ａおよび図１５Ｂに示す圧電型ＭＥＭＳ１が完成する。

以上説明した製造方法によると、積層された複数の導電膜３１、３２、３３と複数の圧電膜４１、４２のパターンをエッチングにより形成する前に、これらの膜の形成を全て終えておくため、同一装置によって複数膜を連続して堆積することが可能になり、その結果、圧電型ＭＥＭＳの製造コストが低減される。また積層された複数の導電膜３１、３２、３３と複数の圧電膜４１、４２とを下層に向かって広がるパターンに形成するため、自己整合によるパターニングが可能となり、その結果、圧電型ＭＥＭＳの製造コストがさらに低減されるとともに、各膜の位置ずれが小さくなり微細化に有利である。

（第二実施形態）
図１６Ａ、図１６Ｂ、図１６Ｃに本発明の第二実施形態としての圧電型ＭＥＭＳ２を示す。図１６Ａ、図１６Ｂの切断面は図１６Ｃに示すＡＡ線、ＢＢ線にそれぞれ対応している。圧電型ＭＥＭＳ２においては、圧電膜４１は中層電極である導電膜３２よりも広いパターンを有する。また、圧電膜４２は表層電極である導電膜３３よりも広いパターンを有する。すなわち、下層電極である導電膜３１、圧電膜４１、中層電極である導電膜３２、圧電膜４２、表層電極である導電膜３３のパターンは、全て異なり、下層に向かって広がっている。このため、これらの膜によって構成される可撓部の側面の段差は１層の膜厚となり、第一実施形態に比べて小さくなる。したがって本実施形態では配線５０ａ、５０ｂ、５０ｃの下地が第一実施形態に比べてなだらかになり、配線５０ａ、５０ｂ、５０ｃにボイドなどの欠陥が生じにくい。

本実施形態の圧電膜４１、４２のパターンは、これらの上層を構成する導電膜３３、３２よりも広いパターンを有するレジストマスクを用いてエッチングすることにより形成することができる。

（第三実施形態）
図１７Ａ、図１７Ｂ、図１７Ｃに本発明の第三実施形態としての圧電型ＭＥＭＳ３を示す。図１７Ａ、図１７Ｂの切断面は図１７Ｃに示すＡＡ線、ＢＢ線にそれぞれ対応している。圧電型ＭＥＭＳ３においては、圧電膜４１は中層電極である導電膜３２よりも広いパターンを有する。また、圧電膜４２は表層電極である導電膜３３よりも広いパターンを有する。すなわち、下層電極である導電膜３１、圧電膜４１、中層電極である導電膜３２、圧電膜４２、表層電極である導電膜３３のパターンは、全て異なり、基部に向かって広がっている。そして下層電極である導電膜３１、圧電膜４１、中層電極である導電膜３２、圧電膜４２、表層電極である導電膜３３の端面は全て斜度が９０度未満の斜面に形成されている。このため、これらの膜によって構成される可撓部の側面の段差の角は、第一実施形態および第二実施形態に比べて鈍くなる。つまり、本実施形態では、下層電極である導電膜３１、圧電膜４１、中層電極である導電膜３２、圧電膜４２、表層電極である導電膜３３によって構成されている可撓部の側面は、第一実施形態および第二実施形態に比べてなだらかである。したがって、配線５０ａ、５０ｂ、５０ｃにボイドなどの欠陥が生じにくい。

各膜の端面を斜面にするには各膜をエッチングするためのレジストマスクの端面を斜面に形成し、端面が斜面であるレジストマスクもろともに各膜を異方的にエッチングすればよい。具体的には、図１８から図２２に示すとおりである。

図１８、図２１に示すように端面が斜面であるレジストマスクＲ５、Ｒ６はレジスト材料を塗布、露光および現像した後にベーキングによって溶融することによって形成できる。また、端面が斜面であるレジストマスクＲ５、Ｒ６は、レジスト材料を部分的に露光するためのマスクとしてハーフトーンマスクやグレートーンマスクなどの多階調マスクを用いることによっても形成できる。

図１９、図２０、図２２に示すようにレジストマスクＲ５、Ｒ６もろともに導電膜や圧電膜を異方的にエッチングするには、例えばアルゴンイオンを用いて白金からなる導電膜をミリングすればよい。

（他の実施形態）
尚、本発明の技術的範囲は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記実施形態で示した材質や寸法や成膜方法やパターン転写方法はあくまで例示であるし、当業者であれば自明である工程の追加や削除や工程順序の入れ替えについては説明が省略されている。例えば、上述した製造工程において、膜の組成、成膜方法、膜の輪郭形成方法、工程順序などは、圧電型ＭＥＭＳを構成しうる物性を持つ膜材料の組み合わせや、膜厚や、要求される輪郭形状精度などに応じて適宜選択されるものであって、特に限定されない。

また例えば、キャビティＣは導電膜３１、３２、３３、圧電膜４１、４２を積層した後に形成してもよいし、これらを積層する前に形成してもよい。
また例えば、配線５０ａ、５０ｂ、５０ｃには、アルミニウムや、アルミニウムにケイ素や銅を混入した材料を用いてもよい。また配線５０ａ、５０ｂ、５０ｃの成膜法にスパッタリングなどを用いることによりシード層５１を省略してもよいし、シード層としてチタンなどを用いてもよい。
また例えば絶縁膜Ｓを酸素アッシングなどで除去して可撓部の剛性を下げてもよい。
さらに圧電型ＭＥＭＳ１はモーションセンサの駆動手段として用いることができる。例えば振動ジャイロスコープの駆動手段として圧電型ＭＥＭＳ１を用いる場合、下層電極３１、中層電極３２、表層電極３３の間に振動電圧を印加するとこれらに挟まれた圧電膜４１、４２に周期的な歪みが生じ、その結果、可撓部が振動する。可撓部が振動している状態で振動軸に対して垂直な軸の周りに圧電型ＭＥＭＳ１が回転するとコリオリ力が生ずる。コリオリ力による可撓部の変形を複数のピエゾ抵抗素子などで検出することにより、角速度の検出が可能となる。また圧電型ＭＥＭＳ１は例えばインクジェットヘッドの駆動手段としての圧電アクチュエータとしても用いることもできる。この場合、インク液を押し出す可撓部と可撓部を支持する支持部とが圧電型ＭＥＭＳ１によって構成される。圧電型ＭＥＭＳ１を駆動手段として用いる場合には、複数の圧電膜４１、４２を備えるため可撓部の振幅を大きくすることができる。
尚、加速度センサや振動ジャイロスコープの検出手段としてＭＥＭＳ１を用いる場合には、慣性力を増大させるために錘を追加したり、可撓部の平面形状を最適化したり、可撓部と圧電膜との位置関係を最適化することにより感度を上げることが望ましい。

本発明の第一実施形態にかかる断面図。 本発明の第一実施形態にかかる断面図。 本発明の第一実施形態にかかる断面図。 本発明の第一実施形態にかかる断面図。 本発明の第一実施形態にかかる断面図。 本発明の第一実施形態にかかる断面図。 本発明の第一実施形態にかかる断面図。 本発明の第一実施形態にかかる断面図。 本発明の第一実施形態にかかる断面図。 本発明の第一実施形態にかかる断面図。 本発明の第一実施形態にかかる断面図。 図１２Ａおよび図１２Ｂはいずれも本発明の第一実施形態にかかる断面図である。 図１３Ａおよび図１３Ｂはいずれも本発明の第一実施形態にかかる断面図である。 図１４Ａおよび図１４Ｂはいずれも本発明の第一実施形態にかかる断面図である。 図１５Ａおよび図１５Ｂはいずれも本発明の第一実施形態にかかる断面図である。図１５Ｃは本発明の第一実施形態にかかる平面図である。 図１６Ａおよび図１６Ｂはいずれも本発明の第二実施形態にかかる断面図である。図１６Ｃは本発明の第二実施形態にかかる平面図である。 図１７Ａおよび図１７Ｂはいずれも本発明の第三実施形態にかかる断面図である。図１７Ｃは本発明の第三実施形態にかかる平面図である。 本発明の第三実施形態にかかる断面図。 本発明の第三実施形態にかかる断面図。 本発明の第三実施形態にかかる断面図。 本発明の第三実施形態にかかる断面図。 本発明の第三実施形態にかかる断面図。

符号の説明

１：圧電型ＭＥＭＳ、２：圧電型ＭＥＭＳ、３：圧電型ＭＥＭＳ、１０：基板、２０：絶縁膜、３１：導電膜（下層電極）、３２：導電膜（中層電極）、３３：導電膜（表層電極）、４１：圧電膜、４２：圧電膜、５０ａ：配線、５０ｂ：配線、５０ｃ：配線、５１：シード層、５２：導電膜、６０：補強基板、１００：支持部、１０１：基部、１０２：絶縁層、１０３：半導体層、Ｃ：キャビティ、Ｈ１：コンタクトホール、Ｈ２：コンタクトホール、Ｒ１：レジストマスク、Ｒ２：レジストマスク、Ｒ３：レジストマスク、Ｒ４：レジストマスク、Ｒ５：レジストマスク、Ｓ：絶縁膜

Claims (10)

1. それぞれの圧電膜が導電膜の間に挟まれるように複数の前記圧電膜と複数の前記導電膜とを基板上に積層し、
   積層された複数の前記導電膜と複数の前記圧電膜とを下層に向かって広がるパターンに表層から順にエッチングする、
   ことを含む圧電型ＭＥＭＳの製造方法。
2. 前記圧電膜および前記導電膜をスパッタリングによって形成する、
   ことを含む請求項１に記載の圧電型ＭＥＭＳの製造方法。
3. 前記圧電膜および前記導電膜の少なくともいずれかの端面を斜面に形成する、
   ことを含む請求項１または２に記載の圧電型ＭＥＭＳ。
4. 端面が斜面であるレジストマスクもろともに異方的にエッチングすることにより前記圧電膜および前記導電膜の少なくともいずれかの端面を斜面に形成する、
   ことを含む請求項３に記載の圧電型ＭＥＭＳの製造方法。
5. 前記レジストマスクの端面をベーキングにより斜面に形成する、
   ことを含む請求項４に記載の圧電型ＭＥＭＳの製造方法。
6. 多階調マスクを用いた露光により前記レジストマスクの端面を斜面に形成する、
   ことを含む請求項４に記載の圧電型ＭＥＭＳの製造方法。
7. 前記圧電膜および前記導電膜の少なくともいずれかを自己整合により形成する、
   ことを含む請求項１から６のいずれか一項に記載の圧電型ＭＥＭＳの製造方法。
8. 基部と、
   下層に向かって広がるパターンを有する複数の導電膜と複数の圧電膜とを備え、
   それぞれの前記圧電膜が前記導電膜の間に挟まれるように複数の前記圧電膜と複数の前記導電膜とが前記基部の上に積層されている、
   圧電型ＭＥＭＳ。
9. 前記圧電膜および前記導電膜の少なくともいずれかの端面が斜面である、
   請求項８に記載の圧電型ＭＥＭＳ。
10. 複数の前記圧電膜と複数の前記導電膜とが前記基部に形成されているキャビティの上に積層されている、
    請求項８または９に記載の圧電型ＭＥＭＳ。

Images