JP2007067467A - キャリア周波数除去機能付きad変換回路 - Google Patents
キャリア周波数除去機能付きad変換回路 Download PDFInfo
- Publication number
- JP2007067467A JP2007067467A JP2005247043A JP2005247043A JP2007067467A JP 2007067467 A JP2007067467 A JP 2007067467A JP 2005247043 A JP2005247043 A JP 2005247043A JP 2005247043 A JP2005247043 A JP 2005247043A JP 2007067467 A JP2007067467 A JP 2007067467A
- Authority
- JP
- Japan
- Prior art keywords
- carrier frequency
- converter
- removal function
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/402—Arrangements specific to bandpass modulators
- H03M3/41—Arrangements specific to bandpass modulators combined with modulation to or demodulation from the carrier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
- H03M3/496—Details of sampling arrangements or methods
- H03M3/498—Variable sample rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【解決手段】第1信号(S1)とフィードバック信号(S2)を比較する電圧比較器(11)およびフィードバック信号(S2)を出力する電圧フィードバック回路(12)を含むADコンバータ(1)と、フィードバック信号(S2)を入力とする1入力N出力のデマルチプレクサ(2)と、デマルチプレクサ(2)のN個の出力信号を積分するN個の積分器(3)と、N個の積分器(3)の出力信号をそれぞれ入力とするN入力1出力のマルチプレクサ(4)と、アナログ信号Aiとマルチプレクサ(4)の出力信号の差分を出力する減算器(5)と、減算器(5)の出力信号を増幅し第1信号(S1)とする増幅器(6)と、マルチプレクサ(2)の入力切替およびデマルチプレクサ(4)の出力切替をキャリア波に同期して循環的に行わせる切替制御回路(7)とを具備する。
【選択図】図1
Description
しかし、高域通過フィルタによってキャリア周波数成分を除去する方法では、キャリア周波数成分を十分に除去できない問題点がある。
そこで、本発明の目的は、コンパクトで低価格な構成でキャリア周波数成分を十分に除去できるキャリア周波数除去機能付きAD変換回路を提供することにある。
上記第1の観点によるキャリア周波数除去機能付きAD変換回路では、入力されたアナログ信号からキャリア波を再生し、それをアナログ信号から除去してADコンバータでデジタル値に変換するため、ドプラ偏移成分に対して必要なダイナミックレンジが例えば12ビット程度または14ビット程度のADコンバータで得られるようになり、コンパクトで低価格な構成になる。そして、歪んだ波形のキャリア波でも十分に除去することが出来るようになる。
上記第2の観点によるキャリア周波数除去機能付きAD変換回路では、ΔΣ型ADコンバータ内のフィードバック信号を利用することが出来る。
上記第3の観点によるキャリア周波数除去機能付きAD変換回路では、キャリア波の各位相の値を各積分器で再生することが出来る。
上記第4の観点によるキャリア周波数除去機能付きAD変換回路では、ADコンバータの動作にデマルチプレクサの動作およびマルチプレクサの動作を同期させることが出来る。
上記第5の観点によるキャリア周波数除去機能付きAD変換回路では、キャリア波の各位相の値を各積分器で再生することが出来る。
上記第6の観点によるキャリア周波数除去機能付きAD変換回路では、異なるキャリア周波数に合わせて、使用する積分器を選択することが出来る。
上記第7の観点によるキャリア周波数除去機能付きAD変換回路では、ドプラ偏移成分に対して必要なダイナミックレンジが得ることが出来る。
上記第8の観点によるキャリア周波数除去機能付きAD変換回路では、パルスドプラモードと連続波ドプラモードの両方でADコンバータを共用することが出来る。
上記第9の観点によるキャリア周波数除去機能付きAD変換回路では、入力されたアナログ信号からキャリア波を再生し、それをアナログ信号から除去してADコンバータでデジタル値に変換するため、ドプラ偏移成分に対して必要なダイナミックレンジが例えば12ビット程度または14ビット程度のADコンバータで得られるようになり、コンパクトで低価格な構成になる。そして、歪んだ波形のキャリア波でも十分に除去することが出来るようになる。
上記第10の観点によるキャリア周波数除去機能付きAD変換回路では、ΔΣ型ADコンバータ内のフィードバック信号を利用することが出来る。
上記第11の観点によるキャリア周波数除去機能付きAD変換回路では、パルスドプラモード時と連続波ドプラモード時のフィードバック信号のレベル調整や減算器で減算する2信号のレベル合わせを行うことが出来る。
上記第12の観点によるキャリア周波数除去機能付きAD変換回路では、キャリア波の各位相の値を各積分器で再生することが出来る。
上記第13の観点によるキャリア周波数除去機能付きAD変換回路では、ADコンバータの動作にデマルチプレクサの動作およびマルチプレクサの動作を同期させることが出来る。
上記第14の観点によるキャリア周波数除去機能付きAD変換回路では、キャリア波の各位相の値を各積分器で再生することが出来る。
上記第15の観点によるキャリア周波数除去機能付きAD変換回路では、異なるキャリア周波数に合わせて、使用する積分器を選択することが出来る。
上記第16の観点によるキャリア周波数除去機能付きAD変換回路では、ドプラ偏移成分に対して必要なダイナミックレンジが得ることが出来る。
上記第17の観点によるキャリア周波数除去機能付きAD変換回路では、パルスドプラモードと連続波ドプラモードの両方でADコンバータを共用することが出来る。
このキャリア周波数除去機能付きAD変換回路100は、第1信号S1とフィードバック信号S2を比較する電圧比較器11およびフィードバック信号S2を出力する電圧フィードバック回路12を含むADコンバータ1と、フィードバック信号S2を入力とする1入力M出力のデマルチプレクサ2と、デマルチプレクサ2のM個の出力信号を積分するM個の低速応答積分器3と、M個の低速応答積分器3の出力信号をそれぞれ入力とするM入力1出力のマルチプレクサ4と、信号波Wtがキャリア波Wcに重畳されたアナログ信号Aiとマルチプレクサ4の出力信号の差分を出力する減算器5と、減算器5の出力信号を増幅する増幅器6と、デマルチプレクサ2の出力切替およびマルチプレクサ4の入力切替をキャリア波Wcに同期して循環的に行わせる切替制御回路7と、アナログ信号Aiを第1信号S1とするか減算器5の出力信号を第1信号S1とするかを切り替えるモード切替スイッチ8とを具備している。
電圧フィードバック回路12は、高速応答積分器である。
例えばfs=40MHz,fc=2MHzならば、N=20であるから、20個の低速応答積分器3を全て使用する。一方、fs=40MHz,fc=4MHzならば、N=10であるから、20個の低速応答積分器3のうちの半分だけを使用する。
そして、切替制御回路7は切替をキャリア波Wcに同期して循環的に行うため、結局、減算器5はアナログ信号Aiからキャリア波Wcを減算することになり、その出力信号は信号波Wtになる。
これに対して、本発明では、歪んだ波形のキャリア波Wcでも十分に除去することが出来る。
このため、ADコンバータ1のダイナミックレンジは、パルスドプラモード時のアナログ信号Aiの振幅に合わせてある。
ところで、減算器5の出力信号は信号波Wtになるが、信号波Wtはパルスドプラモード時のアナログ信号Aiの振幅に比べて振幅が小さい信号であるため、減算器5の出力信号をそのままADコンバータ1に入力すると、ADコンバータ1のダイナミックレンジを生かすことが出来ない。このため、減算器5の出力信号を増幅器6で増幅した信号を第1信号S1としている。
このキャリア周波数除去機能付きAD変換回路200は、信号波Wtがキャリア波Wcに重畳されたアナログ信号Aiと比較信号Rfを比較する電圧比較器11およびフィードバック信号Vfを出力する電圧フィードバック回路12を含むADコンバータ1’と、電圧フィードバック回路12への入力信号を入力とする1入力M出力のデマルチプレクサ2と、デマルチプレクサ2の「M−1」個の出力信号を積分する「M−1」個の低速応答積分器3と、M個の低速応答積分器3の出力信号をそれぞれ入力とするM入力1出力のマルチプレクサ4と、フィードバック信号Vfとマルチプレクサ4の出力信号の差分を比較信号Rfとして出力する減算器9と、デマルチプレクサ2の出力切替およびマルチプレクサ4の入力切替をキャリア波Wcに同期して循環的に行わせると共に減算器9に積分器3の出力信号を入力するか「0」を入力するかを切り替える切替制御回路7とを具備している。
電圧フィードバック回路12は、減衰器12aおよび高速応答積分器12bである。
減衰器12aは、減算器5で減算する2信号のレベルを調整するものであり、実施例1における増幅器6の機能を持っている。
デマルチプレクサ2の出力の1つは未使用であり、残りの出力が低速応答積分器3に接続されている。マルチプレクサ4の入力の1つには「0」が入力されており、残りの入力に低速応答積分器3が接続されている。「0」が入力されているマルチプレクサ4の入力は、実施例1におけるモード切替スイッチ8の機能を持っている。
一方、切替制御回路7が循環的に切り替える低速応答積分器3を選択可能である。つまり、20個の低速応答積分器3を備えているが、実際に使用する低速応答積分器3の数Nは、ADコンバータ1のサンプリング周波数fsをキャリア周波数fcで割った値とする。
例えばfs=40MHz,fc=2MHzならば、N=20であるから、20個の低速応答積分器3を全て使用する。一方、fs=40MHz,fc=4MHzならば、N=10であるから、20個の低速応答積分器3のうちの半分だけを使用する。
2 デマルチプレクサ
3 低速応答積分器
4 マルチプレクサ
5,9 減算器
6 増幅器
7 切替制御回路
8 モード切替スイッチ
11 電圧比較器
12 電圧フィードバック回路
12a 減衰器
12b 高速応答積分器
100,200 キャリア周波数除去機能付きAD変換回路
Claims (17)
- 第1信号とフィードバック信号を比較する電圧比較器および前記フィードバック信号を出力する電圧フィードバック回路を含むADコンバータと、前記フィードバック信号を入力とする1入力N出力のデマルチプレクサと、前記デマルチプレクサのN個の出力信号を積分するN個の積分器と、前記N個の積分器の出力信号をそれぞれ入力とするN入力1出力のマルチプレクサと、信号波がキャリア波に重畳されたアナログ信号と前記マルチプレクサの出力信号の差分を出力する減算器と、前記減算器の出力信号を増幅し前記第1信号とする増幅器と、前記マルチプレクサの入力切替および前記デマルチプレクサの出力切替を前記キャリア波に同期して循環的に行わせる切替制御回路とを具備したことを特徴とするキャリア周波数除去機能付きAD変換回路。
- 請求項1に記載のキャリア周波数除去機能付きAD変換回路において、前記ADコンバータがΔΣ型ADコンバータであることを特徴とするキャリア周波数除去機能付きAD変換回路。
- 請求項1または請求項2に記載のキャリア周波数除去機能付きAD変換回路において、前記積分器の時定数がキャリア周期より大きいことを特徴とするキャリア周波数除去機能付きAD変換回路。
- 請求項1から請求項3のいずれかに記載のキャリア周波数除去機能付きAD変換回路において、前記積分器の数Nが、前記ADコンバータのサンプリング周波数を前記キャリア周波数で除算した値であることを特徴とするキャリア周波数除去機能付きAD変換回路。
- 請求項1から請求項4のいずれかに記載のキャリア周波数除去機能付きAD変換回路において、前記切替制御回路の切替周期が、前記積分器の数Nでキャリア周期を除算した値であることを特徴とするキャリア周波数除去機能付きAD変換回路。
- 請求項1から請求項5のいずれかに記載のキャリア周波数除去機能付きAD変換回路において、前記切替制御回路は、循環的に切り替える前記積分器を選択可能であることを特徴とするキャリア周波数除去機能付きAD変換回路。
- 請求項1から請求項6のいずれかに記載のキャリア周波数除去機能付きAD変換回路において、前記ADコンバータが12ビットまたは14ビットのADコンバータであることを特徴とするキャリア周波数除去機能付きAD変換回路。
- 請求項1から請求項7のいずれかに記載のキャリア周波数除去機能付きAD変換回路において、前記アナログ信号を前記第1信号とするか前記減算器の出力信号を前記第1信号とするかを切り替えるモード切替スイッチを具備したことを特徴とするキャリア周波数除去機能付きAD変換回路。
- 信号波がキャリア波に重畳されたアナログ信号と比較信号を比較する電圧比較器およびフィードバック信号を出力する電圧フィードバック回路を含むADコンバータと、前記電圧フィードバック回路への入力信号を入力とする1入力N出力のデマルチプレクサと、前記デマルチプレクサのN個の出力信号を積分するN個の積分器と、前記N個の積分器の出力信号をそれぞれ入力とするN入力1出力のマルチプレクサと、前記フィードバック信号と前記マルチプレクサの出力信号の差分を前記比較信号として出力する減算器と、前記マルチプレクサの入力切替および前記デマルチプレクサの出力切替を前記キャリア波に同期して循環的に行わせる切替制御回路とを具備したことを特徴とするキャリア周波数除去機能付きAD変換回路。
- 請求項9に記載のキャリア周波数除去機能付きAD変換回路において、前記ADコンバータがΔΣ型ADコンバータであることを特徴とするキャリア周波数除去機能付きAD変換回路。
- 請求項9または請求項10に記載のキャリア周波数除去機能付きAD変換回路において、前記電圧フィードバック回路に減衰器を含むことを特徴とするキャリア周波数除去機能付きAD変換回路。
- 請求項9から請求項11のいずれかに記載のキャリア周波数除去機能付きAD変換回路において、前記積分器の時定数がキャリア周期より大きいことを特徴とするキャリア周波数除去機能付きAD変換回路。
- 請求項9から請求項12のいずれかに記載のキャリア周波数除去機能付きAD変換回路において、前記積分器の数Nが、前記ADコンバータのサンプリング周波数を前記キャリア周波数で除算した値であることを特徴とするキャリア周波数除去機能付きAD変換回路。
- 請求項9から請求項13のいずれかに記載のキャリア周波数除去機能付きAD変換回路において、前記切替制御回路の切替周期が、前記積分器の数Nでキャリア周期を除算した値であることを特徴とするキャリア周波数除去機能付きAD変換回路。
- 請求項9から請求項14のいずれかに記載のキャリア周波数除去機能付きAD変換回路において、前記切替制御回路は、循環的に切り替える前記積分器を選択可能であることを特徴とするキャリア周波数除去機能付きAD変換回路。
- 請求項9から請求項15のいずれかに記載のキャリア周波数除去機能付きAD変換回路において、前記ADコンバータが12ビットまたは14ビットのADコンバータであることを特徴とするキャリア周波数除去機能付きAD変換回路。
- 請求項9から請求項16のいずれかに記載のキャリア周波数除去機能付きAD変換回路において、前記減算器に前記積分器の出力信号を入力するか「0」を入力するかを切り替えるモード切替手段を具備したことを特徴とするキャリア周波数除去機能付きAD変換回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005247043A JP4249167B2 (ja) | 2005-08-29 | 2005-08-29 | キャリア周波数除去機能付きad変換回路 |
DE102006038998A DE102006038998A1 (de) | 2005-08-29 | 2006-08-21 | A/D-Wandlerschaltung mit Trägerfrequenzunterdrückung |
US11/507,801 US7397406B2 (en) | 2005-08-29 | 2006-08-22 | A/D Conversion circuit with carrier frequency removing feature |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005247043A JP4249167B2 (ja) | 2005-08-29 | 2005-08-29 | キャリア周波数除去機能付きad変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007067467A true JP2007067467A (ja) | 2007-03-15 |
JP4249167B2 JP4249167B2 (ja) | 2009-04-02 |
Family
ID=37735696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005247043A Expired - Fee Related JP4249167B2 (ja) | 2005-08-29 | 2005-08-29 | キャリア周波数除去機能付きad変換回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7397406B2 (ja) |
JP (1) | JP4249167B2 (ja) |
DE (1) | DE102006038998A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4727485B2 (ja) * | 2006-03-31 | 2011-07-20 | 富士通株式会社 | 光伝送装置 |
JP4823373B2 (ja) * | 2010-03-31 | 2011-11-24 | 株式会社東芝 | 映像・音声処理装置および映像・音声処理方法 |
US8451155B2 (en) | 2011-02-25 | 2013-05-28 | General Electric Company | Transmission circuit, ultrasonic probe and ultrasonic image display apparatus |
EP3494406A1 (en) * | 2016-08-04 | 2019-06-12 | Koninklijke Philips N.V. | Ultrasound system front-end circuit for a 128-element array probe |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4081800A (en) * | 1974-10-24 | 1978-03-28 | Tokyo Shibaura Electric Co., Ltd. | Analog-to-digital converter |
GB1598783A (en) * | 1977-03-12 | 1981-09-23 | Tokyo Shibaura Electric Co | Analogue-digital converter and conversion method |
JPS5429552A (en) * | 1977-08-09 | 1979-03-05 | Masaoki Ishikawa | Integral ad converter |
TW236054B (ja) * | 1992-12-16 | 1994-12-11 | Philips Electronics Nv | |
US5999574A (en) * | 1996-03-29 | 1999-12-07 | Icom Incorporated | Digital filter system, carrier reproduction circuit using the digital filter system, and demodulation circuit using the carrier reproduction circuit |
US6483867B1 (en) * | 1999-11-22 | 2002-11-19 | Nokia Mobile Phones Ltd. | Tracking loop realization with adaptive filters |
JP2004057525A (ja) | 2002-07-30 | 2004-02-26 | Toshiba Corp | 超音波診断装置 |
ITVA20020057A1 (it) * | 2002-11-14 | 2004-05-15 | St Microelectronics Srl | Convertitore analogico digitale integrato con funzione di rilevamento di guasti esterni al dispositivo. |
KR100950639B1 (ko) * | 2005-03-23 | 2010-04-01 | 삼성전자주식회사 | 주파수 공간 블록 부호화 기법과 단일 반송파 주파수 영역등화 방식을 이용한 송수신 장치 및 방법 |
-
2005
- 2005-08-29 JP JP2005247043A patent/JP4249167B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-21 DE DE102006038998A patent/DE102006038998A1/de not_active Withdrawn
- 2006-08-22 US US11/507,801 patent/US7397406B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070057833A1 (en) | 2007-03-15 |
JP4249167B2 (ja) | 2009-04-02 |
DE102006038998A1 (de) | 2007-03-08 |
US7397406B2 (en) | 2008-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120140942A1 (en) | Reduced delay digital active noise cancellation | |
US9871530B1 (en) | Multi-path analog-to-digital and digital-to-analog conversion of PDM signals | |
KR900015447A (ko) | 샘플링레이트 변환장치 | |
JP4249167B2 (ja) | キャリア周波数除去機能付きad変換回路 | |
JP4575600B2 (ja) | アナログ送信のためにデジタル信号を処理する方法および装置 | |
JPH1117550A (ja) | フローティング型a/d変換器 | |
JP2008109671A5 (ja) | ||
JP6316751B2 (ja) | 変換器 | |
KR20190045863A (ko) | 신호 변환을 위한 방법 및 디바이스 | |
KR920002948B1 (ko) | 디지탈 데이타 복조회로 | |
JP4137706B2 (ja) | 音声データ処理回路および音声データ処理方法 | |
JPS63252015A (ja) | D/a変換装置 | |
JP2006270661A (ja) | Σδアナログ/デジタル変換器 | |
CA2230481A1 (en) | Method and device for the aggregation of signals from sampling values | |
JP7276486B2 (ja) | アナログデマルチプレクサ回路およびアナログ/デジタル変換システム | |
JP3239756B2 (ja) | ミキシング回路、符号化装置および符復号化装置 | |
JP2008505517A (ja) | 雑音成形変調器を有する多相補間フィルタ | |
JP3003198B2 (ja) | パルス幅変調装置 | |
JP2009044321A (ja) | 音声信号処理装置 | |
JPS63300699A (ja) | マルチウェイスピ−カ装置用ネットワ−ク | |
JP2011044908A (ja) | 音声処理装置およびその動作方法 | |
JPS6035845A (ja) | デイジタルアナログ変換方式 | |
JPH08116339A (ja) | 可変レート送信装置 | |
JPH0564287A (ja) | オーデイオアンプ | |
JP2009100131A (ja) | 任意波形発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090114 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |