JP2007038393A - ナノ物質配列方法及びこれを用いる液晶表示装置の製造方法 - Google Patents

ナノ物質配列方法及びこれを用いる液晶表示装置の製造方法 Download PDF

Info

Publication number
JP2007038393A
JP2007038393A JP2006141162A JP2006141162A JP2007038393A JP 2007038393 A JP2007038393 A JP 2007038393A JP 2006141162 A JP2006141162 A JP 2006141162A JP 2006141162 A JP2006141162 A JP 2006141162A JP 2007038393 A JP2007038393 A JP 2007038393A
Authority
JP
Japan
Prior art keywords
substrate
nanomaterial
nano
liquid crystal
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006141162A
Other languages
English (en)
Other versions
JP4594275B2 (ja
Inventor
Gee Sung Chae
ギスン チェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2007038393A publication Critical patent/JP2007038393A/ja
Application granted granted Critical
Publication of JP4594275B2 publication Critical patent/JP4594275B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

【課題】本発明の目的は、単純な単純工程を通じて、ナノ物質を一定の方向に整列させることができるナノ物質配列方法及びそれを用いる液晶表示装置の製造方法を提供することにある。
【解決手段】本発明によるナノ物質配列方法は、ナノ物質が含まれた分散溶液を基板上にコーティングする段階と、帯電された導体部を用いて、前記ナノ物質を一定の方向に配列する段階と、を含む。本発明により製造される液晶表示装置は、一定の方向に配列されたナノ物質からなるナノトランジスタを備えることで、各単位画素の制御が容易で、均一な画質を表示することができる。
【選択図】図２ａ

Description

本発明は、特に、ナノ物質を一定の方向に整列させるためのナノ物質配列方法及び液晶表示装置の製造方法に関する。
情報通信技術の急激な発達に伴い、表示装置に対する要求度が高くなっている。それに応じて、解像度および動画像の具現に優れた特性を与えられる薄膜トランジスタ(ＴＦＴ)を備える表示装置が登場してきた。このような薄膜トランジスタは、表示装置の消費電力を低減することができるだけでなく、大画面の表示装置の製造にもっと有利である。
以下、図面を参照して、従来の薄膜トランジスタの製造方法について、より詳細に説明する。
図１ａ及び図１ｂは、従来の薄膜トランジスタを図示した概略図であって、図１は、従来の薄膜トランジスタの平面図で、図１ｂは、図１ａをＩ−Ｉ′に沿って切り取った断面図である。
図１ａ及び図１ｂを参照すると、まず、基板１０を設ける。前記基板１０上に導電体を蒸着し、パターニングして、ゲート電極２０を形成する。前記ゲート電極２０を含む基板１０全面に、ゲート絶縁膜３０を形成する。前記ゲート電極２０と対応する前記ゲート絶縁膜３０上に、半導体層４０を形成する。前記半導体層４０上に金属膜を蒸着し、パターニングして、ソース/ドレイン電極５０ａ、５０ｂを形成することにより、薄膜トランジスタが形成される。
前記半導体層４０は、無機半導体層または有機半導体層である。前記無機半導体層は、一般的に非晶質シリコン(ａ−Ｓｉ)またはポリシリコン(ｐ−Ｓｉ)で形成できる。例えば、図１ａ及び図１ｂに図示されたように、前記無機半導体層は、非晶質シリコンとＰ型またはＮ型不純物がドーピングされた非晶質シリコンを順次に蒸着し、パターニングして形成する、活性層４０ａとオーミックコンタクト層４０ｂからなることができる。または、無機半導体層は、前記非晶質シリコンを結晶化して、ポリシリコンで形成することができる。
ここで、前記無機半導体層を形成する場合、高価な蒸着装置を用いて薄膜を形成し、エッチング工程を行うので、工程単価が上昇する。特に、前記非晶質シリコンより電荷移動度の高いポリシリコンで形成する場合に、素子の特性を向上させることができるが、結晶化工程が高温で行なわれるため、数多い問題点がもたらされる。尚、均一なポリシリコン層を形成するためには、高度の技術が必要とされる。このように、前記無機半導体層４０の形成には、工程上の困難があった。
一方、前記有機半導体層は、製造工程が容易で、フレキシブル表示装置に利用できるという長所がある。しかし、前記有機半導体層は、前記無機半導体層より電荷移動度が低いので、オン電流レベルを増加させるために、薄膜トランジスタが大きくなる短所がある。表示装置内において、薄膜トランジスタが大きくなれば、単位画素内で画素電極が占める領域が小さくなり、そのため開口率が減少し、値段が上昇する問題がある。
最近、このような問題を解決できる、ナノトランジスタを採用した表示装置が台頭している。
前記ナノトランジスタは、ナノワイヤやナノチューブのようなナノ物質からなる活性層と、前記活性層上に互いに離隔して配置されたソース/ドレイン電極を含む。ここで、前記活性層を、蒸着工程でなく湿式工程により容易に形成でき、また、前記ナノ物質を用いる素子の特性も優れている。
このとき、前記活性層をなす前記ナノ物質は、一定の方向に整列することが好ましい。このように、前記ナノ物質からなる活性層の電荷移動度を高くすることができる。尚、一括して多数のナノトランジスタを形成する場合、各ナノトランジスタが同一な特性を有するように形成できる。尚、前記ナノトランジスタを採用する表示装置においては、各単位画素に配置された各ナノトランジスタの均一な電気的特性を確保して、表示装置の均一な画質を得ることができる。
前記ナノ物質を一定の方向に配列する方法として、ラングミュア−ブロゼット(ＬＢ)法を利用することができる。ここで、前記ラングミュア−ブロゼット法は、ナノ物質を分散した溶液に、一定のパターンを有する自己組立単分子層(Self Assembly Monolayer)が形成された基板を入れて、前記基板上に前記ナノ物質を吸着させる方法であって、大量生産が難しく、安定性が劣るという問題点がある。
また他の方法として、前記ナノ物質が形成される基板に、一定の方向を有するトレンチを形成し、前記トレンチ内に前記ナノ物質を挿入することにより、前記ナノ物質を配列する方法がある。しかし、前記ナノサイズのトレンチの形成が難しいだけでなく、前記ナノサイズのトレンチに前記ナノ物質を挿入することが難しくて、素子の不良をもたらす可能性がある。
本発明の目的は、単純な工程を通じて、ナノ物質を一定の方向に整列させることができる、ナノ物質配列方法を提供することにある。
本発明のまた他の目的は、一定の方向に配列されたナノ物質からなるナノトランジスタを備えることで、各単位画素の制御が容易で、均一な画質を表示することができる、液晶表示装置の製造方法を提供することにある。
本発明によるナノ物質配列方法は、ナノ物質が含まれた分散溶液を基板上にコーティングする段階と、帯電した導体部を用いて、前記ナノ物質を一定の方向に配列する段階と、を含む。
本発明の他の実施態様による液晶表示装置の製造方法は、ゲート配線を備えた基板を準備する段階と、前記ゲート配線が形成された基板上に、ゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に、親水領域と疎水領域とに分離するための表面処理をする段階と、前記親水領域上に、ナノ物質が分散された分散溶液を落とす段階と、前記帯電体を用いて、前記ナノ物質を一定の方向に配列する段階と、前記基板を熱処理し、前記ゲート絶縁膜上に前記ナノ物質を固定して、半導体層を形成する段階と、前記半導体層上に互いに離隔して配置されたソース/ドレイン電極を形成する段階と、前記ソース/ドレイン電極を含む基板全面に位置しながら、前記ドレイン電極の一部分を露出するコンタクトホールを備える保護膜を形成する段階と、前記コンタクトホールを通して、前記ドレイン電極と電気的に連結される画素電極を形成する段階と、を含む。
本発明の更に他の実施態様による液晶表示装置の製造方法は、基板を設け、前記基板上に親水領域を形成する表面処理を行う段階と、前記親水領域上に、ナノ物質が分散された分散溶液を形成する段階と、帯電体を用いて、前記ナノ物質を一定の方向に配列する段階と、前記基板上にナノ物質を固定するために熱処理をして、導電層を形成する段階と、を含む。
本発明によれば、ナノ物質配列装置により、ナノ物質を一定の方向に整列できるので、均一な特性を有する多数のトランジスタを一括して形成することができる。
尚、大量生産に有利で、高価な蒸着装置を必要としない湿式工程により半導体層を形成できるので、生産性の向上と共に、生産費用を節減することができる。
更に、一定の方向に配列されているナノ物質を備える半導体層を形成できるので、制御が容易で、均一な画質を表示する液晶表示装置を製造することができる。
以下、図面を参照して、本発明の実施例を詳細に説明する。下記に紹介される実施例は、当業者に本発明の思想を十分に伝達するために、例として提供されるものである。したがって、本発明は、後述される実施例に限定されず、他の形態として具体化することもできる。そして、図面において、装置の大きさ及び厚さなどは、便宜上誇張されて表現されることもある。明細書全体において、同一な参照番号は、同一な構成要素を示す。
図２ａ及び図２ｂは、本発明の第１実施例によるナノ物質配列装置と、前記本発明の第１実施例による前記ナノ物質配列装置を用いるナノ物質の配列方法を説明するために図示した図面であって、図２ａは、ナノ物質の配列方法を行なうことを簡略に示した平面図で、図２ｂ及び図２ｃは、図２ａをII−II′に沿って切り取った断面図である。
図２ａ乃至図２ｃを参照して説明すると、まず基板１００上に、ナノ物質１１０が分散されている分散溶液１２０を、通常の方法で塗布する。例えば、前記通常の方法は、インクジェットプリンティング法、スピンコーティング、ディップコーティング及びドクターブレード法からなる群から一つを選択することが可能で、本発明がこれに限定されるのではない。
前記分散溶液１２０に分散されたナノ物質１１０は、ランダムな方向に配列される。
前記ナノ物質１１０は、ナノワイヤまたはナノチューブである。また、前記ナノ物質１１０は誘電体であって、より詳しくは、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、Ｃ、Ｐ、ＧａＮ、ＺｎＯ、ＳｉＯ２及びＡｌ２Ｏ３からなる群から選択された少なくとも一つの物質である。
尚、前記分散溶液１２０は、親水性の溶媒を含むことができ、また、ポリマー及び分散剤をさらに含むことができる。ここで、前記親水性の溶媒は、前記ナノ物質１１０を分散して、前記基板１００に均一に塗布する。尚、前記ポリマーは、前記ナノ物質１１０が前記基板１００上に付着されたり、整列過程で前記ナノ物質１１０が分散溶液内で帯電体に伴い移動することを防止する。前記分散剤は、前記ナノ物質１１０を安定的に分散させて、前記ナノ物質１１０が凝集することを防止する。さらに、前記ナノ物質１１０を一定の領域に形成するために、前記基板１００を表面処理する工程をさらに行うことができる。ここで、前記表面処理は、前記基板１００を、親水性を有する領域と、疎水性を有する領域とに区分する工程であって、前記親水性の溶媒に分散されているナノ物質１１０は、前記親水性を有する領域に形成することができる。
以降、前記基板１００上に塗布された分散溶液の表面、または前記分散溶液１２０の表面と一定の間隔を持ったまま、または前記分散溶液１２０と接触しながら、ナノ物質配列装置２００を移動させる。このとき、前記ナノ物質配列装置２００は、帯電していることが好ましい。
前記ナノ物質配列装置２００は、円形の支持手段２１０と、前記支持手段２１０上に配置された伝導性基板２２０と、前記伝導性基板２２０と電気的に連結される電源供給部２３０と、前記伝導性基板２２０の外側及び内側にそれぞれ配置された絶縁体２４０とを含む。
前記ナノ物質配列装置２００は、図面のように、ローラ形状であることができるが、これに限定されず、平板形またはその他の形状を有することができる。
詳細に、前記支持手段２１０は、前記ナノ物質配列装置を構成する伝導性基板２２０及び前記絶縁体２４０を支持し、固定する。さらに、前記支持手段２１０は、移動手段(図示せず)をさらに備えて、前記ナノ物質配列装置２００を自由に移動させることができる。
前記伝導性基板２２０は、金属基板からなることができる。このとき、前記伝導性基板２２０は、図示されたように、前記支持手段２１０を包むこともでき、少なくとも、前記支持手段２１０上に配置される。
前記絶縁体２４０は、疎水性の材質で、例えば、ポリジメチルシロキサン(ＰＤＭＳ)からなることが好ましい。これは、前記ナノ物質配列装置２００が、前記基板１００上に塗布された分散溶液１２０の表面やその上を通過するときに、発生しうる表面毛細管現象により、前記分散溶液１２０が前記ナノ物質配列装置２００の表面に付着されることを防止できる。これで、前記基板１００に臨時的に固定されたナノ物質１１０が、前記ナノ物質配列装置２００により、形成しようとする領域を離脱することを防止できる。また、前記親水性の分散溶液１２０と前記疎水性絶縁体の反発力のため発生するマイクロラミナーフロー(micro-laminar flow)により、前記ナノ物質１１０をより効率よく整列させることができる。
前記電源供給部２３０は、前記伝導性基板２２０に電源を供給して、前記ナノ物質配列装置２００を帯電する。これで、前記電源供給部２３０から提供された電源により発生した電場により、前記基板１００上のナノ物質１１０は、一定の方向に整列する。
前記ナノ物質配列装置２００を帯電させる方式は、決まっていないので、一般的に使用される静電気誘導、または摩擦による静電気誘導方法で帯電できる。例えば、前記電源供給部２３０と接地を利用できる。
前記のように帯電したナノ物質配列装置２００は、基板１００上部に沿って一定の方向に移動するが、このとき、分散溶液１２０内に分散されているナノ物質１１０は、帯電したナノ物質配列装置２００の方向に回転する。
すなわち、前記ナノ物質配列装置２００が位置した領域では、ナノ物質１１０が垂直方向に立ち、前記ナノ物質配列装置２００が位置しない領域では、ナノ物質１１０は前記ナノ物質配列装置２００が位置する方向に傾く。
したがって、図２ｂと図２ｃに図示されたように、ナノ物質配列装置２００が移動する方向に、ナノ物質１１０が水平に傾いていることが分かる。
このとき、前記分散溶液１２０の粘性を調節したり、ポリマーなどの特性によって、前記ナノ物質１１０は、分散溶液１２０内で移動せず、電場が形成される方向に回転するようになる。
また、ナノ物質１１０は、基本的に両側がそれぞれ陽電荷と陰電荷に帯電した極性性質を有するようにすることが、整列に有利である。これのために、前記ナノ物質１１０を所定の極性処理したり、前記分散溶液内にナノ物質を極性化できる極性物質を混合する。
以降、前記ナノ物質配列装置２００が通過した基板１００を熱処理して、前記ナノ物質１１０以外の親水性溶媒、ポリマー及び分散剤を除去して、前記ナノ物質１１０を前記基板１００に固定する。
このように、前記基板１００上に、一定の方向に整列したナノ物質１１０を形成することができる。
前記のように、ナノ物質配列装置２００及びこれを用いたナノ物質配列方法を通じて、前記ナノ物質１１０を一定の方向に配列して、優れた電気伝導度を有し且つ、均一な特性を有する配線、トランジスタ、ダイオード、ナノセンサ及び半導体素子など、多様な分野に適用することができる。
図３ａ及び図３ｂは、本発明の第２実施例による液晶表示装置の製造方法を説明するための図面である。図３ａは、前記液晶表示装置の下部基板の平面図で、図３ｂは、図３ａをIII‐III′に沿って切り取った断面図である。
図３ａ及び図３ｂを参照して説明すると、まず、ゲート信号を供給するゲート配線３１０が形成された基板３００を設ける。前記ゲート配線３１０を含む基板３００全面に、ゲート絶縁膜３２０を形成する。前記ゲート絶縁膜３２０上に前記ゲート配線３１０と交差するデータ配線３４０を形成する。この場合、前記ゲートは配線３１０と前記データ配線３４０との交差部に、ナノトランジスタが形成される。
前記ナノトランジスタは、非晶質薄膜トランジスタまたはポリシリコン薄膜トランジスタに比べて小さいため、液晶表示装置において、透過光または反射光が遮蔽されることを防止して、開口率を向上させることができる。尚、前記液晶表示装置が複雑な回路を備えたとしても、画素領域が小さくなることを防止することができる。
このようなナノトランジスタは、前記データ配線３４０と交差する前記ゲート配線３１０に対応する前記ゲート絶縁膜３２０上に位置するナノ物質３３５からなる半導体層３３０と、前記半導体層３３０上に互いに離隔して配置されたソース電極３４５ａおよびドレイン電極３４５ｂとを備える。前記ソース電極３４５ａはデータ配線３４０に連結され、前記ドレイン電極３４５ｂは画素電極３６０に連結される。このとき、前記半導体層３３０をなす前記ナノ物質３３５は、一定の方向に整列していることが好ましい。これは、多数のナノトランジスタを備える液晶表示装置において、各単位画素の制御が容易で、均一な電気的特性を有するようにするためである。
前記ナノ物質３３５は、ナノチューブまたはナノワイヤである。尚、前記ナノ物質は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、Ｃ、Ｐ、ＧａＮ、ＺｎＯ、ＳｉＯ２及びＡｌ２Ｏ３からなる群から選択された少なくとも一つの物質である。
前記ナノトランジスタを含む基板３００全面に保護膜３５０を形成する。前記保護膜３５０は、酸化シリコン、窒化シリコンまたはこれらの積層膜からなることができる。前記保護膜３５０の一部分をエッチングして、前記ナノトランジスタのドレイン電極３４５ｂの一部分を露出するコンタクトホールＰを形成する。前記コンタクトホールＰを通して、前記ドレイン電極３４５ｂと電気的に連結される透明導電膜を蒸着し、パターニングして、画素電極３６０を形成する。
図示されてはいないが、通常の方法を用いて製造されたカラーフィルタ及び共通電極を含む上部基板を設ける。以降、前記上部基板を、前記ナノトランジスタが備えられた基板と合着してから、液晶を注入し、密封して、液晶表示装置を製造する。
以下、図３ａ及び図４ａ乃至図４ｃを参照して、本発明の実施例によるナノトランジスタを含む液晶表示装置の製造方法をより詳細に説明する。
図４ａ乃至図４ｃは、本発明の第２実施例による液晶表示装置を製造する方法を、より詳細に説明するための平面図である。
図４ａを参照すると、まず基板３００を設ける。前記基板３００上に導電膜を蒸着し、パターニングして、ゲート配線３１０を形成する。前記ゲート配線３１０を含む基板３００全面に、ゲート絶縁膜３２０を形成する。前記ゲート絶縁膜３２０は、酸化シリコン、窒化シリコンまたはこれらの積層膜からなることができる。
以降、前記ゲート絶縁膜３２０上に表面処理をする。前記表面処理を通じて、前記ゲート絶縁膜３２０は、親水性を有する領域３１５ａと、疎水性を有する領域３１５ｂとに区分される。
詳細には、前記ゲート絶縁膜３２０上に、親水性の有機分子を含む溶液を通常のコーティング方式によりコーティングし、パターニングして、親水性を有する領域３１５ａを形成する。または、前記ゲート絶縁膜３２０上に、疎水性を有する有機分子を含む溶液をコーティングし、パターニングして、疎水性を有する領域３１５ｂを形成する。すなわち、前記ゲート絶縁膜３２０上に、親水性または疎水性の有機分子を含む溶液をコーティングし、パターニングすることにより、前記ゲート絶縁膜３２０は、親水性を有する領域３１５ａと疎水性を有する領域３１５ｂとに区分される。
前記親水性を有する領域３１５ａは、前記ゲート配線３１０の所定部分と対応する領域であって、前記所定部分は、後続工程で形成されるデータ配線と前記ゲート配線３１０との交差部である。
図４ｂを参照すると、前記ゲート絶縁膜３２０上に、通常の方法により、ナノ物質３３５が分散されている分散溶液３３７を塗布する。前記通常の方法は、インクジェットプリンティング法、スピンコーティング、ディップコーティング及びドクターブレード法からなる群から一つの方式を選択できる。前記分散溶液３３７は、インクジェットプリンティング法を用いて、前記親水性領域(図４ａの３１５ａ)に局部的に滴下することがより好ましい。
前記ナノ物質３３５は、ナノワイヤまたはナノチューブである。また、前記ナノ物質３３５は誘電体であって、例えば、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、Ｃ、Ｐ、ＧａＮ、ＺｎＯ、ＳｉＯ２及びＡｌ２Ｏ３からなる群から選択された少なくとも一つの物質である。また、前記分散溶液３３７は、前記ナノ物質３３５のほかに、親水性溶媒、ポリマー及び分散剤を含むことができる。
以降、前述したナノ物質配列装置２００を、前記基板３００上に通過させる。このとき、前記ナノ物質配列装置２００は、帯電していることが好ましい。尚、前記ナノ物質配列装置２００は、前記基板上に位置する前記分散溶液３３７の表面、または前記分散溶液３３７と一定の間隔を置いて、通過することができる。
このように、帯電している前記ナノ物質配列装置２００から発生する電場により、前記ナノ物質３３５は一定の方向に整列する。
図４ｃを参照すると、前記基板３３０の熱処理を通じて、前記ナノ物質３３５以外の親水性溶媒、ポリマー及び分散剤が除去され、前記ナノ物質３３５は前記基板３３０に固定される。このように、一定の方向に整列するナノ物質３３５からなる半導体層３３０を形成することができる。
以降、前記半導体層３３０上に互いに離隔して配置されたソース/ドレイン電極３４５ａ、３４５ｂを形成して、電荷移動度の高いナノトランジスタを製造できる。尚、前記基板に多数のナノトランジスタを形成することにおいて、前記各ナノトランジスタは、均一な特性を有する。
図３ａを参照すると、前記ナノトランジスタを含む基板全面に、保護膜３５０を形成する。前記保護膜３５０は、酸化シリコン、窒化シリコンまたはこれらの積層膜からなる。前記保護膜３５０の一部分をエッチングして、前記トランジスタのドレイン電極３４５ｂの一部分を露出するコンタクトホールＰを形成する。前記コンタクトホールＰを通して、前記ドレイン電極３４５ｂと電気的に連結される透明導電膜を蒸着し、パターニングして、画素電極３６０を形成する。
このように、前記ナノトランジスタを各単位画素に備える場合おいて、前記各ナノトランジスタが、一定の方向に整列しているナノ物質からなる半導体層を備えることにより、各単位画素の制御が容易となり、均一な画質を有する液晶表示装置を製造することができる。
図５ａ乃至図５ｃは、本発明の第３実施例によるナノ物質配列方法を説明するための図面である。
図５ａ乃至図５ｃに図示されたように、基板１００上に、ナノ物質１１０が含まれた分散溶液１２０を塗布してから、帯電体４００を配置する。
このとき、前記ナノ物質１１０は、陽極性と陰極性とに分離された双極子特性を有することが好ましい。基本的な原理は、図２ａ乃至図２ｃの説明と同一なので、それを参照する。
前記のように帯電体４００を前記基板１００上部に配置させると、前記分散溶液１２０内に含まれた全てのナノ物質１１０が、垂直に立つようになる。
前記ナノ物質１１０が立ったら、前記帯電体４００を、ゲートラインに平行な方向に、左側または右側に所定間隔移動させる。このとき、分散溶液１２０の粘性またはポリマーと分散剤により、ナノ物質１１０は帯電体４００の電場に沿って移動せず、回転する。
このように、帯電体４００が移動すると、前記分散溶液１２０内で立っていたナノ物質１１０が、所定の傾斜を有するように回転する。
次に、前記帯電体４００を除去してから、熱処理を行って、分散溶液１２０を除去すると、所定の傾斜でチルトされていたナノ物質１１０は、そのまま基板１００上に倒れて整列する。
このとき、前記ナノ物質１１０が傾いた方向がゲートライン方向なので、ナノ物質１１０の全ては、ゲートラインと平行な方向に倒れて整列する。
以上、本発明の好ましい実施例を参照して説明したが、該当技術分野の通常の知識を有する当業者は、添付の特許請求の範囲に記載された本発明の思想及び領域から外れない範囲内で、本発明を多様に修正及び変更できることが明白なはずである。
従来の薄膜トランジスタを図示した概略図である。 従来の薄膜トランジスタを図示した概略図である。 本発明の第１実施例によるナノ物質配列装置と、前記本発明の第１実施例による前記ナノ物質配列装置を用いるナノ物質配列方法を説明するための図面である。 本発明の第１実施例によるナノ物質配列装置と、前記本発明の第１実施例による前記ナノ物質配列装置を用いるナノ物質配列方法を説明するための図面である。 本発明の第１実施例によるナノ物質配列装置と、前記本発明の第１実施例による前記ナノ物質配列装置を用いるナノ物質配列方法を説明するための図面である。 本発明の第２実施例による液晶表示装置の製造方法を説明するための図面である。 本発明の第２実施例による液晶表示装置の製造方法を説明するための図面である。 本発明の第２実施例による液晶表示装置を製造する方法を、より詳細に説明するための平面図である。 本発明の第２実施例による液晶表示装置を製造する方法を、より詳細に説明するための平面図である。 本発明の第２実施例による液晶表示装置を製造する方法を、より詳細に説明するための平面図である。 本発明の第３実施例によるナノ物質配列方法を説明するための図面である。 本発明の第３実施例によるナノ物質配列方法を説明するための図面である。 本発明の第３実施例によるナノ物質配列方法を説明するための図面である。
符号の説明
１１０、３３０：ナノ物質
２００：ナノ物質配列装置
２１０：支持手段
２２０：伝導性基板
２３０：電源供給部
２４０：絶縁体
３１０：ゲート配線
３４０：データ配線
３４５ａ、３４５ｂ：ソース/ドレイン電極
３６０：画素電極

Claims (21)

  1. ナノ物質が含まれた分散溶液を、基板上にコーティングする段階と、
    帯電した導体部を用いて、前記ナノ物質を一定の方向に配列する段階と、を含むことを特徴とするナノ物質配列方法。
  2. 前記ナノ物質を配列する段階は、前記基板に対して前記帯電した導体部を移動させる段階をさらに含むことを特徴とする請求項１に記載のナノ物質配列方法。
  3. 前記ナノ物質は、極性ナノ物質であることを特徴とする請求項１に記載のナノ物質配列方法。
  4. 前記分散溶液は、前記基板に対して、前記ナノ物質の端部を固定することを特徴とする請求項２に記載のナノ物質配列方法。
  5. 前記分散溶液には、前記ナノ物質を極性物質化させる極性物質が混合されたことを特徴とする請求項１に記載のナノ物質配列方法。
  6. 前記帯電導体部の電界は、前記分散溶液に含まれたナノ物質を、前記帯電導体が移動する方向に、一定に整列させることを特徴とする請求項４に記載のナノ物質配列方法。
  7. 前記ナノ物質は、電界により実質的に基板に対して垂直に立ったまま、前記帯電導体部の移動方向に回転しながら整列することを特徴とする請求項６に記載のナノ物質配列方法。
  8. 前記基板上に親水領域を形成する表面処理を行い、前記親水領域に前記分散溶液を落とす段階をさらに含むことを特徴とする請求項１に記載のナノ物質配列方法。
  9. 前記帯電導体部は、親水的絶縁物質を含むことを特徴とする請求項１に記載のナノ物質配列方法。
  10. 前記ナノ物質は、ナノワイヤまたはナノチューブであることを特徴とする請求項１に記載のナノ物質配列方法。
  11. 前記ナノ物質は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、Ｃ、Ｐ、ＧａＮ、ＺｎＯ、ＳｉＯ２及びＡｌ２Ｏ３からなる群から選択された少なくとも一つであることを特徴とする請求項１に記載のナノ物質配列方法。
  12. 前記ナノ物質を配列する段階は、前記基板と近接するように前記帯電導体部を移動させる段階をさらに含むことを特徴とする請求項１に記載のナノ物質配列方法。
  13. 前記ナノ物質を配列する段階は、前記基板に対して帯電導体部を所定距離移動させる段階をさらに含むことを特徴とする請求項１２に記載のナノ物質配列方法。
  14. 前記ナノ物質を配列してから、熱処理により前記基板上に一定の方向に配列されたナノ物質を固定する段階をさらに含むことを特徴とする請求項１に記載のナノ物質配列方法。
  15. ゲート配線を備えた基板を準備する段階と、
    前記ゲート配線が形成された基板上に、ゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に、親水領域と疎水領域とに分離するために、表面処理をする段階と、
    前記親水領域上に、ナノ物質が分散された分散溶液を落とす段階と、
    前記帯電体を用いて、前記ナノ物質を一定の方向に配列する段階と、
    前記基板を熱処理し、前記ゲート絶縁膜上に前記ナノ物質を固定して、半導体層を形成する段階と、
    前記半導体層上に、互いに離隔して配置されたソース/ドレイン電極を形成する段階と、
    前記ソース/ドレイン電極を含む基板全面に位置しながら、前記ドレイン電極の一部分を露出するコンタクトホールを備える保護膜を形成する段階と、
    前記コンタクトホールを通して、前記ドレイン電極と電気的に連結される画素電極を形成する段階と、
    を含むことを特徴とする液晶表示装置の製造方法。
  16. 前記ナノ物質は、ナノワイヤまたはナノチューブであることを特徴とする請求項１５に記載の液晶表示装置の製造方法。
  17. 前記ナノ物質は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、Ｃ、Ｐ、ＧａＮ、ＺｎＯ、ＳｉＯ２及びＡｌ２Ｏ３からななる群から選択された少なくとも一つであることを特徴とする請求項１５に記載の液晶表示装置の製造方法。
  18. 前記ナノ物質を配列する段階は、前記分散溶液の表面にコンタクトしながら、前記基板に対して前記帯電導体部を移動させる段階をさらに含むことを特徴とする請求項１５に記載の液晶表示装置の製造方法。
  19. 前記帯電体は、基板に対して所定距離離隔して移動することを特徴とする請求項１５に記載の液晶表示装置の製造方法。
  20. 前記親水領域は、前記ゲート配線の一部分と対応する領域であることを特徴とする請求項１５に記載の液晶表示装置の製造方法。
  21. 基板を設け、前記基板上に親水領域を形成する表面処理を行う段階と、
    前記親水領域上に、ナノ物質が分散された分散溶液を形成する段階と、
    帯電体を用いて、前記ナノ物質を一定の方向に配列する段階と、
    前記基板上にナノ物質を固定するために熱処理をして、導電層を形成する段階と、
    を含むことを特徴とする液晶表示装置の製造方法。
JP2006141162A 2005-07-29 2006-05-22 ナノ物質配列方法及びこれを用いる液晶表示装置の製造方法 Active JP4594275B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050069622 2005-07-29

Publications (2)

Publication Number Publication Date
JP2007038393A true JP2007038393A (ja) 2007-02-15
JP4594275B2 JP4594275B2 (ja) 2010-12-08

Family

ID=37694925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006141162A Active JP4594275B2 (ja) 2005-07-29 2006-05-22 ナノ物質配列方法及びこれを用いる液晶表示装置の製造方法

Country Status (3)

Country Link
US (1) US7829474B2 (ja)
JP (1) JP4594275B2 (ja)
KR (1) KR101252850B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013514193A (ja) * 2009-12-17 2013-04-25 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング ナノ粒子の堆積
JP2015111741A (ja) * 2015-03-12 2015-06-18 セイコーエプソン株式会社 半導体装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101365411B1 (ko) * 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
KR101352106B1 (ko) * 2007-04-27 2014-01-15 엘지디스플레이 주식회사 액정표시장치의 제조 방법
KR101362143B1 (ko) * 2007-04-27 2014-02-13 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과, 액정표시장치의 제조 방법
EP2120274B1 (en) 2008-05-14 2018-01-03 Tsing Hua University Carbon Nanotube Thin Film Transistor
KR101903747B1 (ko) * 2011-11-16 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
KR101959334B1 (ko) * 2013-01-09 2019-03-19 삼성전자주식회사 레이저 간섭 리소그래피를 이용한 나노 공진기 제작 장치 및 방법
KR101461438B1 (ko) * 2013-07-03 2014-11-18 에이피시스템 주식회사 액정 토출장치
WO2015077629A1 (en) 2013-11-21 2015-05-28 Atom Nanoelectronics, Inc. Devices, structures, materials and methods for vertical light emitting transistors and light emitting displays
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10957868B2 (en) 2015-12-01 2021-03-23 Atom H2O, Llc Electron injection based vertical light emitting transistors and methods of making
US10541374B2 (en) 2016-01-04 2020-01-21 Carbon Nanotube Technologies, Llc Electronically pure single chirality semiconducting single-walled carbon nanotube for large scale electronic devices
WO2017192479A1 (en) * 2016-05-03 2017-11-09 Vaughan, Robert Wearable pack
KR20200005583A (ko) * 2017-05-04 2020-01-15 카본 나노튜브 테크놀로지스, 엘엘씨 단극성 n형 또는 p형 탄소나노튜브 트랜지스터 및 그 제조 방법
US10847757B2 (en) 2017-05-04 2020-11-24 Carbon Nanotube Technologies, Llc Carbon enabled vertical organic light emitting transistors
US10665796B2 (en) 2017-05-08 2020-05-26 Carbon Nanotube Technologies, Llc Manufacturing of carbon nanotube thin film transistor backplanes and display integration thereof
US10978640B2 (en) 2017-05-08 2021-04-13 Atom H2O, Llc Manufacturing of carbon nanotube thin film transistor backplanes and display integration thereof
CN107394062B (zh) 2017-07-20 2019-02-05 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制作方法、显示装置

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06145709A (ja) * 1992-10-29 1994-05-27 Japan Steel Works Ltd:The 傾斜機能組成物の配列方法および傾斜機能材料の製造方法
JP2001312955A (ja) * 2000-05-01 2001-11-09 Matsushita Electric Ind Co Ltd 電子放出素子、電子放出素子の製造方法、および画像表示素子
JP2002347013A (ja) * 2001-05-28 2002-12-04 Ishikawajima Constr Materials Co Ltd 繊維補強コンクリートあるいはモルタルにおける繊維配向方法及びそれに用いる繊維配向治具
JP2002346996A (ja) * 2001-05-21 2002-12-04 Fuji Xerox Co Ltd カーボンナノチューブ構造体の製造方法、並びに、カーボンナノチューブ構造体およびそれを用いたカーボンナノチューブデバイス
JP2003017508A (ja) * 2001-07-05 2003-01-17 Nec Corp 電界効果トランジスタ
US20030111333A1 (en) * 2001-12-17 2003-06-19 Intel Corporation Method and apparatus for producing aligned carbon nanotube thermal interface structure
JP2003257304A (ja) * 2002-02-28 2003-09-12 Hitachi Chem Co Ltd カーボンナノチューブの配列方法、カーボンナノチューブ集積体の製造方法及びカーボンナノチューブ集積体並びに電界電子放出素子
JP2003332266A (ja) * 2002-05-13 2003-11-21 Kansai Tlo Kk ナノチューブの配線方法及びナノチューブ配線用制御回路
JP2004071654A (ja) * 2002-08-01 2004-03-04 Semiconductor Energy Lab Co Ltd カーボンナノチューブ半導体素子の作製方法
JP2004234865A (ja) * 2003-01-28 2004-08-19 Sony Corp カーボンナノチューブ配列材料とその製造方法、炭素繊維配列材料とその製造方法、及び電界放出表示素子
JP2004323342A (ja) * 2003-04-07 2004-11-18 Mitsui Chemicals Inc カーボンナノチューブの配向方法および組成物
US20040266063A1 (en) * 2003-06-25 2004-12-30 Montgomery Stephen W. Apparatus and method for manufacturing thermal interface device having aligned carbon nanotubes
JP2005026320A (ja) * 2003-06-30 2005-01-27 Mitsui Chemicals Inc 磁気スイッチング材料および素子
WO2005043639A1 (ja) * 2003-10-30 2005-05-12 Matsushita Electric Industrial Co., Ltd. 導電性薄膜および薄膜トランジスタ
WO2005045946A1 (ja) * 2003-11-10 2005-05-19 Matsushita Electric Industrial Co., Ltd. 電子機能材料の配向処理方法と薄膜トランジスタ
JP2005169614A (ja) * 2003-11-19 2005-06-30 Canon Inc 配向ユニット、デバイスおよび針状物質の配向方法
JP2005193362A (ja) * 2004-01-09 2005-07-21 Sony Corp 細線状構造体のアッセンブリ方法、量子装置の製造方法および電子応用装置の製造方法
JP2006049435A (ja) * 2004-08-02 2006-02-16 Sony Corp カーボンナノチューブ及びその配置方法と、これを用いた電界効果トランジスタとその製造方法及び半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894136A (en) * 1996-01-15 1999-04-13 Lg Electronics Inc. Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same
US6599631B2 (en) * 2001-01-26 2003-07-29 Nanogram Corporation Polymer-inorganic particle composites
JP2002063978A (ja) * 2000-08-22 2002-02-28 Fuji Xerox Co Ltd 異方導電部材およびその製造方法、並びに該異方導電部材を用いた電子写真感光体および電子写真画像形成装置
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
US6969690B2 (en) * 2003-03-21 2005-11-29 The University Of North Carolina At Chapel Hill Methods and apparatus for patterned deposition of nanostructure-containing materials by self-assembly and related articles

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06145709A (ja) * 1992-10-29 1994-05-27 Japan Steel Works Ltd:The 傾斜機能組成物の配列方法および傾斜機能材料の製造方法
JP2001312955A (ja) * 2000-05-01 2001-11-09 Matsushita Electric Ind Co Ltd 電子放出素子、電子放出素子の製造方法、および画像表示素子
JP2002346996A (ja) * 2001-05-21 2002-12-04 Fuji Xerox Co Ltd カーボンナノチューブ構造体の製造方法、並びに、カーボンナノチューブ構造体およびそれを用いたカーボンナノチューブデバイス
JP2002347013A (ja) * 2001-05-28 2002-12-04 Ishikawajima Constr Materials Co Ltd 繊維補強コンクリートあるいはモルタルにおける繊維配向方法及びそれに用いる繊維配向治具
JP2003017508A (ja) * 2001-07-05 2003-01-17 Nec Corp 電界効果トランジスタ
US20030111333A1 (en) * 2001-12-17 2003-06-19 Intel Corporation Method and apparatus for producing aligned carbon nanotube thermal interface structure
JP2003257304A (ja) * 2002-02-28 2003-09-12 Hitachi Chem Co Ltd カーボンナノチューブの配列方法、カーボンナノチューブ集積体の製造方法及びカーボンナノチューブ集積体並びに電界電子放出素子
JP2003332266A (ja) * 2002-05-13 2003-11-21 Kansai Tlo Kk ナノチューブの配線方法及びナノチューブ配線用制御回路
JP2004071654A (ja) * 2002-08-01 2004-03-04 Semiconductor Energy Lab Co Ltd カーボンナノチューブ半導体素子の作製方法
JP2004234865A (ja) * 2003-01-28 2004-08-19 Sony Corp カーボンナノチューブ配列材料とその製造方法、炭素繊維配列材料とその製造方法、及び電界放出表示素子
JP2004323342A (ja) * 2003-04-07 2004-11-18 Mitsui Chemicals Inc カーボンナノチューブの配向方法および組成物
US20040266063A1 (en) * 2003-06-25 2004-12-30 Montgomery Stephen W. Apparatus and method for manufacturing thermal interface device having aligned carbon nanotubes
JP2005026320A (ja) * 2003-06-30 2005-01-27 Mitsui Chemicals Inc 磁気スイッチング材料および素子
WO2005043639A1 (ja) * 2003-10-30 2005-05-12 Matsushita Electric Industrial Co., Ltd. 導電性薄膜および薄膜トランジスタ
WO2005045946A1 (ja) * 2003-11-10 2005-05-19 Matsushita Electric Industrial Co., Ltd. 電子機能材料の配向処理方法と薄膜トランジスタ
JP2005169614A (ja) * 2003-11-19 2005-06-30 Canon Inc 配向ユニット、デバイスおよび針状物質の配向方法
JP2005193362A (ja) * 2004-01-09 2005-07-21 Sony Corp 細線状構造体のアッセンブリ方法、量子装置の製造方法および電子応用装置の製造方法
JP2006049435A (ja) * 2004-08-02 2006-02-16 Sony Corp カーボンナノチューブ及びその配置方法と、これを用いた電界効果トランジスタとその製造方法及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013514193A (ja) * 2009-12-17 2013-04-25 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング ナノ粒子の堆積
JP2015111741A (ja) * 2015-03-12 2015-06-18 セイコーエプソン株式会社 半導体装置

Also Published As

Publication number Publication date
US20070026646A1 (en) 2007-02-01
US7829474B2 (en) 2010-11-09
KR101252850B1 (ko) 2013-04-09
KR20070014955A (ko) 2007-02-01
JP4594275B2 (ja) 2010-12-08

Similar Documents

Publication Publication Date Title
JP4594275B2 (ja) ナノ物質配列方法及びこれを用いる液晶表示装置の製造方法
JP4994727B2 (ja) 有機トランジスタアクティブ基板とその製造方法および該有機トランジスタアクティブ基板を用いた電気泳動ディスプレイ
CN1976869B (zh) 用于维持微细结构体的结构体、半导体装置、tft驱动电路、面板、显示器、传感器及它们的制造方法
US6864133B2 (en) Device, method of manufacturing device, electro-optic device, and electronic equipment
CN107170758A (zh) 柔性显示基板及其制作方法、显示装置
EP2978012B1 (en) Thin-film transistor and preparation method therefor, array substrate and display device
EP2475009B1 (en) Method of manufacturing an organic light emitting display device
EP3187929A1 (en) Array substrate and manufacturing method therefor, and display apparatus
JP2008159812A (ja) 半導体層形成装置および半導体層形成方法
CN107092113A (zh) 液晶显示装置
KR20090004746A (ko) 표시 장치 및 그 제조 방법
KR101182522B1 (ko) 나노 패턴 형성 방법과 그를 이용한 박막트랜지스터 및액정표시장치의 제조 방법
TW200401366A (en) Thin-film semiconductor device, manufacturing method of the same and image display apparatus
WO2014187117A1 (zh) 阵列基板及其制备方法以及包括该阵列基板的显示装置
CN110998857A (zh) 一种薄膜晶体管及其制备方法与薄膜晶体管阵列
WO2019127796A1 (zh) 薄膜晶体管及其制造方法
CN102446975A (zh) 薄膜晶体管和具有该薄膜晶体管的平板显示装置
CN100419554C (zh) 液晶显示器件及其制造方法
KR20090024528A (ko) 나노 구조물을 이용한 박막 트랜지스터 및 그의 제조 방법
KR100632525B1 (ko) 유기 박막 트랜지스터 제조방법 및 트랜지스터의 소스/드레인 전극 형성 방법
KR20080055386A (ko) 박막 트랜지스터 및 이를 이용한 평판표시패널과 그제조방법
KR101288841B1 (ko) 액티브층을 가진 박막 트랜지스터 어레이기판 및 그제조방법
US20220139747A1 (en) Device for self-assembling semiconductor light-emitting diodes
KR101362138B1 (ko) 평판표시패널 및 그 제조방법
JP2005316310A (ja) 液晶ディスプレイの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4594275

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250