JP2007017476A - 電気光学装置、及び電子機器 - Google Patents
電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP2007017476A JP2007017476A JP2005195809A JP2005195809A JP2007017476A JP 2007017476 A JP2007017476 A JP 2007017476A JP 2005195809 A JP2005195809 A JP 2005195809A JP 2005195809 A JP2005195809 A JP 2005195809A JP 2007017476 A JP2007017476 A JP 2007017476A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- wiring
- electro
- optical device
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】 配線パターンの形成不良及び実装部品の接続不良の検査を正確に行うことができる電気光学装置、及びそのような電気光学装置を備えた電子機器を提供する。
【解決手段】 電気光学装置用基板は、実装部品の実装領域又はその近傍に、複数の配線パターンの形成状態を検査するために、複数の配線パターンの直線状部が配列された検査領域を備えるとともに、複数の配線パターンと複数の表示信号出力用端子との接続不良を検証するための検査用パターンを備え、検査用パターンは、実装部品に備えられた複数の検査用端子のうち、少なくとも一つの検査用端子を隔てたいずれか二つにそれぞれ接続される、配線パターンの直線状部の延在方向に沿って延在する二つの配線部と、当該二つの配線部が結線される、直線状部が配列する方向に延在する結線部と、を含むとともに、当該結線部は、検査領域における直線状部が配列する方向と重ならない領域に配置される。
【選択図】 図４
【解決手段】 電気光学装置用基板は、実装部品の実装領域又はその近傍に、複数の配線パターンの形成状態を検査するために、複数の配線パターンの直線状部が配列された検査領域を備えるとともに、複数の配線パターンと複数の表示信号出力用端子との接続不良を検証するための検査用パターンを備え、検査用パターンは、実装部品に備えられた複数の検査用端子のうち、少なくとも一つの検査用端子を隔てたいずれか二つにそれぞれ接続される、配線パターンの直線状部の延在方向に沿って延在する二つの配線部と、当該二つの配線部が結線される、直線状部が配列する方向に延在する結線部と、を含むとともに、当該結線部は、検査領域における直線状部が配列する方向と重ならない領域に配置される。
【選択図】 図４
Description
本発明は、電気光学装置、及び電子機器に関する。特に、実装不良検査用パターン及び配線パターンの形成不良検査領域を備えた電気光学装置、及びそのような電気光学装置を備えた電子機器に関する。
従来、電気光学装置の一態様として、それぞれ電極が形成された一対の基板を対向配置するとともに、それぞれの電極の交差領域である複数の画素に印加する電圧を選択的にオン、オフさせることによって、当該画素領域の液晶材料を通過する光を変調させ、画像や文字等の像を表示させる、液晶装置が多用されている。
かかる液晶装置において、それぞれの画素領域における液晶材料を駆動させるために、ドライバＩＣやフレキシブル回路基板が基板上に実装されるとともに、ドライバＩＣ等から出力される駆動信号が、基板上に形成された複数の配線パターンを介して、それぞれの電極に供給されている。
かかる液晶装置において、それぞれの画素領域における液晶材料を駆動させるために、ドライバＩＣやフレキシブル回路基板が基板上に実装されるとともに、ドライバＩＣ等から出力される駆動信号が、基板上に形成された複数の配線パターンを介して、それぞれの電極に供給されている。
ここで、かかる液晶装置の製造段階において、形成した複数の配線パターンが、ショートや断線等の形成不良を生じていないかを確認するための検査が実施されている。かかる検査は、例えば、それぞれ複数の検査ピンを有する二系統のプローブを使用し、複数の配線パターンに対して、異なる系統のプローブを一本おきに接触させて、それぞれのプローブから電流を流すことにより行われている。すなわち、それぞれの配線パターンに対して電流を流して表示面を点灯させた際に、点欠陥や線欠陥等の表示欠陥が発見された場合には、断線の存在を検証することができる。また、それぞれのプローブ間に電流が流れた場合には、配線パターン間でのショートの存在を検証することができる。
このような配線パターンの検査を正確かつ容易に行うことができるようにした電気光学パネルが提案されている。より詳細には、図１３に示すように、複数の走査線５１２が形成された第１基板と、第１基板と一定の間隔を保って対向するとともに、走査線５１２と交差して画素を形成する複数のデータ線５５２が形成された第２基板と５５０と、第１基板と第２基板５５０との間隙に設けられた電気光学物質とを具備し、データ線５５２及び走査線５１２の配線素子５４０、５４１はそれぞれ群Ｇ１、Ｇ２、Ｇ３を成して、基板５５０の一辺に一括して配列され、データ線５５２の配線素子５４１の群Ｇ３と、走査線５１２の配線素子５４０の群Ｇ１、Ｇ２は、複数の配線端子を配列し得る距離だけ、互いに離間して配置された電気光学パネルが開示されている（特許文献１参照）。
一方、基板上に実装されるドライバＩＣやフレキシブル回路基板等の実装部品は、実装ずれや接触不良等、基板上の配線と正確に導通されていないと、誤作動を生じる原因となってしまう。そのため、実装部品の実装不良を検査するための検査用導線を設けた液晶パネルが提案されている。より詳細には、図１４に示すように、基板６１０側の入力端子６１４群の配列に隣接する検査用端子６２４を配置するとともに、フレキシブルテープ６１６側の導線６１７群の配列に隣接する検査用導線６２７を配置した液晶パネルが開示されている。かかる液晶パネルによれば、ＴＡＢ形成後に両パッド６２５、６２８間で導通を検査し、ショートの場合は、フレキシブルテープ６１６の伸びによる導線６１７の位置ずれが大きく、接続不良が生じていると判定することができる（特許文献２参照）。
特開２００２−２０２７３３号公報 （特許請求の範囲、図３）
特開平９−５３８１号公報 （特許請求の範囲、図１）
しかしながら、特許文献１の電気光学パネルは、配線パターンの形成不良の検査を行うことができるものの、配線パターンと実装部品との電気的な接続不良を検知することができないものである。また、特許文献２の液晶パネルは、所定の検査用導線を備えているために、配線パターンと実装部品との電気的な接続不良を検知できる構成ではあるものの、例えば、プローブ検査を行うための検査領域又はその近傍に検査用導線が設けられていると、当該検査用導線によってプローブ検査に誤判定を生じてしまう場合があった。
すなわち、図１４に示すように、特許文献２に記載の検査用導線６２７は、二本の導線を繋ぐ結線部６３０を有しており、当該結線部６３０が、プローブ検査の検査領域内に存在すると、異なる系統のプローブがそれぞれ検査用導線に載り上げてしまい、当該検査用導線を介して、系統の異なるプローブ間に電流が流れ、ショートの判定を生じてしまっていた。そうすると、プローブ検査では、ショートの発生箇所を特定することができないために、本来、液晶駆動用の配線パターンには問題がないにもかかわらず、検査対象となった基板が不良品として判定されてしまうという問題があった。
すなわち、図１４に示すように、特許文献２に記載の検査用導線６２７は、二本の導線を繋ぐ結線部６３０を有しており、当該結線部６３０が、プローブ検査の検査領域内に存在すると、異なる系統のプローブがそれぞれ検査用導線に載り上げてしまい、当該検査用導線を介して、系統の異なるプローブ間に電流が流れ、ショートの判定を生じてしまっていた。そうすると、プローブ検査では、ショートの発生箇所を特定することができないために、本来、液晶駆動用の配線パターンには問題がないにもかかわらず、検査対象となった基板が不良品として判定されてしまうという問題があった。
そこで、本発明の発明者らは鋭意努力し、配線パターンの形成状態の検査を行う領域の周囲に存在する、実装不良検査用の検査用パターンの結線部を、形成状態の検査の検査領域外に設けることにより、このような問題を解決できることを見出し、本発明を完成させたものである。
すなわち、本発明は、配線パターンの形成状態を検査した際に、検査用パターンによって、ショート等の誤判定がされることを防止して、配線パターンの形成不良及び実装部品の接続不良の検査の精度を著しく向上させた電気光学装置を提供することを目的とする。また、本発明の別の目的は、そのような電気光学装置を備えた電子機器を提供することである。
すなわち、本発明は、配線パターンの形成状態を検査した際に、検査用パターンによって、ショート等の誤判定がされることを防止して、配線パターンの形成不良及び実装部品の接続不良の検査の精度を著しく向上させた電気光学装置を提供することを目的とする。また、本発明の別の目的は、そのような電気光学装置を備えた電子機器を提供することである。
本発明によれば、複数の配線パターンを備えた電気光学装置用基板と、複数の配線パターンと電気的に接続される複数の表示信号出力用端子を備えた実装部品と、電気光学装置用基板に保持された電気光学物質と、を含む電気光学装置であって、
実装部品は、複数の検査用端子をさらに備え、電気光学装置用基板は、実装部品の実装領域又はその近傍に、複数の配線パターンの形成状態を検査するために、複数の配線パターンの直線状部が配列された検査領域を備えるとともに、複数の配線パターンと複数の表示信号出力用端子との接続不良を検証するための検査用パターンをさらに備え、検査用パターンは、複数の検査用端子のうち、少なくとも一つの検査用端子を隔てたいずれか二つにそれぞれ接続される、配線パターンの直線状部の延在方向に沿って延在する二つの配線部と、当該二つの配線部が結線される、直線状部が配列する方向に延在する結線部と、を含むとともに、当該結線部は、検査領域における直線状部が配列する方向と重ならない領域に配置されることを特徴とする電気光学装置が提供され、上述した問題を解決することができる。
すなわち、それぞれの配線パターンと、半導体素子等の実装部品の表示信号出力用端子との接続不良を検証するための検査用パターンにおける結線部を、配線パターンの形成状態の検査に用いられる直線状部が配列する方向と重ならない領域に設けることにより、形成状態の検査を行う際に、検査用パターンによってショートの誤判定が発生することを防止することができる。したがって、配線パターンの形成状態の検査及び実装部品の接続不良の検査をそれぞれ精度よく行うことができる電気光学装置を効率的に提供することができる。
なお、ドライバ実装領域の近傍とは、ドライバ実装領域の周辺領域を意味する。
実装部品は、複数の検査用端子をさらに備え、電気光学装置用基板は、実装部品の実装領域又はその近傍に、複数の配線パターンの形成状態を検査するために、複数の配線パターンの直線状部が配列された検査領域を備えるとともに、複数の配線パターンと複数の表示信号出力用端子との接続不良を検証するための検査用パターンをさらに備え、検査用パターンは、複数の検査用端子のうち、少なくとも一つの検査用端子を隔てたいずれか二つにそれぞれ接続される、配線パターンの直線状部の延在方向に沿って延在する二つの配線部と、当該二つの配線部が結線される、直線状部が配列する方向に延在する結線部と、を含むとともに、当該結線部は、検査領域における直線状部が配列する方向と重ならない領域に配置されることを特徴とする電気光学装置が提供され、上述した問題を解決することができる。
すなわち、それぞれの配線パターンと、半導体素子等の実装部品の表示信号出力用端子との接続不良を検証するための検査用パターンにおける結線部を、配線パターンの形成状態の検査に用いられる直線状部が配列する方向と重ならない領域に設けることにより、形成状態の検査を行う際に、検査用パターンによってショートの誤判定が発生することを防止することができる。したがって、配線パターンの形成状態の検査及び実装部品の接続不良の検査をそれぞれ精度よく行うことができる電気光学装置を効率的に提供することができる。
なお、ドライバ実装領域の近傍とは、ドライバ実装領域の周辺領域を意味する。
また、本発明の電気光学装置を構成するにあたり、検査領域には、複数の配線パターンの直線状部が等間隔で配列されることが好ましい。
このように構成することにより、例えば、複数の検査ピンを有する複数系統のプローブを用いて、同時に複数の配線パターンの形成状態を検査することができ、検査効率を向上させることができる。
このように構成することにより、例えば、複数の検査ピンを有する複数系統のプローブを用いて、同時に複数の配線パターンの形成状態を検査することができ、検査効率を向上させることができる。
また、本発明の電気光学装置を構成するにあたり、検査用パターンの二つの配線部は、複数の配線パターンの直線状部が連続して配列されると想定した場合における、想定される直線状部の位置に対応して配置されることが好ましい。
このように構成することにより、例えば、プローブを用いて配線パターンの形成状態を検査する際に、検査領域の端部においても、プローブが傾くことなく検査することができ、検査精度を向上させることができる。
このように構成することにより、例えば、プローブを用いて配線パターンの形成状態を検査する際に、検査領域の端部においても、プローブが傾くことなく検査することができ、検査精度を向上させることができる。
また、本発明の電気光学装置を構成するにあたり、実装部品が半導体素子であり、結線部が半導体素子の実装領域内で配置されることが好ましい。
このように構成することにより、半導体素子の実装領域内のスペースを利用して検査用パターンを形成することができ、電気光学装置の大型化を防ぐことができる。
このように構成することにより、半導体素子の実装領域内のスペースを利用して検査用パターンを形成することができ、電気光学装置の大型化を防ぐことができる。
また、本発明の電気光学装置を構成するにあたり、形成状態の検査は、それぞれ等間隔で配置された複数のピンを備えた複数系統のプローブを用いて行う検査であることが好ましい。
このように構成することにより、同時に複数の配線パターンの形成状態を検査する場合であっても、検査用パターンによってショートの誤判定を生じることなく、効率的に検査を行うことができる。
このように構成することにより、同時に複数の配線パターンの形成状態を検査する場合であっても、検査用パターンによってショートの誤判定を生じることなく、効率的に検査を行うことができる。
また、本発明の電気光学装置を構成するにあたり、検査用パターンの二つの配線部は、複数系統のプローブのうちのいずれか一つの系統のプローブにおける、複数のピンにそれぞれ対応した位置に配置されることが好ましい。
このように構成することにより、検査用パターン上にプローブが載り上げた場合であっても、異なるプローブ間に電流が流れることがないために、ショートの誤判定を生じることがなく、精度よく検査を行うことができる。
このように構成することにより、検査用パターン上にプローブが載り上げた場合であっても、異なるプローブ間に電流が流れることがないために、ショートの誤判定を生じることがなく、精度よく検査を行うことができる。
また、本発明の電気光学装置を構成するにあたり、二つの配線部が接続された二つの検査用端子は、形成状態の検査におけるプローブの系統数より一つ少ない数の検査用端子を隔てた検査用端子であることが好ましい。
このように構成することにより、異なる系統のプローブが検査用パターンに載り上げることがないために、ショートの誤判定を生じることがなく、精度よく検査を実施することができる。
このように構成することにより、異なる系統のプローブが検査用パターンに載り上げることがないために、ショートの誤判定を生じることがなく、精度よく検査を実施することができる。
また、本発明の別の電気光学装置は、複数の配線パターンを備えた電気光学装置用基板と、複数の配線パターンと電気的に接続される複数の表示信号出力用端子を備えた実装部品と、電気光学装置用基板に保持された電気光学物質と、を含む電気光学装置であって、実装部品は、複数の検査用端子をさらに備え、電気光学装置用基板は、実装部品の実装領域又はその近傍に、複数の配線パターンの形成状態を検査するために、複数の配線パターンの直線状部が配列された検査領域を備えるとともに、複数の配線パターンと複数の表示信号出力用端子との接続不良を検証するための検査用パターンをさらに備え、検査用パターンは、複数の検査用端子のうち、少なくとも一つの検査用端子を隔てたいずれか二つにそれぞれ接続される、配線パターンの直線状部の延在方向に沿って延在する二つの配線部と、当該二つの配線部が結線される、直線状部が配列する方向に延在する結線部と、を含むとともに、検査用パターンは、検査領域における直線状部が配列する方向と重ならない領域に配置されることを特徴とする電気光学装置である。
すなわち、配線パターンと、半導体素子等の実装部品の端子との接続不良を検証するための検査用パターンを、配線パターンの形成状態の検査に用いられる直線状部が配列する方向と重ならない領域に設けることにより、形成状態の検査を行う際に、検査用パターンによってショートの誤判定が発生することを防止することができる。したがって、配線パターンの形成状態の検査及び実装部品の接続不良の検査をそれぞれ精度よく行うことができる電気光学装置を効率的に提供することができる。
すなわち、配線パターンと、半導体素子等の実装部品の端子との接続不良を検証するための検査用パターンを、配線パターンの形成状態の検査に用いられる直線状部が配列する方向と重ならない領域に設けることにより、形成状態の検査を行う際に、検査用パターンによってショートの誤判定が発生することを防止することができる。したがって、配線パターンの形成状態の検査及び実装部品の接続不良の検査をそれぞれ精度よく行うことができる電気光学装置を効率的に提供することができる。
また、本発明の別の態様は、上述したいずれかの電気光学装置を備えた電子機器である。
すなわち、配線パターンの形成状態及び実装部品の接続不良の検査をそれぞれ精度よく行うことができる電気光学装置を備えているために、表示不良の発生が少ない電子機器とすることができる。
すなわち、配線パターンの形成状態及び実装部品の接続不良の検査をそれぞれ精度よく行うことができる電気光学装置を備えているために、表示不良の発生が少ない電子機器とすることができる。
以下、図面を参照して、本発明の電気光学装置、及び電気光学装置を含む電子機器に関する実施形態について具体的に説明する。ただし、かかる実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲内で任意に変更することが可能である。
［第１実施形態］
本発明の第１実施形態は、複数の配線パターンを備えた電気光学装置用基板と、複数の配線パターンと電気的に接続される複数の表示信号出力用端子を備えた実装部品と、電気光学装置用基板に保持された電気光学物質と、を含む電気光学装置である。
かかる電気光学装置において、実装部品は、複数の検査用端子をさらに備え、電気光学装置用基板は、実装部品の実装領域又はその近傍に、複数の配線パターンの形成状態を検査するために、複数の配線パターンの直線状部が配列された検査領域を備えるとともに、複数の配線パターンと複数の表示信号出力用端子との接続不良を検証するための検査用パターンをさらに備え、検査用パターンは、複数の検査用端子のうち、少なくとも一つの検査用端子を隔てたいずれか二つにそれぞれ接続される、配線パターンの直線状部の延在方向に沿って延在する二つの配線部と、当該二つの配線部が結線される、直線状部が配列する方向に延在する結線部と、を含むとともに、当該結線部は、検査領域における直線状部が配列する方向と重ならない領域に配置されることを特徴とする。
本発明の第１実施形態は、複数の配線パターンを備えた電気光学装置用基板と、複数の配線パターンと電気的に接続される複数の表示信号出力用端子を備えた実装部品と、電気光学装置用基板に保持された電気光学物質と、を含む電気光学装置である。
かかる電気光学装置において、実装部品は、複数の検査用端子をさらに備え、電気光学装置用基板は、実装部品の実装領域又はその近傍に、複数の配線パターンの形成状態を検査するために、複数の配線パターンの直線状部が配列された検査領域を備えるとともに、複数の配線パターンと複数の表示信号出力用端子との接続不良を検証するための検査用パターンをさらに備え、検査用パターンは、複数の検査用端子のうち、少なくとも一つの検査用端子を隔てたいずれか二つにそれぞれ接続される、配線パターンの直線状部の延在方向に沿って延在する二つの配線部と、当該二つの配線部が結線される、直線状部が配列する方向に延在する結線部と、を含むとともに、当該結線部は、検査領域における直線状部が配列する方向と重ならない領域に配置されることを特徴とする。
以下、図１〜図９を適宜参照しながら、本発明の第１実施形態の電気光学装置について、スイッチング素子としてのＴＦＤ素子（Thin Film Diode）を備えるとともに実装部品としての駆動用ドライバＩＣが実装された素子基板と、対向基板としてのカラーフィルタ基板とを含む液晶装置を例に採って説明する。また、実装部品としての駆動用ドライバＩＣにおける、出力用バンプが表示信号出力用端子に相当し、検査用バンプが検査用端子に相当するものである。
なお、各図中において、同じ符号を付したものは同一の部材を示しており、適宜説明を省略するとともに、それぞれの図中、一部の部材が適宜省略されている。
なお、各図中において、同じ符号を付したものは同一の部材を示しており、適宜説明を省略するとともに、それぞれの図中、一部の部材が適宜省略されている。
１．基本構造
まず、図１及び図２を参照して、本発明に係る第１実施形態の液晶装置１０の基本構造、すなわち、セル構造や配線等について具体的に説明する。ここで、図１は、本実施形態に係る液晶装置１０の概略斜視図であり、図２は、図１中のＥＥ断面を矢印方向に見た概略断面図である。なお、図１及び図２中、下側の面が画像表示面であって、矢印Ｗの方向から画像を視認することができる。
まず、図１及び図２を参照して、本発明に係る第１実施形態の液晶装置１０の基本構造、すなわち、セル構造や配線等について具体的に説明する。ここで、図１は、本実施形態に係る液晶装置１０の概略斜視図であり、図２は、図１中のＥＥ断面を矢印方向に見た概略断面図である。なお、図１及び図２中、下側の面が画像表示面であって、矢印Ｗの方向から画像を視認することができる。
かかる液晶装置１０は、スイッチング素子として、二端子型非線形素子であるＴＦＤ素子６９を用いたアクティブマトリクス型構造を有する素子基板６０を備えた液晶装置１０であって、図示しないものの、バックライトやフロントライト等の照明装置やケース体などを、必要に応じて適宜取付けられて使用される。
また、液晶装置１０は、ガラス基板等を基体６１とする素子基板６０と、同様にガラス基板等を基体３１とするカラーフィルタ基板３０と、が対向配置されるとともに接着剤等のシール材２３を介して貼り合わせられている。また、素子基板６０と、カラーフィルタ基板３０とが形成する空間であって、シール材２３の内側部分に対して、開口部２３ａを介して液晶材料２１を注入した後、封止材２５にて封止されてなるセル構造を備えている。すなわち、素子基板６０と、カラーフィルタ基板３０との間に液晶材料２１が充填されている。
また、液晶装置１０は、ガラス基板等を基体６１とする素子基板６０と、同様にガラス基板等を基体３１とするカラーフィルタ基板３０と、が対向配置されるとともに接着剤等のシール材２３を介して貼り合わせられている。また、素子基板６０と、カラーフィルタ基板３０とが形成する空間であって、シール材２３の内側部分に対して、開口部２３ａを介して液晶材料２１を注入した後、封止材２５にて封止されてなるセル構造を備えている。すなわち、素子基板６０と、カラーフィルタ基板３０との間に液晶材料２１が充填されている。
また、カラーフィルタ基板３０における基体３１の内面、すなわち、素子基板６０に対向する表面上には、ストライプ状に配列された複数の走査電極３３が形成されている。一方、素子基板６０における基体６１の内面、すなわち、カラーフィルタ基板３０に対向する表面上に、マトリクス状に配置された複数の画素電極６３が形成されている。そして、画素電極６３は、スイッチング素子としてのＴＦＤ素子６９を介してデータ線６５に対して電気的に接続されるとともに、もう一方の走査電極３３は、導電性粒子を含むシール材２３を介して素子基板６０上の引回し配線６６に対して電気的に接続されている。このように構成された画素電極６３と走査電極３３との交差領域がマトリクス状に配列された多数の画素（以下、画素領域と称する場合がある。）を構成し、これら多数の画素の配列が、全体として表示領域Ａを構成することになる。
また、素子基板６０は、カラーフィルタ基板３０の外形よりも外側に張り出してなる基板張出部６０Ｔを有し、この基板張出部６０Ｔ上には、データ線６５の一部、引回し配線６６の一部及び、独立して形成された複数の配線からなる外部接続用端子６７が形成されている。そして、データ線６５又は引回し配線６６の端部には、液晶駆動回路等を内蔵したドライバＩＣ９１が実装されている。さらに、当該ドライバＩＣ９１は外部接続用端子６７の一方の端部とも電気的に接続されているとともに、外部接続用端子６７の他方の端部は、フレキシブル回路基板９３等と電気的に接続されている。
このように構成された液晶装置１０において、ドライバＩＣ９１からの駆動用信号を、データ線６５及びＴＦＤ素子６９を介して画素電極３３に出力するとともに、走査信号を、引回し配線６６を介して走査電極３３に出力する。そして、電圧が印加された画素の液晶材料２１に電界が発生するため、当該画素における液晶材料２１中を、光を通過させ、又は通過させないようにでき、表示領域全体として文字、図形等の画像を表示させることができる。
このように構成された液晶装置１０において、ドライバＩＣ９１からの駆動用信号を、データ線６５及びＴＦＤ素子６９を介して画素電極３３に出力するとともに、走査信号を、引回し配線６６を介して走査電極３３に出力する。そして、電圧が印加された画素の液晶材料２１に電界が発生するため、当該画素における液晶材料２１中を、光を通過させ、又は通過させないようにでき、表示領域全体として文字、図形等の画像を表示させることができる。
２．カラーフィルタ基板
また、図２に示すカラーフィルタ基板３０は、基本的に、ガラス基板等からなる基体３１上に、遮光膜３９と、着色層３７と、透明樹脂層４０と、走査電極３３と、が順次積層されて構成されている。また、走査電極３３上には、液晶材料の配向性を制御するための配向膜４５を備えるとともに、走査電極３３等が形成されている面とは反対側の面に、鮮明な画像表示が認識できるように、位相差板（１／４波長板）４７及び偏光板４９が配置されている。
なお、カラーフィルタ基板が、半透過反射型又は反射型の液晶装置に使用される基板である場合には、例えば、カラーフィルタ基板３０上の遮光膜３９の下層に、所定形状にパターニングされたアルミニウム膜等からなる光反射膜が形成される。
また、図２に示すカラーフィルタ基板３０は、基本的に、ガラス基板等からなる基体３１上に、遮光膜３９と、着色層３７と、透明樹脂層４０と、走査電極３３と、が順次積層されて構成されている。また、走査電極３３上には、液晶材料の配向性を制御するための配向膜４５を備えるとともに、走査電極３３等が形成されている面とは反対側の面に、鮮明な画像表示が認識できるように、位相差板（１／４波長板）４７及び偏光板４９が配置されている。
なお、カラーフィルタ基板が、半透過反射型又は反射型の液晶装置に使用される基板である場合には、例えば、カラーフィルタ基板３０上の遮光膜３９の下層に、所定形状にパターニングされたアルミニウム膜等からなる光反射膜が形成される。
また、遮光膜３９は、隣接する画素領域間において光の混色を防止して、コントラストに優れた画像表示を得るための膜である。このような遮光膜３９としては、例えば、クロム（Ｃｒ）やモリブテン（Ｍｏ）等の金属膜を遮光膜３９として使用したり、あるいは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いたりすることができる。さらに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を重ね合わせることにより、遮光膜を形成することもできる。
また、着色層３７は、通常、透明樹脂中に顔料や染料等の着色剤を分散させることにより濃度調整をして、所定の色調を呈するものとされている。着色層３７の色調の一例としては原色系フィルタとしてＲ（赤）、Ｇ（緑）、Ｂ（青）の３色の組合せからなるものがあるが、これに限定されるものではなく、Ｙ（イエロー）、Ｍ（マゼンダ）、Ｃ（シアン）等の補色系や、その他の種々の色調で形成することができる。
かかる着色層３７の配列パターンとしては、ストライプ配列を採用することが多いが、このストライプ配列の他に、斜めモザイク配列や、デルタ配列等の種々のパターン形状を採用することができる。
かかる着色層３７の配列パターンとしては、ストライプ配列を採用することが多いが、このストライプ配列の他に、斜めモザイク配列や、デルタ配列等の種々のパターン形状を採用することができる。
また、着色層３７上には、アクリル樹脂やエポキシ樹脂などの感光性樹脂材料からなる透明樹脂層４０が形成されているとともに、透明樹脂層４０の上には、ＩＴＯ（インジウムスズ酸化物）等の透明導電体からなる走査電極３３が形成されている。かかる走査電極は、一方向に配列された画素からなる画素列毎に、複数の透明電極が並列したストライプ状に構成されている。
また、走査電極３３の上には、ポリイミド樹脂等からなる配向膜４５が全面的に形成されている。かかる配向膜は、ラビング処理をするなどして、液晶材料の配向性を制御するための部材である。
また、走査電極３３の上には、ポリイミド樹脂等からなる配向膜４５が全面的に形成されている。かかる配向膜は、ラビング処理をするなどして、液晶材料の配向性を制御するための部材である。
３．素子基板
（１）基本構成
また、図２に示す素子基板６０は、基本的に、ガラス基板等からなる基体６１と、画素電極６３と、データ線６５と、引回し配線（図示せず）と、スイッチング素子としてのＴＦＤ素子６９と、から構成されている。また、画素電極６３上には、ポリイミド樹脂等からなる配向膜７５が形成されている。さらに、基体６１の外面には、位相差板（１／４波長板）７７及び偏光板７９が配置されている。そして、素子基板６０における基板張出部６０Ｔ上には、データ線６５や引回し配線（図示せず）に対して電気的に接続されるようにドライバＩＣ９１が実装されている。
（１）基本構成
また、図２に示す素子基板６０は、基本的に、ガラス基板等からなる基体６１と、画素電極６３と、データ線６５と、引回し配線（図示せず）と、スイッチング素子としてのＴＦＤ素子６９と、から構成されている。また、画素電極６３上には、ポリイミド樹脂等からなる配向膜７５が形成されている。さらに、基体６１の外面には、位相差板（１／４波長板）７７及び偏光板７９が配置されている。そして、素子基板６０における基板張出部６０Ｔ上には、データ線６５や引回し配線（図示せず）に対して電気的に接続されるようにドライバＩＣ９１が実装されている。
かかる素子基板６０を、基板面に対して垂直方向から見た概略平面図を図３に示す。かかる図３では、配向膜や偏光板等は省略されている。
かかる素子基板６０において、データ線６５は、ストライプ状に配列された複数の配線からなり、それぞれのデータ線６５の間には、画素電極６３がマトリクス状に配置されている。また、当該画素電極６３は、後述するＴＦＤ素子６９を介して、データ線６５と電気的に接続されている。そして、データ線６５は、一端側が基板張出部６０Ｔ上に実装されたドライバＩＣ９１に対して電気的に接続されており、当該ドライバＩＣ９１からの駆動用信号を画素電極３３に対して出力できるように構成されている。
かかるデータ線６５は、製造工程の簡略化の観点から、後述するＴＦＤ型素子の形成と同時に形成されるため、例えば、タンタル層、酸化タンタル層、及びクロム層が順次形成されて構成されている。また、画素電極６３は、ＩＴＯ（インジウムスズ酸化物）やＩＺＯ（インジウム亜鉛酸化物）等の透明導電材料を用いて形成されている。
かかる素子基板６０において、データ線６５は、ストライプ状に配列された複数の配線からなり、それぞれのデータ線６５の間には、画素電極６３がマトリクス状に配置されている。また、当該画素電極６３は、後述するＴＦＤ素子６９を介して、データ線６５と電気的に接続されている。そして、データ線６５は、一端側が基板張出部６０Ｔ上に実装されたドライバＩＣ９１に対して電気的に接続されており、当該ドライバＩＣ９１からの駆動用信号を画素電極３３に対して出力できるように構成されている。
かかるデータ線６５は、製造工程の簡略化の観点から、後述するＴＦＤ型素子の形成と同時に形成されるため、例えば、タンタル層、酸化タンタル層、及びクロム層が順次形成されて構成されている。また、画素電極６３は、ＩＴＯ（インジウムスズ酸化物）やＩＺＯ（インジウム亜鉛酸化物）等の透明導電材料を用いて形成されている。
また、データ線６５と画素電極６３とを電気的に接続するＴＦＤ素子６９は、一般的に、タンタル（Ｔａ）合金からなる素子第１電極、酸化タンタル（Ｔａ2Ｏ5）からなる絶縁膜、及びクロム（Ｃｒ）からなる素子第２電極が順次積層されたサンドイッチ構造を有している。そして、正負方向のダイオードスイッチング特性を示し、しきい値以上の電圧が、素子第１電極及び素子第２電極の両端子間に印加されると導通状態となるアクティブ素子である。
また、二個のＴＦＤ素子は、データ線６５と、画素電極６３との間に介在するように形成され、反対のダイオード特性を有する第１のＴＦＤ素子及び第２のＴＦＤ素子から構成してあることが好ましい。
この理由は、このように構成することにより、印加する電圧波形として、正負対称なパルス波形を使用することができ、液晶装置等における液晶材料の劣化を防止することができるためである。すなわち、液晶材料の劣化を防止するために、ダイオードスイッチング特性が、正負方向において対称的であることが望まれ、二個のＴＦＤ素子を逆向きに直列接続することにより、正負対称なパルス波形を使用することができるためである。
また、二個のＴＦＤ素子は、データ線６５と、画素電極６３との間に介在するように形成され、反対のダイオード特性を有する第１のＴＦＤ素子及び第２のＴＦＤ素子から構成してあることが好ましい。
この理由は、このように構成することにより、印加する電圧波形として、正負対称なパルス波形を使用することができ、液晶装置等における液晶材料の劣化を防止することができるためである。すなわち、液晶材料の劣化を防止するために、ダイオードスイッチング特性が、正負方向において対称的であることが望まれ、二個のＴＦＤ素子を逆向きに直列接続することにより、正負対称なパルス波形を使用することができるためである。
また、引回し配線６６は、ドライバ実装領域２６が存在する辺に対して垂直方向に延びる二辺に沿って形成されている。かかる引回し配線６６は、一端側において、対向するカラーフィルタ基板のそれぞれの走査電極と、シール材に含まれる導電性粒子を介して電気的に接続されている。また、他端側は、ドライバＩＣ９１に対して電気的に接続されており、ドライバＩＣ９１からの走査信号を走査電極に対して出力できるように構成されている。
かかる引回し配線６６は、タンタル層、酸化タンタル層、及びクロム層等の金属材料や、ＩＴＯ（インジウムスズ酸化物）、ＩＺＯ（インジウム亜鉛酸化物）等の透明導電材料を用いて形成することができる。
かかる引回し配線６６は、タンタル層、酸化タンタル層、及びクロム層等の金属材料や、ＩＴＯ（インジウムスズ酸化物）、ＩＺＯ（インジウム亜鉛酸化物）等の透明導電材料を用いて形成することができる。
（２）基板張出部
（２）−１ 配線パターン
次に、かかる素子基板の基板張出部におけるドライバ実装領域の拡大平面図を図４（ａ）に示し、図４（ａ）中のＸＸ断面を矢印方向に見た断面図を図４（ｂ）に示す。
かかる基板張出部６０Ｔにおいて、配線パターン１８としての、データ線６５、及びカラーフィルタ基板側に導通される引回し配線６６が形成されるとともに、当該データ線６５等の端部に表示信号用端子１４が形成されている。また、ドライバＩＣ９１には複数の出力用バンプ１６が形成され、基板張出部６０Ｔ上の表示信号用端子１４に対して電気的に接続されることにより、ドライバＩＣ９１が実装されている。
かかる表示信号用端子１４は、例えば、０．３μｍの高さからなり、例えば、銀やアルミニウム等の金属材料や、ＩＴＯ（インジウムスズ酸化物）やＩＺＯ（インジウム亜鉛酸化物）等の透明導電材料から構成することができる。
（２）−１ 配線パターン
次に、かかる素子基板の基板張出部におけるドライバ実装領域の拡大平面図を図４（ａ）に示し、図４（ａ）中のＸＸ断面を矢印方向に見た断面図を図４（ｂ）に示す。
かかる基板張出部６０Ｔにおいて、配線パターン１８としての、データ線６５、及びカラーフィルタ基板側に導通される引回し配線６６が形成されるとともに、当該データ線６５等の端部に表示信号用端子１４が形成されている。また、ドライバＩＣ９１には複数の出力用バンプ１６が形成され、基板張出部６０Ｔ上の表示信号用端子１４に対して電気的に接続されることにより、ドライバＩＣ９１が実装されている。
かかる表示信号用端子１４は、例えば、０．３μｍの高さからなり、例えば、銀やアルミニウム等の金属材料や、ＩＴＯ（インジウムスズ酸化物）やＩＺＯ（インジウム亜鉛酸化物）等の透明導電材料から構成することができる。
（２）−２ 検査領域
また、ドライバ実装領域２６又は当該ドライバ実装領域２６の近傍には、素子基板６０の製造段階で、データ線６５や引回し配線線６６のショートや断線等の形成不良の有無を検証するための検査に使用される検査領域１９を備えている。かかる検査領域１９は、データ線６５や引回し配線６６の直線状部が配列され、当該直線状部に対して、例えば、複数の検査ピンを有するプローブを接触させながら検査が行われる。
また、ドライバ実装領域２６又は当該ドライバ実装領域２６の近傍には、素子基板６０の製造段階で、データ線６５や引回し配線線６６のショートや断線等の形成不良の有無を検証するための検査に使用される検査領域１９を備えている。かかる検査領域１９は、データ線６５や引回し配線６６の直線状部が配列され、当該直線状部に対して、例えば、複数の検査ピンを有するプローブを接触させながら検査が行われる。
ここで、プローブ検査とは、例えば、図５に示すように、検査領域１９における配線パターン１８としてのデータ線や引回し配線の直線状部のピッチ間隔の二倍の間隔で配置された複数の検査ピン２４を有する異なる二系統のプローブ２２を用いて、それぞれのプローブ２２を、配線パターン１８に対して一本おきに接触させつつ、それらのプローブ２２から電流を流しつつ行われる。
そして、配線パターンが、断線やショート等の形成不良を生じることなく、正常に形成されている場合には、電流を供給したすべての画素が点灯し、例えば、表示領域において白表示がなされる。一方、配線パターンに断線が生じている場合には、断線が生じている配線が接続された画素には電流が供給されないために、線欠陥や点欠陥として視認される。また、データ線や引回し配線にショートが生じている場合には、二つのプローブ２２の間に電流が流れるため、ショートの発生を検知することができる。
そして、配線パターンが、断線やショート等の形成不良を生じることなく、正常に形成されている場合には、電流を供給したすべての画素が点灯し、例えば、表示領域において白表示がなされる。一方、配線パターンに断線が生じている場合には、断線が生じている配線が接続された画素には電流が供給されないために、線欠陥や点欠陥として視認される。また、データ線や引回し配線にショートが生じている場合には、二つのプローブ２２の間に電流が流れるため、ショートの発生を検知することができる。
このようなプローブ検査を実施するにあたり、かかる検査に使用されるプローブの構造上、複数の検査ピンの間隔を狭くすることに限界があるため、配線パターンにおいて、所定間隔で配列された直線状部が形成された領域を設ける必要がある。そのため、それぞれのデータ線６５や引回し配線６６において、０．５〜１．０ｍｍ程度の長さの直線状部１１が、例えば、２５μｍ程度のピッチ間隔で配列されている。
例えば、図４（ａ）は、配線パターン１８の直線状部が配列された検査領域１９を、ドライバ実装領域２６の近傍の、ドライバ実装領域２６とカラーフィルタ基板３０との間に確保した例を示している。すなわち、データ線や引回し配線としての配線パターン１８は、ドライバ実装領域２６から表示領域側に向かってまっすぐ延びているとともに、カラーフィルタ基板３０の近くで、斜め方向に傾斜して、それぞれの配線位置まで延設されている。したがって、ドライバ実装領域２６とカラーフィルタ基板３０との間の領域において、それぞれの配線パターン１８における所定長さの直線状部が、２０μｍ程度のピッチ間隔で配列されているために、かかる領域で、配線パターン１８に対するプローブ検査を実施することができる。
なお、ドライバ実装領域の近傍とは、ドライバ実装領域の周辺領域を意味する。
なお、ドライバ実装領域の近傍とは、ドライバ実装領域の周辺領域を意味する。
また、図６は、配線パターン１８の直線状部が配列された検査領域１９を、ドライバ実装領域２６内に設けた例を示している。すなわち、データ線や引回し配線としての配線パターン１８が、ドライバＩＣ９１との接続箇所を越えて、さらに、ドライバＩＣ９１の下部領域まで延設され、当該下部領域に所定のピッチ間隔で配列された直線状部を形成して、検査領域１９とした例である。
一般的に、データ線や引回し配線は、ドライバＩＣの出力端子との接続箇所において接続されていれば十分であり、ドライバ実装領域の下部領域にまで形成する必要がない。しかし、このように構成することにより、ドライバ実装領域を利用して検査領域を確保することができ、ドライバＩＣとの接続箇所から直接、それぞれの画素の配列位置や、左右の辺側に向かって配線することができる。したがって、基板張出部の面積が大きくなることを防止することができる。また、データ線等の配線パターンは、例えば、２０μｍ以上のピッチ間隔で配置されているとともに、ドライバＩＣの外形は、短辺であっても１ｍｍ以上あることから、プローブ検査の検査領域としての、直線状部の長さ及びピッチ間隔を十分に確保することができる。
一般的に、データ線や引回し配線は、ドライバＩＣの出力端子との接続箇所において接続されていれば十分であり、ドライバ実装領域の下部領域にまで形成する必要がない。しかし、このように構成することにより、ドライバ実装領域を利用して検査領域を確保することができ、ドライバＩＣとの接続箇所から直接、それぞれの画素の配列位置や、左右の辺側に向かって配線することができる。したがって、基板張出部の面積が大きくなることを防止することができる。また、データ線等の配線パターンは、例えば、２０μｍ以上のピッチ間隔で配置されているとともに、ドライバＩＣの外形は、短辺であっても１ｍｍ以上あることから、プローブ検査の検査領域としての、直線状部の長さ及びピッチ間隔を十分に確保することができる。
（３）検査用パターン
また、本実施形態の液晶装置は、図４や図６に示すように、ドライバ実装領域２６又は当該ドライバ実装領域２６の近傍に、ドライバＩＣ９１の複数の出力用バンプ１６と、データ線等の配線パターン１８の端部に形成された複数の表示信号用端子１４との接続不良を検証するための検査用パターン１１を備えている。かかる検査用パターン１１は、ドライバＩＣ９１に設けられた複数の検査用バンプ１７のうち、少なくとも一つの検査用バンプを隔てたいずれか二つにそれぞれ接続される、配線パターン１８の直線状部の延在方向に沿って延在する二つの配線部１２と、それらの配線部１２が結線される、直線状部が配列する方向に延在する結線部１３とを含む導電パターンである。そして、ドライバＩＣ９１が複数の表示信号用端子１４に対してずれて実装されている場合や、適切に実装されていた場合であっても、時間の経過に伴い、振動や端子部の劣化によってドライバＩＣ９１が浮いたりして接続不良を生じた場合に、当該接続不良を検知して信号を発生させることができる。
なお、かかる検査用パターンは、工程数を増やす必要がなく、また、データ線等の配線パターンと同じ厚さで形成することができることから、かかる配線パターンと同じ構成材料で形成されていることが好ましい。
また、本実施形態の液晶装置は、図４や図６に示すように、ドライバ実装領域２６又は当該ドライバ実装領域２６の近傍に、ドライバＩＣ９１の複数の出力用バンプ１６と、データ線等の配線パターン１８の端部に形成された複数の表示信号用端子１４との接続不良を検証するための検査用パターン１１を備えている。かかる検査用パターン１１は、ドライバＩＣ９１に設けられた複数の検査用バンプ１７のうち、少なくとも一つの検査用バンプを隔てたいずれか二つにそれぞれ接続される、配線パターン１８の直線状部の延在方向に沿って延在する二つの配線部１２と、それらの配線部１２が結線される、直線状部が配列する方向に延在する結線部１３とを含む導電パターンである。そして、ドライバＩＣ９１が複数の表示信号用端子１４に対してずれて実装されている場合や、適切に実装されていた場合であっても、時間の経過に伴い、振動や端子部の劣化によってドライバＩＣ９１が浮いたりして接続不良を生じた場合に、当該接続不良を検知して信号を発生させることができる。
なお、かかる検査用パターンは、工程数を増やす必要がなく、また、データ線等の配線パターンと同じ厚さで形成することができることから、かかる配線パターンと同じ構成材料で形成されていることが好ましい。
ここで、本実施形態の液晶装置においては、図４や図６に示すように、かかる検査用パターン１１の結線部１３が、プローブ検査をするための検査領域１９における、上述したデータ線や引回し配線等の配線パターン１８の直線状部が配列する方向と重ならない領域に配置されていることを特徴としている。すなわち、プローブ検査を行う際に、プローブが検査用パターン上に乗り上げた際に、結線部を介してショート等の誤判定が発生することを防止するためである。
より具体的には、一般的に、本実施形態の液晶装置のようなＴＦＤ素子を備えた液晶装置や、スイッチング素子を備えていないパッシブマトリクス型の液晶装置においては、基板張出部に形成された配線パターンにおける、ドライバＩＣ等の実装部品と接続される端子部分以外の領域も絶縁膜が設けられておらず、配線パターンが基板表面に露出している。そのため、図７（ａ）〜（ｂ）に示すように、検査用パターン１１´の結線部１３´が、検査領域１９における、配線パターン１８の直線状部が配列する方向と重なる領域に配置されていると、異なる系統のプローブ２２が、それぞれ検査用パターン１１の結線部１３に接触してしまい、当該結線部１３を介して、プローブ２２間に電流が流れてしまう。そうすると、プローブ検査においては、いずれの配線パターン間でショートが発生しているかを判別することができないため、結局、当該基板を不良品として判定せざるを得ないことになってしまう。
これに対し、図４や図６に示すように、検査用パターン１１の結線部１３が、検査領域１９における配線パターン１８の直線状部が配列する方向と重ならない領域に配置されていれば、異なる系統のプローブが、それぞれ検査用パターン１１の結線部１３と接触することがなくなるために、ショートの誤判定の発生をなくし、検査精度を向上させることができる。
ただし、言うまでもなく、本発明は、ＴＦＤ素子を備えたアクティブマトリクス型の液晶装置やパッシブマトリクス型の液晶装置に限らず、ＴＦＴ素子を備えた液晶装置であっても、適用することができる。
ただし、言うまでもなく、本発明は、ＴＦＤ素子を備えたアクティブマトリクス型の液晶装置やパッシブマトリクス型の液晶装置に限らず、ＴＦＴ素子を備えた液晶装置であっても、適用することができる。
例えば、上述の図４（ａ）の例で言えば、データ線６５及び引回し配線６６としての配線パターン１８が、ドライバＩＣ９１の長辺側に向かって形成されているとともに、ドライバＩＣ９１とカラーフィルタ基板３０と間の領域に、配線パターン１８の直線状部を所定のピッチ間隔で配列した検査領域１９が設けられている。また、それに隣接して、検査用パターン１１が設けられているとともに、検査用パターン１１における結線部１３は、検査領域１９における配線パターン１８の直線状部が配列する方向と重ならない領域に配置されている。したがって、検査領域１９でプローブ検査を行う際に、検査用パターン１１上にプローブが乗り上げた場合であっても、当該検査用パターン１１を介して異なる系統のプローブ間に電流が流れることがなくなる。
また、上述の図６の例で言えば、データ線６５及び引回し配線６６としての配線パターン１８が、ドライバＩＣ９１の長辺側に向かって形成されているとともに、ドライバＩＣ９１の下部領域まで配線パターン１８が延設され、直線状部を所定のピッチ間隔で配列した検査領域１９が設けられている。また、それに隣接して、検査用パターン１１が設けられているとともに、検査用パターン１１における結線部１３は、検査領域１９の直線状部が配列する方向と重ならない領域に配置されている。したがって、検査領域１９でプローブ検査を行う際に、検査用パターン１１上にプローブが乗り上げた場合であっても、当該検査用パターンを介して異なる系統のプローブ間に電流が流れることがなくなる。
また、上述の図６の例で言えば、データ線６５及び引回し配線６６としての配線パターン１８が、ドライバＩＣ９１の長辺側に向かって形成されているとともに、ドライバＩＣ９１の下部領域まで配線パターン１８が延設され、直線状部を所定のピッチ間隔で配列した検査領域１９が設けられている。また、それに隣接して、検査用パターン１１が設けられているとともに、検査用パターン１１における結線部１３は、検査領域１９の直線状部が配列する方向と重ならない領域に配置されている。したがって、検査領域１９でプローブ検査を行う際に、検査用パターン１１上にプローブが乗り上げた場合であっても、当該検査用パターンを介して異なる系統のプローブ間に電流が流れることがなくなる。
ただし、プローブ検査を行う際に、プローブが傾くと検査を正確に行えない場合があることから、図４（ａ）や図６に示すように、検査領域１５における直線状部が連続して存在していると想定した場合における、当該想定される配線の位置と一致するように、配置されていることが好ましい。
より具体的には、検査用パターンをこのように配置していない場合には、プローブ検査において、検査領域の端部付近のデータ線や引回し配線を検査する際に、図８（ａ）に示すように、プローブ２２が傾いて、一部の検査ピン２４と配線パターン１８の直線状部との接触が不十分となって、プローブ検査を正確に実施できなくなる場合がある。
一方、検査用パターンを、所定位置に配置した場合には、図８（ｂ）に示すように、検査用パターン１１の配線部１２側の検査ピン２４も当該検査用パターン１１と接触し、プローブ２２が傾くことを防止して、プローブ検査を正確に行うことができるようになる。そして、このような場合においても、検査用パターンの結線部が所定位置にあるために、検査用パターンを介して、複数の検査ピン間に電流が流れて誤判定されることがなくなる。
より具体的には、検査用パターンをこのように配置していない場合には、プローブ検査において、検査領域の端部付近のデータ線や引回し配線を検査する際に、図８（ａ）に示すように、プローブ２２が傾いて、一部の検査ピン２４と配線パターン１８の直線状部との接触が不十分となって、プローブ検査を正確に実施できなくなる場合がある。
一方、検査用パターンを、所定位置に配置した場合には、図８（ｂ）に示すように、検査用パターン１１の配線部１２側の検査ピン２４も当該検査用パターン１１と接触し、プローブ２２が傾くことを防止して、プローブ検査を正確に行うことができるようになる。そして、このような場合においても、検査用パターンの結線部が所定位置にあるために、検査用パターンを介して、複数の検査ピン間に電流が流れて誤判定されることがなくなる。
なお、図４（ａ）や図６に示す検査用パターン１１における二つの配線部１２は、複数の検査用端子１５における一番端の検査用端子１５と、一つの検査用端子を隔てた三つ目の検査用端子１５に接続される二つの配線部１２とに接続されている。
ただし、検査用パターンの配線部が接続される検査用端子は、端から一つ目と三つ目の組み合わせに限られることはない。例えば、プローブ検査を行う際に、ＲＧＢに対応したデータ線に対して、それぞれ異なる三つの系統のプローブを用いるような場合には、図９に示すように、検査用パターン１１の二つの配線部１２は、複数の検査用端子１５における一番端の検査用端子１５と、二つの検査用端子を隔てた四つ目の検査用端子１５に接続される二つの配線部とに接続する必要がある。
すなわち、実装部品における検査用端子や基板上の検査用パターンを設ける領域をより小さくするために、二つの配線部が接続される二つの検査用端子は、プローブ検査に使用されるプローブの系統数より一つ少ない数の検査用端子を隔てた検査用端子であることが好ましい。
ただし、検査用パターンの配線部が接続される検査用端子は、端から一つ目と三つ目の組み合わせに限られることはない。例えば、プローブ検査を行う際に、ＲＧＢに対応したデータ線に対して、それぞれ異なる三つの系統のプローブを用いるような場合には、図９に示すように、検査用パターン１１の二つの配線部１２は、複数の検査用端子１５における一番端の検査用端子１５と、二つの検査用端子を隔てた四つ目の検査用端子１５に接続される二つの配線部とに接続する必要がある。
すなわち、実装部品における検査用端子や基板上の検査用パターンを設ける領域をより小さくするために、二つの配線部が接続される二つの検査用端子は、プローブ検査に使用されるプローブの系統数より一つ少ない数の検査用端子を隔てた検査用端子であることが好ましい。
４．変形例
ここまでは、実装部品として駆動用ドライバＩＣを用いた例を説明したが、別の実装部品として、フレキシブル回路基板を実装した例について説明する。なお、以下の説明においては、素子基板の基板張出部における実装領域周辺の構成を中心に説明し、その他の構成については、上述した構成と同様の構成とすることができるために、ここでの説明を省略する。
ここまでは、実装部品として駆動用ドライバＩＣを用いた例を説明したが、別の実装部品として、フレキシブル回路基板を実装した例について説明する。なお、以下の説明においては、素子基板の基板張出部における実装領域周辺の構成を中心に説明し、その他の構成については、上述した構成と同様の構成とすることができるために、ここでの説明を省略する。
図１０（ａ）に、液晶装置を構成する素子基板の基板張出部６０Ｔの拡大平面図を示し、図１０（ｂ）に、図１０（ａ）中のＸＸ断面を矢印方向に見た断面図を示す。
かかる図１０（ａ）〜（ｂ）に示すように、素子基板における基板張出部６０Ｔには、データ線６５及び引回し配線６６としての配線パターン１８が形成されている。また、フレキシブル回路基板９３の接続箇所の近傍には、配線パターン１８の直線状部が配列された検査領域１９が形成されている。さらに、これらの配線パターン１８は端部１８Ａにおいて、フレキシブル回路基板９３における配線パターン９７と接続された配線端子９７Ａが形成されている。
かかる図１０（ａ）〜（ｂ）に示すように、素子基板における基板張出部６０Ｔには、データ線６５及び引回し配線６６としての配線パターン１８が形成されている。また、フレキシブル回路基板９３の接続箇所の近傍には、配線パターン１８の直線状部が配列された検査領域１９が形成されている。さらに、これらの配線パターン１８は端部１８Ａにおいて、フレキシブル回路基板９３における配線パターン９７と接続された配線端子９７Ａが形成されている。
ここで、配線パターン１８の直線状部が配列された検査領域１９に隣接して、フレキシブル回路基板９３の接続不良を検証するための検査用パターン１１が形成されている。かかる検査用パターン１１は、フレキシブル回路基板９３に形成された複数の検査用配線端子９８Ａのうち、少なくとも一つの検査用配線端子を隔てたいずれか二つに対して接続される、配線パターン１８の直線状部の延在方向に沿って延在する二つの配線部１２と、それら配線部１２が結線される、直線状部が配列する方向に延在する結線部１３とから構成されている。そして、かかる結線部１３が、検査領域１９における配線パターン１８の直線状部が配列する方向と重ならない領域に配置されていることを特徴とする。
すなわち、配線パターンの形成不良の検査を行う際に、基板上の配線パターンにおける表示信号用端子と実装部品としてのフレキシブル回路基板における配線端子との接続不良を検証するための検査用パターンによって、ショートの誤判定が生じることを防ぐことができる。したがって、それぞれの検査を精度よく行うことができるために、表示品位に優れた液晶装置を提供することができる。
なお、ここに記載した以外の、検査用パターンの形状等については、上述した構成と同様とすることができる。
すなわち、配線パターンの形成不良の検査を行う際に、基板上の配線パターンにおける表示信号用端子と実装部品としてのフレキシブル回路基板における配線端子との接続不良を検証するための検査用パターンによって、ショートの誤判定が生じることを防ぐことができる。したがって、それぞれの検査を精度よく行うことができるために、表示品位に優れた液晶装置を提供することができる。
なお、ここに記載した以外の、検査用パターンの形状等については、上述した構成と同様とすることができる。
５．製造方法
以下、適宜図面を参照して、第１実施形態の液晶装置の製造方法の一例を説明する。
（１）カラーフィルタ基板の製造工程
まず、カラーフィルタ基板の基材としてのガラス基板上に、それぞれの画素間領域に対応させて、遮光膜を形成する。かかる遮光膜は、例えば、金属膜を用いて遮光膜を形成する場合には、クロム（Ｃｒ）等の金属材料を蒸着法等によりガラス基板上に積層した後、所定のパターンに合わせてエッチング処理することにより形成することができる。
なお、かかる遮光膜は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いて形成することもできる。その場合には、次の着色層の形成工程において、同時に形成することができる。
以下、適宜図面を参照して、第１実施形態の液晶装置の製造方法の一例を説明する。
（１）カラーフィルタ基板の製造工程
まず、カラーフィルタ基板の基材としてのガラス基板上に、それぞれの画素間領域に対応させて、遮光膜を形成する。かかる遮光膜は、例えば、金属膜を用いて遮光膜を形成する場合には、クロム（Ｃｒ）等の金属材料を蒸着法等によりガラス基板上に積層した後、所定のパターンに合わせてエッチング処理することにより形成することができる。
なお、かかる遮光膜は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いて形成することもできる。その場合には、次の着色層の形成工程において、同時に形成することができる。
次いで、それぞれの画素に、Ｒ、Ｇ、Ｂのうちの少なくとも一色の着色層を形成する。具体的には、まず、感光性樹脂材料中に顔料を混合させた着色材を、例えば、スピンコーター等の塗布装置を用いて基板上に均一に塗布して、着色材を含有する樹脂層を形成する。このとき、例えば、スピンコーターを用いた場合、６００〜２，０００ｒｐｍの回転数で、５〜２０秒の塗布時間として、厚さ１〜１０μｍの樹脂層を形成することができる。
ここで、着色材を含有する樹脂層を構成する感光性樹脂材料の種類は特に制限されるものではないが、例えば、アクリル系樹脂、エポキシ系樹脂、シリコーン系樹脂、フェノール系樹脂、オキセタン系樹脂等の一種単独又は二種以上の組み合わせが挙げられる。
次いで、所定形状のパターンを有するフォトマスクを介して露光した後、現像剤を用いて現像することにより、所定の画素に対応させてパターニングされた着色層を形成する。
かかる露光及び現像処理を、色ごとに繰り返すことにより、Ｒ、Ｇ、Ｂそれぞれの色調を呈する着色層を形成することができる。
ここで、着色材を含有する樹脂層を構成する感光性樹脂材料の種類は特に制限されるものではないが、例えば、アクリル系樹脂、エポキシ系樹脂、シリコーン系樹脂、フェノール系樹脂、オキセタン系樹脂等の一種単独又は二種以上の組み合わせが挙げられる。
次いで、所定形状のパターンを有するフォトマスクを介して露光した後、現像剤を用いて現像することにより、所定の画素に対応させてパターニングされた着色層を形成する。
かかる露光及び現像処理を、色ごとに繰り返すことにより、Ｒ、Ｇ、Ｂそれぞれの色調を呈する着色層を形成することができる。
次いで、基板上に透明性の感光性樹脂材料を塗布した後、露光、現像することにより、透明樹脂層を形成する。かかる透明樹脂層の形成に用いる樹脂材料についても、例えば、アクリル樹脂やエポキシ樹脂等の公知のものを使用することができる。
次いで、透明樹脂層上に、全面的にＩＴＯ（インジウムスズ酸化物）等の透明導電材料からなる透明導電層を、例えば、スパッタリング法により形成した後、フォトリソグラフィ法を用いてパターニングを施し、所定のパターン形状の電極３３を形成する。例えば、製造するカラーフィルタ基板が、本実施形態の液晶装置のようなＴＦＤ素子（Thin Film Diode）を備えたアクティブマトリクス型の液晶装置や、パッシブマトリクス型の液晶装置に使用されるカラーフィルタ基板である場合には、複数の透明電極が並列したストライプ状にパターニングされる。また、製造するカラーフィルタ基板が、本実施形態の液晶装置のようなＴＦＤ素子（Thin Film Diode）を備えたアクティブマトリクス型の液晶装置に使用されるカラーフィルタ基板である場合には、表示領域一面に形成される面状電極となる。
次いで、透明電極３３が形成された基板上において、それぞれのセル領域毎に、ポリイミド樹脂等からなる配向膜を形成することにより、カラーフィルタ基板を製造することができる。
次いで、透明樹脂層上に、全面的にＩＴＯ（インジウムスズ酸化物）等の透明導電材料からなる透明導電層を、例えば、スパッタリング法により形成した後、フォトリソグラフィ法を用いてパターニングを施し、所定のパターン形状の電極３３を形成する。例えば、製造するカラーフィルタ基板が、本実施形態の液晶装置のようなＴＦＤ素子（Thin Film Diode）を備えたアクティブマトリクス型の液晶装置や、パッシブマトリクス型の液晶装置に使用されるカラーフィルタ基板である場合には、複数の透明電極が並列したストライプ状にパターニングされる。また、製造するカラーフィルタ基板が、本実施形態の液晶装置のようなＴＦＤ素子（Thin Film Diode）を備えたアクティブマトリクス型の液晶装置に使用されるカラーフィルタ基板である場合には、表示領域一面に形成される面状電極となる。
次いで、透明電極３３が形成された基板上において、それぞれのセル領域毎に、ポリイミド樹脂等からなる配向膜を形成することにより、カラーフィルタ基板を製造することができる。
（２）素子基板の製造工程
素子基板は、まず、ガラス基板からなる基体上に、素子第１電極を形成する。この素子第１電極は、例えば、タンタル合金から構成されており、スパッタリング法や電子ビーム蒸着法を用いて形成することができる。このとき、素子第１電極の形成前に、第２のガラス基板に対する素子第１電極の密着力を著しく向上させることができるとともに、第２のガラス基板から素子第１電極への不純物の拡散を効率的に抑制することができることから、基体上に酸化タンタル（Ｔａ2Ｏ5）等からなる絶縁膜を形成することも好ましい。
素子基板は、まず、ガラス基板からなる基体上に、素子第１電極を形成する。この素子第１電極は、例えば、タンタル合金から構成されており、スパッタリング法や電子ビーム蒸着法を用いて形成することができる。このとき、素子第１電極の形成前に、第２のガラス基板に対する素子第１電極の密着力を著しく向上させることができるとともに、第２のガラス基板から素子第１電極への不純物の拡散を効率的に抑制することができることから、基体上に酸化タンタル（Ｔａ2Ｏ5）等からなる絶縁膜を形成することも好ましい。
次いで、素子第１電極の表面を陽極酸化法によって酸化させることにより、酸化膜を形成する。より具体的には、素子第１電極が形成された基板を、クエン酸溶液等の電解液中に浸漬した後、かかる電解液と、素子第１電極との間に所定電圧を印加して、素子第１電極の表面を酸化させることができる。
次いで、再び、スパッタリング法等により、素子第１電極を含む基板上に、全面的にクロム等の金属膜を形成し、それをフォトリソグラフィ法によって、パターニングすることにより、素子第２電極を形成し、ＴＦＤ素子とすることができる。
また、素子第２電極を形成する工程において、同時に、所定のパターンに合わせてパターニングすることにより、データ線や引回し配線、検査用パターンが形成される。このとき、ドライバ実装領域に相当する領域又はその近傍に、形成されるデータ線や引回し配線の形成状態を検証するための検査領域として用いられる直線状部を含むように、データ線や引回し配線を形成する。また、所定の配線部と結線部とからなる検査用パターンを、結線部がデータ線や引回し配線の直線状部が配列する方向と重ならない領域に配置されるように形成する。
次いで、再び、スパッタリング法等により、素子第１電極を含む基板上に、全面的にクロム等の金属膜を形成し、それをフォトリソグラフィ法によって、パターニングすることにより、素子第２電極を形成し、ＴＦＤ素子とすることができる。
また、素子第２電極を形成する工程において、同時に、所定のパターンに合わせてパターニングすることにより、データ線や引回し配線、検査用パターンが形成される。このとき、ドライバ実装領域に相当する領域又はその近傍に、形成されるデータ線や引回し配線の形成状態を検証するための検査領域として用いられる直線状部を含むように、データ線や引回し配線を形成する。また、所定の配線部と結線部とからなる検査用パターンを、結線部がデータ線や引回し配線の直線状部が配列する方向と重ならない領域に配置されるように形成する。
次いで、スパッタリング法等により、ＩＴＯ（インジウムスズ酸化物等）等の透明導電体材料からなる透明導電層を形成した後、フォトリソグラフィ法を用いてパターニングすることにより、ＴＦＤ素子に対して電気的に接続された画素電極を形成する。
次いで、画素電極等が形成された素子基板上に、ポリイミド樹脂等からなる配向膜７５を形成することにより、素子基板を製造することができる。
（３）貼り合わせ工程
次いで、カラーフィルタ基板又は素子基板のいずれか一方において、表示領域を囲むようにしてシール材を積層した後、他方の基板を重ね合わせて、加熱圧着することにより、カラーフィルタ基板及び素子基板を貼り合わせて、セル構造を形成する。
次いで、カラーフィルタ基板又は素子基板のいずれか一方において、表示領域を囲むようにしてシール材を積層した後、他方の基板を重ね合わせて、加熱圧着することにより、カラーフィルタ基板及び素子基板を貼り合わせて、セル構造を形成する。
（４）検査工程
次いで、カラーフィルタ基板と素子基板とが貼り合わせられ、ドライバＩＣが実装される前の液晶パネルに対して、図５に示すように、検査領域１９における、データ線や引回し配線としての配線パターン１８の直線状部にプローブ２２を接触させて、複数の配線パターン１８の形成状態を検証する。すなわち、複数の検査ピン２４を有する異なる二系統のプローブ２２を、それぞれのプローブ２２が一本おきに検査領域における配線パターン１８の直線状部に対して接触させた後、電流を流す。このとき、形成した配線パターン１８に、ショート等の形成不良が生じている場合には、異なる系統のプローブ２２間に電流が流れるために、不良品を発見して抜き出すことができる。また、配線パターン１８が断線している場合には、表示領域において表示不良となって視認できるために、不良品と判定することができる。
このとき、本実施形態の液晶装置の製造方法であれば、実装部品の接続不良を検証するための検査用パターンにおける結線部を、検査領域におけるデータ線や引回し配線の直線状部が配列する方向と重ならないように配置してあるために、当該検査用パターンに起因するショート等を防いで、正確なプローブ検査を実施することができる。そのため、データ線や引回し配線にショートや断線等が生じていないにもかかわらず、不良品として誤判定してしまうことを防止することができる。
次いで、カラーフィルタ基板と素子基板とが貼り合わせられ、ドライバＩＣが実装される前の液晶パネルに対して、図５に示すように、検査領域１９における、データ線や引回し配線としての配線パターン１８の直線状部にプローブ２２を接触させて、複数の配線パターン１８の形成状態を検証する。すなわち、複数の検査ピン２４を有する異なる二系統のプローブ２２を、それぞれのプローブ２２が一本おきに検査領域における配線パターン１８の直線状部に対して接触させた後、電流を流す。このとき、形成した配線パターン１８に、ショート等の形成不良が生じている場合には、異なる系統のプローブ２２間に電流が流れるために、不良品を発見して抜き出すことができる。また、配線パターン１８が断線している場合には、表示領域において表示不良となって視認できるために、不良品と判定することができる。
このとき、本実施形態の液晶装置の製造方法であれば、実装部品の接続不良を検証するための検査用パターンにおける結線部を、検査領域におけるデータ線や引回し配線の直線状部が配列する方向と重ならないように配置してあるために、当該検査用パターンに起因するショート等を防いで、正確なプローブ検査を実施することができる。そのため、データ線や引回し配線にショートや断線等が生じていないにもかかわらず、不良品として誤判定してしまうことを防止することができる。
（５）組立工程等
次いで、不良品と判定されなかった液晶パネルのセル内に、シール材の一部に設けられた注入口から液晶材料を注入した後、封止材等により封止する。
また、素子基板上のドライバ実装領域に形成された端子部分に対して、ドライバＩＣの出力用バンプを、半田材料等を用いて実装する。このとき、実装ずれが生じた場合には、検査用パターンを介して信号が発生し、実装ずれを検知することができる。
その後、配線パターンの形成不良及びドライバＩＣの実装不良が検知されなかった液晶パネルにおいて、カラーフィルタ基板及び素子基板それぞれの外面に、位相差板（１／４λ板）及び偏光板を配置するとともに、バックライト等とともに筐体に組み込むことにより、液晶装置を製造することができる。
次いで、不良品と判定されなかった液晶パネルのセル内に、シール材の一部に設けられた注入口から液晶材料を注入した後、封止材等により封止する。
また、素子基板上のドライバ実装領域に形成された端子部分に対して、ドライバＩＣの出力用バンプを、半田材料等を用いて実装する。このとき、実装ずれが生じた場合には、検査用パターンを介して信号が発生し、実装ずれを検知することができる。
その後、配線パターンの形成不良及びドライバＩＣの実装不良が検知されなかった液晶パネルにおいて、カラーフィルタ基板及び素子基板それぞれの外面に、位相差板（１／４λ板）及び偏光板を配置するとともに、バックライト等とともに筐体に組み込むことにより、液晶装置を製造することができる。
［第２実施形態］
第２実施形態は、第１実施形態と同様の液晶装置であって、所定の配線部と結線部とからなる検査用パターンが、配線パターンの形成状態の検査を行うための検査領域における直線状部が配列する方向と重ならない領域に配置されることを特徴とする液晶装置である。
以下、第１実施形態と異なる点を中心に説明し、その他の第１実施形態と同様の構成とすることができる点については説明を省略する。
第２実施形態は、第１実施形態と同様の液晶装置であって、所定の配線部と結線部とからなる検査用パターンが、配線パターンの形成状態の検査を行うための検査領域における直線状部が配列する方向と重ならない領域に配置されることを特徴とする液晶装置である。
以下、第１実施形態と異なる点を中心に説明し、その他の第１実施形態と同様の構成とすることができる点については説明を省略する。
図１１に、本実施形態の液晶装置を構成する素子基板の基板張出部６０Ｔの拡大平面図を示す。
図１１に示すように、本実施形態の液晶装置は、ドライバＩＣ９１の実装領域又はその近傍に、複数の配線パターン１８の形成状態を検査するために、複数の配線パターン１８の直線状部が配列された検査領域１９を備えるとともに、複数の配線パターン１８と複数の出力用バンプ１６との接続不良を検証するための検査用パターン１１を備えている。
また、検査用パターン１１は、ドライバＩＣ９１に設けられた複数の検査用バンプ１７のうち、少なくとも一つの検査用バンプを隔てたいずれか二つにそれぞれ接続される、配線パターン１８の直線状部の延在方向に沿って延在する二つの配線部１２と、当該二つの配線部１２が結線される、直線状部が配列する方向に延在する結線部１３とを含むとともに、検査用パターン１１が、検査領域１９における直線状部が配列する方向と重ならない領域に配置されている。
図１１に示すように、本実施形態の液晶装置は、ドライバＩＣ９１の実装領域又はその近傍に、複数の配線パターン１８の形成状態を検査するために、複数の配線パターン１８の直線状部が配列された検査領域１９を備えるとともに、複数の配線パターン１８と複数の出力用バンプ１６との接続不良を検証するための検査用パターン１１を備えている。
また、検査用パターン１１は、ドライバＩＣ９１に設けられた複数の検査用バンプ１７のうち、少なくとも一つの検査用バンプを隔てたいずれか二つにそれぞれ接続される、配線パターン１８の直線状部の延在方向に沿って延在する二つの配線部１２と、当該二つの配線部１２が結線される、直線状部が配列する方向に延在する結線部１３とを含むとともに、検査用パターン１１が、検査領域１９における直線状部が配列する方向と重ならない領域に配置されている。
このように、データ線６５や引回し配線６６としての配線パターン１８の直線状部が配列された検査領域１９を、ドライバＩＣ９１とカラーフィルタ基板３０との間の領域に設ける一方、検査領域１９に対して、表示信号用端子１４を挟んで反対側の、ドライバＩＣ９１の下部領域に、検査用パターン１１を配置することによっても、配線パターンの検査を行う場合に、実装部品の接続不良を検証するための検査用パターンによって、ショートを生じさせることなく、正確に検査を行うことができる。
［第３実施形態］
本発明に係る第３実施形態として、第１実施形態の液晶装置を備えた電子機器について具体的に説明する。
本発明に係る第３実施形態として、第１実施形態の液晶装置を備えた電子機器について具体的に説明する。
図１２は、本実施形態の電子機器の全体構成を示す概略構成図である。この電子機器は、液晶装置に備えられた液晶パネル２０と、これを制御するための制御手段２００とを有している。また、図１２中では、液晶パネル２０を、パネル構造体２０ａと、半導体素子（ＩＣ）等で構成される駆動回路２０ｂと、に概念的に分けて描いてある。また、制御手段２００は、表示情報出力源２０１と、表示処理回路２０２と、電源回路２０３と、タイミングジェネレータ２０４とを有することが好ましい。
また、表示情報出力源２０１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ２０４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示処理回路２０２に供給するように構成されていることが好ましい。
また、表示情報出力源２０１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ２０４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示処理回路２０２に供給するように構成されていることが好ましい。
また、表示処理回路２０２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路２０ｂへ供給することが好ましい。さらに、駆動回路２０ｂは、第１の電極駆動回路、第２の電極駆動回路及び検査回路を含むことが好ましい。また、電源回路２０３は、上述の各構成要素にそれぞれ所定の電圧を供給する機能を有している。
そして、本実施形態の電子機器であれば、実装部品の接続不良を検証するための検査用パターンにおける結線部が、配線パターンの形成状態を検査するための検査領域における、配線パターンの直線状部が配列された方向と重ならない領域に形成された液晶装置を備えるために、実装部品の接続不良及び配線パターンの形成不良の検査を、それぞれ正確に検査でき、表示不良の少ない電子機器とすることができる。
そして、本実施形態の電子機器であれば、実装部品の接続不良を検証するための検査用パターンにおける結線部が、配線パターンの形成状態を検査するための検査領域における、配線パターンの直線状部が配列された方向と重ならない領域に形成された液晶装置を備えるために、実装部品の接続不良及び配線パターンの形成不良の検査を、それぞれ正確に検査でき、表示不良の少ない電子機器とすることができる。
本発明によれば、実装部品の接続不良を検証するための検査用パターンにおける結線部が、配線パターンの形成状態を検査するための検査領域における、配線パターンの直線状部が配列された方向と重ならない領域に形成されていることにより、実装部品の接続不良及び配線パターンの形成状態の検査を正確に行うことができ、表示不良の少ない電気光学装置を提供することができる。したがって、液晶装置等の電気光学装置や電子機器、例えば、携帯電話機やパーソナルコンピュータ等をはじめとして、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電気泳動装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた電子機器、電子放出素子を備えた装置（ＦＥＤ:Field Emission DisplayやＳＣＥＥＤ：Surface-Conduction Electron-Emitter Display）などに幅広く適用することができる。
１０：液晶装置、１１：検査用パターン、１２：配線部、１３：結線部、１４：表示信号用端子、１５：検査用端子、１６：バンプ、１７：検査用バンプ、１８：配線パターン、１９：検査領域、２１：液晶材料、２２：プローブ、２３：シール材、２４：検査ピン、２６：ドライバ実装領域、３０：カラーフィルタ基板、３１：ガラス基板、３３：走査電極、３７：着色層、４１：樹脂層、４５：配向膜、６０：素子基板、６０Ｔ：基板張出部、６１：ガラス基板、６３：画素電極、６５：データ線、６６：引回し配線、６９：ＴＦＤ素子、７５：配向膜、９１：ドライバＩＣ、９３：フレキシブル回路基板、９７Ａ：配線端子、９８Ａ：検査用配線端子
Claims (9)
- 複数の配線パターンを備えた電気光学装置用基板と、前記複数の配線パターンと電気的に接続される複数の表示信号出力用端子を備えた実装部品と、前記電気光学装置用基板に保持された電気光学物質と、を含む電気光学装置において、
前記実装部品は、複数の検査用端子をさらに備え、
前記電気光学装置用基板は、前記実装部品の実装領域又はその近傍に、前記複数の配線パターンの形成状態を検査するために、前記複数の配線パターンの直線状部が配列された検査領域を備えるとともに、前記複数の配線パターンと前記複数の表示信号出力用端子との接続不良を検証するための検査用パターンをさらに備え、
前記検査用パターンは、前記複数の検査用端子のうち、少なくとも一つの前記検査用端子を隔てたいずれか二つにそれぞれ接続される、前記配線パターンの直線状部の延在方向に沿って延在する二つの配線部と、当該二つの配線部が結線される、前記直線状部が配列する方向に延在する結線部と、を含むとともに、当該結線部は、前記検査領域における前記直線状部が配列する方向と重ならない領域に配置されることを特徴とする電気光学装置。 - 前記検査領域には、前記複数の配線パターンの直線状部が等間隔で配列されることを特徴とする請求項１に記載の電気光学装置。
- 前記検査用パターンの二つの配線部は、前記複数の配線パターンの直線状部が連続して配列されると想定した場合における、想定される直線状部の位置に対応してそれぞれ配置されることを特徴とする請求項１又は２に記載の電気光学装置。
- 前記実装部品が半導体素子であり、前記結線部が前記半導体素子の実装領域内に配置されることを特徴とする請求項１〜３のいずれか一項に記載の電気光学装置。
- 前記形成状態の検査は、それぞれ等間隔で配置された複数のピンを備えた複数系統のプローブを用いて行う検査であることを特徴とする請求項１〜４のいずれか一項に記載の電気光学装置。
- 前記検査用パターンの二つの配線部は、前記複数系統のプローブのうちのいずれか一つの系統のプローブにおける、前記複数のピンにそれぞれ対応した位置に配置されることを特徴とする請求項１〜５のいずれか一項に記載の電気光学装置。
- 前記二つの配線部が接続された二つの検査用端子は、前記形成状態の検査における前記プローブの系統数より一つ少ない数の検査用端子を隔てた検査用端子であることを特徴とする請求項５又は６に記載の電気光学装置。
- 複数の配線パターンを備えた電気光学装置用基板と、前記複数の配線パターンと電気的に接続される複数の表示信号出力用端子を備えた実装部品と、前記電気光学装置用基板に保持された電気光学物質と、を含む電気光学装置において、
前記実装部品は、複数の検査用端子をさらに備え、
前記電気光学装置用基板は、前記実装部品の実装領域又はその近傍に、前記複数の配線パターンの形成状態を検査するために、前記複数の配線パターンの直線状部が配列された検査領域を備えるとともに、前記複数の配線パターンと前記複数の表示信号出力用端子との接続不良を検証するための検査用パターンをさらに備え、
前記検査用パターンは、前記複数の検査用端子のうち、少なくとも一つの前記検査用端子を隔てたいずれか二つにそれぞれ接続される、前記配線パターンの直線状部の延在方向に沿って延在する二つの配線部と、当該二つの配線部が結線される、前記直線状部が配列する方向に延在する結線部と、を含むとともに、前記検査用パターンは、前記検査領域における前記直線状部が配列する方向と重ならない領域に配置されることを特徴とする電気光学装置。 - 請求項１〜８のうちのいずれか一項に記載された電気光学装置を備えた電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005195809A JP4513674B2 (ja) | 2005-07-05 | 2005-07-05 | 電気光学装置、及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005195809A JP4513674B2 (ja) | 2005-07-05 | 2005-07-05 | 電気光学装置、及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007017476A true JP2007017476A (ja) | 2007-01-25 |
| JP4513674B2 JP4513674B2 (ja) | 2010-07-28 |
Family
ID=37754727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005195809A Expired - Fee Related JP4513674B2 (ja) | 2005-07-05 | 2005-07-05 | 電気光学装置、及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4513674B2 (ja) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6296927A (ja) * | 1985-10-24 | 1987-05-06 | Seiko Epson Corp | 液晶パネル |
| JPH06110072A (ja) * | 1992-09-30 | 1994-04-22 | Nec Corp | 液晶表示装置 |
| JPH095381A (ja) * | 1995-06-22 | 1997-01-10 | Sanyo Electric Co Ltd | 液晶パネルと駆動回路素子の接続検査方法 |
| JPH0926586A (ja) * | 1995-07-11 | 1997-01-28 | Hitachi Ltd | 液晶表示装置 |
| JP2001156417A (ja) * | 1999-11-30 | 2001-06-08 | Optrex Corp | 回路基板間の接続状態検査用パターン |
| JP2002202733A (ja) * | 2000-10-31 | 2002-07-19 | Seiko Epson Corp | 電気光学装置、その検査方法および電子機器 |
| JP2003066067A (ja) * | 2001-08-24 | 2003-03-05 | Seiko Epson Corp | プローブユニット、検査装置、電気光学パネル基板の検査方法および電気光学装置の製造方法 |
| JP2004184839A (ja) * | 2002-12-05 | 2004-07-02 | Denso Corp | 表示装置 |
-
2005
- 2005-07-05 JP JP2005195809A patent/JP4513674B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6296927A (ja) * | 1985-10-24 | 1987-05-06 | Seiko Epson Corp | 液晶パネル |
| JPH06110072A (ja) * | 1992-09-30 | 1994-04-22 | Nec Corp | 液晶表示装置 |
| JPH095381A (ja) * | 1995-06-22 | 1997-01-10 | Sanyo Electric Co Ltd | 液晶パネルと駆動回路素子の接続検査方法 |
| JPH0926586A (ja) * | 1995-07-11 | 1997-01-28 | Hitachi Ltd | 液晶表示装置 |
| JP2001156417A (ja) * | 1999-11-30 | 2001-06-08 | Optrex Corp | 回路基板間の接続状態検査用パターン |
| JP2002202733A (ja) * | 2000-10-31 | 2002-07-19 | Seiko Epson Corp | 電気光学装置、その検査方法および電子機器 |
| JP2003066067A (ja) * | 2001-08-24 | 2003-03-05 | Seiko Epson Corp | プローブユニット、検査装置、電気光学パネル基板の検査方法および電気光学装置の製造方法 |
| JP2004184839A (ja) * | 2002-12-05 | 2004-07-02 | Denso Corp | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4513674B2 (ja) | 2010-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060066766A1 (en) | Liquid crystal device and electronic apparatus | |
| KR100637941B1 (ko) | 액정 표시 장치 및 전자기기 | |
| JP4277777B2 (ja) | 実装構造体、実装用基板、電気光学装置及び電子機器 | |
| US7187426B2 (en) | Liquid crystal panel, liquid crystal device, and electronic apparatus | |
| JP4581405B2 (ja) | 電気光学装置及び電子機器 | |
| JP2004235321A (ja) | フレキシブル基板、フレキシブル基板の製造方法、および電気光学装置、ならびに電子機器 | |
| JP2006091059A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP2007147949A (ja) | 電気光学装置、及び電気光学装置の検査方法、電気光学装置の製造方法、並びに電子機器 | |
| JP4513674B2 (ja) | 電気光学装置、及び電子機器 | |
| JP2006215224A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP4082270B2 (ja) | 電気光学装置及び電気光学装置の製造方法 | |
| JP4506169B2 (ja) | 電気光学装置用基板、電気光学装置用基板の検査方法、電気光学装置、電気光学装置の検査方法及び電子機器 | |
| JP4608881B2 (ja) | 電気光学措置用基板、電気光学装置及び電子機器 | |
| JP2008172117A (ja) | 電気光学装置、電気光学装置用基板、半導体素子、及び電子機器 | |
| JP3273905B2 (ja) | 液晶表示装置のアクティブマトリクス基板及びその検査方法 | |
| KR100636443B1 (ko) | 전기 배선 구조, 전기 배선 구조의 제조 방법, 전기 배선구조를 구비한 전기 광학 장치용 기판 및 전기 광학 장치,및 전기 광학 장치의 제조 방법 | |
| JP2006317483A (ja) | 電気光学装置、電気光学装置の検査方法、及び電気光学装置の製造方法、並びに電子機器 | |
| JP2005208345A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP2005266111A (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP4682516B2 (ja) | 電気光学装置用基板、電気光学装置及び電子機器 | |
| JP2005215355A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP2006078819A (ja) | 電気光学装置の製造方法及び接触抵抗の検査方法 | |
| JP4779399B2 (ja) | 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器 | |
| JP2006091062A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP2006106516A (ja) | 電気光学装置用基板、電気光学装置及びその製造方法、並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070328 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100503 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |