JP2006524981A - スイッチング電力変換装置用の制御ループ - Google Patents

スイッチング電力変換装置用の制御ループ Download PDF

Info

Publication number
JP2006524981A
JP2006524981A JP2006509886A JP2006509886A JP2006524981A JP 2006524981 A JP2006524981 A JP 2006524981A JP 2006509886 A JP2006509886 A JP 2006509886A JP 2006509886 A JP2006509886 A JP 2006509886A JP 2006524981 A JP2006524981 A JP 2006524981A
Authority
JP
Japan
Prior art keywords
filter
voltage
charge pump
capacitor
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006509886A
Other languages
English (en)
Inventor
ドウラタバディ、アーマド・ビー.
Original Assignee
ドウラタバディ、アーマド・ビー.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ドウラタバディ、アーマド・ビー. filed Critical ドウラタバディ、アーマド・ビー.
Publication of JP2006524981A publication Critical patent/JP2006524981A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/12Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/40Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
    • G05F1/44Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

ループが比較装置44と、この比較装置44に直列に接続されてその非線形応答特性を線形化するフィルタ61とを特徴としているクロック制御されたスイッチング電力変換装置用の制御ループである。フィルタ61は、ブリッジ整流器M1およびM2の極およびゼロをオフセットする極およびゼロを有する。

Description

本発明は、一般に、スイッチング電力変換装置の電圧調整に関する。
スイッチング電力変換装置(SPC)は、直流(DC)電圧を異なった直流電圧に、あるいは交流(AC)電圧を直流電圧に、もしくは直流電圧を交流電圧に変換するために電子システムにおいて広く使用されている。SPCは、広範囲の電力および電圧に対して可搬または非可搬用途において広く使用されている。バック(ステップダウン)、ブースト(ステップアップ)、Hブリッジおよびフライバックのような各用途向けの種々のアーキテクチャが存在する。しかしながら、変換装置の形式に関係なく、出力において調整されて十分に維持された電圧が生成されるためには、それらの全てに制御装置が必要である。生成された出力電圧はしばしばその電子システム内の特有の負荷への電源として使用される。異なったタイプのSPCが1つのシステム中に存在することが可能であり、各SPCはそれ自身の特定の負荷および制御装置ならびにその特定の仕様セットを有している。
図1は、典型的な従来的のステップダウン(またはバック)直流/直流スイッチング電力変換装置(SPC)のブロック図を示しており、このSPCは交流から直流への全波ブリッジ整流器または電池のような電源11からのVinの値を有する直流電圧を、Voutの値を有する低下された直流電圧に変換する(ここで、Vout<Vin)。従来技術の電力変換装置は、Vinを2ボルトの直流電圧である直流出力電圧Voutに変換する。バックSPCの中心部分は、2つのトランジスタスイッチM1およびM2ならびに値L0を有するインダクタ18Aおよび値C0を有するキャパシタ18Bから形成されている。トランジスタM1はpチャンネル型またはnチャンネル型のいずれかの装置であることができ、一方トランジスタM2は慣例的にnチャンネル型装置である。nチャンネル型とpチャンネル型の間のM1およびM2のタイプ選択は、設計要求およびシステム内における装置の利用度に大きく依存する。
図2は、図1のSPCの定常状態期間中のノード19B、19C(Vout)、20Aおよび20Bにおける電圧のタイミング図を示している。トランジスタスイッチM1およびM2を相補的な方式で、1つの装置だけが任意の所定の瞬間にオンである図1中の制御装置15に関連したクロック発振器により設定された速度で開閉することにより、ノード19Bにおける電圧は、ノード20Aまたは20Bにおける信号と同じ周波数を有する信号になる。ノード19Bにおける電圧の大きさは、ゼロとVinとの間で交互に変化する。この交流電圧はインダクタ18Aおよびキャパシタ18Bにより濾波されて、ノード19Cにおいて以下の近似的な値になる:
out=Vin(Ton/T) (1)
ここで、TonはM1が導通状態に維持されている持続期間であり(この場合、ノード20Aにおける信号はゼロである間)、Tはノード20Aにおける信号の全体の期間(またはノード20Bにおける信号の期間)である。図2を参照すると、Ton/Tの比率は、クロックの“デューティサイクル”と呼ばれる。したがって、20%の“デューティサイクル”に対して、出力電圧Voutは、損失がないと仮定すると、Vout=0.2Vinとなる。
図1を参照すると、従来技術のPSC用の調整ループは、しばしば、ブロック14Aによって代表される入力素子Z1と、ブロック14Bによって代表されるフィードバック素子Z2と、パルス幅変調装置(PWM)またはパルス周波数変調装置(PFM)制御装置15と、およびM1およびM2をオンおよびオフに切替える駆動装置12とを有するエラー増幅器(EA)23から形成される。エラー増幅器は、このエラー増幅器に対する1つの入力上の電力リップルのサンプル対基準電源16からのノード22C上の基準電圧を評価するアナログまたはデジタル装置であってよい。この調整構造はしばしば従来技術により設計されたバック、ブーストおよびフライバックスイッチング電力変換装置中に見られる。SPCシステム全体はディスクリートなコンポーネントを使用して印刷回路板上に構成されことが可能であり、あるいはそれはCMOS、BiCMOS、BCD、またはこのような設計に適した任意のその他の処理技術を使用して集積回路として構成されることができる。
再び図2を参照すると、一定のクロック期間、すなわち、周波数に対してTの値が一定に保持され、Ton(またはToff)がノード19Cにおける制御電圧(Vout) に変化された場合には、制御装置はPWMまたはパルス幅変調装置制御装置と呼ばれる。しかしながら、Tが変化し、Ton(またはToff)が一定に保持された場合、制御装置はPFMまたはパルス周波数変調装置制御装置と呼ばれる。いずれの場合も、PWMまたはPFM、トランジスタスイッチM1およびM2は、ノード19Bにおいて電圧パルスを生成する方式で動作される。値L0を有するインダクタ18Aおよび値C0を有するキャパシタ18Bは、ノード19Bにおけるパルス信号が式1により規定されていると共に図2に示されているノード19Cにおける十分に一定な直流電圧に変換されるように、ローパスフィルタを形成する方式で接続されている。ノード19Cにおける電圧は、負荷13のような任意の可能な負荷をパワーアップするために使用される。
小信号解析を使用して、インダクタ18Aおよびキャパシタ18Bによって生成されたローパスフィルタは、以下の式から計算されることのできるfP1およびfP2における2つの極を生成する:
Figure 2006524981
この調整ループ内には2つの極が存在しているため、ループに対して何等変更がなされなければ、このシステムは閉ループ構造中において不安定なものとなる。したがって、ループは補償されなければならない。
再び図1を参照すると、エラー増幅器23は値Z1およびZ2をそれぞれ有する2つの素子14Aおよび14Bと共に、ループに安定性を付加する主補償回路として機能する。これは、SPC調整装置ループを補償するためにごく一般的に行なわれている方式である。小信号解析を使用して、周波数ドメインにおいて、素子Z1およびZ2と組合せられたエラー増幅器23の電圧利得は、以下の式から計算されることができる:
Figure 2006524981
Z1およびZ2に対しては主としてキャパシタおよび抵抗である能動および受動コンポーネントの適当な組合せを使用することより、適当な追加の極およびゼロが調整ループ内において追加されて、それを安定させることができる。
図3は、値R11を有する抵抗103と直列に接続され値C11を有するキャパシタ101を有するZ2に対する複素数値を構成する1つの可能な方法を示しており、ここで、キャパシタ101および抵抗103の両者は、値C12を有するキャパシタ105と並列である。したがって、値R12を有する単なる抵抗がZ1に対して使用されると仮定し、Z2が図3に示されている抵抗とキャパシタとの組合せとなるように設定されると仮定すると、A1(式3中の)は以下の式から求められる:
Figure 2006524981
ここで、この式4は1/(2πR1111)における1つのゼロと、2つの極とを有している。しかしながら、エラー増幅器23の直流電圧利得は単にその開ループ電圧利得に等しいだけであり、式4からは計算されないことに注意しなければならない。さらに、図1における値C0を有するキャパシタ18Bは、図1には示されていない値Rserを有する直列の寄生抵抗を有しており、これは1/(2πC0ser)における別のゼロを追加する。L0およびC0(fP1およびfP2における)によって2つの極が実効的に生成され、Z1およびZ2によって2つの追加の極が生成され、したがってループ内に2つのゼロを有した状態で合計4つの複数の極が生成される。それ故、受動コンポーネントの値L0、C0(共にブリッジ変換装置と関連している)、C11、C12、R11(これら3つの値は図3のコンポーネントと関連していることが認められる)、およびRz1(図1のブロック14AにおけるインピーダンスZ1の抵抗値)を調節することにより、調整ループは、全ての条件に対して安定した動作を確実にするように補償されることができる。
同じ解析は、この共通したタイプの調整を使用するフライバック、ブーストまたはバック・ブースト、あるいはHブリッジのような任意の他の変換装置に対して使用されることができる。調整ループにおける主要な問題の1つは、エラー増幅器自身である。エラー増幅器は、効果的であるために高い電圧利得と十分な帯域幅を有していなければならない。エラー増幅器の電圧利得または速度が何等かの理由のために妥協された場合、追加のエラー項が導入され、したがって安定した制御装置が生成されない可能性がある。それ故、エラー増幅器の性能は、任意の調整装置について考慮されなければならない非常に決定的で重要な問題である。
増幅器の電源は、その利得および帯域幅において非常に重大な役割を果たす。低下された電源電圧はしばしば利得または速度のいずれか、あるいは利得および速度の両者を低下させる。伝統的に、調整ループ中のエラー増幅器が適当に動作するにはほぼ2Vの最小電源電圧が必要である。さらに、典型的なバックSPCにおいては、Vinの値を有する供給された電源によって調整ループ全体が給電されてもよい。したがって、電源またはVinに対する最小電圧は、しばしば、通常のバックSPCに対してほぼ2Vに制限される。それ故、Vinの値が下降して約2Vのこの臨界限界より低くなった場合、バックSPC調整ループにおいて使用されるエラー増幅器は、低下した電圧利得または帯域幅を有する可能性が高く、これは変換装置全体の性能を妨害する可能性が高く、あるいは変換装置の動作を阻止する可能性がある。
ブースト変換装置においては、Vinが出力において大きい値に増加され、Vout>Vinであり、エラー増幅器または基準回路のような内部回路の全てを動作させるために必要とされる臨界電圧よりもVinが低い場合には、出力電圧Voutは、その値が調整装置自身に対する電源として使用されることのできる十分に高い特有の値に到達するまで調整されなくてもよい。その後、ループは付勢されてそのターゲットの値でVoutの値を調整する。
したがって、バックSPC中での図1に示されたものに類似したアーキテクチャの一般的な使用は主に、Vinが最小の、ほぼ2Vであるシステムに制限される。それにもかかわらず、主電源として使用される家庭用電池のような低電圧電源を変換するためにバックSPCが必要とされる応用が存在する。この場合、Vinは1.3V程度の低い値である可能性がある。所望の出力電圧(Vout)は1.2Vから0.4Vの範囲内のものである可能性がある。
このようなシステムにおいて、1つの利用可能な方式は単に線形電圧調整装置を使用することである。しかしながら、線形電圧調整装置の効率は以下の式によって近似される:
η=Vout/Vin (5)
ここで、VinおよびVoutはそれぞれそれらの入力および出力電圧である。したがって、線形調整装置は大きい電圧降下に対してきわめて非効率的であると考えられ、η=50%であるために、Vin=1.3VおよびVout=0.65Vであるシステムに対しては適切ではない可能性がある。類似した電圧降下率に対して、SPC効率は95%の高さであることができる。別の利用可能な方法はブーストSPCを使用し、上述したようにVinの値をほぼ2V以上の電圧にステップアップすることにより供給された電源を増加させ、その後生成された2Vレベルを調整して最初のVinより低い電圧に戻すためにバックSPCを使用することである。このような方法には2つのセットのSPCが必要であるが、これは費用を増加させ、電力変換装置回路の全体的な効率を低下させることとなる。これは許容できない可能性があるが、しかしながらそれが唯一の実効的な“効率的”解決方法である。
SPCを調整する別の方法は、デジタルアーキテクチャの使用を含んでいる。その目的は、負荷の電力消費量を最適化するためにVoutを“動的に”調節することである。したがって、これらの方法はVoutを一定の値に維持するために使用されるのではなく、特定のデジタル負荷の必要性にしたがってそれを変化させ、マイクロ制御装置またはマイクロプロセッサ回路等の、このような負荷内で消費される電力の量を最少にするために使用される。別の実施形態では、低電力適用向けのスイッチング電力変換装置の効率が検討された。ここでは、出力電圧Voutをサンプリングするためにアナログデジタル変換装置(ADC)が使用されており、電圧調整がデジタル回路によって行なわれた。しかしながら、入力電圧は典型的に、アナログデジタル変換装置を動作させておくためにほぼ3Vの値に維持された。
本発明の目的は、設計の複雑さを軽減し、制御回路の電力消費量を減少させ、異なった処理技術(すなわち、CMOS、BiCMOS等)の調整装置の設計可搬性を適合し易いものにするために、低い入力電源電圧、とくに、2Vより低い電圧においてでもスイッチング電力変換装置(SPC)の出力電圧を調整する新しい制御ループを生成することである。
上記の目的は、伝統的な演算増幅器ではなく簡単な電圧比較装置と、この比較装置の非線形応答特性を線形化する簡単なフィルタとを有するループに整流された直流を供給するSPC用の制御ループによって達成される。このフィルタはループの安定性を促進する極およびゼロを有している。この新しい技術は、処理、温度および電圧変動に耐えることができ、性能を劣化させずに低電源電圧(2ボルト未満)で動作することができる。その回路は、大きい設計変更を伴わずに異なった処理技術に容易に適合されることができる。回路は、直流・直流、直流・交流および交流・直流変換装置を含む任意のSPC回路に適用可能である。この新しい調整技術を使用することにより、調整されたVoutを損なうことなくSPC制御ループに供給される電源電圧を容易に低下させることができる。
図4を参照すると、本発明は、図1の線形エラー増幅器23ならびに補償素子Z1およびZ2の機能が非線形応答特性を有する簡単な高利得検出回路と、ループを調整するために擬似線形特性を生じさせる適当なフィルタとによって置換できることによって実現されている。直流付近の非常に低い周波数においては、エラー増幅器は非常に大きい電圧利得を有する簡単な電圧比較装置のように動作する。しかしながら、それがループを補償するのを助けることができるのは、もっと高い周波数においてのみである。そこで、典型的なエラー増幅器の欠点の影響を受ける可能性のないコンポーネントにより同じ特性が実行されることができる。電圧比較装置のような非線形検出回路は、典型的に、ヘッドルーム(headroom)電圧や温度の変動および処理の変化に対して頑強である。当然ながら、電流比較装置は電圧比較装置と等価であるように構成されることができる。したがって、これらの変化に対するその適応性を使用して補償ループ全体をさらに頑強にすることができる。
高利得の電圧比較装置44は、ノード45における出力電圧(Vout)、またはノード45における出力電圧の一部が抵抗R1およびR2の間において降下した後のノード47における出力電圧の一部に関連したエラーを検出するために使用される。この電圧V1は、比較装置44への第1の入力である。第2の入力はライン51上の基準電圧である。電圧比較装置はε(この場合、ε=0)の感度を有し、非常に小さい伝播遅延を有している仮定すると、電圧V1がVrefより大きい場合には、比較装置の出力V2は論理レベル0にあり、また、電圧V1がVrefより小さい場合には、比較装置の出力V2はVinにおいて論理レベル1である。したがって、電圧V2は、正の電圧からゼロまたは負の電圧に変調したパルス電圧として見ることができる(1つが正で別の1つが負である2個の別々の電源によって比較装置が給電された場合)。このパルスの振幅は、数ボルトの大きさであることができる。比較装置がVinのような単一の電源により給電される場合、パルスは単にゼロからVinに変化するに過ぎない。簡単なローパスフィルタを比較装置の通路に配置することにより、比較装置の出力ノード65におけるパルス電圧V2は平均され、PWMまたはPFM制御装置63に供給されて最終的にはループを調整することのできるかなり一定して安定した電圧を生成することができる。概念上、比較装置44およびフィルタ61は、図1中のエラー増幅器23ならびに補償素子Z1およびZ2を実効的に置換する。主要な目的は、ループが安定化されるようにPWMまたはPFM制御装置63の入力において一定電圧を生成することである。しかしながら、依然として調整ループの極およびゼロに関する同じ問題が存在しているため、これを考慮しなければならない。図4内のフィルタブロックは、以下の応答特性を有するように構成されることができる:
Figure 2006524981
ここで、H(s)はフィルタの伝達関数であり、sは複素変数であり、ωは周波数項である(ωz1は伝達関数のゼロに関連した周波数項であり、ωp1およびωp2はそれぞれ極1および極2に関連した周波数項である)。H(s)の逆ラプラス変換L-1[H(s)]から、時間ドメインにおけるフィルタの特性を特徴付ける式が得られる。図6は図4に類似しており、それはこのようなフィルタの最も簡単な形態であり、1つのゼロおよび2つの極を有している。1つのこのようなフィルタネットワークは図3に示されている回路に類似したものであることができ、その1つの端部が接地端子に結合されている。フィルタを構成する1つの主要な問題は、比較装置の出力ノード65の電圧であるV2の大きさである。このV2の大きさはゼロからVinに変調されるため、それは設計において難題を生じさせる可能性が高い。電力変換装置用の電源として電池が使用される場合、その出力電圧は通常、充電電荷量が減少するにしたがって変化する。したがって、たとえ変数Vinを有するフィルタを構成することが可能でも、実際的な観点から、それは依然として困難な設計作業である。
より簡単な方法は、比較装置44の出力におけるノード52E上の電圧であるV2の大きさに応じて一定量の電荷を1つのノードに追加し、あるいは1つのノードから除去することのできる図5中の簡単な電荷ポンプ回路45を挿入することである。それ故、本発明によると、安定化された調整ループは比較装置と、電荷ポンプと、およびフィルタとを含み、このフィルタはパルス状の電圧V2を処理するのではなく、ほぼ一定であるが電荷を変調するものを処理する。電荷ポンプは一般に、基準クロックの位相または周波数が電圧制御発振器(VCO)から生成されたクロック信号の位相または周波数と比較される伝統的な位相ロックループ(PLL)の設計において使用される。したがって、電荷は電荷ポンプによってノードに加算され、あるいはノードから減算される。このタイプの“電荷ポンプ”は、接続されたキャパシタからの電荷移送を制御する一連のフェーズドスイッチを使用して電圧を低い値から高い値に増加させるために使用される別のタイプの電荷ポンプとは異なっていることに注意すべきである。本発明は、その別のタイプの電荷ポンプではなく、電荷の加算および減算電荷ポンプを使用する。それ故、いくつかの簡単な修正を伴うこの特定の方法は、ここにおいてSPC調整設計において容易に適用されることができる。
図5を参照すると、電源41は、交流電圧からある直流レベルに変換する全波ブリッジであることができる。この直流レベルは、2つのトランジスタスイッチM1およびM2から形成されたバックSPCによって調整されている。この例に関して、トランジスタスイッチM1はpチャンネル型装置として示され、トランジスタスイッチM2はnチャンネル型装置として示されているが、しかしながら、トランジスタスイッチM2を駆動するある可能な追加の回路により必要とされた場合には、両者は共にnチャンネル型装置であることができる。
トランジスタM1およびM2は、値L0を有するインダクタ55Aと、値C0を有するキャパシタ55Bとに接続されている。Vinの値を有するノード52Aにおける入力電圧は、Voutの値を有するノード45における低い電圧に減少され、それは、この場合は負荷43である可能な負荷に接続されることができる。Voutの値は、印刷回路板上に構成されることのできるコンポーネントから、あるいはCMOS、BiCMOSまたはバイポーラテクノロジー(もしくは炭化珪素、絶縁体上シリコン、シリコンゲルマニウム、およびバイポーラ-CMOS-DMOSのような設計に適した任意の別の技術)で集積された形態のコンポーネントのいずれから形成されたループによって調整される。
outに直接比例し、ノード51における基準電圧Vrefと比較される電圧を比較装置44の負の入力で供給するために1つのネットワークが使用される。この場合、ノード47において比例電圧を生成するために、値R1およびR2をそれぞれ有する2つの直列に接続された抵抗54Aおよび54Bが使用される。ノード47における電圧と基準電圧源48によって供給されたノード51における基準電圧は、電圧比較装置44によって互いに比較される。この電圧比較装置44は、ノード47および51におけるこれら2つの電圧を比較して、ノード52Eにおけるその出力において1つの信号を供給する。ノード47における電圧(V47)がノード51における電圧(Vref)より大きい場合、ノード52Eにおける電圧(V2)は論理ゼロに設定される。しかしながら、V47がVrefより小さい場合、V2は論理1に設定される。比較装置は、ノード52Fに電荷を追加し、あるいはノード52Fから電荷を除去することのできる電荷ポンプに接続されている。
図7に示されている回路図は、例示的な電荷ポンプを示している。ノード52Eにおける比較装置44の出力電圧が論理ゼロである場合、電荷ポンプ45によって生成される電流Iupはノード52F中に流れる。値C12を有する図6のフィルタ中のキャパシタ93が値C11を有するキャパシタ91よりはるかに大きいと仮定すると、V52E=“0”に対する電荷ポンプ45の出力ノード52F(図5における)における電圧変化は、
ΔV52F=(Iupup)/C12 (7)
となり、ここで、Iupは電荷ポンプ45における電流源の値であり、Tupは、Iupがノード52F中に流れている期間である。比較装置44の出力が論理1であるとき、すなわち、V52E=“1”であるとき、キャパシタC12は次式によって計算された量だけ放電される:
ΔV52F=(Idndn)/C12 (8)
同様に、IdnおよびTupはそれぞれ、IdnがC12から流れている電荷ポンプ45に対する電流および期間の値である。周波数ドメインにおいては、単一のキャパシタは別の極を調整ループに追加し、それはシステム全体を不安定なものにする付加的な原因を発生させ、安定化回路を有しないこのシステムに対して推奨されないことに注意しなければならない。フィルタ46は、ノード52Fにおける電圧を平滑化すると共に、ループを補償し、発振を阻止することを可能にしなければならない。
周波数ドメイン解析を使用することにより、ゼロは、
z1=1/2πR3112 (9)
において追加される。ここで、fz1はゼロの周波数である。ゼロにおける単一の極(fP3=0)と、
P4=(C11+C12)/(2πR311112) (10)
における別の極の2つの極が追加される。ここで、fP4は追加された極の周波数である。したがって、R31、C11およびC12に対して適当な値を選択することにより、生成された極およびゼロの値は、安定したシステムが得られるように配置されることができる。さらに、値C0を有するキャパシタ55Bの寄生抵抗は、C11、C12およびR31の値と共に、システムを安定させるために使用されるネットワーク内に余分なゼロを追加することとなる。
dnおよびIupの値は、調整ループの全体的な利得に影響を与える。それらの値を増加することにより、全体的な利得は増加し、それらの変化に応答して極およびゼロの位置が修正されなければならない。その結果、これらのパラメータの全てが設計基準になり、どのシステムについても考慮されなければならない。
電圧比較装置は、エラー増幅器とは異なり、本質的に非線形回路である。しかしながら、開ループモードで動作するエラー増幅器は、何等目立った問題なく、このシステム内において電圧比較装置と同様に使用されることができる。その代わり、非常に少量のフィードバックを伴うエラー増幅器は依然としてこのシステム内で電圧比較装置として動作することができる。電流比較装置もまた使用されることができる。したがって、電圧比較装置44は、上述したように、それがこのシステムにおいて必要とされる電圧検出を行なうことができる限り、任意の方式および設計のものであることができる。
フィルタ46は、電荷ポンプ出力であるノード52Fで生成された電圧を平滑化し、それを制御装置ブロックに供給するために使用される。フィルタ46を出たノード52Gにおける電圧はPWMまたはPFM制御装置63に供給され、このPWMまたはPFM制御装置63は必要とされる信号をデータライン53を通って駆動装置42に供給する。制御装置は、トランジスタスイッチM1およびM2に対するデューティサイクルを制御する。
図7は、位相ロックループ(PLL)および遅延ロックループ(DLL)システムにおいて主として使用される特性の設計を有する図5において使用されたよく知られた電荷ポンプの簡単化された動作図を示している。電流または電荷を注入し、あるいは抽出する機能を行うことのできる任意の回路が図5中の電荷ポンプ45として使用されることができる。
図7を参照すると、動作において、電荷ポンプ45は、図5中の比較装置44からの電圧VAを有する入力ノード52Eを備えている。この電圧は論理1または論理0のいずれかである(VAはVinであるか、あるいはゼロボルトのいずれかである)。VAが論理1であり、VA=Vinであるとき、トランジスタMNは導通し、トランジスタMPはオフになる。したがって、電流Idnはノード52Fから流出し、ノード52Fにおける電圧を、この場合は接地であるノード86における電圧に向って引っ張る。その代わりに、VAが論理0であるとき、トランジスタMNは遮断され、トランジスタMPはオンになる。したがって、電流Iupはノード83から流出し、ノード52Fにおける電圧は、この場合はVDDであるノード83における電圧に向って引っ張られる。
電荷ポンプ構成に関する変形は多数存在する。図5中のフィルタ46は、PLLシステムの設計において一般に使用されるタイプのものである。図6は、フィルタとして使用されることのできる最も簡単な回路を示しており、ここで、1つの分岐におけるキャパシタ91はキャパシタ93と直列の抵抗92を有する第2の分岐と並列である。しかしながら、安定化ループにおいて追加のゼロを与えて調整ループ全体を安定させることにより、必要とされる極およびゼロを提供し、ノード52Fにおける電圧を平滑化することのできるこのフィルタおよび別のフィルタに関して多くの変形が存在する。フィルタは2次のフィルタより高次のものであることができる。それは3以上の極ともっと多くのゼロを有することができる。それは、制御ループを安定させる任意のフィルタであることが可能である。時として、その目的に適合されたソフトウェアにより多数の種々のフィルタが設計されることができる。
図5中の制御装置63は、PFMまたはPWMのいずれかの変調装置であることができる。図5中の駆動装置42は、制御装置63によって設定された固定された周波数および可変幅(PWM)あるいは固定されたパルス幅および可変周波数(PFM)のいずれかを有することのできるパルスを増幅する。制御装置63は、PWMに対するパルス幅またはPFMに対するパルス周波数を調節する。基準電圧48はターゲット電圧を設定する。抵抗R1およびR2は、Vrefとの比較のためにノード45における電圧Voutを減少させる。制御装置63は、ノード45におけるおよび負荷43中への電圧Voutのリップルを最小にするように駆動装置42に対して調節を行なう。本発明は、バック(ステップダウン)、ブースト(ステップアップ)またはバック・ブーストスイッチング電力変換装置および調整装置としてPWMまたはPFMのどちらでも動作する。本発明は、非線形の電圧比較装置、PLL回路において一般に使用されるタイプの電荷ポンプ、および極とゼロを有する組合せがブリッジ整流器の極およびゼロをオフセットするローパスフィルタを備えたSPCに対して安定した調整ループを提供する。電圧比較装置44、電荷ポンプ45、フィルタ46およびPWMまたはPFM制御装置63ならびに駆動装置42のようなシステム40中に示されている調整ループ中で典型的に使用されるブロックは一般的な回路である。
一般に、システム40はディスクリートなコンポーネントから、あるいはCMOS、BiCMOS、GaAs、バイポーラ(またはBJT)、SiGe、絶縁体上のシリコン(SOI)、またはシステム40を集積された形態で生成することのできる任意の他の集積回路プロセスを含むがそれらに限定されないこのようなシステムに適した任意の技術による集積回路の形態でPC板上に構成されることができる。あるいは、全体のシステム40はこのようなシステムに適した異なった処理技術で構成されたディスクリートなコンポーネントと集積回路との組合せとして構成されることができる。
図8を参照すると、比較装置44は端子47からの電圧信号入力52を有しており、ここで、端子47は図5に示されているハーフブリッジのようなブリッジ変換装置の出力ノードである。比較装置44はまた、電池50のような基準電圧源に関連したライン51上に基準電圧入力を有している。比較装置44は、米国特許第 6,198,312号明細書に図示され、説明されているタイプの複数のCMOSトランジスタから形成されている。
ライン60上における比較装置44の出力は、図7に示されている電荷ポンプに類似した電荷ポンプ45を給電する。この電荷ポンプは、1対のCMOSトランジスタスイッチ62および64を特徴とする。トランジスタ62はpチャンネル型電流ソーストランジスタ66に接続されたpチャンネル型装置であり、このトランジスタ66は、スイッチ62のゲートが負にバイアスされたときに供給電圧80および電流を供給するようにゲートライン76上の基準電圧によってバイアスされている。供給された電流はフィルタ61に向って、とくに、キャパシタ91および93中に流れる。トランジスタ64はnチャンネル型電流シンクトランジスタ68に接続されたnチャンネル型装置であり、トランジスタ68は、比較装置44の出力によってスイッチ64のゲートが正にバイアスされたときに接地86にアクセスして電流をシンクするようにゲートライン78上の基準電圧によりバイアスされている。この場合、電流はフィルタ61から引き出される。フィルタ61は図6のフィルタと同じものとして示されている。このフィルタは典型的な簡単なフィルタであり、もっと複雑な、あるいはもっと精密ではないアナログまたはデジタルの等価フィルタが使用されることができる。
従来技術のバック型スイッチング電力変換装置の回路図。 図1の回路中の種々のノードにおける電圧対時間のタイミング図。 従来技術のエラー増幅器に対する複素インピーダンス負荷の回路図。 本発明によるスイッチング電力変換装置用の制御ループの回路図。 図4にならった電荷ポンプを備えた別の制御ループの回路図。 図4または5の制御ループにおいて使用される典型的なフィルタの回路図。 ノード52Fで図6の回路に接合された電荷ポンプの回路図。 図5に示された制御ループ中に示されている主要な調整コンポーネントの回路図。

Claims (15)

  1. 電力出力ノードが負荷に給電し、変調装置の可変パラメータが電力変換装置の調整量および効率を設定し、ブリッジフィルタセクションが固有の極およびゼロを有する第1の伝達関数を有している、電源およびブリッジフィルタセクションに関連したスイッチを動作するパルス幅可変またはパルス周波数可変変調装置を有するタイプのスイッチング電力変換装置用の調整ループにおいて、
    スイッチング電力変換装置の電力出力ノードからの電圧または電流を第1の入力信号としてサンプリングする高インピーダンスの第1の入力と、負荷に対するターゲット電圧または電流レベルを表す基準電源からの第2の入力信号と、第1の入力信号が第2の入力信号を超えたか否かに応じて高い信号または低い信号を有する出力信号を出力ライン上に出力する比較装置と、
    前記比較装置に接続されて比較装置の出力信号を受取り、フィルタ出力信号を出力するフィルタとを具備し、前記フィルタは2次の伝達関数を有し、この2次の伝達関数は第1の伝達関数の極およびゼロをオフセットするフィルタコンポーネントの選択によって設定され、それによってフィルタ出力信号が平滑化され、パルス幅可変またはパルス周波数可変変調装置の可変入力パラメータを動作させる調整ループ装置。
  2. 電荷ポンプは、比較装置とフィルタとの間に挿入されている請求項1記載の装置。
  3. フィルタは電荷ポンプと連絡した少なくとも1つのキャパシタを備え、それによって電荷ポンプはキャパシタとの間で電荷を加算し、減算する請求項2記載の装置。
  4. フィルタは電荷ポンプと連絡した少なくとも2つのキャパシタを備え、それによって電荷ポンプはキャパシタとの間で電荷を加算し、減算する請求項2記載の装置。
  5. フィルタは、電荷ポンプに接続された第1の端部と接地端子に接続された第2の端部とを含む対向した端部を有する2つの並列の分岐を備えている請求項2記載の装置。
  6. フィルタの第1の分岐はキャパシタを含んでいる請求項5記載の装置。
  7. フィルタの第2の分岐はキャパシタおよび抵抗を含んでいる請求項5記載の装置。
  8. 電荷ポンプは、フィルタに電流を注入し、フィルタから電流を抽出するスイッチ手段を含んでいる請求項2記載の装置。
  9. 電力出力ノードが負荷に給電し、変調装置の可変パラメータが電力変換装置の調整量および効率を設定している、電源およびブリッジフィルタセクションに関連したスイッチを動作するパルス幅可変またはパルス周波数可変変調装置を有するタイプのスイッチング電力変換装置用の調整ループにおいて、
    スイッチング電力変換装置の電力出力ノードからの電圧または電流を第1の入力信号としてサンプリングする高インピーダンスの第1の入力と、負荷に対するターゲット電圧または電流レベルを表す基準電源からの第2の入力信号と、第1の入力信号が第2の入力信号を超えたか否かに応じて高い信号または低い信号を有する出力信号を出力ライン上に出力する比較装置と、
    前記比較装置から出力信号を受取り、それに応答してソースまたはシンクのいずれかの電流を電流信号として受取るように接続された電荷ポンプと、
    前記比較装置に接続されて前記電流信号を受取り、フィルタ出力信号を出力して、パルス幅可変またはパルス周波数可変変調装置を動作させるフィルタとを具備している調整ループ装置。
  10. フィルタは電荷ポンプと連絡した少なくとも1つのキャパシタを備え、それによって電荷ポンプはキャパシタとの間で電荷を加算し、減算する請求項9記載の装置。
  11. フィルタは電荷ポンプと連絡した少なくとも2つのキャパシタを備え、それによって電荷ポンプはキャパシタとの間で電荷を加算し、減算する請求項9記載の装置。
  12. フィルタは、電荷ポンプに接続された第1の端部と接地端子に接続された第2の端部とを含む対向した端部を有する2つの並列の分岐を備えている請求項9記載の装置。
  13. フィルタの第1の分岐はキャパシタを含んでいる請求項12記載の装置。
  14. フィルタの第2の分岐はキャパシタおよび抵抗を含んでいる請求項12記載の装置。
  15. 電荷ポンプはMOSトランジスタのインバータ構造を含み、1対のバイアストランジスタがインバータ構造に接続されている請求項9記載の装置。
JP2006509886A 2003-04-22 2004-04-09 スイッチング電力変換装置用の制御ループ Pending JP2006524981A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/421,254 US7940033B2 (en) 2003-04-22 2003-04-22 Control loop for switching power converters
PCT/US2004/011068 WO2004095681A2 (en) 2003-04-22 2004-04-09 Control loop for switching power converters

Publications (1)

Publication Number Publication Date
JP2006524981A true JP2006524981A (ja) 2006-11-02

Family

ID=33298646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006509886A Pending JP2006524981A (ja) 2003-04-22 2004-04-09 スイッチング電力変換装置用の制御ループ

Country Status (7)

Country Link
US (3) US7940033B2 (ja)
EP (1) EP1618443A4 (ja)
JP (1) JP2006524981A (ja)
KR (1) KR20060021829A (ja)
CN (1) CN1799015A (ja)
TW (1) TW200506570A (ja)
WO (1) WO2004095681A2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7940033B2 (en) * 2003-04-22 2011-05-10 Aivaka, Inc. Control loop for switching power converters
US7102320B1 (en) * 2005-03-01 2006-09-05 Hewlett-Packard Development Company, L.P. Half-bridge control circuit
CN101233467B (zh) * 2005-08-01 2012-12-26 Nxp股份有限公司 带有可切换估计器的dc-dc转换器
JP4948890B2 (ja) * 2005-08-29 2012-06-06 ローム株式会社 モータ駆動装置及びこれを用いた電気機器
DE202006002761U1 (de) * 2006-02-21 2006-06-01 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Hochsetztreiber mit minimaler Schaltfrequenz
WO2007127403A2 (en) * 2006-04-26 2007-11-08 Aivaka Clock with regulated duty cycle and frequency
WO2007127463A2 (en) 2006-04-27 2007-11-08 Aivaka Startup for dc/dc converters
TWI353102B (en) * 2006-06-16 2011-11-21 Fujitsu Semiconductor Ltd Step-up/step-down type dc-dc converter, and contro
JP5196811B2 (ja) * 2007-03-06 2013-05-15 ローム株式会社 モータ駆動装置及びこれを用いた電気機器
US20080272828A1 (en) * 2007-05-03 2008-11-06 Dsm Solutions, Inc. Method and system for adaptive power management
JP5091028B2 (ja) * 2008-06-26 2012-12-05 株式会社リコー スイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置
TWI381618B (zh) * 2008-12-22 2013-01-01 Asustek Comp Inc 交換式電源電路及電腦系統
TWI398763B (zh) * 2009-07-17 2013-06-11 Delta Electronics Inc 交換式電源轉換電路及其所適用之電源供應器
TWI384742B (zh) * 2009-08-20 2013-02-01 Richtek Technology Corp 根據負載電流自動調整輸出電壓的電壓調節器及其方法
US8503195B1 (en) * 2009-10-15 2013-08-06 Power-One, Inc. System and method for zero volt switching of half bridge converters during startup and short circuit conditions
TWI410787B (zh) * 2009-11-11 2013-10-01 Universal Scient Ind Shanghai 電源控制電路
US8222739B2 (en) * 2009-12-19 2012-07-17 International Business Machines Corporation System to improve coreless package connections
CN101860243B (zh) * 2010-05-14 2012-12-19 西安英洛华微电子有限公司 开关电源的线损补偿电路
US8164391B2 (en) 2010-07-28 2012-04-24 Active-Semi, Inc. Synchronization of multiple high frequency switching power converters in an integrated circuit
CN102545572B (zh) * 2010-12-29 2016-07-20 华润矽威科技(上海)有限公司 一种采用电容复用的软启动电路及方法
JP5749551B2 (ja) * 2011-04-20 2015-07-15 ラピスセミコンダクタ株式会社 チャージポンプ型の昇圧システム及び半導体チップ
US8896276B1 (en) * 2011-09-23 2014-11-25 Anadigics, Inc. Boost-buck DC-DC converter
US8896383B2 (en) 2012-04-30 2014-11-25 Qualcomm Incorporated Enhanced pulse frequency modulation (PFM) control mode for switching regulators
TW201415780A (zh) * 2012-10-03 2014-04-16 Inno Tech Co Ltd 同步整流升降壓轉換器
CN104102258A (zh) * 2013-04-03 2014-10-15 凹凸电子(武汉)有限公司 电子设备中的电路、电子设备及其为电池供电的方法
CN104578783B (zh) * 2013-10-15 2017-08-25 台达电子企业管理(上海)有限公司 转换器和控制所述转换器的方法
CN104713536A (zh) * 2013-12-13 2015-06-17 上海博泰悦臻网络技术服务有限公司 信号检测电路及车载设备
US9893609B1 (en) 2014-05-28 2018-02-13 Bel Power Solutions Inc. Method to operate a resonant converter at a characteristic frequency of the power stage
US9680363B2 (en) * 2015-09-25 2017-06-13 Intel Corporation Low ripple mechanism of mode change in switched capacitor voltage regulators
CN105515386A (zh) * 2015-11-30 2016-04-20 北京大学 基于环形振荡器的dc-dc转换器
US9853547B2 (en) 2016-04-13 2017-12-26 Texas Instruments Incorporated Methods and apparatus for adaptive timing for zero voltage transition power converters
US10141845B2 (en) * 2016-04-13 2018-11-27 Texas Instruments Incorporated DC-DC converter and control circuit with low-power clocked comparator referenced to switching node for zero voltage switching
US10177658B2 (en) 2016-04-14 2019-01-08 Texas Instruments Incorporated Methods and apparatus for adaptive timing for zero voltage transition power converters
US10141846B2 (en) 2016-04-15 2018-11-27 Texas Instruments Incorporated Methods and apparatus for adaptive timing for zero voltage transition power converters
CN108365742B (zh) * 2017-01-26 2020-05-01 瑞鼎科技股份有限公司 偏压产生电路及其同步双模式升压直流-直流转换器
TWI631791B (zh) * 2017-03-22 2018-08-01 茂達電子股份有限公司 切換式充電電路
TWI781995B (zh) * 2017-03-22 2022-11-01 美商瑞薩電子美國有限公司 在多相電壓調節器中組合溫度監測和真實的不同電流感測
CN107231141A (zh) * 2017-07-25 2017-10-03 西安电子科技大学 一种模拟信号控制电路
US10305458B1 (en) * 2018-03-27 2019-05-28 Qualcomm Incorporated Repetitive noise cancelation
US10840797B2 (en) 2018-11-26 2020-11-17 Texas Instruments Incorporated Load release detection circuit
CN110061610B (zh) * 2019-05-14 2024-04-12 无锡海斯凯尔医学技术有限公司 超声电源系统及其控制方法
US11349310B2 (en) 2019-11-15 2022-05-31 Smart Wires Inc. Adaptive control technique for stability of impedance injection unit
CN111030448B (zh) * 2019-12-30 2020-12-29 上海南芯半导体科技有限公司 一种基于电压差控制的电荷泵的轻载降频电路
CN111193383A (zh) * 2020-01-22 2020-05-22 维沃移动通信有限公司 功率控制电路及电子设备
CN111900793A (zh) * 2020-08-21 2020-11-06 上海联影医疗科技有限公司 供电系统、医疗系统及控制方法
CN115811241B (zh) * 2023-02-08 2023-04-28 四川大学 单级无桥交错并联Boost-LLC AC-DC变换器混合控制方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3594649A (en) * 1969-02-14 1971-07-20 Minnesota Mining & Mfg Voltage-controlled oscillator
US5111378A (en) * 1989-08-11 1992-05-05 Siemens Aktiengesellschaft DC chopper converter
JPH078135B2 (ja) 1989-10-13 1995-01-30 三菱電機株式会社 スイツチング電源の並列運転装置
DE4122945A1 (de) * 1991-07-11 1993-01-14 Philips Patentverwaltung Mikroprozessorgesteuerter gleichspannungswandler
JPH05304771A (ja) 1992-04-24 1993-11-16 Nemitsuku Ramuda Kk スイッチング電源装置
US5352986A (en) * 1993-01-22 1994-10-04 Digital Fidelity, Inc. Closed loop power controller
US5485077A (en) * 1993-08-09 1996-01-16 Aphex Systems, Ltd. Concentric servo voltage regulator utilizing an inner servo loop and an outer servo loop
JP3282915B2 (ja) * 1994-03-31 2002-05-20 富士通株式会社 Dc/dcコンバータ及びnmosトランジスタのバックゲート電圧の制御方法
JPH1098380A (ja) * 1996-09-24 1998-04-14 Mitsubishi Electric Corp Pll回路
US5831896A (en) * 1996-12-17 1998-11-03 International Business Machines Corporation Memory cell
US6107862A (en) * 1997-02-28 2000-08-22 Seiko Instruments Inc. Charge pump circuit
US6020729A (en) 1997-12-16 2000-02-01 Volterra Semiconductor Corporation Discrete-time sampling of data for use in switching regulators
US5963071A (en) * 1998-01-22 1999-10-05 Nanoamp Solutions, Inc. Frequency doubler with adjustable duty cycle
JP4158285B2 (ja) * 1998-08-28 2008-10-01 株式会社デンソー 電気負荷の駆動装置
US6271699B1 (en) * 1999-04-02 2001-08-07 Motorola, Inc. Driver circuit and method for controlling transition time of a signal
US6473457B1 (en) 1999-05-07 2002-10-29 Motorola, Inc. Method and apparatus for producing a pulse width modulated signal
DE19942794A1 (de) * 1999-09-08 2001-03-15 Philips Corp Intellectual Pty Konverter mit Hochsetzstelleranordnung
US6069807A (en) * 1999-09-15 2000-05-30 Lucent Technologies Inc. Compensation circuit method of operations thereof and converter employing the same
ATE257628T1 (de) * 2000-02-11 2004-01-15 Oxford Magnet Tech Rückkopplungsschleife für leistungsumwandler
US6204651B1 (en) * 2000-04-18 2001-03-20 Sigmatel, Inc. Method and apparatus for regulating an output voltage of a switch mode converter
US6459602B1 (en) * 2000-10-26 2002-10-01 O2 Micro International Limited DC-to-DC converter with improved transient response
US6404290B1 (en) * 2000-11-10 2002-06-11 Marvell International, Ltd. Fast change charge pump having switchable boost function
US6411531B1 (en) * 2000-11-21 2002-06-25 Linear Technology Corporation Charge pump DC/DC converters with reduced input noise
US6466069B1 (en) * 2000-11-21 2002-10-15 Conexant Systems, Inc. Fast settling charge pump
JP2002330593A (ja) * 2001-05-07 2002-11-15 Toshiba Corp 電力変換装置
JP2002369501A (ja) 2001-06-05 2002-12-20 Sharp Corp 安定化電源装置
US6674272B2 (en) 2001-06-21 2004-01-06 Champion Microelectronic Corp. Current limiting technique for a switching power converter
US6396716B1 (en) * 2001-09-20 2002-05-28 The University Of Hong Kong Apparatus for improving stability and dynamic response of half-bridge converter
US6990164B2 (en) 2001-10-01 2006-01-24 Freescale Semiconductor, Inc. Dual steered frequency synthesizer
JP2003264455A (ja) * 2002-03-07 2003-09-19 Matsushita Electric Ind Co Ltd 出力回路装置
JP3563066B2 (ja) * 2002-04-02 2004-09-08 ローム株式会社 電源装置及びそれを備えた携帯機器
DE10218097B4 (de) * 2002-04-23 2004-02-26 Infineon Technologies Ag Schaltungsanordnung zur Spannungsregelung
US6670796B2 (en) * 2002-05-24 2003-12-30 Anritsu Company Ultra fast and high efficiency inductive coil driver
EP1367703A1 (en) 2002-05-31 2003-12-03 STMicroelectronics S.r.l. Method of regulation of the supply voltage of a load and relative voltage regulator
US7940033B2 (en) 2003-04-22 2011-05-10 Aivaka, Inc. Control loop for switching power converters
US6906499B2 (en) 2003-06-27 2005-06-14 Seagate Technology Llc Current mode bang-bang controller in a switching voltage regulator
US7102338B2 (en) * 2003-10-23 2006-09-05 Intel Corporation Multi-sense voltage regulator
DE102004037061B4 (de) 2004-07-30 2011-02-17 Texas Instruments Deutschland Gmbh Hysterese-Gleichstromumrichter
US7138843B2 (en) * 2004-10-18 2006-11-21 Micrel, Incorporated Timer circuit with adaptive reference
US7157945B2 (en) * 2004-12-06 2007-01-02 Texas Instruments Incorporated Window comparator and method of providing a window comparator function
US7701208B2 (en) 2005-02-08 2010-04-20 Rohm Co., Ltd. Magnetic sensor circuit and portable terminal provided with such magnetic sensor circuit
JP4347249B2 (ja) * 2005-03-31 2009-10-21 富士通マイクロエレクトロニクス株式会社 Dc−dcコンバータ、dc−dcコンバータの制御回路、及びdc−dcコンバータの制御方法
US7208919B2 (en) 2005-05-17 2007-04-24 Sigmatel, Inc. Method and apparatus for digitally regulating an output voltage using noise-shaped component selection
US7265523B2 (en) * 2005-10-24 2007-09-04 Aivaka Control loop for switching power converters
JP4816508B2 (ja) 2007-03-02 2011-11-16 ヤマハ株式会社 Δς型ad変換器およびd級アンプ並びにdc−dc変換器

Also Published As

Publication number Publication date
EP1618443A4 (en) 2009-07-15
KR20060021829A (ko) 2006-03-08
WO2004095681A3 (en) 2005-04-28
EP1618443A2 (en) 2006-01-25
US20040212356A1 (en) 2004-10-28
TW200506570A (en) 2005-02-16
US20090027019A1 (en) 2009-01-29
CN1799015A (zh) 2006-07-05
WO2004095681A2 (en) 2004-11-04
US8604768B2 (en) 2013-12-10
US8427127B2 (en) 2013-04-23
US20110273150A1 (en) 2011-11-10
US7940033B2 (en) 2011-05-10

Similar Documents

Publication Publication Date Title
JP2006524981A (ja) スイッチング電力変換装置用の制御ループ
US7265523B2 (en) Control loop for switching power converters
US7362083B2 (en) DC-DC converter with modulator circuit having a feed forward structure
US9024600B2 (en) PWM control apparatus for average output current balancing in multi-stage DC-DC converters
TWI511424B (zh) 用於偵測和補償切換模式電源供應器的主動式輸出濾波器之系統和方法
KR100794773B1 (ko) 부하에 응답하는 스위칭 주파수를 갖는 dc-dc 조정기
JP4725641B2 (ja) 昇降圧型スイッチングレギュレータ
TWI479787B (zh) 功率轉換的控制方法、設備及切換式調整器
US7498793B2 (en) Current-mode DC-to-DC-converter
US7948280B2 (en) Controller including a sawtooth generator and method of operating the same
US8269471B2 (en) Method for DC/DC conversion and DC/DC converter arrangement including four switching phases
KR101045737B1 (ko) 벅 스위칭 레귤레이터 및 방법
US7619395B2 (en) End-point prediction scheme for voltage regulators
KR101045718B1 (ko) 벅 스위칭 레귤레이터 및 방법
US20150028830A1 (en) Current-mode buck converter and electronic system using the same
CN111092538A (zh) 对多个功率转换器操作模式的共同控制
US11527956B2 (en) Control circuit for an electronic converter, related integrated circuit, electronic converter and method
KR20180033178A (ko) 인덕터 전류에 기반하여 부스트 스위칭 조절기를 제어하기 위한 회로들 및 방법들
US10243464B2 (en) Power regulator with prevention of inductor current reversal
WO2021134745A1 (en) Adjustable power save mode threshold for switching converter
US20240128871A1 (en) Dc-dc converter apparatus and corresponding control method
EP4378062A1 (en) Output regulated boost converter
CN115549660A (zh) 电子转换器电路和方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090909

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100223