JPH078135B2 - スイツチング電源の並列運転装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は，スイツチング電源の制御特性の改善，およ
び並列運転方式に関するものである。

〔従来の技術〕

第11図は，例えば特開昭57−73429の従来のスイツチン
グ電源の並列運転装置を示したものである。

第11図において，（１）は第１のスイツチング電源の電
力段，（２）は第２のスイツチング電源の電力段，
（３）は第Ｎ番目のスイツチング電源の電力段，（４）
は第１のスイツチング電源の入力，（５）は第２のスイ
ツチング電源の入力，（６）は第Ｎ番目のスイツチング
電源の入力，（７）は並列接続された電力段の出力，
（８）は負荷，（９）は平滑フイルター内のコンデン
サ，（10）は出力電圧安定化制御を行うための電圧検出
器，（101）は第１のスイツチング電源内のスイツチ素
子，（102）は第１のスイツチング電源の平滑フイルタ
ー内のインダクター，（103）は各スイツチング電源間
の出力電流の均等化制御を行うための第１のスイツチン
グ電源内の電流検出器，（104）は電圧検出器出力と電
流検出器出力を加算するための第１のスイツチング電源
内の加算器，（105）はスイツチ素子のドライブ信号を
出力するための第１のスイツチング電源内のパルス幅制
御回路，（201）は第２のスイツチング電源内のスイツ
チ素子，（202）は第２のスイツチング電源の平滑フイ
ルター内のインダクター，（203）は各スイツチング電
源間の出力電流の均等化制御を行うための第２のスイツ
チング電源内の電流検出器，（204）は電圧検出器出力
と電流検出器出力を加算するための第２のスイツチング
電源内の加算器，（205）はスイツチ素子のドライブ信
号を出力するための第２のスイツチング電源内のパルス
幅制御回路，（301）は第Ｎ番目のスイツチング電源内
のスイツチ素子，（302）は第Ｎ番号のスイツチング電
源の平滑フイルター内のインダクター，（303）は各ス
イツチング電源間の出力電流の均等化制御を行うための
第Ｎ番目のスイツチング電源内の電流検出器，（304）
は電圧検出器出力と電流検出器出力を加算するための第
Ｎ番目のスイツチング電源内の加算器，（305）はスイ
ツチ素子のドライブ信号を出力するための第Ｎ番目のス
イツチング電源内のパルス幅制御回路であり，（イ）は
電圧検出信号，（ロａ）（ロｂ）（ロｃ）は各スイツチ
ング電源の電流検出信号，（ハａ）（ハｂ）（ハｃ）は
各スイツチング電源のパルス幅制御信号，（ニａ）（ニ
ｂ）（ニｃ）は各電力段のドライブ信号である。

従来のスイツチング電源の並列運転装置について第11
図，第２図，第12図，第13図を用いて以下に説明する。

第２図は，第11図のパルス幅制御回路（105）（205）
（305）の内部を示す一例であり，加算器（104）（20
4）（304）からのパルス幅制御信号（ハ）と鋸歯状波信
号（ホ）とを比較し電力段のスイツチ素子（101）（20
1）（301）を駆動するためのドライブ信号（ニ）を出力
する。本説明では，パルス幅制御信号（ハ）が，鋸歯状
波信号（ホ）より下回つたときに，スイツチ素子（10
1）（201）（301）をオンし，逆にパルス幅制御信号
（ハ）が鋸歯状波信号（ホ）より上回つたときにスイツ
チ素子（101）（201）（301）をオフするドライブ信号
（ニ）が出力されるものとする。

第12図と第13図は，第11図の従来のスイツチング電源の
並列運転装置の動作原理を示すものである。第12図およ
び第13図において，（ホａ）（ホｂ）（ホｃ）は各スイ
ツチングレギュレータのパルス幅制御回路内の鋸歯状波
信号を，（ヘａ）（ヘｂ）（ヘｃ）はある出力電圧条件
下における各スイツチング電源の出力電流のパルス幅制
御信号（ハ）に対する特性を示し，（ホａ）（ホｂ）
（ホｃ）間および（ヘａ）（ヘｂ）（ヘｃ）間にはばら
つきのあることを示している。こうした互いの回路間で
のばらつきがある状態で，電流検出による負帰還を用い
ずに単に複数個のスイツチングレギュレータの出力を並
列接続した場合には，第12図に示すIa′,Ib′,Ic′のよ
うに第1,第２および第Ｎ番目のスイツチングレギュレー
タ間の出力電流にアンバランスが発生する。第13図で
は，電流検出による負帰還を用いた場合に出力電流が均
等化される様子を示している。すなわち，電力段１の出
力電流Iaが最も大きい場合には，電圧検出器および加算
器による電圧制御系信号のパルス幅制御信号への寄与分
（ネ）（以下，パルス幅制御用電圧制御信号と言う）に
最も大きい電流制御信号（Ia×電流検出器および加算器
による電流制御系のゲイン（G_I1）で表わされる）が加
算されて，電力段１のパルス幅制御信号（11a）は最も
高いレベルとなり，電力段１内のスイツチ素子（101）
のオン・デューテイを最も小さくし，出力電流を減少さ
せる負帰還が働く。一方，最も出力電流の小さい電力段
Ｎにおいては，パルス幅制御用電圧制御信号（ネ）に最
も小さい電流制御信号（Ic×電流検出器および加算器に
よる電流制御系のゲイン（G_I1）で表わされる）が加算
されて，電力段Ｎのパルス幅制御信号（ハｃ）は最も低
いレベルとなり，電力段Ｎ内のスイツチ素子（301）の
オン・デューテイを最も大きくし，出力電流を増大させ
る負帰還が働く。第13図は，この負帰還制御の結果，各
電力段の出力電流Ia,Ib,Icがほぼ均等化され平衡に達つ
した状態を示している。

第11図の従来の並列運転装置では，上記の各電力段の出
力電流が均等化できるという長所があつたが，以下に示
す短所も有していた。第１の短所として，負荷電流が変
動した場合の出力電圧変動が大きいことが挙げられる。
この現象を第14図，第15図を用いて述べる。第14図は，
負荷電流が変動したときの出力電圧，パルス幅制御用電
圧制御用電圧制御信号，パルス幅制御器におけるパルス
幅制御信号，鋸歯状波信号，電力段スイツチ素子のオン
・デューテイの関係を示す図である。たとえば降圧型の
スイツチング電源では， 入力電圧×電力段スイツチ素子のオン・デューテイー負
荷電流による平滑フイルター内および配線の電位降下＝
出力電力 （１） の電力段に関する制御則があり，左辺第２項の「負荷電
流による平滑フイルター内および配線の電位降下」は他
の項に比べて小さい量であるため，出力電圧を安定化す
るための制御が働いているとき，電力段スイツチ素子の
オン・デューテイは，入力電圧に支配的に依存する。電
力段スイツチ素子のオン・デューテイは，回路において
はすでに第２図でも説明した様に，第14図のパルス幅制
御器における鋸歯状波信号（ホ）およびパルス幅制御信
号（ハｉ）（ハii）により決定される。（ハｉ）は負荷
電流がゼロの場合のパルス幅制御信号のレベルを，（ハ
ii）は所望の負荷電流を流した場合のパルス幅制御信号
のレベルを示している。ただし，実際の回路では（ハ
ｉ），（ハii）では顕著な差は生じず，式（１）の「負
荷電流による平滑フイルター内および配線の電位降下」
を補正するためのわずかなオン・デューテイの変化が生
ずるだけである。図では，説明のため誇張して描かれて
いる。なお，（ハｉ）（ハii）の各々は第11図の電流負
帰還をかけた場合でも，単に第16図に示す電流負帰還の
ない１台のスイツチングレギュレータを単独で動作させ
た場合でも，全く同じレベルの信号となる。すなわち，
電流負帰還がある場合でも，ない場合でも，電力段につ
いては式（１）の制御則が成立することに注意する必要
がある。

第14図の（タ）はパルス幅制御用電圧制御信号の特性を
示したものである。先ず，電流負帰還がない場合（第11
図の並列運転方式において電流検出器，電流検出信号が
ない場合，および第16図の１台のスイツチングレギュレ
ータの単独動作に相当する。）の動作について説明す
る。与えられた入力電圧のもとで，電力段のスイツチ素
子のオンデューテイは，式（１）により定められ，負荷
電流ゼロの場合のパルス幅制御信号は第14図の（ハｉ）
のレベルとなる。そして，このときのパルス幅制御用電
圧制御信号の特性（タ）上での動作点は（ｉ′）となり
出力電圧は（ｉ）である。さらに所望の負荷をとつたと
きには，式（１）により「負荷電流による平滑フイルタ
ー内および配線の電位降下」を補正する様に電力段スイ
ツチ素子のオン・デューテイが大きくなる方向にわずか
に変化し，パルス幅制御信号のレベルは（ハii）とな
る。このときパルス幅制御用電圧制御信号の特性（タ）
上での動作点は（ii′）となり出力電圧は（ii）とな
る。この出力電圧−負荷電流特性を示したものが第15図
の（ト）の特性となる。次に，第11図で示した電流負帰
還がある場合の動作について説明する。負荷電流ゼロの
場合のパルス幅制御信号は，電流負帰還がない場合と同
様に，第14図の（ハｉ）のレベルとなり，パルス幅制御
用電圧制御信号の特性（タ）上での動作点は（ｉ′）で
あり，出力電圧は（１）である。さらに所望の負荷をと
つたときには，式（１）の電力段スイツチ素子のオン・
デューテイに関する制御則により，パルス幅制御信号の
レベルは（ハii）のレベルであり，電流負帰還がない場
合と同一レベルである。しかしながら電流負帰還がある
場合には，このパルス幅制御信号は，パルス幅制御用電
圧制御信号に電流制御信号を加算して作られているの
で，第14図に示す様に，パルス幅制御用電圧制御信号の
特性（タ）上での動作点は，パルス幅制御信号のレベル
（ハii）から，電流検出器および加算器による電流制御
系のゲイン（G_I1）×出力電流値を減じた点（iii′）と
なり，その結果制御系の平衡が保たれる。出力電圧は
（iii）の点となり，電流負帰還がない場合に比べて出
力電圧変動が大きくなる。この出力電圧−負荷電流特性
は第15図に示す（チ）の特性となる。

第11図の従来の並列運転装置では，第二の短所として電
圧制御系の一巡伝達関数内で平滑フイルターのインダク
ターとコンデンサにより形成される共振ピークを除去し
ずらいことが挙げられる。この一巡伝達関数内の共振ピ
ークの影響により，入力電圧に外乱が加えられるか，あ
るいは負荷のトランジエン変動が加えられたときに，出
力に有害なトランジエント電圧が発生する。従来の並列
運転装置では共振ピークの制御系特性に及ぼす影響を有
効に除去しづらいことを第17図，第18図，第19図，第20
図，第21図を用いて以下に述べる。

第17図は，従来の並列運転装置のなかの１台のスイツチ
ング電源分の制御回路のブロツク図の一例を示したもの
である。（４）はスイツチング電源の入力，（７）は電
力段の出力，（８）は負荷，（９）は平滑フイルター内
のコンデンサ，（10）は出力電圧の電圧検出器，（10
1）は電力段のスイツチ素子，（102）は平滑フイルター
内のインダクター，（103）は出力電流の電流検出器，
（104）は電圧検出器出力と電流検出器出力を加算する
ための加算器，（105）はスイツチ素子のドライブ信号
を出力するためのパルス幅制御回路，（イ）は電圧検出
信号，（ロ）は電流検出信号，（ハ）はパルス幅制御信
号，（ニ）はドライブ信号を示し，第11図に示したもの
と同一または相当部分である。出力電圧検出器（10）
は，出力電圧を分圧するための抵抗R₁₁,R₁₂,比較用の基
準電圧Vref,オペアンプIC₁,抵抗R13,R14よりなる増幅器
により構成されており，電圧検出信号（イ）は並列運転
される他のスイツチング電源にも送られる。加算器（10
4）は，電流検出信号（ロ）を反転するための反転用増
幅器（抵抗R15,R16,オペアンプIC2より成り,R15＝R16に
設定されゲインは−１である。），電圧検出信号（イ）
と反転した電流検出信号（ロ）を加算するための加算増
幅器（オペアンプIC3,抵抗R17,R18,R19より成る），位
相補償回路（107）（抵抗R20,R21,コンデンサC11,C12よ
り成る）により構成される。このスイツチング電源より
負荷側へ供給する電流が増加したときには，電流検出器
（103）で検出された電流検出信号（ロ）のレベルが正
方向に増大し，加算器（104）内の反転用増幅器（オペ
アンプIC2系）のゲイン−１および加算増幅器（オペア
ンプIC3系）の により，パルス幅制御信号（ハ）は正方向に増大する。
パルス幅制御回路（105）は，第２図に示した様に，パ
ルス幅制御信号（ハ）が正方向に増大したときに，ドラ
イブ信号（ニ）のオン・デューテイを小さくする様に働
くので，電力段スイツチ素子（101）のオン・デューテ
イが小さくなり，この結果供給電流を減少させる負帰還
が働く。また，出力電圧（７）V₀が上昇したときには，
電圧検出器（10）の および加算器（104）内の加算増幅器（オペアンプIC3
系）の により，パルス幅制御信号（11）は正方向に増大する。
この結果，ドライブ信号（ニ）のオンデューテイは小さ
くなり，電力段スイツチ素子（101）のオンデューテイ
が小さくなり，出力電圧を下降させる負帰還が働く。

第18図は，第17図の制御用回路のブロツク図から求めた
制御用伝達関数を得るための制御ブロツク図である。こ
の制御ブロツク図において，（401）は電力段スイツチ
素子の伝達関数を示し，（402）のＤはスイツチ素子の
オン・デューテイ値を，（403）のVinは入力電圧値を表
わし，（リ）の△Vinは入力電圧の変動分を示す。（40
4）は平滑用インダクターを流れる電流を与えるための
伝達関数（G₁）を示し，このG₁は次式で表わされる。

L:平滑用インダクター（第17図の（102））のインダク
タンス C:平滑用コンデンサー（第17図の（９））のキヤパシタ
ンス R:負荷（第17図の（８））の抵抗値 S:ラプラス変換におけるＳ関数 G₁は式（２）に見られるように， のDCゲイン， の零点周波数（f₁と表わす）， の２次の極点周波数（f₂と表わす）を有しており,f₂に
おいては共振のピークが現われる。（ヌ）の△Ｉは，平
滑用インダクターを流れる電流の変動分を示す。（40
5）は，平滑用インダクターを流れる電流を出力電圧に
変換する伝達関係（G₂）を示し，このG₂は次式で表わさ
れる。

R,C,Sの記号は，（１）式と同一である。

G₂は式（３）に見られる様に,RのDCゲイン， の極点周波数（式（２）に現われる周波数と同一であ
り,f₁と表わす。）を有する。（ル）の△V₀は出力電圧
の変動分を示す。

（406）は，出力電圧検出器の伝達関数を示し，（407）
は出力電圧の分圧比（β）を，（408）は増幅器のゲイ
ン（K₁）を，（チ）の△Vrefは比較用基準電圧の変動分
を，（７）は出力電圧検出信号の変動分を示す。（40
9）は電流検出器のゲイン（K₂）を示し，（カ）は電流
検出信号の変動分である。（410）は電圧検出器出力と
電流検出器出力を加算する加算器の伝達関数であり，
（411）は加算増幅器のゲイン（K₃）を，（412）は位相
補償回路の伝達関数（G₃）を示す。なお、説明の便宜
上，第17図においてR17＝R18とし，（411）の加算増幅
器のゲイン（K₃）は電圧制御系，電流制御系で同一とし
たが一般性を失うものではない。位相補償系の伝達関数
（G₃）（412）は，次式で与えられる。

R₂₀,R₂₁,C₁₁,C₁₂は第17図の位相補償回路（107）内に示
す抵抗，コンデンサである。

G₃は，式（４）に見られる様に,1のDCゲイン， の極点周波数（f₃と表わす）， の零点周波数（f₄と表わす）， の零点周波数（f₅と表わす）， の極点周波数（f₆と表わす）を有しており,f₃＜f₄＜f₅
＜f₆となつている。この周波数f₅を前述の周波数 に一致させて,2次の極点周波数の影響を緩和させる様に
位相補償が行われる。（ヨ）は，パルス幅制御信号の変
動分を示す。（413）はパルス幅制御回路の伝達関数を
示し，第２図に示した鋸歯状波信号の振幅値Vpを用い
て，ゲインは で表わされる。

この第18図の制御ブロツク図をもとに電流制御系電圧制
御系の伝達関数を求める。説明を容易にするため，具体
的な数値例を用いて説明する。第17図の回路図におい
て，（４）Vin＝26V,（102）Ｌ＝50μH,（９）Ｃ＝3300
μF,（８）Ｒ＝2.47Ω，（７）V₀＝15V,（103）電流検
出器のゲイン＝0.163,R₁₁＝77.5KΩ,R₁₂＝22.5KΩ,R₁₃
＝10KΩ,R₁₄＝2MΩ,R₁₅＝R₁₆＝100KΩ,R₁₇＝R₁₈＝100K
Ω,R₁₉＝500KΩ,R₂₀＝40.2KΩ,R₂₁＝408Ω,C11＝0.022
μF,C₁₂＝１μF,（105）パルス幅制御回路内の鋸歯状波
信号振幅値Vp＝5Vとする。これらの数値をもとに第18図
の制御ブロツク図内の各パラメータは次の様になる。

（401）内の（402）Ｄ＝15/26,（403）Vin＝26,（404）
G₁において,1/R＝1/2.47, においてＲ＝2.47,f₁＝20Hz,（406）において（407）β
＝0.225,（408）K₁＝200,（409）においてK₂＝0.163,
（410）において（411）K₃＝5,（412）G₃のf₃＝4Hz,f₄
＝180Hz,f₅＝390Hz,f₆＝17.7KHz,（413）において1/Vp
＝1/5である。電圧制御系の一巡伝達関数（T_V1と表わ
す）は，（408）K₁の入力から，（407）βの出力までの
伝達関数であり，次の様に与えられる。T_V1は，出力電
圧検出信号の変動分（７）から，平滑インダクターを流
れる電流の変動分△Ｉ（ヌ）までの，電流制御系のマイ
ナー・フイードバツクを含んだ伝達関数（G_C1と表わ
す）に，伝達関数G₂（405），β（407）,K₁（408）を乗
じたものである。したがつてG_C1,T_V1は，次式で与えら
れる。

T_V1＝G_C1・G₂・β・K₁ （６） このG_C1,T_V1のゲインの概略をボード線図上に示したの
が第19図である。第19図において，（ｉ）はG₁（式
（２））の伝達関係を示し，直流 であり，このf₂で平滑用インダクターおよびコンデンサ
による共振ピークが現われる。（ii）は，位相補償系の
伝達関数G₃（式（４））を示したものでf₃＝4Hz,f₄＝18
0Hz,f₅＝390Hz,f₆＝17.7KHzであり,f₅をf₂に一致させて
いる。（iii）は,G_C1（電流制御系のマイナー・フイー
ドバツクが有る場合の出力電圧検出信号の変動分（ワ）
から平滑インダクターを流れる電流の変動分△Ｉ（ヌ）
への伝達関数）の図式的な求め方を示したものである。
実線は，電流制御系のマイナー・フイードバツクのない
場合（第18図の制御ブロツク図で，（409）K₂,（カ）電
流検出信号変動分のルートがない場合）の出力電圧検出
信号の変動分（ワ）から平滑インダクターを流れる電流
の変動分△Ｉ（ヌ）への伝達関数を示し， で与えらえる。なお，厳密には，加算増幅器のゲインK₃
には高周波側（10〜100KHz以上）で一次の極点が含まれ
るが，議論に有意な影響を与えないため省略している。
ちなみに，この のDCにおけるゲインは である。波線は，電流制御系のマイナー・フイーババツ
クを有しているG_C1の伝達関数を示す。G_C1のDCにおける
ゲインは式（５）を用いて である。G_C1のf₂（390Hz）においても共振ピークが除去
できずに残つている。（iv）はG₂（式（３））の伝達関
数を示したものである。（ｖ）は，電圧制御系の一巡伝
達関数T_V1を示したものであり，式（６）によりT_V1＝G
_C1・G₂・β・K₁により与えられる。すなわち,T_V1は図中
の（iii）のG_C1,（iv）のG₂およびβ＝0.225,K₁＝200を
乗じたものである。G_C1においてf₂（390Hz）の共振ピー
クが除去できていないため,T_V1においても共振ピークが
そのまま残つている。第19図は,G_C1,T_V1のボード線図の
ゲインの概略を示したものであるが，数値計算によるG
_C1,T_V1のゲイン，位相の詳細を第20図，第21図に示す。
このように，電圧制御系の一巡伝達関数T_V1内で平滑フ
イルターのインダクターとコンデンサにより形成される
共振ピーク（周波数f₂）が除去しずらいの問題があつ
た。

〔発明が解決しようとする課題〕

上記の従来のスイツチング電源の並列運転装置では，負
荷電流が変動したときの出力電圧変動が大きい，およ
び，電圧制御系の一巡伝達関数内で平滑フイルターのイ
ンダクターとコンデンサにより形成される共振ピークを
除去しづらく，制御系の特性に悪影響を与えるの問題が
あつた。

この発明はかかる課題を解決するためになされたもの
で，負荷電流が変動したときの出力電圧変動が小さく，
かつ，電圧制御系の一巡伝達関数内で平滑フイルターの
インダクターとコンデンサにより形成される共振ピーク
が有効に除去され，良好な制御系特性を有したスイツチ
ング電源の並列運転装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るスイツチング電源の並列運転装置は，並
列接続されたスイツチング電源の電力段の出力電圧を検
出し，電力段の平滑フイルター内のコンデンサと負荷抵
抗により形成される極を補償するための進相器を備えた
積分器で上記検出された出力電圧信号を処理し第１の信
号とし，この第１の信号を各スイツチング電源の制御に
共通に用いることを図り，各スイツチング電源の電力段
の平滑フイルター内のインデクターを流れる電流を検出
し，上記第１の信号と上記電流検出信号を共に負帰還が
働く極性に各電力段毎に加算し，この各電力段毎の加算
信号を電力段の平滑フイルター内のインダクターとコン
デンサーにより形成される共振の極を補償するための進
相器を備えた各電力段用の積分器で処理し第２の信号と
し，各電力段毎の上記第２の信号を各電力段内のスチツ
チ素子を駆動するためのパルス幅制御回路へ入力したも
のである。

〔作用〕

この発明においては，出力電圧検出信号を処理する進相
器付きの積分器は，積分器により電圧制御系のDCゲイン
を高め，進相器により平滑フイルター内のコンデンサと
負荷抵抗により形成される極を相殺する。

また，各電力段の平滑フイルター内のインダクターを流
れる電流の検出信号と出力電圧検出信号を加算し処理す
る進相器付きの積分器は，各電力段毎に独立し，進相器
により平滑フイルター内のインダクターとコンデンサに
より形成される共振極の影響を軽減し，さらに積分器に
より電流制御系のゲインを高めることにより，マイナー
フイードバツクを施した後の出力電圧検出信号からイン
ダクターを流れる電流への伝達関数を平坦なものにし，
平滑フイルター内のインダクターとコンデンサにより形
成される共振極の影響を除去する。また，各電力段毎に
他とは独立した電流制御系を形成する。

〔実施例〕

第１図は，この発明の一実施例を示す電気的な概略図で
あり，（１）〜（10），（101）〜（105），（201）〜
（205），（301）〜（305），（イ），（ロａ），（ロ
ｂ），（ロｃ），（ハａ），（ハｂ），（ハｃ），（ニ
ａ），（ニｂ），（ニｃ）は上記従来装置の第11図と同
一のものである。（11）は出力電圧に関する信号を処理
するための進相器付積分器，（106）は，第１のスイツ
チング電源で加算された電圧検出信号と電流検出信号を
処理するための進相器付積分器，（206）は第２のスイ
ツチング電源で加算された電圧検出信号と電流検出信号
を処理するための進相器付積分器，（306）は第Ｎ番目
のスイツチング電源で加算された電圧検出信号と電流検
出信号を処理するための進相器付積分器である。

また，第５図は第１図のなかの１台のスイツチング電源
の制御用回路の一実施例を示すブロツク図である。
（４），（７），（８），（９），（101）〜（103），
（105），（イ），（ロ），（ハ）は第１図と同一のも
のである。（501）は，第１図の電圧検出器（10）と進
相器付積分器（11）の機能を合体し１個のオペアンプ系
（IC1）で実現したものである。（502）は，第１図の加
算器（104）と進相器付積分器（106）の機能を合体し,2
個のオペアンプ系（IC2,IC3）で実現したものである。
電圧検出器および進相器付積分器の機能（501）は，出
力電圧を分圧するための抵抗R₁,R2,比較用の基準電圧Vr
ef,オペアンプIC1,抵抗R3,R4,コンデンサC1よりなる進
相器付の積分器により構成されており電圧検出信号
（イ）は並列運転される他のスイツチング電源にも送ら
れる。加算器および進相器付積分器の機能（502）は，
電流検出信号（ロ）を反転するための反転用増幅器（抵
抗R5,R6,オペアンプIC2より成り,R5＝R6に設定されゲイ
ンは−１である。），電圧検出信号（イ）と反転した電
流検出信号（ロ）を加算し処理するための進相器付積分
器（オペアンプIC3,抵抗R7,R8,R9,コンデンサC2より成
る。）により構成される。

次に，この発明のスイツチング電源の並列運転装置の動
作を説明する。この発明による並列運転の動作原理は第
13図に示した従来の並列運転装置の動作原理と同様であ
る。すなわち，第５図において，このスイツチング電源
より負荷側へ供給する電流が増加したときには，電流検
出器（103）で検出された電流検出信号（ロ）のレベル
が正方向に増大し，（502）内の反転用増幅器（オペア
ンプIC2系）のゲイン−１および進相器付積分器（オペ
アンプIC3系）のDCゲイン−A_V（オペアンプの開放利
得）により，パルス幅制御信号（ハ）は正方向に増大す
る。パルス幅制御回路（105）は，第２図に示した様に
パルス幅制御信号（ハ）が正方向に増大したときに，ド
ライブ信号（ニ）のオンデューテイを小さくする様に働
くので，電力段スイツチ素子（101）のオン・デューテ
イが小さくなり，この結果供給電流を減少させる負帰還
が働く。同様にして，このスイツチング電源の供給電流
が減少したときには，供給電流を増加させる負帰還が働
く。

また，出力電圧（７）V₀が上昇したときには，（501）
内の分圧器 および進相器付積分器（オペアンプIC1系）のDCゲイン
−A_V（オペアンプの開放利得），および（502）内の進
相器付積分器（オペアンプIC3系）のDCゲイン−A_V（オ
ペアンプの開放利得）により，パルス幅制御信号（ハ）
は正方向に増大するので，電力段スイツチ素子（101）
のオン・デューテイが小さくなり出力電圧を下降させる
負帰還が働く。同様にして，出力電圧（７）V₀が下降し
たときには，上昇させる負帰還が働く。

この発明の並列運転装置により，負荷電流が変動した場
合の出力電圧変動が小さく抑えられることを以下に説明
する。

第３図は，この発明の並列運転装置による負荷電流が変
動したときの，出力電圧，パルス幅制御用電圧制御信
号，パルス幅制御器におけるパルス幅制御信号，鋸歯状
波信号，電力段スイツチ素子のオン・デューテイの関係
を示す図である。従来の技術でも説明した様に，出力電
圧を安定化するための制御が働いているとき，電力段ス
イツチ素子のオン・デューテイは入力電圧に支配的に依
存し，式（１）により与えられる。電力段スイツチ素子
のオン・デューテイは，回路においてはすでに第２図で
も説明した様に，第３図のパルス幅制御器における鋸歯
状波信号（ホ）およびパルス幅制御信号（ハiv）（ハ
Ｖ）より決定される。（ハiv）は負荷電流がゼロの場合
のパルス幅制御信号のレベルを，（ハＶ）は所望の負荷
電流を流した場合のパルス幅制御信号のレベルを示して
いる。ただし，実際の回路では（ハiv）（ハＶ）で顕著
な差は生じず，式（１）の「負荷電流による平滑フイル
ター内および配線の電位降下」を補正するためのわずか
なオン・デューテイの変化が生ずるだけである。図では
説明のため誇張して描かれている。

第３図の（レ）はパルス幅制御用電圧制御信号の特性を
示したものである。（この『パルス幅制御用電圧制御信
号』は，第５図の電圧検出器と進相器付積分器（50
1），加算器と進相器付積分器（502）による電圧制御系
信号のパルス幅制御信号（ハ）への寄与分を示す。）こ
の発明におけるパルス幅制御用電圧制御信号の特性
（レ）は，出力電圧を検出後に積分器（第５図の（50
1）のオペアンプIC1系）を用いているために，出力電圧
に対するパルス幅制御用電圧制御信号のゲインが，従来
の特性である第14図の（タ）と比較して非常に高くなつ
ている。先ず，電流負帰還がない場合（第１図の並列運
転方式において電流検出器（103）（203）（303），電
流検出信号（ロａ）（ロｂ）（ロｃ）がない場合，およ
び第５図において電流検出器（103），電流検出信号
（ロ）がない場合に相当する。）の動作について説明す
る。与えられた入力電圧のもとで，電力段スイツチ素子
のオン・デューテイは式（１）により定められ，負荷電
流ゼロの場合のパルス幅制御信号は第３図の（ハiv）の
レベルとなる。そして，このときのパルス幅制御用電圧
制御信号の特性（レ）上での動作点は（iv′）となり出
力電圧は（iv）である。さらに所望の負荷をとつたとき
には，式（１）により「負荷電流による平滑フイルター
内および配線の電位降下」を補正する様に電力段スイツ
チ素子のオン・デューテイが大きくなる方向にわずかに
変化し，パルス幅制御信号のレベルは（ハＶ）となる。
このときパルス幅制御用電圧制御信号の特性（レ）上で
の動作点は（Ｖ′）となり出力電圧は（Ｖ）となる。こ
の出力電圧−負荷電流特性を示したものが第４図の
（ソ）の特性となる。この特性（ソ）は，第15図の従来
の特性（ト）と比較しても出力電圧変動の小さいものと
なつている。

次に第１図および第５図に示した電流負帰還がある場合
の動作について説明する。負荷電流ゼロの場合のパルス
幅制御信号は，電流負帰還がない場合と同様に第３図の
（ハiv）のレベルとなりパルス幅制御用電圧制御信号の
特性（レ）上での動作点は（iv′）であり，出力電圧は
（iv）である。さらに所望の負荷をとつたときには，式
（１）の電力段スイツチ素子のオン・デューテイに関す
る制御則により，パルス幅制御信号のレベルは（ハＶ）
のレベルであり，電流負帰還がない場合と同一レベルで
ある。しかしながら，電流負帰還がある場合には，この
パルス幅制御信号は，パルス幅制御用電圧制御信号に電
流制御信号を加算して作られているので，第３図に示す
様にパルス幅制御用電圧制御信号の特性（レ）上での動
作点はパルス制御信号のレベル（ハＶ）から，電流検出
器，加算器，および進相器付積分器による電流制御系の
ゲイン（G_I2）×出力電流値を減じた点（vi′）とな
り，その結果制御系の平衡が保たれる。出力電圧は（v
i）の点となり，電流負帰還がない場合に比べて出力電
圧変動はいくぶん大きくなるものの，特性（レ）は高ゲ
インであるため，出力電圧変動の絶対幅は十分小さい値
に抑えられる。この出力電圧−負荷電流特性は第４図に
示す（ツ）の特性となり，実用上は（ソ）の特性とほと
んど差がなく，負荷電流が変動したときの出力電圧変動
の小さい特性が得られる。

次に，この発明の並列運転装置により，電圧制御系の一
巡伝達関数内で平滑フイルターのインダクターとコンデ
ンサにより形成される共振ピークが有効に除去され，良
好な制御系特性が得られることを以下に説明する。第６
図は，第５図の制御用回路のブロツク図から求めた制御
用伝達関数を得るための制御ブロツク図である。この制
御ブロツク図において（401），（402），（403），
（リ）の△Vin,（404）のG₁,（ヌ）の△I,（405）のG₂,
（ル）の△V₀,（407），（ヲ）の△Vref,（ワ），（40
9），（カ），（ヨ），（413）は，第18図と同一のもの
である。

（414）は，電圧検出器および進相器付積分器の制御ブ
ロツク図を示し，（415）は進相器付積分器の伝達関数
（G₄）を示し，このG₄は次式で表わされる。

R₃,R₄,C₁は第５図の（501）内に示す抵抗，コンデンサ
である。

G₄は式（７）に見られる様に，積分時定数 の零点周波数（f₈と表わす）を有する。（416）は，加
算器および進相器付積分器の制御ブロツク図を示し，
（417）は進相器付積分器の伝達関数（G₅）を示し，こ
のG₅は次式で表わされる。

R₈,R₉,C₂は第５図の（502）内に示す抵抗，コンデンサ
である。説明の便宜上,R₇＝R₈としているが，一般性を
失うものではない。

G₅は式（８）に見られる様に，積分時定数 の零点周波数（f₇と表わす）を有する。

この第６図の制御ブロツク図をもとに電流制御系，電圧
制御系の伝達関数を求める。説明を容易にするため，具
体的な数値例を用いて説明する。第５図の回路図におい
て（４）Vin＝26V,（102）Ｌ＝50μH,（９）Ｃ＝3300μ
F,（８）Ｒ＝2.47Ω，（７）V₀＝15V,（103）電流検出
器のゲイン＝0.163,（105）パルス幅制御回路内の鋸歯
状波信号振幅値Vp＝5Vは，従来技術を説明した第17図と
同一である。R₁＝77.5KΩ,R₂＝22.5KΩ,R₃＝30KΩ,R₄＝
14.2MΩ,C₁＝560pF,R₅＝R₆＝100KΩ,R₇＝R₈＝10KΩ,R₉
＝146KΩ〜600KΩ,C₂＝680PFである。

これらの数値をもとに第６図の制御ブロツク図内の各パ
ラメータは次の様になる。（401）内の（402）Ｄ＝15/2
6,（403）Vin＝26,（404）G₁において1/R＝1/2.47, （405）G₂においてＲ＝2.47,f₁＝20Hz,（414）において
（407）β＝0.225,（409）においてK₂＝0.163,（413）
において1/VP＝1/5は，従来技術を説明した第18図と同
一である。（415）G₄においてf₈＝20Hz,（417）G₅にお
いてf₇＝390Hz〜1.6KHzである。

電圧制御系の一巡伝達関数（T_V2と表わす）は，（415）
G₄の入力から（407）βの出力までの伝達関数であり，
従来技術での説明と同様に次の様に与えられる。T
_V2は，出力電圧検出信号の変動分（７）から平滑インダ
クターを流れる電流の変動分△Ｉ（ヌ）までの，電流制
御系のマイナー・フイードバツクを含すだ伝達関数（G
_C2と表わす）に，伝達関数G₂（405），β（407）,G₄（4
15）を乗じたものである。したがつてG_C2,T_V2は次式で
与えられる。

T_V2＝G_C2・G₂・β・G₄ （10） このG_C2,T_V2のゲインの概略をボード線図に示したのが
第７図，第８図である。第７図は,G₅（式（８））のf₇
＝390Hz（R₉＝600KΩ）の場合を，第８図はf₇＝1.6KHz
（R₉＝146KΩ）の場合を示しており，やず第７図につい
て説明する。第７図においては（ｉ）はG₁（式（２））
の伝達関数を示し，従来技術の説明図第19図の（ｉ）と
同一のものであり， f₁＝20Hz,f₂＝390Hzで，このf₂で平滑用インダクターお
よびコンデンサによる共振ピークが現われる。

（ii）は，進相器付積分器の伝達関数G₅（式（８））を
示したものだ積分時定数＝R₈C₂＝10K×680p＝6.8×1
0^-6,f₇＝390Hzであり,f₇をf₂に一致させ，共振極の影響
の軽減が図られている。（iii）は,G_C2（電流制御系の
マイナー・フイードバツクが有る場合の出力電圧検出信
号の変動分（ワ）から平滑インダクターを流れる電流の
変動分△Ｉ（ヌ）への伝達関数）の図式的な求め方を示
したものである。実線は，電流制御系のマイナー・フイ
ードバツクのない場合（第６図の制御ブロツク図で（40
9）K₂,（カ）電流検出信号変動分のルートがない場合）
の出力電圧検出信号の変動分（ワ）から平滑インダクタ
ーを流れる電流の変動分△Ｉ（ヌ）への伝達関数を示
し， で与えられる。ちなみに，この のDCにおけるゲインはG₅が積分要素を含んでいるので，
第５図のオペアンプI_C3の開放利得A_Vを用いて， である。波線は，電流制御系のマイナー・フイードバツ
クを有しているG_C2の伝達関数を示す。G_C2のDCゲインは
式（９）を用いて， となり，これは1/K₂（電流検出器ゲイン）に等しい。

（iii）の実線部のゲインを,G₅内の積分器により十分高
め,G₅内の進相器により−20dB/decより緩やかな傾斜と
しているので，マイナー・フイードバツク後の伝達関数
G_C2（波線で示す）は平坦な特性となる。そして,G_C2のf
₂（390Hz）においては共振ピークは除去されている。ま
た，マイナーフイードバツク後のG_C2が実線部のゲイン
と交差する周波数（G_C2の折点周波数に等しい）は，約1
00KHzとなる。すなわち,G_C2はf₂の共振ピークのない広
帯域の一次形となる。

（iv）はG₂（式（３））の伝達関数を示したものであ
り，従来技術の説明図第19図の（iv）G₂と同一であり,f
₁（20Hz）に極点を持つ。（ｖ）は，進相器付積分器の
伝達関数G₄（式（７））を示したもので，積分時定数＝
R₃C₁＝30k×560p＝1.68×10^-1,f₈＝20Hzであり,f₈をf₁
に一致させ,G₂に含まれる平滑フイルター内のコンデン
サと負荷抵抗により形成される極を相殺することを図つ
ている。（vi）は電圧制御系の一巡伝達関係T_V2を示し
たものであり，式（10）によりT_V2＝G_C2・G₂・β・G₄に
より与えられる。すなわち,T_V2は図中の（iii）のG_C2,
（iv）のG₂,（ｖ）のG₄,およびβ＝0.225を乗じたもの
である。（iii）のG_C2の広帯域性，（iv）のG₂と（ｖ）
のG₄による極点の相殺によるT_V2は一次形となり,T_V2の
クロスオーバー周波数も約32KHzであり,T_V2はDCゲイン
が高く，かつ広帯域の一次形となる。T_V2は，平滑フイ
ルター内のインダクターとコンデンサにより形成される
共振ピークが除去されていることは言うまでもなく，良
好な一次形の制御系特性となつている。

詳細な数値計算を行つた場合，選定パラメータによつて
T_V2のクロスオーバー周波数近辺で，−20dB/decよりも
なだらかな傾きとなることがあり，これを補正したのが
第８図の例である。第８図において（ｉ）はG₁の伝達関
数を示し，第７図の（ｉ）と同一のものである。（ii）
は進相器付積分器の伝達関係G₅（式（８））を示したも
ので，積分時定数＝R₈C₂＝10k×680p＝6.8×10^-6,f₇＝
1.6KHzであり，共振極の周波数f₂（390Hz）よりもf₇が
高めに設定されているが，進相器によりf₇の零点はf₂の
共振極の影響を相殺するためのものであることに変わり
はない。（iii）はG_C2の図式的な求め方を示したもので
あり，実線は電流制御系のマイナー・フイードバツクの
ない場合の出力電圧検出信号の変動分（ワ）から平滑イ
ンダクターを流れる電流の変動分△Ｉ（ヌ）への伝達関
数を示している。この実線で示した伝達関数の第７図の
（iii）との差違は，周波数f₂（390Hz）と周波数f₇（1.
6KHz）の間で，−40dB/decの傾きとなり，クロスオーバ
ー周波数が低域側に移動する点である。この結果，電流
制御系のマイナーフイードバツクを施した後の伝達関係
G_C2の折点周波数は低域側に移動する。G_C2の伝達関係は
破線で示され,G_C2の折点周波数は約40KHzになつてい
る。なお，このG_C2の折点周波数の1/10〜10倍の周波数
では実線で示した伝達関係は−20dB/decの傾きであるの
で，マイナーフイードバツクを施した後のG_C2は，折点
周波数付近で不要なピークを発生することはなく,G_C2は
f₂およびその他の周波数における共振ピークのない広帯
域の一次形となる。なお,G_C2のDCゲインは第７図の場合
と同様に,1/K₂（電流検出器ゲイン）＝1/0.163＝6.14倍
＝15.8dBである。

（iv）のG₂,（ｖ）のG₄は第７図の（iv），（ｖ）と同
一のものである。（vi）はT_V2＝G_C2・G₂・β・G₄により
求めた電圧制御系の一巡伝達関数T_V2である。T_V2は第７
図と同様にDCゲインが高く，かつ広帯域の一次形となる
が,G_C2の折点周波数（約40KHz）がクロスオーバー周波
数（約32KHz）に接近している点が第７図と異なり，ク
ロスオーバー周波数付近でほぼ−20dB/decの傾斜が得ら
れ，不必要に帯域が拡がるのを防ぐことができる。

第８図の数値計算によるG_C2,T_V2のゲイン，位相の詳細
を第９図，第10図に示す。

以上，第７図，第８図に示した様に伝達関数G₅内の進相
器の零点周波数f₇を，共振極の周波数f₂の１〜４倍に設
定することにより，共振ピークが有効に除去された良好
な制御系特性が得られる。また,G_C2は入力電圧値Vinに
依存しなくなるので,T_V2も入力電圧値Vinに依存しない
制御系が得られる。

この発明の並列運転装置では，上記以外にさらに以下の
長所を有している。第１図の電気的な概略図に示すよう
に，各電力段の電流検出信号は，自電力段のみの制御に
用いられているので，ある電力段またはある電力段の制
御回路で故障が発生しても，故障電力段の信号が他電力
段へ送られることはないので，他の正常な電力段が全て
停止してしまうことがない。たとえば，全てのスイツチ
ング電源が正常な場合には，各電力段からは，全負荷電
流/Nの電流が供給される。第１のスイツチング電源で故
障が発生し電力段１から電流が供給されなくなつた場合
には，電力段２から電力段Ｎの各電力段から，全負荷電
流／（Ｎ−１）の電流が供給される。

また，各電力段の電流検出信号は，自電力段のみの制御
に用いられているので，特定のスイツチング電源内の電
流検出器（たとえば第１図の（103）（203）（303）の
いずれか）または，加算器（第１図の（104）（204）
（304）のいずれか）のゲインを他のスイツチング電源
と異なつた値とすることにより，特定のスイツチング電
源からの供給電流を他より増大または減少させることが
容易にできる。したがつて，各スイツチング電源の入力
（第１図の（４）（５）（６））を異なつたソースから
採り入れた場合に，各ソースからの供給電力量の割合を
任意に設定した制御が可能となる。これは，電流制御系
のマイナー・フイードバツクにおいて，各電流検出信号
（第１図の（ロａ）（ロｂ）（ロｃ））は，電圧検出信
号（第１図の（イ））に追随しようとする働きがある，
すなわち電圧検出信号を基準信号として各電流量が制御
される働きがあるからである。

〔発明の効果〕

この発明は以上説明したとおり，並列接続されたスイツ
チング電源の電力段の出力電圧を検出し処理する部分に
積分器を用いることにより，負荷電流が変動したときの
出力電圧が小さく抑えられる効果がある。また，各スイ
ツチング電源の電力段の平滑フイルター内のインダクタ
ーを流れる電流を検出し，平滑フイルター内のインダク
ターとコンデンサにより形成される共振極を補償するた
めの進相付積分器を用いてマイナー・フイードバツクを
形成することにより，電圧制御系への共振極の影響を除
去し，出力電圧を検出し処理する積分器にコンデンサと
負荷により形成される極を補償する進相器を加えること
により，広帯域で，かつDCゲインが高く，かつ共振性の
極の影響が除去された良好な一次形の電圧制御系特性が
得られる効果がある。

また，電流制御系の積分器を用いたマイナー・フイード
バツクを採り入れることにより，スイツチング電源の制
御系に特有である入力電圧値の影響を除去されるので，
入力電圧値が変動しても電圧制御系特性は変化しないと
いう効果がある。

さらに，各電力段の電流検出信号を自電力段のみの制御
に用いることにより，ある電力段あるいは，その電力段
の制御回路の故障が他の電力段に波及しない，また各電
力段からの供給電力の比率を任意にかつ容易に設定でき
る効果がある。

【図面の簡単な説明】

第１図は，この発明の一実施例を示す電気的な概略図，
第２図は，パルス幅制御回路の動作を示す図，第３図は
この発明による出力電圧，パルス幅制御用電圧制御信
号，パルス幅制御信号，鋸歯状波信号，電力段スイツチ
素子のオン・デューテイの関係を示す図，第４図はこの
発明による出力電圧−負荷電流特性を示す図，第５図は
この発明の制御用回路の１台のスイツチング電源分の一
実施例を示すブロツク図，第６図はこの発明の制御ブロ
ツク図，第７図および第８図は，この発明の電流制御
系，電圧制御系を説明するためのボード線図（ゲイン）
の概略図，第９図は，この発明のマイナー・フイードバ
ツクを施した電流制御系の伝達関数（G_C2）のボート線
図の数値計算例を示す図，第10図はこの発明の電圧制御
系の伝達関数（T_V2）のボード線図の数値計算例を示す
図，第11図は従来の装置の電気的な概略図，第12図およ
び第13図は並列運転装置の動作原理を説明するための
図，第14図は従来の装置の出力電圧，パルス幅制御用電
圧制御信号，パルス幅制御信号，鋸歯状波信号，電力段
スイツチ素子のオン・デューテイの関係を示す図，第15
図は従来の装置の出力電圧−負荷電流特性を示す図，第
16図は電流負帰還のない１台のスイツチング電源の電気
的な概略図，第17図は従来の装置の１台のスイツチング
電源分の制御用回路例を示すブロツク図，第18図は従来
の装置の制御ブロツク図，第19図は従来の装置の電流制
御系，電圧制御系を説明するためのボード線図（ゲイ
ン）の概略図，第20図は従来の装置のマイナー・フイー
ドバツクを施した電流制御系の伝達関数（G_C1）のボー
ド線図の数値計算例を示す図，第21図は，従来の装置の
電圧制御系の伝達関数（T_V1）のボード線図の数値計算
例を示す図である。 図において，（１）（２）（３）は各スイツチング電源
の電力段，（４）（５）（６）は各スイツチング電源の
入力，（７）は電源出力，（８）は負荷，（９）は平滑
フイルター内のコンデンサ，（10）は電圧検出器，（1
1）は進相器付積分器，（101）（201）（301）はスイツ
チ素子，（102）（202）（302）は平滑フイルター内の
インダクター，（103）（203）（303）は電流検出器，
（104）（204）（304）は加算器，（105）（205）（30
5）はパルス幅制御回路，（106）（206）（306）は進相
器付積分器，（501）は電圧検出器＋進相器付積分器，
（502）は加算器＋進相器付積分器，（401）（402）（4
03）は電力段スイツチ素子の伝達関数，（404）はイン
ダクターを流れる電流を与える伝達関数，（405）は出
力電圧を与える伝達関数，（407）（414）（415）は電
圧検出器および進相器付積分器の伝達関数，（416）（4
17）は加算器および進相器付積分器の伝達関数，（41
3）はパルス幅制御回路の伝達関数，（107）は位相補償
回路，（406）（407）（408）は電圧検出器の伝達関
数，（410）は加算器の伝達関数，（411）は加算増幅器
の伝達関数，（412）は位相補償回路の伝達関数，
（イ）は電圧検出信号，（ロ）（ロａ）〜（ロｃ）は電
流検出信号，（ハ）（ハａ）〜（ハｃ）（ハｉ）〜（ハ
vi）はパルス幅制御信号，（ニ）（ニａ）〜（ニｃ）は
ドライブ信号，（ホ）（ホａ）〜（ホｃ）は鋸歯状波信
号，（ヘａ）〜（ヘｃ）は各スイツチング電源の出力電
流特性，（ト）（チ）は負荷電流−出力電圧特性，
（リ）入力電圧変動分，（ヌ）電流変動分，（ル）出力
電圧変動分，（ヲ）基準電圧変動分，（ワ）電圧検出信
号変動分，（カ）電流検出信号変動分，（ヨ）パルス幅
制御信号変動分，（タ）（レ）はパルス幅制御用電圧制
御信号特性，（ソ）（ツ）は負荷電流−出力電圧特性，
（ネ）はパルス幅制御用電圧制御信号である。 なお，図中同一符号は，同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数個のスイツチング電源の電力段を並列
   接続する運転方式において，並列接続された電力段の出
   力電圧を検出し，電力段の平滑フイルター内のコンデン
   サと負荷抵抗により形成される極を補償するための進相
   器を備えた積分器で上記検出された出力電圧信号を処理
   し第１の信号とし，各電力段の平滑フイルター内のイン
   ダクターを流れる電流を検出し，上記第１の信号と上記
   電流検出信号を共に負帰還が働く極性に各電力段毎に加
   算し，この各電力段毎の加算信号を電力段の平滑フイル
   ター内のインダクターとコンデンサにより形成される共
   振の極を補償するための進相器を備えた積分器で処理し
   第２の信号とし，各電力段毎に上記第２の信号を電力段
   内のスイツチ素子を駆動するためのパルス幅制御回路へ
   入力することを特徴とするスイツチング電源の並列運転
   装置。