JP2006508537A - オプトエレクトロニクス素子 - Google Patents

オプトエレクトロニクス素子 Download PDF

Info

Publication number
JP2006508537A
JP2006508537A JP2004556018A JP2004556018A JP2006508537A JP 2006508537 A JP2006508537 A JP 2006508537A JP 2004556018 A JP2004556018 A JP 2004556018A JP 2004556018 A JP2004556018 A JP 2004556018A JP 2006508537 A JP2006508537 A JP 2006508537A
Authority
JP
Japan
Prior art keywords
chip
chip support
support
respect
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004556018A
Other languages
English (en)
Inventor
アルント カールハインツ
ゲオルク ボーグナー
ギュンター ヴァイトル
ヴィンター マティアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32318837&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2006508537(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2006508537A publication Critical patent/JP2006508537A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Light Receiving Elements (AREA)

Abstract

本発明は、オプトエレクトロニクス素子に関しており、オプトエレクトロニクス式のチップ(1)を備えており、中央領域(3)と接続部(41,42,43,44)とを有するチップ支持体(2)を備えており、中央領域(3)にチップ(1)が取り付けられており、接続部(41,42,43,44)が、チップ支持体(2)の中央領域(3)から出発して外向きに延びており、チップ(1)と、チップ支持体(2)の一部とが、ボディ(5)によって包囲されており、チップ(1)とチップ支持体(2)との間のコンタクト平面に対する、ボディと、接続部の長手軸線との投影が、それぞれチップの中心点に対して実質的に点対称になっている。さらに本発明は素子の配置構造に関する。素子の対称的な構成によって、素子の、熱機械的な条件による故障リスクが減少される、という利点が得られる。

Description

本発明は、オプトエレクトロニクス式のチップとチップ支持体とケーシングとを備えたオプトエレクトロニクス素子に関する。
このような形式の素子は、たとえば国際公開第99/07023号パンフレットから公知である。このような素子では、オプトエレクトロニクス式のチップはチップ支持体に取り付けられている。チップおよびチップ支持体の一部は、ケーシングによって包囲されていて、かつケーシングに埋め込まれている。ケーシングは、たとえば射出成形によって製作することができる。チップ支持体は、オプトエレクトロニクス式のチップの取り付けられる領域を有している。さらにチップ支持体は接続部を備えており、接続部は、チップを支持する領域から外向きにケーシングから離間案内されている。そこで接続部は一般的にろう接面を形成しており、ろう接面によって素子は基板に堅固にろう接することができる。
記載の形式の素子は、たとえば発光ダイオードとして、有利な光源として産業、自動車技術、テレコミュニケーション、さらに別の分野でもより一層多くの場合に使用されている。したがって機械的な負荷に関する要求も、素子の信頼性も大幅に高まっている。特に熱機械的な負荷に際しての機械的な要求が高くなっている。
そのような素子の信頼性は、ピーピーエム(Parts-per-Million;ppm)の単位を有する指数で検出することができる。ここでは百万個のうちのどのくらいの数の素子に欠陥がみられるか求められる。次第にほぼ0ppmの欠陥率が要求されるようになってきている。
冒頭で述べた形式の公知の素子は、信頼性に関して所望の欠陥率を達成することができない、という欠点を有している。特徴的な欠点によれば、オプトエレクトロニクス式のチップとチップ支持体との間の結合部が、多くの場合破損されるか、または完全に剥離される。その原因を述べると、たとえば基板に接続部を堅固にろう接する際に生じるような、素子の温度負荷に際して、使用される材料の種々異なる熱機械的な特性が損なわれるようになる。たとえば素子を製作する際に、種々異なる熱膨張係数を有する材料を使用することが一般的である。さらにたとえばチップ支持体およびケーシングの材料は、弾性率に関してそれぞれ異なっている。熱負荷に際して、材料が異なっていることに基づいて、個々の材料成分を変形するかまたは互いに移動させるかもしくは切断する恐れのある機械的な強い力が生じる。
これによってろう接のあとで素子の故障リスクが高まり、この場合原因として多くの場合チップ支持体とチップとの間の電気的または機械的な結合部の剥離を挙げることができる。この場合既に素子の僅かな加熱によってチップとチップ支持体との間の開いた電気的なコンタクトが生じる。
本発明の課題は、冒頭で述べたような形式のオプトエレクトロニクス素子を改良して、信頼性の高められたものを提供することである。
この課題は、請求項1の特徴部に記載した構成手段を有するオプトエレクトロニクス素子によって解決される。オプトエレクトロニクス素子の有利な実施形態は別の請求項から理解することができる。
本発明の根底を成す思想によれば、温度負荷に際して生じる力、特にオプトエレクトロニクス式のチップとチップ支持体との間に作用する力を最小化するために、素子のできるだけ対称的な構成が所望される。これについては、特に素子の点対称的な構成によって試みられる。ボディが点対称的な構成を有している場合、ボディの、熱機械的な力の作用する各点で、同一のボディの、これに対して鏡面対称的な点が存在し、この点に、同じ大きさで、しかも逆向きに作用する力が作用する、という効果が利用される。したがってボディに、作用する全ての力を実質的に相互的に相殺する点が存在する。この点は、ボディが点対称になる点である。有利には対称点に素子が配置されている。前述の思想は、特に素子を包囲するボディに当てはまる。
チップ支持体に関して同じような思想が適用される。しかもここではウェブ状に延びる接続部に基づいて、先ず実質的にチップ支持体の接続部の長手中央軸線について考慮する必要がある。つまりチップ支持体と包囲するケーシングとの間に作用する力は、主に接続部の長手中央軸線に沿って作用する。このために留意することは、たとえば接続部のろう接に際して、接続部は高温にさらされており、高温はケーシングに伝達される、ということである。ろう接のあとで、チップ支持体の接続部は、ケーシングよりも極めて迅速に低温になり、このことは、とりわけ接続部の良好な熱伝導率と、基板の導体路に向かう熱的なコンタクトとに起因する。したがって接続部と包囲するボディとの間で剪断応力を及ぼす温度差が生じる。そのような剪断応力は、各接続部の長手中央軸線に沿って作用する力によって表される。本発明に基づいて念のために付記しておくが、ケーシングの他に、チップ支持体の接続部の長手中央軸線も、必要な対称性を有しており、これによって力の相殺を達成することができる。
オプトエレクトロニクス式のチップを備えたオプトエレクトロニクス素子が記載されている。さらにチップの取り付けられる中央領域を有するチップ支持体が設けられている。さらにチップ支持体は接続部を備えており、接続部はチップ支持体の中央領域から出発して外向きに延びている。オプトエレクトロニクス式のチップおよびチップ支持体の一部は、ボディによって包囲されている。チップの配置構造、ボディの形状付与およびチップ支持体の形状付与は次のように選択されていて、すなわちチップとチップ支持体との間のコンタクト面に対するボディと接続部の長手中央軸線との投影が、それぞれチップの中心点の投影に対して実質的に点対称であるように選択されている。
この場合有利には、接続部は、チップ支持体から離間して実質的に一平面上を外向きに延びている。
チップとチップ支持体との間のコンタクト平面は、たとえばチップ支持体にチップの取り付けられる取付平面によって形成することができる。
ここで述べておくと、本明細書において理解しやすくするために、「中心点に対して点対称」という表現は、「中心点の投影に対して点対称」という表現と同義的なものとする。
素子の対称的な構成によって、生じる熱機械的な力を互いに相殺して、これによって素子の故障リスクを低減することができる。
素子の1実施形態では、ボディが放射透過性の材料から成っている。その利点によれば、チップに形成される光は直接ボディを通って出力結合することができる。
素子の別の1実施形態では、ボディがケーシングを備えており、ケーシングは凹所を備えている。凹所に放射透過性のカバーが配置されている。チップはカバーに埋め込まれている。平面に対するカバーの投影は、有利にはチップの中心点に対して実質的に点対称である。
素子のこのような実施形態の利点によれば、放射透過性の材料は、使用される位置、つまりチップの直ぐ傍の周囲部分にしか使用されない。ボディの残存部分はケーシングとして形成することができ、ケーシングは、必ずしも放射透過性にする必要はなく、したがってケーシングのために、適当な多数の材料が提供され、たとえば重量、機械強度、処理性、熱膨張などに関して選択することができる。
ボディがそれぞれ異なる2つの材料から形成されている場合、特に有利には、ケーシングもカバーもそれぞれ中心点に対して実質的に点対称に成形されている。特に有利には、チップがカバーとケーシングとの対称点に配置されている。これによってケーシングにおいて熱に起因してカバーが変形する際に、チップの機械負荷を大幅に低減することができる。なぜならばカバーの変形に基づいてチップに作用する力は、カバーの点対称性もしくはコンタクト平面に対するカバーの投影の対称性に基づいて十分に相殺することができるからである。
2つの構成部材からボディを形成することによって、凹所の底部に、カバーとケーシングとの間のコンタクト面が生じる。素子の構造形式に応じて、コンタクト面は比較的大きくすることができ、それもチップ支持体の表面の大部分がカバーに対するコンタクトを有している場合にそうである。この場合カバーとケーシングとの間のコンタクト面は、凹所の底部がチップ支持体によってカバーされていない全ての箇所で生じる。
いわゆる「オーバモールド」の技術が使用される別の実施形態では、チップ支持体の大部分は完全にケーシングに埋め込まれ、カバーと凹所の底部とのコンタクトは、凹所の底部のほぼ全面にわたって行われる。
両方の場合有利には、コンタクト平面に対するカバーと凹所の底部との間のコンタクト面の投影は、チップの中心点に対して実質的に点対称である。これによって、カバーと凹所の底部との間に作用する剪断力が相互的にできるだけ良好に相殺する、ということが達成される。
素子の別の実施形態では、チップ支持体は、接続部の長手中央軸線だけでなくチップ支持体全体の平面に対する投影がチップの中心点に対して実質的に点対称であるように、形成されている。
このような実施形態の利点によれば、作用する力のさらに良好な相殺を達成することができる。
素子の別の実施形態では、チップ支持体から分離した別の接続部が設けられており、別の接続部は、チップ支持体とは反対側からチップをコンタクトするのに役立つ。このような接続部は、有利には、長手中央軸線ひいては接続部自体が、コンタクト平面に対する投影でみて、チップの中心点に対して実質的に点対称であるように、形成されている。
素子の別の実施形態では、ボディにチップ支持体を固定するための手段が設けられている。そのような固定手段は、たとえばチップ支持体から成形された逆さ鉤、チップ支持体に成形された孔またはたとえばチップ支持体に成形された深いエンボス加工部であってよい。孔および逆さ鉤は、たとえばボディの射出成形によるにチップ支持体の埋め込みに際して生じ得るような、ボディによるチップ支持体の良好な貫入をもたらす。このようなチップ支持体の固定手段は、前述の思想の観点で非対称的に配置することができる。つまりチップ支持体の固定手段は、位置に関して、チップの中心点に対して点対称性を有する必要はない。
別の実施形態によれば、有利には、チップの固定手段が、前述の実施形態に基づいて、チップの中心点に対して実質的に点対称に配置されている。
素子の別の実施形態によれば、チップの固定手段が、非対称的に、しかしながらチップ支持体にわたって均等に分配されており、これによってチップ支持体の半部が良好にボディに固定され、かつこれに対して別の半部、たとえばチップ支持体の反対側の半部が、平滑にボディに延びるのを防止することができる。このようなチップ支持体の半部の構成が存在すると、おそらくボディとチップ支持体との間の非対称的な剪断力が生じる、というリスクは高まるであろう。
素子の別の実施形態によれば、各接続部が、ボディの下面にろう接面を備えている。一方の利点によれば、素子を表面実装によって基板に取り付けることができる。他方の利点によれば、チップ支持体の対称性を良好に利用することができる。なぜならば作用する熱機械的な力の最適な相殺が、取付の際にチップ支持体の加熱が全ての接続部から十分な程度同時的に行われる時点で、行われるからである。
さらに素子を備えた配置構造が記載されており、ここではチップ支持体のろう接面はプリント基板の導体面にろう接されている。
次に本発明の実施例を図示し、詳しく説明する。
図面に関して付記しておくと、同一の符号で示した構成要素は、同一のものであるか、または少なくとも同一機能もしくは類似機能を有するものである。
図1には、オプトエレクトロニクス式のチップ1を備えた素子を示しており、チップ1は、チップ支持体2に取り付けられている。オプトエレクトロニクス式のチップ1は、たとえば発光ダイオードまたは別のレーザダイオードであってよい。オプトエレクトロニクス式のチップ1は、垂直方向でも横方向でも放射することができる。後者の場合ケーシング11は、凹所12の内面がチップ1から放射される光のためのリフレクタを形成するように、形成されている。
チップ支持体2は、たとえば導体フレーム(リードフレーム)から製作することができる。このような製作は有利であり、多数の素子を簡単かつ任意の形式で製作することができる。チップ支持体2は、ここでは極めて薄い導電性の金属薄板から成っていて、金属薄板から特定の形状で打ち抜き成形されている。たとえばチップ支持体2の材料として鉄−ニッケル−合金を使用することが考えられる。
チップ1およびチップ支持体2の中央部分は、ボディ5によって包囲されており、ボディ5は、ケーシング11と放射透過性のカバー13とから形成されている。放射透過性のカバー13は、チップ1から放出される放射にとって透過性である材料から成っている。たとえばカバー13のために樹脂を使用することが考えられる。
ケーシング11は、有利には素子の機械的な安定化に役立つ。ケーシングは、たとえば熱可塑性樹脂から形成することができる。
図1に示した構成素子の製作に関して、いわゆる「プレモールド」技術に応じて、第1のステップでケーシング11の射出成形によってチップ支持体2を包囲すると有利である。第2のステップで、チップ1およびワイヤがケーシング11の開口(凹み;Kabitaet)に取り付けられる。第3のステップで、カバー13がケーシングの凹所12に埋め込まれる。
図1に詳しく示した構成素子の実施例は、いわゆる「オーバモールド」技術を使用したものではない。これの意味するところによれば、チップ支持体2の上面は凹所12の領域で、ケーシング11の材料によって覆われていない。したがってカバー13とケーシング11の底部との間の直接的なコンタクトは、専らケーシング底部の、チップ支持体2から解放された箇所で所与されている。考えられる別の実施例によれば、「オーバモールド」技術が適用され、ここではチップ支持体2の上面も大面積にわたってケーシング11の材料によって覆われるようになっている。この場合カバー13と凹所12の底部との間の比較的大きなコンタクト面が得られる(図3、図4および図5の符号14参照)。
記載の実施例で示した素子は、いずれも「オーバモールド」技術を用いずに製作した素子として示した。
ケーシング11の下面にチップ2の両方の接続部41,42がろう接面16を形成しており、ろう接面16は、プリント基板17の導電性の面18にろう接されている。
さらに言及しておくと、チップ1とチップ支持体2との間のコンタクトひいては取付面、ならびに接続部41,42の、ボディ5の内側に位置する部分は、実質的に一平面上に位置する。しかしながらこのことは強制的ではなく、むしろ中央領域(図3、図4および図5の符号3参照)が、接続部41,42の、ボディ5の内側で延びる区分よりも高くなっているかまたは凹んでいることも考えられる。この場合基準面(基準面に関して点対称の基準を満たすことができる)は、チップ1とチップ支持体2との間のコンタクト面である。
プリント基板17の導体面18に対する接続部41,42の取付は、はんだ20によって行われる。
図2には、チップ1とチップ支持体2との間のコンタクト平面に対するボディ5の投影を示した。この図2から判るように、ケーシング11も、放射透過性のカバー13も、外側輪郭に関して、平面図でみると、チップ1の中心点8に対して点対称である。チップ1とチップ支持体2との間のコンタクト面に対するボディ5およびカバー13の投影に関しても同様である。これに対して追加的に、素子であるケーシング11およびカバー13は、特にチップ1とチップ支持体2との間のコンタクト平面に対する投影に関して、追加的な対称条件を満たしている。つまりケーシング11およびカバー13は、互いに直交する両軸線101,102に関して対称的である。これによってケーシング11およびカバー13の対称性が付加的に高められ、これによって素子の故障リスクを追加的に減少することができる。
図3には、チップ1とチップ支持体2との間のコンタクト平面に対するチップ支持体2の投影を示した。ここで述べておくと、接続部41,42は、図1とは異なって、この時点ではケーシング11の縁部に沿って下方に、次いでケーシング11の下面に沿って内向きに曲げられていない。むしろ接続部41,42はケーシング11から真っ直ぐに外向きに案内されている。図3から判るように、接続部41,42の長手中央軸線61,62は、チップ1の中心点8に対して点対称である。さらにチップ支持体2は全体として中心点8に対して点対称に形成されている。さらに図3から判るように、チップ支持体は、チップ1の取り付けられる中央領域3を有している。さらにまたチップ支持体2は接続部41,42を備えており、接続部44,42は、チップ1の電気的なコンタクトに役立ち、かつ中央領域3から出発して外向きに実質的に一平面上を延びている。
さらに図3から判るように、チップ支持体2もまた追加的な別の対称性を有している。チップ支持体2は、特に互いに直交する両軸線101,102に対して対称であり、この場合軸線101,102は、ケーシング11およびカバー13が対称となっているところの軸線101,102と同一のものである。
さらに図3には、接続部41,42に沿って作用する力を黒塗りの矢印で示した。力は、たとえば接続部41,42のろう接によって生じる熱に起因する。さらに判るように、力はそれぞれ逆向きであり、かつ値的に同じ大きさである。したがってこれらの力は、少なくとも対称点8において相殺されている。
さらに図3から、カバー13と凹所12の底部との間のコンタクト面14の形状を看取することができる。カバー13、ケーシング11およびチップ支持体2が対称的な構成を有していることに基づいて、また図示の実施例では「オーバモールド」技術が省略されているという状況に基づいて、コンタクト面14の対称特性は自動的に得られる。なぜならばコンタクト面14はチップ支持体2の面に対して相補的であり、この場合チップ支持体2の面と、コンタクト面14の面とが、協働して凹所12の底部の面を成し、この面は所望の対称性を有しているからである。
ケーシング11の材料でチップ支持体2を部分的に覆うことに基づいて、コンタクト面14に関する自動的な対称性が形成されてない「オーバモールド」技術の場合、このために適当な構成手段を講じる必要がある。
図4には、チップ支持体2の構成に関する別の実施例を示した。チップ支持体2は、ある種の斜め十字(×印)をイメージした形状に成形されている。ここでも図3に関する全ての対称条件が満たされている。チップ支持体2は、中心点8に対して点対称であり、また軸線101,102に対して線対称である。図3の実施例とは異なって、チップ支持体2は、2つの接続部41,42の代わりに4つの接続部41,42,43,44を備えている。追加的に長手軸線61,62,63,64の経過が示されている。
さらに図4には、ボディ5にチップ支持体2を固定するのに役立つ固定手段15の位置を示した。図4から判るように、固定手段15は、チップ支持体2にわたってある程度均等に分配されており、特に互いに直交する両方の対称軸線101,102によって形成される象限が固定手段15から外れないようにする必要がある。しかも図4から判るように、固定手段15の位置は、図示の残りのコンポーネントの対称性を有していない。このことは本発明による目的を達成するために必ずしも必要ではないので、固定手段15は、特定の対象性を鑑みることなく方向付けして、場合によっては存在する別の要求に関して調整して配置することができる。
さらに図4から判るように、別の接続部48,49が設けられており、別の接続部48,49はチップ支持体2にとって必要な、チップ1のコンタクトのための対極を形成する。接続部48,49も、中心点8に対して点対称に形成されていて、しかも軸線101,102に対して線対称に形成されている。点対称性の他に二重の線対称である接続部41,42,43,44,48,49の配置構造の有する作用によれば、チップ支持体2とボディ5との間、もしくは接続部48,49とボディ5との間で作用する、図4に黒塗りの矢印で示した引張力が、並進運動に関して、またトルクに関して相互的に相殺し合う。これの意味するところによれば、負荷状態でチップ1の位置は、並進運動力から、またトルクから十分に解放されている。
さらに言及しておくと、接続部41,42,43,44は、対称軸線101に対してほぼ平行にボディから離間するように、チップ支持体から外向きに延びることができる。接続部41,42,43,44は、ボディ5の、接続部48,49から解放された側面から外向きに延びている。
これに対して図5には、チップ支持体2の別の実施例を示しており、ここではチップ支持体2の2重の線対称は所与されていない。むしろ図5の実施例によれば、チップ支持体2、すなわち中央領域3は、接続部41,42と相俟って中心点8に対する点対称性しか有していない。したがってここでは長手中央軸線61,62に沿って作用する引張力は相殺することができるが、たとえばボディ5が熱的に軟化される場合にトルクがチップ1に作用することが考えられる。しかしながらこのことはある程度まで不都合なものではないので、本発明の範囲内で、図3および図4に示した実施例のような2重の線対称性を有していないチップ支持体を許容することができる。
さらに図5から判るように、チップ1の上面のコンタクトのために別の接続部48を設けることができ、別の接続部48は、前述の対称条件を満たしていない。これについては本発明の目的を達成するためには必ずしも必要ではないので、図5は本発明の完全な実施例であるといえる。
さらにワイヤボンディング19について述べておくと、ワイヤボンディング19は、接続部48を、チップ1の、チップ支持体2とは反対側の面と接続している。
本発明の権利保護範囲は、説明した本発明の実施例に制限されるものではない。むしろ本発明は、特に請求の範囲に記載の特徴のあらゆる組み合わせを含むものであり、しかも請求の範囲に詳しく言及しない特徴の組み合わせをも含むものとする。
本明細書は、2002年11月29日のドイツ連邦共和国特許出願公開第10255932号明細書の優先権を主張しており、したがって前掲明細書に記載の開示内容は、これを引用することによって、本発明の明細書に含むものとする。
本発明による素子の1実施例を概略的に示す断面図である。 一平面に対する、本発明による素子の1実施例のケーシング、チップおよびカバーの投影を示す概略図である。 一平面に対する、本発明による素子の1実施例のチップ支持体の投影を示す概略図である。 一平面に対する、本発明による素子の別の1実施例のチップ支持体の投影を示す概略図である。 一平面に対する、例示したチップ支持体の投影を示す概略図である。
符号の説明
1 オプトエレクトロニクス素子、 2 チップ支持体、 5 ボディ、 11 ケーシング、 12 凹所、 13 カバー、 14 コンタクト面、 15 固定手段、 16 ろう接面、 17 プリント基板、 18 導体面、 19 ボンディングワイヤ、 20 はんだ、 41,42,43,44 接続部、 48,49 接続部、 61,62,63,64 長手中央軸線、 101,102 軸線

Claims (13)

  1. オプトエレクトロニクス素子において、
    オプトエレクトロニクス式のチップ(1)を備えており、
    中央領域(3)と接続部(41,42,43,44)とを有するチップ支持体(2)を備えており、中央領域(3)にチップ(1)が取り付けられており、接続部(41,42,43,44)が、チップ支持体(2)の中央領域(3)から出発して外向きに延びており、
    チップ(1)と、チップ支持体(2)の一部とが、ボディ(5)によって包囲されており、
    チップ(1)とチップ支持体(2)との間のコンタクト面に対する、ボディ(5)と、接続部(41,42,43,44)の長手中央軸線(61,62,63,64)との投影が、それぞれチップ(1)の中心点(8)の投影に対して実質的に点対称になっていることを特徴とする、オプトエレクトロニクス式のチップ。
  2. 接続部が、チップ支持体から出発して実質的に一平面上を外向きに延びている、請求項1記載の素子。
  3. チップとチップ支持体との間のコンタクト面が、チップ支持体に対するチップの取付平面によって形成されている、請求項1または2記載の素子。
  4. ボディ(5)が、放射透過性の材料から形成されている、請求項1から3までのいずれか1項記載の素子。
  5. ボディ(5)が、ケーシング(11)を備えており、該ケーシング(11)が、凹所(12)を備えており、
    凹所(12)に、放射透過性のカバー(13)が配置されており、該カバー(13)にチップ(1)が埋め込まれており、
    チップ(1)とチップ支持体(1)との間のコンタクト平面に対するカバー(13)の投影が、チップ(1)の中心点(8)に対して実質的に点対称になっている、請求項1から3までのいずれか1項記載の素子。
  6. チップ(1)とチップ支持体(2)との間のコンタクト平面に対する、カバーと凹所(12)の底部との間のコンタクト面(14)の投影が、チップ(1)の中心点(8)に対して実質的に点対称になっている、請求項5記載の素子。
  7. チップ(1)とチップ支持体(2)との間のコンタクト平面に対するチップ支持体(2)の投影が、チップ(1)の中心点(8)に対して実質的に点対称になっている、請求項1から6までのいずれか1項記載の素子。
  8. チップ支持体(2)から分離した別の接続部(48,49)が設けられており、チップ(1)とチップ支持体(2)との間のコンタクト平面に対する別の接続部(48,49)の投影が、チップ(1)の中心点(8)に対して実質的に点対称になっている、請求項1から7までのいずれか1項記載の素子。
  9. ボディ(5)にチップ支持体(2)を固定するための複数の手段が設けられており、これらの固定手段が、非対称的に配置されている、請求項1から8までのいずれか1項記載の素子。
  10. ボディ(5)にチップ支持体(2)を固定するための複数の手段が、チップ支持体(2)に沿って均等に分配されている、請求項9記載の素子。
  11. ボディ(5)にチップ支持体(2)を固定するための複数の手段が設けられており、チップ(1)とチップ支持体(2)との間のコンタクト平面に対する固定手段の投影が、チップ(1)の中心点(8)に対して実質的に点対称になっている、請求項1から8までのいずれか1項記載の素子。
  12. 各接続部(41,42,43,44)が、ボディ(5)の下面にろう接面を備えている、請求項1から11までのいずれか1項記載の素子。
  13. チップ支持体(2)のろう接面(16)が、プリント基板(17)の導電性の面(18)にろう接されている、請求項1から12までのいずれか1項記載の素子。
JP2004556018A 2002-11-29 2003-11-27 オプトエレクトロニクス素子 Pending JP2006508537A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10255932A DE10255932A1 (de) 2002-11-29 2002-11-29 Optoelektronisches Bauelement
PCT/DE2003/003923 WO2004051757A2 (de) 2002-11-29 2003-11-27 Optoelektronisches bauelement

Publications (1)

Publication Number Publication Date
JP2006508537A true JP2006508537A (ja) 2006-03-09

Family

ID=32318837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004556018A Pending JP2006508537A (ja) 2002-11-29 2003-11-27 オプトエレクトロニクス素子

Country Status (7)

Country Link
US (1) US7271425B2 (ja)
EP (1) EP1565948B1 (ja)
JP (1) JP2006508537A (ja)
CN (1) CN100565943C (ja)
DE (1) DE10255932A1 (ja)
TW (1) TWI244217B (ja)
WO (1) WO2004051757A2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004905A (ja) * 2011-06-21 2013-01-07 Mitsubishi Chemicals Corp 半導体発光装置用パッケージ及び半導体発光装置
JP2013211579A (ja) * 2007-10-01 2013-10-10 Everlight Electronics Co Ltd 発光ダイオード装置
US8735920B2 (en) 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
US8748915B2 (en) 2006-04-24 2014-06-10 Cree Hong Kong Limited Emitter package with angled or vertical LED
US8791471B2 (en) 2008-11-07 2014-07-29 Cree Hong Kong Limited Multi-chip light emitting diode modules
US8866169B2 (en) 2007-10-31 2014-10-21 Cree, Inc. LED package with increased feature sizes
US9035439B2 (en) 2006-03-28 2015-05-19 Cree Huizhou Solid State Lighting Company Limited Apparatus, system and method for use in mounting electronic elements
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
US9601670B2 (en) 2014-07-11 2017-03-21 Cree, Inc. Method to form primary optic with variable shapes and/or geometries without a substrate
US9711703B2 (en) 2007-02-12 2017-07-18 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
US9722158B2 (en) 2009-01-14 2017-08-01 Cree Huizhou Solid State Lighting Company Limited Aligned multiple emitter package
US10256385B2 (en) 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
US10622522B2 (en) 2014-09-05 2020-04-14 Theodore Lowes LED packages with chips having insulated surfaces

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397067B2 (en) * 2003-12-31 2008-07-08 Intel Corporation Microdisplay packaging system
US7821023B2 (en) 2005-01-10 2010-10-26 Cree, Inc. Solid state lighting component
US9793247B2 (en) 2005-01-10 2017-10-17 Cree, Inc. Solid state lighting component
US8669572B2 (en) 2005-06-10 2014-03-11 Cree, Inc. Power lamp package
JP5130680B2 (ja) * 2006-03-02 2013-01-30 日亜化学工業株式会社 半導体装置およびその形成方法
US11210971B2 (en) 2009-07-06 2021-12-28 Cree Huizhou Solid State Lighting Company Limited Light emitting diode display with tilted peak emission pattern
US7635915B2 (en) * 2006-04-26 2009-12-22 Cree Hong Kong Limited Apparatus and method for use in mounting electronic elements
US8367945B2 (en) 2006-08-16 2013-02-05 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
DE102007005630B4 (de) * 2007-02-05 2019-08-08 Infineon Technologies Ag Sensorchip-Modul und Verfahren zur Herstellung eines Sensorchip-Moduls
USD615504S1 (en) 2007-10-31 2010-05-11 Cree, Inc. Emitter package
USD633631S1 (en) 2007-12-14 2011-03-01 Cree Hong Kong Limited Light source of light emitting diode
USD634863S1 (en) 2008-01-10 2011-03-22 Cree Hong Kong Limited Light source of light emitting diode
US8049230B2 (en) 2008-05-16 2011-11-01 Cree Huizhou Opto Limited Apparatus and system for miniature surface mount devices
JP5464825B2 (ja) * 2008-07-23 2014-04-09 ローム株式会社 Ledモジュール
US20100059783A1 (en) * 2008-09-08 2010-03-11 Harry Chandra Light Emitting Chip Package With Metal Leads For Enhanced Heat Dissipation
US9425172B2 (en) 2008-10-24 2016-08-23 Cree, Inc. Light emitter array
JP5340763B2 (ja) * 2009-02-25 2013-11-13 ローム株式会社 Ledランプ
US8415692B2 (en) 2009-07-06 2013-04-09 Cree, Inc. LED packages with scattering particle regions
US8598809B2 (en) 2009-08-19 2013-12-03 Cree, Inc. White light color changing solid state lighting and methods
US8350370B2 (en) 2010-01-29 2013-01-08 Cree Huizhou Opto Limited Wide angle oval light emitting diode package
US8455882B2 (en) 2010-10-15 2013-06-04 Cree, Inc. High efficiency LEDs
US8823041B2 (en) 2011-10-27 2014-09-02 Seoul Semiconductor Co., Ltd. Light emitting diode package and light emitting module comprising the same
US8692282B2 (en) * 2011-10-27 2014-04-08 Seoul Semiconductor Co., Ltd. Light emitting diode package and light emitting module comprising the same
US8564004B2 (en) 2011-11-29 2013-10-22 Cree, Inc. Complex primary optics with intermediate elements
USD735683S1 (en) 2013-05-03 2015-08-04 Cree, Inc. LED package
US9461024B2 (en) 2013-08-01 2016-10-04 Cree, Inc. Light emitter devices and methods for light emitting diode (LED) chips
USD758976S1 (en) 2013-08-08 2016-06-14 Cree, Inc. LED package
DE102013110114A1 (de) 2013-09-13 2015-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
USD790486S1 (en) 2014-09-30 2017-06-27 Cree, Inc. LED package with truncated encapsulant
USD777122S1 (en) 2015-02-27 2017-01-24 Cree, Inc. LED package
USD783547S1 (en) 2015-06-04 2017-04-11 Cree, Inc. LED package
CN106571383B (zh) * 2015-10-08 2020-04-28 联华电子股份有限公司 半导体元件及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5516415A (en) * 1978-07-21 1980-02-05 Hitachi Ltd Diode
JPS5910288A (ja) * 1982-07-09 1984-01-19 Hitachi Ltd 半導体装置
JP2686568B2 (ja) * 1991-04-05 1997-12-08 シャープ株式会社 光学装置
JPH10144965A (ja) 1996-11-11 1998-05-29 Hamamatsu Photonics Kk 光半導体装置及びその製造方法
JP2001518692A (ja) * 1997-07-29 2001-10-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー オッフェネ ハンデルスゲゼルシャフト 光電素子
JPH11150295A (ja) * 1997-11-17 1999-06-02 Sony Corp 半導体発光素子、半導体発光素子の製造方法および表示装置
JP3784976B2 (ja) * 1998-12-22 2006-06-14 ローム株式会社 半導体装置
JP2000216413A (ja) * 1999-01-26 2000-08-04 Apic Yamada Corp Bga型透明プラスチック半導体パッケ―ジ
JP2001177151A (ja) * 1999-12-21 2001-06-29 Sharp Corp チップ部品型led
US6504238B2 (en) * 2000-01-31 2003-01-07 Texas Instruments Incorporated Leadframe with elevated small mount pads
JP2002111067A (ja) * 2000-09-26 2002-04-12 Toshiba Corp Ledランプ及びledランプ組立体
US20020070387A1 (en) * 2000-12-07 2002-06-13 Bily Wang Focusing cup on a folded frame for surface mount optoelectric semiconductor package
US6541800B2 (en) * 2001-02-22 2003-04-01 Weldon Technologies, Inc. High power LED
US6578998B2 (en) * 2001-03-21 2003-06-17 A L Lightech, Inc. Light source arrangement
JP3973082B2 (ja) * 2002-01-31 2007-09-05 シチズン電子株式会社 両面発光ledパッケージ

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035439B2 (en) 2006-03-28 2015-05-19 Cree Huizhou Solid State Lighting Company Limited Apparatus, system and method for use in mounting electronic elements
US8748915B2 (en) 2006-04-24 2014-06-10 Cree Hong Kong Limited Emitter package with angled or vertical LED
US8735920B2 (en) 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
US9711703B2 (en) 2007-02-12 2017-07-18 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
JP2013211579A (ja) * 2007-10-01 2013-10-10 Everlight Electronics Co Ltd 発光ダイオード装置
US8866169B2 (en) 2007-10-31 2014-10-21 Cree, Inc. LED package with increased feature sizes
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
US10256385B2 (en) 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
US10892383B2 (en) 2007-10-31 2021-01-12 Cree, Inc. Light emitting diode package and method for fabricating same
US8791471B2 (en) 2008-11-07 2014-07-29 Cree Hong Kong Limited Multi-chip light emitting diode modules
US9722158B2 (en) 2009-01-14 2017-08-01 Cree Huizhou Solid State Lighting Company Limited Aligned multiple emitter package
JP2013004905A (ja) * 2011-06-21 2013-01-07 Mitsubishi Chemicals Corp 半導体発光装置用パッケージ及び半導体発光装置
US9601670B2 (en) 2014-07-11 2017-03-21 Cree, Inc. Method to form primary optic with variable shapes and/or geometries without a substrate
US10622522B2 (en) 2014-09-05 2020-04-14 Theodore Lowes LED packages with chips having insulated surfaces

Also Published As

Publication number Publication date
WO2004051757A2 (de) 2004-06-17
CN1717813A (zh) 2006-01-04
EP1565948B1 (de) 2016-03-16
WO2004051757A3 (de) 2004-12-23
CN100565943C (zh) 2009-12-02
DE10255932A1 (de) 2004-06-17
US20060049477A1 (en) 2006-03-09
TW200419828A (en) 2004-10-01
EP1565948A2 (de) 2005-08-24
TWI244217B (en) 2005-11-21
US7271425B2 (en) 2007-09-18

Similar Documents

Publication Publication Date Title
JP2006508537A (ja) オプトエレクトロニクス素子
JP3910144B2 (ja) 半導体発光装置およびその製造方法
JP4279144B2 (ja) 電力半導体モジュール
JP4863193B2 (ja) 半導体発光装置
US8022429B2 (en) Light emitting device
JP5864260B2 (ja) 半導体用パッケージ
US20060151799A1 (en) Surface mount led
US11778729B2 (en) Electronic control device
JP2006245090A (ja) 半導体用パッケージ及びその製造方法
JP6834815B2 (ja) 半導体モジュール
US20070252133A1 (en) Light emitting apparatus
JP2006049624A (ja) 発光素子
KR100622513B1 (ko) 반도체 장치 및 그 제조 방법
JP2009259944A (ja) 電子部品の放熱構造
JP4534675B2 (ja) 集積回路装置
JP2016134547A (ja) 半導体装置
JP4513560B2 (ja) パワーモジュールおよび空気調和機
JP5225231B2 (ja) 光半導体素子収納用部品および光半導体装置
JP2018195658A (ja) 半導体発光装置
KR0183649B1 (ko) 리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체장치
JP6971441B2 (ja) 光源モジュールおよびその製造方法
JP2009021472A (ja) 半導体発光装置
JP2004247669A (ja) 半導体装置の実装構造
KR101322452B1 (ko) 외부리드 없는 리드프레임을 갖는 led 패키지 및 그제조방법
JP2006173475A (ja) 光電ユニット

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080312

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080609

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080616

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080709

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081010

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090107

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090115

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090206

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090216

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090316

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090908

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091001

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091030

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100826

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100927

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101001

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101026

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101029

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228