JP2006344788A

JP2006344788A - 三次元高密度実装構造

Info

Publication number: JP2006344788A
Application number: JP2005169433A
Authority: JP
Inventors: Naoki Yasuda; 直樹安田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2005-06-09
Filing date: 2005-06-09
Publication date: 2006-12-21

Abstract

【課題】半導体素子と配線基板の熱膨張差による半導体装置の反りが生じ、三次元的に実装された下段半導体装置の半導体素子と上段半導体装置の配線基板が接触して半導体素子や配線基板の破損するのを防ぎ半導体装置の信頼性を高める構造にすることを提供する。
【解決手段】配線基板上に少なくとも１個以上の半導体素子が搭載された半導体装置を、少なくとも２段以上積み重ねた積層型半導体装置実装において、下段半導体装置の半導体素子１が上段半導体装置の配線基板４に接触した場合、どちらか一方もしくは双方の破損を防ぐためにその間に緩衝材を設けることを特徴とした構造。
【選択図】図１

Description

本発明は配線基板上に半導体素子が実装された半導体装置を、多段に積み上げるように三次元的に実装して高密度化を実現する構造に関するものである。

市場の電子製品小型化、薄型化の要求に伴い、現在では部品単体の形状だけではなく、実装構造においても高密度化が必須となっている。高密度実装構造の一つとして、配線基板上に半導体素子が実装された半導体装置を、多段に積み上げるように三次元的に実装することにより占有面積を小さくする方法が使われている。

又、従来例としては、例えば特許文献１をあげることが出来る。
特登録３２３９９０９号公報

しかしながら、上記従来技術では半導体素子と配線基板の熱膨張差による半導体装置の反りが生じ、三次元的に実装された下段半導体装置の半導体素子と上段半導体装置の配線基板が接触してしまう。それにより以下のような不具合を生じる場合があった。

（１）半導体素子の破損
（２）配線基板の配線切断
また将来的に半導体素子の発熱量が増加した時に反り量が大きくなり、上記不具合を生じる可能性が高くなる。

よって本出願による発明の第１の目的は、半導体素子や配線基板の破損を防ぎ半導体装置の信頼性を高める構造にすることにある。

また本出願による発明の第２の目的は、半導体装置の冷却性能を高めることにより半導体素子と配線基板との熱膨張差を小さくして反り量を低減し、破損の可能性を下げる構造にすることにある。

上記目的を達成するために、本出願にかかる第１の発明は積層型半導体装置において下段半導体装置の半導体素子と上段半導体装置の配線基板の接触する部分の少なくとも一部分に緩衝材を設けることを特徴とする。緩衝材により半導体素子と配線基板が直接接触しないため、半導体素子が破損したり配線基板の配線が切断されるような不具合がなくなる効果がある。

本出願にかかる第２の発明は、積層型半導体装置に緩衝材を塗布または貼付または挟み込む構造を特徴とする。緩衝材を塗布する場合、貼付するよりも製造性が向上する効果がある。また積層型半導体装置を他の大型基板搭載後でも横側から半導体装置間隙に注入できる効果もある。緩衝材を貼付する場合、塗布するよりも正確に配置することができる効果がある。緩衝材を挟み込む場合、塗布や貼付など固定しないことにより容易に設置することができ製造性が向上する効果がある。

本出願にかかる第３〜５の発明は、緩衝材の設定場所の選択自由度が高いことを特徴とする。本構造においては、半導体装置の形状等の条件によって緩衝材設置位置を使い分けることにより製造性を向上する効果がある。

本出願にかかる第６の発明は、緩衝材に熱伝導率の高い材料を使用することにより下段半導体装置上の半導体素子からの発熱を上段半導体装置の配線基板に伝え冷却効果を高めることを特徴とする。本構造においては冷却効果を高め半導体素子と配線基板間の温度差を小さくすることにより熱膨張差を小さくして、反り量を軽減する効果がある。

積層型半導体装置において下段半導体装置の半導体素子と上段半導体装置の配線基板の接触する部分の少なくとも一部分に緩衝材を設けているので、緩衝材により半導体素子と配線基板が直接接触しないため、半導体素子が破損したり配線基板の配線が切断されるような不具合がなくなる効果がある。

以下、図面をもとに本発明を詳細に説明する。

図１および図２は第１の発明形態を示している。図１は半導体装置を２段に積み上げ三次元的に高密度実装した積層型半導体装置の側面図である。図２は上段半導体装置側から見た下段半導体装置の平面図である。図１のように下段半導体装置において半導体素子１が配線基板２上に実装されているが、それぞれの熱膨張差により反りが生じる。ここで下段の半導体素子１の端部が上側に反り、上段の配線基板４と接触する場合がある。通常半導体素子内回路のＯｎ／Ｏｆｆにより発熱温度の変化が生じそれが反り量の変化を引き起こすが、これにより半導体素子１の端部が接触している配線基板４表面を徐々に切削して配線の切断や半導体素子破損に至る場合がある。しかし図２のように半導体素子１上に緩衝材５を設置すれば半導体素子１の端部が配線基板４に接触せず、双方とも破損することもない。なお構造上、接触する部分は半導体素子１端部の可能性が大きいため主に四隅に緩衝材５を設置する。

図３および図４は第２の発明形態を示している。図３は三次元的に高密度実装した積層型半導体装置の側面図、図４は上段半導体装置側から見た下段半導体装置の平面図である。図４において半導体素子１の四隅に緩衝材５が塗布されている。これにより半導体素子の破損および配線基板の配線切断などの不良が防止できる。

図５および図６は第２の発明形態を示している。図５は三次元的に高密度実装した積層型半導体装置の側面図、図６は上段半導体装置側から見た下段半導体装置の平面図である。図６において半導体素子１の四隅に緩衝材５が貼付されている。これにより半導体素子の破損および配線基板の配線切断などの不良が防止できる。

図７および図８は第２の発明形態を示している。図７は三次元的に高密度実装した積層型半導体装置の側面図、図８は上段半導体装置側から見た下段半導体装置の平面図である。図７において下段半導体装置の半導体素子１と上段半導体装置の配線基板４の間に緩衝材５が挟み込まれている。これにより半導体素子の破損および配線基板の配線切断などの不良が防止できる。

図９および図１０は第３の発明形態を示している。図９は三次元的に高密度実装した積層型半導体装置の側面図、図１０は上段半導体装置側から見た下段半導体装置の平面図である。形態の一つとして図１０は半導体素子１の一部に緩衝材５が塗布または貼付または挟み込まれている。これにより半導体素子の破損および配線基板の配線切断などの不良が防止できる。

図１１および図１２は第４の発明形態を示している。図１１は三次元的に高密度実装した積層型半導体装置の側面図、図１２は下段半導体装置側から見た上段半導体装置配線基板の平面図である。形態の一つとして図１２は配線基板４の一部に緩衝材５が塗布または貼付または挟み込まれている。これにより半導体素子の破損および配線基板の配線切断などの不良が防止できる。

図１３〜１５は第５の発明形態を示している。図１３は三次元的に高密度実装した積層型半導体装置の側面図、図１４は下段半導体装置側から見た上段半導体装置配線基板の平面図、図１５は上段半導体装置側から見た下段半導体装置の平面図である。形態の一つとして図１４の配線基板４および図１５の半導体素子１の両方に緩衝材５が塗布または貼付または挟み込まれている。これにより半導体素子の破損および配線基板の配線切断などの不良が防止できる。

図１６および図１７は第６の発明形態を示している。図１６は三次元的に高密度実装した積層型半導体装置の側面図、図１７は上段半導体装置側から見た下段半導体装置の平面図である。図１６は半導体素子１の全面に熱伝導率の高い緩衝材５が塗布または貼付または挟み込まれている。半導体素子１からの発熱は緩衝材５を経由して配線基板４に伝わり冷却効率を高めることにより、半導体素子１と配線基板２の温度差による熱膨張差が小さくなり反り量が低減される効果がある。

本発明の実施例１に係る三次元実装構造を説明する側面図。本発明の実施例１に係る緩衝材の設置を説明する平面図。本発明の実施例２に係る三次元実装構造を説明する側面図。本発明の実施例２に係る塗布された緩衝材を説明する平面図。本発明の実施例３に係る三次元実装構造を説明する側面図。本発明の実施例３に係る貼付された緩衝材を説明する平面図。本発明の実施例４に係る三次元実装構造を説明する側面図。本発明の実施例４に係る挟み込まれた緩衝材を説明する平面図。本発明の実施例５に係る三次元実装構造を説明する側面図。本発明の実施例５に係る半導体素子の一部への緩衝材の設置を説明する平面図。本発明の実施例６に係る三次元実装構造を説明する側面図。本発明の実施例６に係る配線基板の一部への緩衝材の設置を説明する平面図。本発明の実施例７に係る三次元実装構造を説明する側面図。本発明の実施例７に係る配線基板の一部への緩衝材の設置を説明する平面図。本発明の実施例７に係る半導体素子の一部への緩衝材の設置を説明する平面図。本発明の実施例８に係る三次元実装構造を説明する側面図。本発明の実施例８に係る三次元実装構造を説明する平面図。

符号の説明

１下段半導体装置の半導体素子
２下段半導体装置の配線基板
３上段半導体装置の半導体素子
４上段半導体装置の配線基板
５緩衝材
６上段半導体装置の接続端子
７下段半導体装置の接続端子

Claims

配線基板上に少なくとも１個以上の半導体素子が搭載された半導体装置を、少なくとも２段以上積み重ね三次元実装した積層型半導体装置において、上段の半導体装置と下段半導体装置の間に緩衝材を設けることを特徴とした積層型半導体装置の構造。
前述の緩衝材を、塗布または貼付または挟み込むことを特徴とした請求項１に記載の積層型半導体装置の構造。
前述の緩衝材を、半導体素子上の少なくとも一部に設けることを特徴とした請求項１に記載の積層型半導体装置の構造。
前述の緩衝材を、配線基板上の少なくとも一部に設けることを特徴とした請求項１に記載の積層型半導体装置の構造。
前述の緩衝材を、半導体素子上と配線基板上の両方の少なくとも一部に設けることを特徴とした請求項１に記載の積層型半導体装置の構造。
前述の緩衝材を、熱伝導率の高い材料を使用することにより半導体素子からの発熱を配線基板に伝え冷却効率を高めることを特徴とした請求項１に記載の積層型半導体装置の構造。