JP2009188164A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009188164A
JP2009188164A JP2008026268A JP2008026268A JP2009188164A JP 2009188164 A JP2009188164 A JP 2009188164A JP 2008026268 A JP2008026268 A JP 2008026268A JP 2008026268 A JP2008026268 A JP 2008026268A JP 2009188164 A JP2009188164 A JP 2009188164A
Authority
JP
Japan
Prior art keywords
conductor pattern
semiconductor device
surface side
side conductor
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008026268A
Other languages
English (en)
Inventor
Koji Nemoto
康志 根本
Tsutomu Hayasaka
力 早坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Inter Electronics Corp
Original Assignee
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Inter Electronics Corp filed Critical Nihon Inter Electronics Corp
Priority to JP2008026268A priority Critical patent/JP2009188164A/ja
Publication of JP2009188164A publication Critical patent/JP2009188164A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】半田層3の剥離のおそれを低減しつつ、半導体チップ2の放熱性を向上させる。
【解決手段】セラミック基板1aの両面に導体パターン1b,1cが形成されている絶縁基板1を有し、上面側導体パターン1bに半導体チップ2を搭載し、半田層3を介して下面側導体パターン1cと放熱板4とを接合した半導体装置において、放熱板4の上面のうち、概略長方形の下面側導体パターン1cの4個のコーナー部1c1,1c2,1c3,1c4に対応する位置に概略「く」形状の凹部4aを形成し、半田層3のうち、凹部4aが形成されている部分3aの厚さT3aを、凹部4aが形成されていない部分3bの厚さT3bより厚くし、凹部4aの内縁部4a1を、導体パターン1cの外縁部1c5より内側に配置しかつ半導体チップ2の外縁部2aより外側に配置し、凹部4aの外縁部4a2を導体パターン1cの外縁部1c5より外側に配置した。
【選択図】図1

Description

本発明は、セラミック基板の上面および下面に導体パターンを形成することにより構成された絶縁基板を具備し、上面側導体パターンの上面に半導体チップを搭載し、半田層を介して下面側導体パターンの下面と放熱板の上面とを接合した半導体装置に関する。
特に、本発明は、下面側導体パターンと放熱板との間の半田層が熱応力によって剥離してしまうおそれを低減しつつ、半導体チップが発生した熱の放熱性を向上させることができる半導体装置に関する。
従来から、セラミック基板の上面および下面に導体パターンを形成することにより構成された絶縁基板を具備し、上面側導体パターンの上面に半導体チップを搭載し、半田層を介して下面側導体パターンの下面と放熱板の上面とを接合した半導体装置が知られている。この種の半導体装置の例としては、例えば特開2007−12725号公報の図4に記載されたものがある。
特開2007−12725号公報の図4に記載された半導体装置では、半導体チップが発生した熱が、上面側導体パターン、セラミック基板、下面側導体パターンおよび半田層を介して放熱板に伝熱され、放熱板から放熱される。
詳細には、特開2007−12725号公報の図4に記載された半導体装置では、下面側導体パターンと放熱板との間の半田層の厚さを薄くすることにより、半田層の熱抵抗を低減することができ、それにより、半導体チップから放熱板への伝熱性を向上させることができ、その結果、半導体チップが発生した熱の放熱性を向上させることができると考えられる。
ところで、特開2007−12725号公報の図4に記載された半導体装置では、半田層の上側に位置するセラミック基板の熱膨張係数と、半田層の下側に位置する放熱板の熱膨張係数とが異なる。そのため、特開2007−12725号公報の図4に記載された半導体装置では、半導体装置のヒートサイクル時に、セラミック基板と放熱板との間に位置する半田層に熱応力がかかると考えられる。
従って、特開2007−12725号公報の図4に記載された半導体装置では、下面側導体パターンと放熱板との間の半田層の厚さを薄くすると、半導体チップが発生した熱の放熱性を向上させることができるものの、半導体装置のヒートサイクル時に、半田層のうち、特に、概略長方形の下面側導体パターンの4個のコーナー部と放熱板とを接合している部分にかかる熱応力が大きくなり、その部分が剥離するおそれが増大してしまう。
一方、特開2007−12725号公報の図4に記載された半導体装置では、下面側導体パターンと放熱板との間の半田層の厚さを厚くすると、熱応力によって半田層が剥離してしまうおそれを低減することができるものの、半導体チップが発生した熱の放熱性が低下してしまう。
特開2007−12725号公報の図4
前記問題点に鑑み、本発明は、下面側導体パターンと放熱板との間の半田層が熱応力によって剥離してしまうおそれを低減しつつ、半導体チップが発生した熱の放熱性を向上させることができる半導体装置を提供することを目的とする。
請求項1に記載の発明によれば、セラミック基板(1a)の上面に上面側導体パターン(1b)を形成すると共に、セラミック基板(1a)の下面に下面側導体パターン(1c)を形成することにより構成された絶縁基板(1)を具備し、上面側導体パターン(1b)の上面に半導体チップ(2)を搭載し、半田層(3)を介して下面側導体パターン(1c)の下面と放熱板(4)の上面とを接合した半導体装置において、放熱板(4)の上面のうち、概略長方形の下面側導体パターン(1c)の4個のコーナー部(1c1,1c2,1c3,1c4)に対応する位置に概略「く」形状の凹部(4a)を形成し、下面側導体パターン(1c)と放熱板(4)との間の半田層(3)のうち、凹部(4a)が形成されている部分(3a)の厚さ(T3a)を、凹部(4a)が形成されていない部分(3b)の厚さ(T3b)よりも厚くし、凹部(4a)の内縁部(4a1)を、下面側導体パターン(1c)の外縁部(1c5)よりも内側に配置すると共に、半導体チップ(2)の外縁部(2a)よりも外側に配置し、凹部(4a)の外縁部(4a2)を下面側導体パターン(1c)の外縁部(1c5)よりも外側に配置したことを特徴とする半導体装置が提供される。
請求項2に記載の発明によれば、半田層(3)のうち、凹部(4a)が形成されている部分(3a)の厚さ(T3a)を220〜250μmに設定し、半田層(3)のうち、凹部(4a)が形成されていない部分(3b)の厚さ(T3b)を20〜50μmに設定したことを特徴とする請求項1に記載の半導体装置が提供される。
請求項3に記載の発明によれば、約0.2mmの深さ(D4a)を有する凹部(4a)をプレスの潰し加工によって放熱板(4)に形成したことを特徴とする請求項1又は2に記載の半導体装置が提供される。
請求項4に記載の発明によれば、セラミック基板(1a)の上面に上面側導体パターン(1b)を形成すると共に、セラミック基板(1a)の下面に下面側導体パターン(1c)を形成することにより構成された絶縁基板(1)を具備し、上面側導体パターン(1b)の上面に半導体チップ(2)を搭載し、半田層(3)を介して下面側導体パターン(1c)の下面と放熱板(4)の上面とを接合した半導体装置において、放熱板(4)の上面のうち、概略長方形の下面側導体パターン(1c)の外縁部(1c5)に対応する位置に概略長方形のフレーム形状の凹部(14a)を形成し、下面側導体パターン(1c)と放熱板(4)との間の半田層(3)のうち、凹部(14a)が形成されている部分(13a)の厚さ(T13a)を、凹部(14a)が形成されていない部分(13b)の厚さ(T13b)よりも厚くし、凹部(14a)の内縁部(14a1)を、下面側導体パターン(1c)の外縁部(1c5)よりも内側に配置すると共に、半導体チップ(2)の外縁部(2a)よりも外側に配置し、凹部(14a)の外縁部(14a2)を下面側導体パターン(1c)の外縁部(1c5)よりも外側に配置したことを特徴とする半導体装置が提供される。
請求項5に記載の発明によれば、半田層(3)のうち、凹部(14a)が形成されている部分(13a)の厚さ(T13a)を220〜250μmに設定し、半田層(3)のうち、凹部(14a)が形成されていない部分(13b)の厚さ(T13b)を20〜50μmに設定したことを特徴とする請求項4に記載の半導体装置が提供される。
請求項6に記載の発明によれば、約0.2mmの深さ(D14a)を有する凹部(14a)をプレスの潰し加工によって放熱板(4)に形成したことを特徴とする請求項4又は5に記載の半導体装置が提供される。
請求項1及び2に記載の半導体装置では、セラミック基板(1a)の上面に上面側導体パターン(1b)を形成すると共に、セラミック基板(1a)の下面に下面側導体パターン(1c)を形成することにより構成された絶縁基板(1)が設けられている。また、半導体チップ(2)が上面側導体パターン(1b)の上面に搭載されている。更に、下面側導体パターン(1c)の下面と、放熱板(4)の上面とが、半田層(3)を介して接合されている。
また、請求項1及び2に記載の半導体装置では、放熱板(4)の上面のうち、概略長方形の下面側導体パターン(1c)の4個のコーナー部(1c1,1c2,1c3,1c4)に対応する位置に概略「く」形状の凹部(4a)が形成されている。更に、下面側導体パターン(1c)と放熱板(4)との間の半田層(3)のうち、凹部(4a)が形成されている部分(3a)の厚さ(T3a)が、凹部(4a)が形成されていない部分(3b)の厚さ(T3b)よりも厚くされている。
更に、請求項1及び2に記載の半導体装置では、凹部(4a)の内縁部(4a1)が、下面側導体パターン(1c)の外縁部(1c5)よりも内側に配置されている。また、凹部(4a)の内縁部(4a1)が、半導体チップ(2)の外縁部(2a)よりも外側に配置されている。更に、凹部(4a)の外縁部(4a2)が、下面側導体パターン(1c)の外縁部(1c5)よりも外側に配置されている。
つまり、請求項1及び2に記載の半導体装置では、下面側導体パターン(1c)と放熱板(4)との間の半田層(3)のうち、概略長方形の下面側導体パターン(1c)の4個のコーナー部(1c1,1c2,1c3,1c4)の真下に位置する部分(3a)の厚さ(T3a)が厚くされている。好ましくは、請求項1及び2に記載の半導体装置では、その部分(3a)の厚さ(T3a)が220〜250μmに設定されている。そのため、請求項1及び2に記載の半導体装置によれば、下面側導体パターン(1c)と放熱板(4)との間の半田層(3)が熱応力によって剥離してしまうおそれを低減することができる。
更に、請求項1及び2に記載の半導体装置では、下面側導体パターン(1c)と放熱板(4)との間の半田層(3)のうち、半導体チップ(2)の真下に位置する部分(3b)の厚さ(T3b)が薄くされている。好ましくは、請求項1及び2に記載の半導体装置では、その部分(3b)の厚さ(T3b)が20〜50μmに設定されている。そのため、請求項1及び2に記載の半導体装置によれば、半導体チップ(2)が発生した熱の放熱性を向上させることができる。
すなわち、請求項1及び2に記載の半導体装置によれば、下面側導体パターン(1c)と放熱板(4)との間の半田層(3)が熱応力によって剥離してしまうおそれを低減しつつ、半導体チップ(2)が発生した熱の放熱性を向上させることができる。
請求項3に記載の半導体装置では、約0.2mmの深さ(D4a)を有する凹部(4a)がプレスの潰し加工によって放熱板(4)に形成されている。
つまり、請求項3に記載の半導体装置では、凹部(4a)がプレスの潰し加工によって放熱板(4)に形成されている。そのため、請求項3に記載の半導体装置によれば、凹部(4a)が例えば削り加工によって放熱板(4)に形成される場合よりも、放熱板(4)の剛性を高めることができ、放熱板(4)の経時的な反りを低減することができる。
また、請求項3に記載の半導体装置では、プレスの潰し加工によって放熱板(4)に形成される凹部(4a)の深さ(D4a)が約0.2mmに設定されている。そのため、請求項3に記載の半導体装置によれば、プレスの潰し加工によって放熱板(4)に形成される凹部(4a)の深さ(D4a)が約0.2mmより大きい値に設定されるのに伴って、放熱板(4)の下面が凸状に変形してしまうおそれを回避することができる。
請求項4及び5に記載の半導体装置では、セラミック基板(1a)の上面に上面側導体パターン(1b)を形成すると共に、セラミック基板(1a)の下面に下面側導体パターン(1c)を形成することにより構成された絶縁基板(1)が設けられている。また、半導体チップ(2)が上面側導体パターン(1b)の上面に搭載されている。更に、下面側導体パターン(1c)の下面と、放熱板(4)の上面とが、半田層(3)を介して接合されている。
また、請求項4及び5に記載の半導体装置では、放熱板(4)の上面のうち、概略長方形の下面側導体パターン(1c)の外縁部(1c5)に対応する位置に概略長方形のフレーム形状の凹部(14a)が形成されている。更に、下面側導体パターン(1c)と放熱板(4)との間の半田層(3)のうち、凹部(14a)が形成されている部分(13a)の厚さ(T13a)が、凹部(14a)が形成されていない部分(13b)の厚さ(T13b)よりも厚くされている。
更に、請求項4及び5に記載の半導体装置では、凹部(14a)の内縁部(14a1)が、下面側導体パターン(1c)の外縁部(1c5)よりも内側に配置されている。また、凹部(14a)の内縁部(14a1)が、半導体チップ(2)の外縁部(2a)よりも外側に配置されている。更に、凹部(14a)の外縁部(14a2)が、下面側導体パターン(1c)の外縁部(1c5)よりも外側に配置されている。
つまり、請求項4及び5に記載の半導体装置では、下面側導体パターン(1c)と放熱板(4)との間の半田層(3)のうち、概略長方形の下面側導体パターン(1c)の外縁部(1c5)の真下に位置する部分(13a)の厚さ(T13a)が厚くされている。好ましくは、請求項4及び5に記載の半導体装置では、その部分(13a)の厚さ(T13a)が220〜250μmに設定されている。そのため、請求項4及び5に記載の半導体装置によれば、下面側導体パターン(1c)と放熱板(4)との間の半田層(3)が熱応力によって剥離してしまうおそれを低減することができる。
更に、請求項4及び5に記載の半導体装置では、下面側導体パターン(1c)と放熱板(4)との間の半田層(3)のうち、半導体チップ(2)の真下に位置する部分(13b)の厚さ(T13b)が薄くされている。好ましくは、請求項4及び5に記載の半導体装置では、その部分(13b)の厚さ(T13b)が20〜50μmに設定されている。そのため、請求項4及び5に記載の半導体装置によれば、半導体チップ(2)が発生した熱の放熱性を向上させることができる。
すなわち、請求項4及び5に記載の半導体装置によれば、下面側導体パターン(1c)と放熱板(4)との間の半田層(3)が熱応力によって剥離してしまうおそれを低減しつつ、半導体チップ(2)が発生した熱の放熱性を向上させることができる。
請求項6に記載の半導体装置では、約0.2mmの深さ(D14a)を有する凹部(14a)がプレスの潰し加工によって放熱板(4)に形成されている。
つまり、請求項6に記載の半導体装置では、凹部(14a)がプレスの潰し加工によって放熱板(4)に形成されている。そのため、請求項6に記載の半導体装置によれば、凹部(14a)が例えば削り加工によって放熱板(4)に形成される場合よりも、放熱板(4)の剛性を高めることができ、放熱板(4)の経時的な反りを低減することができる。
また、請求項6に記載の半導体装置では、プレスの潰し加工によって放熱板(4)に形成される凹部(14a)の深さ(D14a)が約0.2mmに設定されている。そのため、請求項6に記載の半導体装置によれば、プレスの潰し加工によって放熱板(4)に形成される凹部(14a)の深さ(D14a)が約0.2mmより大きい値に設定されるのに伴って、放熱板(4)の下面が凸状に変形してしまうおそれを回避することができる。
以下、本発明の半導体装置の第1の実施形態について説明する。図1および図2は第1の実施形態の半導体装置の要部を示した図である。詳細には、図1(A)は第1の実施形態の半導体装置の要部の平面図、図1(B)は図1(A)のA−A線に沿った断面図、図1(C)は図1(A)のB−B線に沿った断面図、図2は図1(A)のC−C線に沿った断面図である。更に詳細には、図1(B)、図1(C)および図2は、水平方向寸法よりも上下(鉛直)方向寸法を拡大して示した概略断面図である。
第1の実施形態の半導体装置では、図1(B)、図1(C)および図2に示すように、セラミック基板1aの上面に上面側導体パターン1bを形成すると共に、セラミック基板1aの下面に下面側導体パターン1cを形成することにより、絶縁基板1が構成されている。詳細には、第1の実施形態の半導体装置では、図1(A)および図2に示すように、同様に構成された2個の絶縁基板1が設けられている。
第1の実施形態の半導体装置では、2個の絶縁基板1が設けられているが、第2の実施形態の半導体装置では、代わりに、1個のみの絶縁基板1を設けたり、3個以上の絶縁基板1を設けることも可能である。
更に、第1の実施形態の半導体装置では、上面側導体パターン1bおよび下面側導体パターン1cがCuによって形成されているが、第3の実施形態の半導体装置では、代わりに、例えばAl等のようなCu以外の金属によって上面側導体パターン1bおよび下面側導体パターン1cを形成することも可能である。
また、第1の実施形態の半導体装置では、図1(A)、図1(B)、図1(C)および図2に示すように、半導体チップ2が上面側導体パターン1bの上面に搭載されている。詳細には、半導体チップ2の下面と、上面側導体パターン1bの上面とが、例えば半田層6を介して接合されている。
第1の実施形態の半導体装置では、図1(A)、図1(B)および図2に示すように、3個の半導体チップ2が1個の絶縁基板1上に搭載されているが、第4の実施形態の半導体装置では、代わりに、3個以外の任意の個数の半導体チップ2を1個の絶縁基板1上に搭載することも可能である。
更に、第1の実施形態の半導体装置では、1個の絶縁基板1上に同一の種類の複数の半導体チップ2が搭載されているが、第5の実施形態の半導体装置では、代わりに、1個の絶縁基板1上に異なるの種類の複数の半導体チップを搭載することも可能である。
また、第1の実施形態の半導体装置では、図1(B)、図1(C)および図2に示すように、例えばCu製の放熱板4の上面と、下面側導体パターン1cの下面とが、半田層3を介して接合されている。
図1(A)、図1(B)、図1(C)および図2において、4bは放熱板4に形成されたねじ穴を示しており、5は放熱板4の上面に形成されたソルダレジストを示している。
図3および図4は絶縁基板1が放熱板4に対して接合される前における放熱板4の平面図である。詳細には、図3は下面側導体パターン1c(図1および図2参照)の外縁部(輪郭)1c5を破線で描き加えた放熱板4の平面図、図4は半導体チップ2(図1および図2参照)の外縁部(輪郭)2aを破線で描き加えた放熱板4の平面図である。
第1の実施形態の半導体装置では、図1(A)、図1(B)、図1(C)、図2および図3に示すように、下面側導体パターン1cが概略長方形に形成されている。更に、放熱板4の上面のうち、下面側導体パターン1cの4個のコーナー部1c1,1c2,1c3,1c4に対応する位置に概略「く」形状の凹部4aが形成されている。
図5は放熱板4の凹部4aなどの上下(鉛直)方向および水平方向の寸法関係を拡大して示した図である。第1の実施形態の半導体装置では、図5に示すように、下面側導体パターン1cと放熱板4との間の半田層3のうち、凹部4aが形成されている部分3aの厚さT3aが、凹部4aが形成されていない部分3bの厚さT3bよりも厚くされている。
更に、第1の実施形態の半導体装置では、図3および図5に示すように、凹部4aの内縁部4a1が、下面側導体パターン1cの外縁部1c5よりも内側(図3の下面側導体パターン1cの中心C1cの側、図5の左側)に配置されている。
また、第1の実施形態の半導体装置では、図4および図5に示すように、凹部4aの内縁部4a1が、半導体チップ2の外縁部2aよりも外側(図4の半導体チップ2の中心C2とは反対側、図5の右側)に配置されている。
更に、第1の実施形態の半導体装置では、図3および図5に示すように、凹部4aの外縁部4a2が、下面側導体パターン1cの外縁部1c5よりも外側(図3の下面側導体パターン1cの中心C1cとは反対側、図5の右側)に配置されている。
つまり、第1の実施形態の半導体装置では、図1(B)、図1(C)、図2、図3および図5に示すように、下面側導体パターン1cと放熱板4との間の半田層3のうち、概略長方形の下面側導体パターン1cの4個のコーナー部1c1,1c2,1c3,1c4の真下に位置する部分3aの厚さT3aが厚くされている。詳細には、第1の実施形態の半導体装置では、その部分3aの厚さT3aが220〜250μmに設定されている。そのため、第1の実施形態の半導体装置によれば、下面側導体パターン1cと放熱板4との間の半田層3が熱応力によって剥離してしまうおそれを低減することができる。
更に、第1の実施形態の半導体装置では、図1(B)、図1(C)、図2、図4および図5に示すように、下面側導体パターン1cと放熱板4との間の半田層3のうち、半導体チップ2の真下に位置する部分3bの厚さT3bが薄くされている。詳細には、第1の実施形態の半導体装置では、その部分3bの厚さT3bが20〜50μmに設定されている。そのため、第1の実施形態の半導体装置によれば、半導体チップ2が発生した熱の放熱性を向上させることができる。
また、第1の実施形態の半導体装置では、凹部4aがプレスの潰し加工によって放熱板4に形成されている。そのため、第1の実施形態の半導体装置によれば、凹部4aが例えば削り加工によって放熱板4に形成される場合よりも、放熱板4の剛性を高めることができ、放熱板4の経時的な反りを低減することができる。
更に、第1の実施形態の半導体装置では、図5に示すように、プレスの潰し加工によって放熱板4に形成される凹部4aの深さD4aが約0.2mmに設定されている。そのため、第1の実施形態の半導体装置によれば、プレスの潰し加工によって放熱板4に形成される凹部4aの深さD4aが約0.2mmより大きい値に設定されるのに伴って、放熱板4の下面が凸状に変形してしまうおそれを回避することができる。
また、第1の実施形態の半導体装置では、図5に示すように、凹部4aの幅W4aが、凹部4aの深さD4aの3倍以上の値に設定されている。更に、セラミック基板1aの厚さT1aが0.3mm程度に設定され、上面側導体パターン1bの厚さT1bおよび下面側導体パターン1cの厚さT1cが0.2〜0.3mmに設定されている。
以下、本発明の半導体装置の第6の実施形態について説明する。第6の実施形態の半導体装置は、後述する点を除き、上述した第1の実施形態の半導体装置とほぼ同様に構成されている。従って、第6の実施形態の半導体装置によれば、後述する点を除き、上述した第1の実施形態の半導体装置とほぼ同様の効果を奏することができる。
図6および図7は第6の実施形態の半導体装置の要部を示した図である。詳細には、図6(A)は第6の実施形態の半導体装置の要部の平面図、図6(B)は図6(A)のD−D線に沿った断面図、図6(C)は図6(A)のE−E線に沿った断面図、図7は図6(A)のF−F線に沿った断面図である。更に詳細には、図6(B)、図6(C)および図7は、水平方向寸法よりも上下(鉛直)方向寸法を拡大して示した概略断面図である。
図8および図9は絶縁基板1が放熱板4に対して接合される前における放熱板4の平面図である。詳細には、図8は下面側導体パターン1c(図6および図7参照)の外縁部(輪郭)1c5を破線で描き加えた放熱板4の平面図、図9は半導体チップ2(図6および図7参照)の外縁部(輪郭)2aを破線で描き加えた放熱板4の平面図である。
第1の実施形態の半導体装置では、図1(A)、図1(B)、図1(C)、図2および図3に示すように、放熱板4の上面のうち、概略長方形の下面側導体パターン1cの4個のコーナー部1c1,1c2,1c3,1c4に対応する位置に概略「く」形状の凹部4aが形成されているが、第6の実施形態の半導体装置では、図6(A)、図6(B)、図6(C)、図7および図8に示すように、放熱板4の上面のうち、概略長方形の下面側導体パターン1cの外縁部1c5に対応する位置に概略長方形のフレーム形状(枠形状)の凹部14aが形成されている
図10は放熱板4の凹部14aなどの上下(鉛直)方向および水平方向の寸法関係を拡大して示した図である。第6の実施形態の半導体装置では、図10に示すように、下面側導体パターン1cと放熱板4との間の半田層3のうち、凹部14aが形成されている部分13aの厚さT13aが、凹部14aが形成されていない部分13bの厚さT13bよりも厚くされている。
更に、第6の実施形態の半導体装置では、図8および図10に示すように、凹部14aの内縁部14a1が、下面側導体パターン1cの外縁部1c5よりも内側(図8の下面側導体パターン1cの中心C1cの側、図10の左側)に配置されている。
また、第6の実施形態の半導体装置では、図9および図10に示すように、凹部14aの内縁部14a1が、半導体チップ2の外縁部2aよりも外側(図9の半導体チップ2の中心C2とは反対側、図10の右側)に配置されている。
更に、第6の実施形態の半導体装置では、図8および図10に示すように、凹部14aの外縁部14a2が、下面側導体パターン1cの外縁部1c5よりも外側(図8の下面側導体パターン1cの中心C1cとは反対側、図10の右側)に配置されている。
つまり、第6の実施形態の半導体装置では、図6(B)、図6(C)、図7、図8および図10に示すように、下面側導体パターン1cと放熱板4との間の半田層3のうち、概略長方形の下面側導体パターン1cの外縁部1c5の真下に位置する部分13aの厚さT13aが厚くされている。詳細には、第6の実施形態の半導体装置では、その部分13aの厚さT13aが220〜250μmに設定されている。そのため、第6の実施形態の半導体装置によれば、下面側導体パターン1cと放熱板4との間の半田層3が熱応力によって剥離してしまうおそれを低減することができる。
更に、第6の実施形態の半導体装置では、図6(B)、図6(C)、図7、図9および図10に示すように、下面側導体パターン1cと放熱板4との間の半田層3のうち、半導体チップ2の真下に位置する部分13bの厚さT13bが薄くされている。詳細には、第6の実施形態の半導体装置では、その部分13bの厚さT13bが20〜50μmに設定されている。そのため、第6の実施形態の半導体装置によれば、半導体チップ2が発生した熱の放熱性を向上させることができる。
また、第6の実施形態の半導体装置では、凹部14aがプレスの潰し加工によって放熱板4に形成されている。そのため、第6の実施形態の半導体装置によれば、凹部14aが例えば削り加工によって放熱板4に形成される場合よりも、放熱板4の剛性を高めることができ、放熱板4の経時的な反りを低減することができる。
更に、第6の実施形態の半導体装置では、図10に示すように、プレスの潰し加工によって放熱板4に形成される凹部14aの深さD14aが約0.2mmに設定されている。そのため、第6の実施形態の半導体装置によれば、プレスの潰し加工によって放熱板4に形成される凹部14aの深さD14aが約0.2mmより大きい値に設定されるのに伴って、放熱板4の下面が凸状に変形してしまうおそれを回避することができる。
また、第6の実施形態の半導体装置では、図10に示すように、凹部14aの幅W14aが、凹部14aの深さD14aの3倍以上の値に設定されている。
第7の実施形態では、第1から第6の実施形態を適宜組み合わせることも可能である。
本発明の半導体装置は、例えばパワー半導体モジュールなどに適用可能である。
第1の実施形態の半導体装置の要部を示した図である。 第1の実施形態の半導体装置の要部を示した図である。 絶縁基板1が放熱板4に対して接合される前における放熱板4の平面図である。 絶縁基板1が放熱板4に対して接合される前における放熱板4の平面図である。 放熱板4の凹部4aなどの上下(鉛直)方向および水平方向の寸法関係を拡大して示した図である。 第6の実施形態の半導体装置の要部を示した図である。 第6の実施形態の半導体装置の要部を示した図である。 絶縁基板1が放熱板4に対して接合される前における放熱板4の平面図である。 絶縁基板1が放熱板4に対して接合される前における放熱板4の平面図である。 放熱板4の凹部14aなどの上下(鉛直)方向および水平方向の寸法関係を拡大して示した図である。
符号の説明
1 絶縁基板
1a セラミック基板
1b 上面側導体パターン
1c 下面側導体パターン
1c1,1c2,1c3,1c4 コーナー部
1c5 外縁部
2 半導体チップ
3 半田層
3a,3b 部分
4 放熱板
4a 凹部
4a1 内縁部
4a2 外縁部

Claims (6)

  1. セラミック基板(1a)の上面に上面側導体パターン(1b)を形成すると共に、セラミック基板(1a)の下面に下面側導体パターン(1c)を形成することにより構成された絶縁基板(1)を具備し、
    上面側導体パターン(1b)の上面に半導体チップ(2)を搭載し、
    半田層(3)を介して下面側導体パターン(1c)の下面と放熱板(4)の上面とを接合した半導体装置において、
    放熱板(4)の上面のうち、概略長方形の下面側導体パターン(1c)の4個のコーナー部(1c1,1c2,1c3,1c4)に対応する位置に概略「く」形状の凹部(4a)を形成し、
    下面側導体パターン(1c)と放熱板(4)との間の半田層(3)のうち、凹部(4a)が形成されている部分(3a)の厚さ(T3a)を、凹部(4a)が形成されていない部分(3b)の厚さ(T3b)よりも厚くし、
    凹部(4a)の内縁部(4a1)を、下面側導体パターン(1c)の外縁部(1c5)よりも内側に配置すると共に、半導体チップ(2)の外縁部(2a)よりも外側に配置し、
    凹部(4a)の外縁部(4a2)を下面側導体パターン(1c)の外縁部(1c5)よりも外側に配置したことを特徴とする半導体装置。
  2. 半田層(3)のうち、凹部(4a)が形成されている部分(3a)の厚さ(T3a)を220〜250μmに設定し、
    半田層(3)のうち、凹部(4a)が形成されていない部分(3b)の厚さ(T3b)を20〜50μmに設定したことを特徴とする請求項1に記載の半導体装置。
  3. 約0.2mmの深さ(D4a)を有する凹部(4a)をプレスの潰し加工によって放熱板(4)に形成したことを特徴とする請求項1又は2に記載の半導体装置。
  4. セラミック基板(1a)の上面に上面側導体パターン(1b)を形成すると共に、セラミック基板(1a)の下面に下面側導体パターン(1c)を形成することにより構成された絶縁基板(1)を具備し、
    上面側導体パターン(1b)の上面に半導体チップ(2)を搭載し、
    半田層(3)を介して下面側導体パターン(1c)の下面と放熱板(4)の上面とを接合した半導体装置において、
    放熱板(4)の上面のうち、概略長方形の下面側導体パターン(1c)の外縁部(1c5)に対応する位置に概略長方形のフレーム形状の凹部(14a)を形成し、
    下面側導体パターン(1c)と放熱板(4)との間の半田層(3)のうち、凹部(14a)が形成されている部分(13a)の厚さ(T13a)を、凹部(14a)が形成されていない部分(13b)の厚さ(T13b)よりも厚くし、
    凹部(14a)の内縁部(14a1)を、下面側導体パターン(1c)の外縁部(1c5)よりも内側に配置すると共に、半導体チップ(2)の外縁部(2a)よりも外側に配置し、
    凹部(14a)の外縁部(14a2)を下面側導体パターン(1c)の外縁部(1c5)よりも外側に配置したことを特徴とする半導体装置。
  5. 半田層(3)のうち、凹部(14a)が形成されている部分(13a)の厚さ(T13a)を220〜250μmに設定し、
    半田層(3)のうち、凹部(14a)が形成されていない部分(13b)の厚さ(T13b)を20〜50μmに設定したことを特徴とする請求項4に記載の半導体装置。
  6. 約0.2mmの深さ(D14a)を有する凹部(14a)をプレスの潰し加工によって放熱板(4)に形成したことを特徴とする請求項4又は5に記載の半導体装置。
JP2008026268A 2008-02-06 2008-02-06 半導体装置 Pending JP2009188164A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008026268A JP2009188164A (ja) 2008-02-06 2008-02-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008026268A JP2009188164A (ja) 2008-02-06 2008-02-06 半導体装置

Publications (1)

Publication Number Publication Date
JP2009188164A true JP2009188164A (ja) 2009-08-20

Family

ID=41071127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008026268A Pending JP2009188164A (ja) 2008-02-06 2008-02-06 半導体装置

Country Status (1)

Country Link
JP (1) JP2009188164A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110234A (ja) * 2011-11-21 2013-06-06 Toyota Industries Corp 樹脂封止型パワー半導体モジュール
WO2015033515A1 (ja) * 2013-09-04 2015-03-12 三菱電機株式会社 半導体モジュール及びインバータ装置
JP2016178261A (ja) * 2015-03-23 2016-10-06 カルソニックカンセイ株式会社 ハンダ付け構造
WO2019146260A1 (ja) * 2018-01-25 2019-08-01 住友電気工業株式会社 半導体装置
WO2019146259A1 (ja) * 2018-01-25 2019-08-01 住友電気工業株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189845A (ja) * 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JP2005353945A (ja) * 2004-06-14 2005-12-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2006140402A (ja) * 2004-11-15 2006-06-01 Toshiba Corp 半導体集積回路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189845A (ja) * 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JP2005353945A (ja) * 2004-06-14 2005-12-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2006140402A (ja) * 2004-11-15 2006-06-01 Toshiba Corp 半導体集積回路装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110234A (ja) * 2011-11-21 2013-06-06 Toyota Industries Corp 樹脂封止型パワー半導体モジュール
WO2015033515A1 (ja) * 2013-09-04 2015-03-12 三菱電機株式会社 半導体モジュール及びインバータ装置
JP6045709B2 (ja) * 2013-09-04 2016-12-14 三菱電機株式会社 半導体モジュール及びインバータ装置
JP2016178261A (ja) * 2015-03-23 2016-10-06 カルソニックカンセイ株式会社 ハンダ付け構造
WO2019146260A1 (ja) * 2018-01-25 2019-08-01 住友電気工業株式会社 半導体装置
WO2019146259A1 (ja) * 2018-01-25 2019-08-01 住友電気工業株式会社 半導体装置
JPWO2019146260A1 (ja) * 2018-01-25 2021-01-07 住友電気工業株式会社 半導体装置
JPWO2019146259A1 (ja) * 2018-01-25 2021-01-14 住友電気工業株式会社 半導体装置
US11056456B2 (en) 2018-01-25 2021-07-06 Sumitomo Electric Industries, Ltd. Semiconductor apparatus
US11201130B2 (en) 2018-01-25 2021-12-14 Sumitomo Electric Industries, Ltd. Semiconductor device
JP7092151B2 (ja) 2018-01-25 2022-06-28 住友電気工業株式会社 半導体装置
JP7120256B2 (ja) 2018-01-25 2022-08-17 住友電気工業株式会社 半導体装置

Similar Documents

Publication Publication Date Title
TWI402954B (zh) Assembly board and semiconductor module
JP2009188164A (ja) 半導体装置
JP2008010520A (ja) パワーモジュール用基板及びその製造方法
TWI602481B (zh) 嵌入電子元件之印刷電路板及其製造方法
JP2005072062A (ja) 電子部品搭載基板およびその製造方法
JP5050633B2 (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
KR20150125814A (ko) 반도체 패키지 장치
US9716051B2 (en) Open solder mask and or dielectric to increase lid or ring thickness and contact area to improve package coplanarity
JP2014045025A (ja) 配線基板及び配線基板の製造方法
JP2005011922A (ja) ヒートシンクを備えた両面銅貼り基板、およびこれを用いた半導体装置
JP2006221912A (ja) 半導体装置
JP4806803B2 (ja) 金属−セラミックス接合基板およびその製造方法
JP4311303B2 (ja) パワーモジュール用基板の製造方法
JP2006066595A (ja) 金属−セラミックス接合基板およびその製造方法
KR100919539B1 (ko) 방열기판 및 그 제조방법
JP2014168044A (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
KR20110058107A (ko) 금속적층판, 그의 제조방법 및 인쇄회로기판 제조방법
JP4549287B2 (ja) 半導体モジュール
JP2010097966A (ja) 半導体装置
JP2003332503A (ja) 放熱板を有する回路基板及びその製造法
JP6320347B2 (ja) 半導体装置
TWI837936B (zh) 導熱式電路載板
KR101164414B1 (ko) 절연층 적층을 이용하여 열방출 효과가 우수한 방열 인쇄회로기판 및 그 제조 방법
KR101150489B1 (ko) 반도체패키지 및 그 제조방법
JP5268994B2 (ja) 半導体モジュールとその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20101214

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111213

A02 Decision of refusal

Effective date: 20130501

Free format text: JAPANESE INTERMEDIATE CODE: A02