JP2006344750A - 磁気メモリ - Google Patents

Abstract

【課題】 書き込み電流を低減可能な磁気メモリを提供する。
【解決手段】 ＴＭＲ素子５に設けられた永久磁石層９が形成する静磁界Ｈ_αは、固定層４が形成する静磁界Ｈ_βを、感磁層２の位置において相殺する。すなわち、合成磁界（Ｈ_α＋Ｈ_β）の大きさが零となる。したがって、書き込み電流Ｉ_Ｗを正方向に流すことにより感磁層２の磁化の向きを変更する場合（正変更とする）の書き込み電流Ｉ_Ｗの大きさと、書き込み電流Ｉ_Ｗを負方向に流すことにより感磁層２の磁化の向きを変更する場合（負変更とする）の書き込み電流Ｉ_Ｗの大きさは等しくなる。すなわち、永久磁石層９が無い場合と比較して、磁化の向きの正変更、負変更の双方の場合に必要な書き込み電流Ｉ_Ｗの大きさを減少させることができる。
【選択図】 図５

Description

本発明は、磁気メモリに関する。

ＭＲＡＭ（Magnetic RandomAccess Memory）は、格子状に配線されたビット線とワード線の交点にＴＭＲ素子（TMR；Tunnel Magnetoresistance）を配置した構造を有する。ＴＭＲ素子は、２つの強磁性層間に非磁性層を有する強磁性層／非磁性絶縁層／強磁性層の三層構造からなる。強磁性層は、通常は厚さ１０ｎｍ以下の遷移金属磁性元素（Ｆｅ、Ｃｏ、Ｎｉ）又は遷移金属磁性元素の合金（ＣｏＦｅ、ＣｏＦｅＮｉ、ＮｉＦｅ等）からなり、非磁性絶縁層は、Ａｌ_２Ｏ_３やＭｇＯ等からなる。

ＴＭＲ素子を構成する一方の強磁性層（固定層）は、磁化の向きを固定しており、他方の強磁性層（感磁層又は自由層）は磁化の向きが外部磁界に応じて回転する。なお、固定層の構造としては、反強磁性層（ＦｅＭｎ、ＩｒＭｎ、ＰｔＭｎ、ＮｉＭｎ等）を一方の強磁性層に付与した交換結合型が良く用いられる。

メモリ情報の「１」、「０」は、ＴＭＲ素子を構成する２つの強磁性体の磁化の向きの状態に応じて、すなわち、磁化の方向が平行であるか、反平行であるかに依存して規定される。これら２つの強磁性体の磁化の向きが反平行の時、磁化の向きが平行の時に比べて、厚み方向の電気抵抗の値が大きい。

したがって、「１」、「０」の情報の読出しは、ＴＭＲ素子の厚み方向に電流を流し、ＭＲ（磁気抵抗）効果によるＴＭＲ素子の抵抗値又は電流値を測定することで行う。

「１」、「０」の情報の書き込みは、ＴＭＲ素子近傍に配置した配線に電流を流すことで形成される磁界の作用によって、ＴＭＲ素子の自由層の磁化の向きを回転させることで行う。

このような磁気メモリに磁気ヨークを用いたものが知られており（例えば、下記特許文献１）、かかる構造の磁気メモリによれば、書き込み電流を低減することができる。
特開２００４−１２８４３０号公報

しかしながら、自由層は固定層が形成する静磁界内に位置しており、自由層は、この静磁界と、情報書き込み用磁界との合成磁界によって、磁化の向きが変更される。

すなわち、固定層は一方向の静磁界を与えているので、この静磁界を与える磁力線の向きと、自由層の磁化の向きの変更に要する情報書き込み用磁界を与える磁力線の向きとが、自由層の位置において等しい場合には、情報書き込み用磁界の大きさは小さくて済み、逆の場合には、情報書き込み用磁界の大きさは相対的に大きくなる。

すなわち、自由層の磁化の向きの変更に必要な書き込み電流の大きさは、この書き込み電流の流れる向きに依存して異なることになる。書き込み電流は、正負いずれの向きに流す場合においても、大きさを等しくすることが合理的であるため、書き込み電流の大きさは、相対的に大きな方の値を採用することとなる。このように、書き込み電流の低減には改善の余地がある。

本発明は、このような課題に鑑みてなされたものであり、書き込み電流を低減可能な磁気メモリを提供することを目的とする。

上述の課題を解決するため、本発明に係る磁気メモリは、二次元配列した複数の記憶領域を備えた磁気メモリにおいて、複数の記憶領域のそれぞれは、感磁層と固定層との間に非磁性層を有する磁気抵抗効果素子と、磁気抵抗効果素子に情報を書き込むための磁界を発生させる書き込み配線と、磁気抵抗効果素子に電気的に接続された読み出し配線とを備え、感磁層の位置における固定層が発生した静磁界を相殺するように、磁気抵抗効果素子に永久磁石層を設けたことを特徴とする。

書き込み配線に通電を行うと、書き込み配線の長手方向を囲む方向に磁力線が発生し、磁力線が感磁層に与えられる。読み出し配線には、磁気抵抗効果素子からの電流が流れるので、また、この電流量（抵抗値）は感磁層の磁化の向きに依存するので、読み出し配線を介して記憶されたデータを読み出すことができる。

ここで、磁気抵抗効果素子に設けられた永久磁石層が形成する静磁界は、固定層が形成する静磁界を、感磁層の位置において相殺する。すなわち、合成磁界の大きさが零となる。したがって、書き込み電流を正方向に流すことにより感磁層の磁化の向きを変更する場合（正変更とする）の書き込み電流の大きさと、書き込み電流を負方向に流すことにより感磁層の磁化の向きを変更する場合（負変更とする）の書き込み電流の大きさは、等しくすることができる。すなわち、永久磁石層が無い場合と比較して、磁化の向きの正変更、負変更の双方の場合に必要な書き込み電流の大きさを減少させることができる。

なお、感磁層の位置における合成磁界の相殺とは、完全な相殺であることが好ましいが、感磁層の位置における上記双方の静磁界の向きが逆であれば、部分的な相殺であっても一定の効果を奏する。

また、永久磁石層は、感磁層に接合していることが好ましい。この場合、永久磁石層と感磁層との距離を近くすることができるので、永久磁石層が形成する静磁界は、固定層の形成する静磁界を、感磁層内において容易に相殺することができる。

また、永久磁石層は、感磁層にスペーサ層を介して設けられていることが好ましい。すなわち、感磁層内に形成する静磁界の強さは、非磁性体のスペーサ層の厚みによって調整することができるため、上記磁界の相殺を更に精密に制御することができる。

スペーサ層の厚みをＤ_Ｓ、感磁層の厚みをＤ_Ｆ、永久磁石層磁化方向の長さをＬｘ、永久磁石層の重心位置Ｏ_Ｆから感磁層の重心位置Ｏ_Ｐまでの距離をＤｚとした場合、０．０５＜Ｄｚ/Ｌｘ＜０．３となるようＤｓ、Ｄ_Ｆが設定されている。

この場合、ｘ軸方向（永久磁石層の磁化方向）中心部と端部におけるＨｘ比（＝Ｈｘ（ｘ＝中心位置）／Ｈｘ（ｘ＝端部）]）は、３００％〜３３％の範囲に収まることとなり、ｘ軸方向の位置に対する磁化の強さの変動を抑制することができる。

この場合には、上記磁界の相殺を感磁層内において高い均一性で行うことができる。

本発明の磁気メモリによれば、書き込み電流を低減することができる。

以下、実施の形態に係る磁気メモリについて説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。

図１は、磁気メモリの斜視図（ａ）、磁気抵抗効果素子の縦断面図（磁化の向き平行時）（ｂ）、磁気抵抗効果素子の縦断面図（磁化の向き反平行時）（ｃ）である。

図１（ａ）に示すように、磁気メモリ１は、二次元配列した複数の記憶領域Ｐ（Ｘ，Ｙ）を備えている。Ｘ＝１〜ｍ、Ｙ＝１〜ｎとする（ｍ、ｎは２以上の整数）。複数の記憶領域Ｐ（Ｘ，Ｙ）のそれぞれは、感磁層２と固定層４との間に非磁性層３を有する磁気抵抗効果素子（ＴＭＲ素子）５を備えている。

ＴＭＲ素子５の上方には、書き込み配線６が配置されており、ＴＭＲ素子の厚み方向の上下面には読み出し配線７が接続されている。書き込み配線６の周囲には磁気ヨーク８が配置されており、磁気ヨーク８は感磁層２に与える磁力線を発生する。

「１」、「０」の情報の書き込みは、ＴＭＲ素子５の近傍に配置した書き込み配線６に電流を流すことで形成される磁界の作用によって、ＴＭＲ素子５の感磁層２の磁化の向きを回転させることで行う。すなわち、書き込み配線６に電流Ｉ_Ｗを通電すると、書き込み配線６の長手方向を囲む方向に磁力線が発生し、磁気ヨーク８を介して磁力線が感磁層２に与えられる。この磁力線の向きは磁気ヨーク８と共に一点鎖線矢印で示す。例えば、正方向に電流Ｉ_Ｗを流した場合には「１」が記録され、負方向に電流Ｉ_Ｗを流した場合には「０」が記録されるものとする。

磁気ヨーク８は、書き込み配線６の周囲を囲んでいるので、隣接素子への磁束の漏れを抑制し、また、感磁層２内の磁束密度を増加させる。したがって、書き込み配線６に流れる電流Ｉ_Ｗは、磁気ヨーク８が無い場合と比較して小さくなる。読み出し配線７には、ＴＭＲ素子５からの電流が流れる。また、この電流Ｉ_Ｒの電流量（ＴＭＲ素子５の抵抗値）は感磁層２の磁化の向きに依存する。したがって、読み出し配線７を介してＴＭＲ素子５に記憶されたデータを読み出すことができる。

メモリ情報の「１」、「０」は、ＴＭＲ素子５を構成する感磁層２と固定層４の磁化の向きの状態に応じて、すなわち、磁化の方向が平行であるか（図１（ｂ））、反平行であるか（図１（ｃ））に依存して規定される。感磁層２と固定層４の磁化の向きが反平行の時（図１（ｃ））、磁化の向きが平行の時に比べて（図１（ｂ））、厚み方向の電気抵抗Ｒの値が大きい。換言すれば、平行時の抵抗Ｒは閾値Ｒ_０以下であり、反平行時の抵抗Ｒは閾値Ｒ_０よりも大きくなる。

したがって、「１」、「０」の情報の読出しは、ＴＭＲ素子５の厚み方向に電流Ｉ_Ｒを流し、ＭＲ（磁気抵抗）効果によるＴＭＲ素子５の抵抗値又は電流値を測定することで行う。

磁気メモリ１においては、格子状にビット線ＢＬとワード線ＷＬが設けられている。ワード線ＷＬの電位を上昇させると、読出し配線７に設けられたトランジスタＱＲ（Ｘ，Ｙ）のゲート電位が上昇し、この状態でビット線ＢＬの電位を上昇させると、読出し電流Ｉ_Ｒが読出し配線７を介してＴＭＲ素子５を厚み方向に流れる。読出しのアドレス（Ｘ，Ｙ）を指定した場合、ワード線ＷＬとビット線ＢＬの双方の電位を上昇させることで、このアドレス（Ｘ，Ｙ）の記録情報を読み出すことができる。

なお、読出し配線７に接続されたワード線ＷＬ、ビット線ＢＬ、トランジスタと同様の関係で、書き込み配線６にワード線、ビット線、トランジスタを接続することができ、データの書き込みアドレス（Ｘ，Ｙ）を指定することができる。一例を図２に示す。

図２は、記憶領域Ｐ（Ｘ，Ｙ）内の回路図である。

本例では、書き込み配線６に、読出し配線７とは独立に、ビット線ＢＬ’が接続され、書き込み配線６に対して直列にトランジスタＱＷ（Ｘ，Ｙ）が接続されている。このトランジスタＱＷ（Ｘ，Ｙ）のゲートには、読出し配線７とは独立にワード線ＷＬ’が接続されており、書き込みアドレス（Ｘ，Ｙ）を指定した場合には、ワード線ＷＬ’とビット線ＢＬ’の双方の電位を正方向又は負方向に上昇させることにより、アドレス（Ｘ，Ｙ）のＴＭＲ素子５に「１」、「０」のデータを書き込むことができる。

なお、本例では、書き込み配線６に流す電流Ｉ_Ｗのアドレス（Ｘ，Ｙ）は、読出し配線７に流す電流Ｉ_Ｒのアドレス（Ｘ，Ｙ）とは独立に指定する回路を示しているが、ワード線、ビット線、トランジスタは、設計に応じていずれかを共通とすることができる。例えば、ビット線ＢＬとビット線ＢＬ’を共通のビット線としても、データの読出しと書き込みのタイミングが異なれば、本回路は機能する。

図３は、感磁層２の磁気ヒステリシス曲線を示すグラフである。縦軸は磁束密度Ｂ（Ｔ：テスラ）を示し、横軸は外部磁界Ｈ（Ａ／ｍ）を示す。

保磁力Ｈｃが大きい物質は硬磁性材料（永久磁石）であるが、感磁層２は高い透磁率を有するが保磁力Ｈｃは小さい軟磁性材料からなる。書き込み電流Ｉ_Ｗを増加させると、外部磁界Ｈが強くなり、磁束密度Ｂが増加して、磁界Ｈｍにおいて飽和磁束密度Ｂｍに到達する。磁束密度Ｂが飽和した後、外部磁界を無くしても残留磁束密度Ｂｒが残り、これを打ち消すためには保磁力Ｈｃが必要となる。

感磁層２は、固定層４の形成する磁界内に配置されているので、常に一定の磁界Ｈ_β内に配置されている。すなわち、固定層４が存在する場合、感磁層２の磁気ヒステリシス曲線は原点Ｏを通る縦軸に対して非対称となり（オフセット）、曲線Ｌ_ＯＬＤで示される。

そこで、本磁気センサでは、感磁層２の位置における固定層４が発生した静磁界Ｈ_βを相殺するように、ＴＭＲ素子５に永久磁石層９（図５参照）を設け、オフセット成分を除去することとした（曲線Ｌ_ＮＥＷ）。

永久磁石層９が形成する静磁界Ｈ_αは、固定層４が形成する静磁界Ｈ_βを、感磁層２の位置において相殺する。すなわち、合成磁界（Ｈ_α＋Ｈ_β）の大きさが零となる。したがって、書き込み電流Ｉ_Ｗを正方向に流すことにより感磁層２の磁化の向きを変更する場合（正変更とする）の書き込み電流Ｉ_Ｗの大きさと、書き込み電流Ｉ_Ｗを負方向に流すことにより感磁層２の磁化の向きを変更する場合（負変更とする）の書き込み電流Ｉ_Ｗの大きさは等しくなる。すなわち、永久磁石層９が無い場合と比較して、磁化の向きの正変更、負変更の双方の場合に必要な書き込み電流Ｉ_Ｗの大きさを減少させることができる。

感磁層２の位置における合成磁界（Ｈ_α＋Ｈ_β）の相殺とは、完全な相殺であることが好ましいが、感磁層２の位置における双方の静磁界（Ｈ_α，Ｈ_β）の向きが逆であれば、部分的な相殺であっても一定の効果を奏する。

図４は、磁気ヨーク８を含む記憶素子の平面図、図５は図４に示した記憶素子のＶ−Ｖ矢印縦断面図である。

磁気ヨーク８の内部には、書き込み配線６が通っている。下地基板１０上には、ＴＭＲ素子５が形成されており、その上方には書き込み配線６が配置されている。なお、ＴＭＲ素子５の上下面には読出し配線（７）に接続される電極が設けられている（図示せず）。

永久磁石層９は、ＴＭＲ素子５の書き込み配線６側の表面に設けられている。したがって、永久磁石層９の下方に位置する感磁層２は、固定層４の静磁界と共に永久磁石層９の静磁界内に容易に位置し、効果的に上記磁界の相殺を行うことができる。なお、永久磁石層９の形成する静磁界は、感磁層２に対して直接的に働く。また、ＴＭＲ素子５と書き込み配線６との間には、絶縁材料が介在していてもよい。

磁気ヨーク８は、例えば、下部磁気ヨーク８ａを下地基板１０上に形成した後、中央部にマスクをして側部磁気ヨーク８ｂを形成し、マスクを除去して書き込み配線６を形成し、その上に絶縁層を形成した後、この上に上部磁気ヨーク８ｃを堆積すれば形成することができる。なお、下地基板１０上には、磁気ヨーク８の形成前にＴＭＲ素子５を予め形成しておく。

感磁層２の材料としては、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔ、ＣｏＦｅＢなどの強磁性材料を用いることができる。

非磁性絶縁層３の材料としては、例えばＡｌ、Ｚｎ、Ｍｇといった金属の酸化物または窒化物、例えばＡｌ_２Ｏ_３やＭｇＯが好適である。固定層４の構造としては、反強磁性層を強磁性材料層に付与した交換結合型が良く用いられる。また、反強磁性層の材料としては、ＩｒＭｎ、ＰｔＭｎ、ＦｅＭｎ、ＰｔＭｎ、ＮｉＭｎ、ＰｔＰｄＭｎ、ＮｉＯ、またはこれらのうち任意の組み合わせの材料を用いることができる。

磁気ヨーク８を構成する軟磁性体の強磁性層の材料としては、ＮｉＦｅ、ＮｉＦｅＣｕ（Ｎｉ_０．４Ｆｅ_０．１Ｃｕ_０．５）、ＦｅＺｒＢ（Ｆｅ_０．８１Ｚｒ_０．０７Ｂ_０．１２）、ＦｅＺｒＢＣｕ（Ｆｅ_{０．８７−Ｘ}Ｚｒ_０．０７Ｂ_０．１２Ｃｕ_Ｘ、Ｆｅ_{０．８１−Ｘ}Ｚｒ_０．０７Ｂ_０．１２Ｃｕ_Ｘ（０≦Ｘ≦０．０２））を用いることができる。

配線材料としては、Ｃｕ、ＡｕＣｕ、Ｗ、Ａｌ等を用いることができる。

なお、磁気ヨーク８の縦断面形状は、書き込み配線６の周囲に位置し、且つ、感磁層２に磁界を提供できるものであれば、同図のような方形環状である必要はなく、円環状や三角形環状であってもよい。

図６は、ＴＭＲ素子５の具体的な断面図である。

固定層４は、反強磁性層４ａと強磁性層（ピンド層）４ｂを積層してなる。強磁性層４ｂ上には、非磁性絶縁層３が形成され、その上に感磁層２を構成する強磁性層２ａ及び強磁性層２ｂが順次積層されている。

本例では、反強磁性層４ａはＩｒＭｎ、強磁性層４ｂはＣｏＦｅ、非磁性絶縁層３はＡｌ_２Ｏ_３、強磁性層２ａはＣｏＦｅ、強磁性層２ｂはＮｉＦｅからなる。なお、感磁層２にＣｏを混入するとＭＲ比が向上する。なお、固定層４の磁化の向きは、書き込み配線の長手方向及び厚み方向の双方に垂直な方向に固定されている。

強磁性層２ｂには、永久磁石層９が接合している。永久磁石層９は、硬磁性体のＣｏＰｔ、ＣｏＣｒＰｔ、ＳｍＣｏ、ＮｄＦｅＢ等を用いることができる。

図７は、別のＴＭＲ素子５の具体的な断面図である。

このＴＭＲ素子５の図６に示したものとの相違点は、スペーサ層Ｓを感磁層２と永久磁石層９との間に備えている点のみである。換言すれば、永久磁石層９は、感磁層２にスペーサ層Ｓを介して設けられている。この場合、感磁層２内に形成する静磁界の強さＨ_αは、非磁性体のスペーサ層Ｓの厚みによって調整することができるため、上述の磁界の相殺を更に精密に制御することができる。スペーサ層Ｓは、Ｃｕ、Ｔａ，Ｔｉ等の導電体の非磁性体からなる。

図８は、スペーサ層Ｓの周辺部の縦断面構成を示す説明図である。

永久磁石層９の重心位置を原点Ｏ_Ｐとし、原点Ｏ_Ｐを通り厚み方向に平行な軸をｚ軸、ｚ軸及び書き込み配線６の長手方向に垂直な方向をｘ軸とし、永久磁石層９の磁化の向きとは逆向きをｘ軸の正方向とする。感磁層２の重心位置をＯ_Ｆとする。

スペーサ層Ｓの厚みをＤ_Ｓ、感磁層２の厚みをＤ_Ｆ、永久磁石層９の重心位置Ｏ_Ｐから厚み方向に距離Ｄｚだけ離れた位置の磁界の強さをＨｘとする。重心位置Ｏ_Ｆは感磁層２の厚みＤ_Ｆの１／２の点に位置し、重心位置Ｏ_Ｐは永久磁石層９の厚みＤ_Ｐの１／２の点に位置する。距離Ｄｚは、永久磁石層９の重心位置Ｏ_Ｆと、感磁層２の重心位置をＯ_Ｆとの間の距離であると考える。ちなみに、距離Ｄｚ＝永久磁石層厚の半分（Ｄ_Ｐ／２）＋スペーサ層厚Ｄ_Ｓ＋感磁層厚の半分（Ｄ_Ｆ／２）である。

図９は、原点Ｏ_Ｐからの幅方向の位置ｘと、永久磁石層９からの磁界の強さＨｘ（Ｏｅ）との関係を有するグラフである。永久磁石層９のｘ方向の長さをＬｘ（ｎｍ）とする。同グラフには、ｚ軸方向の距離Ｄｚを２ｎｍ、５ｎｍ、１０ｎｍ、２０ｎｍ、４０ｎｍとして変化させた場合の特性、これらの値を規格化して示すとすると、それぞれｚ軸方向の規格化距離（Ｄｚ／Ｌｘ）を、０．２、０．１、０．０５、０．０２５、０．０１とした場合の特性が示されている。永久磁石層９の寸法は、縦２００ｎｍ、横２００ｎｍ（＝Ｌｘ）、厚み１ｎｍである。感磁層２の厚みＤ_Ｆを例えば３ｎｍであるとすると、永久磁石層９の重心位置Ｏ_Ｆと、感磁層２の重心位置をＯ_Ｆとの間の距離Ｄｚが０．５ｎｍ＋１．５ｎｍ＝２ｎｍの場合には、これらの層は接触する。永久磁石層９はＣｏＣｒＰｔとし、（体積）磁化の強さは４００（ｅｍｕ／ｃｍ^３）＝４×１０^５（Ａ／ｍ）であるとする。

距離ｚが１０〜４０ｎｍの場合、規格化して示すと、０．０５＜Ｄｚ/Ｌｘの場合には、幅方向の両端部においてＨｘにピークが生じず、感磁層２内の磁界の強さは均一化されている。

ここで、スペーサ層Ｓの厚みＤ_Ｓ、感磁層２の厚みＤ_Ｆ、永久磁石層９の磁化方向の長さＬｘ、永久磁石層９の重心位置Ｏ_Ｐ、重心位置Ｏ_Ｐから厚み方向に離れた距離Ｄｚのパラメータの設定に関しては、以下の関係を満たすように、スペーサ層Ｓの厚みＤｓ、感磁層２の厚みＤ_Ｆを調整する。

０．０５＜Ｄｚ/Ｌｘ＜０．３

この場合、ｘ軸方向（永久磁石層の磁化方向）中心部と端部におけるHｘ比（＝Ｈｘ（ｘ＝中心位置）／Ｈｘ（ｘ＝端部）]）は、３００％〜３３％の範囲に収まることとなり、ｘ軸方向の位置に対する感磁層内での磁化の強さの変動を抑制することができる。以下、補足説明を行う。

図１０は、規格化距離（Ｄｚ／Ｌｘ）と磁化の強さＨｘ、Hｘ比（＝[Ｈｘ（Ｘ＝０ｎｍ）／Ｈｘ（ｘ＝９５ｎｍ）]）の関係を示すグラフである。なお、ｘ軸方向の端部は（＝９５ｎｍ）は、ｘ軸の中心から永久磁石層９の最終端までの距離（Lx／２）の９５％であることとした。この永久磁石層９は図９に示したものと同一であり、Ｌｘ＝２００ｎｍである。ｘ＝０ｎｍにおいては、Ｈｘは規格化距離Ｄｚ／Ｌｘの変動によても１０（Ｏｅ）程度と一定である。ｘ＝９５ｎｍにおいては、規格化距離Ｄｚ／Ｌｘが０．０５を超えた場合に、特に０．１を超えた場合に一定値に収束する傾向がある。

図１１は、規格化距離（Ｄｚ／Ｌｘ）と磁化の強さＨｘ、Hｘ比（＝[Ｈｘ（Ｘ＝０ｎｍ）／Ｈｘ（ｘ＝１９５ｎｍ）]）の関係を示すグラフである。この永久磁石層は９は、図９に示したものと比較して縦横の寸法（縦４００ｎｍ×横４００ｎｍ）のみが異なり、他の要素は同一である。Ｌｘ＝４００ｎｍである。ｘ＝０ｎｍにおいては、Ｈｘは規格化距離Ｄｚ／Ｌｘの変動によっても５（Ｏｅ）程度と一定である。ｘ＝１９５ｎｍにおいては、規格化距離Ｄｚ／Ｌｘが０．０５を超えた場合に、特に０．１を超えた場合に一定値に収束する傾向がある。

図１２は、規格化距離（Ｄｚ／Ｌｘ）と磁化の強さＨｘ、Hｘ比（＝[Ｈｘ（Ｘ＝０ｎｍ）／Ｈｘ（ｘ＝４７．５ｎｍ）]）の関係を示すグラフである。この永久磁石層は９は、図９に示したものと比較して縦横の寸法（縦１００ｎｍ×横１００ｎｍ）のみが異なり、他の要素は同一である。Ｌｘ＝１００ｎｍである。ｘ＝０ｎｍにおいては、Ｈｘは規格化距離Ｄｚ／Ｌｘの変動によっても２０（Ｏｅ）程度と一定である。ｘ＝４７．５ｎｍにおいては、規格化距離Ｄｚ／Ｌｘが０．０５を超えた場合に、特に０．１を超えた場合に一定値に収束する傾向がある。

以上のように、図１０〜図１２に示したいずれの場合も、０．０５＜Ｄｚ/Ｌｘ＜０．３を満たす場合、ｘ軸方向中心部と端部におけるHｘ比（％）は、３００％〜３３％の範囲に収まることとなり、ｘ軸方向の位置に対する磁化の強さの変動を抑制することができる。

この場合には、上記磁界の相殺を感磁層内において、高い均一性で行うことができる。なお、磁界の強さは、永久磁石層９の厚さＤｐ、その残留磁化に比例し、ｘ軸方向（着磁方向）の長さに反比例する。

図１３、図１４、図１５は、図５に示した記憶素子の製造方法の説明図である。同図中において、英字（ａ）〜（ｏ）は記憶素子の縦断面図を示し、数字（１）〜（１５）は記憶素子の平面図を示す。

まず、図１３（ａ）及び図１３（１）に示すように、下地基板１０を用意する。下地基板１０は、基板上にＴａ層（５ｎｍ）、ＡｕＣｕ層（３０ｎｍ）、Ｔａ層（５ｎｍ）をスパッタ法で順次積層してなる。これらの金属層のパターニングは、まず、基板上に金属層を堆積後、ホトレジスト膜を金属層残留領域内に残して形成し、全面のミリングを行うことで残留領域周囲の金属層を除去し、この金属層除去領域内に適当な絶縁材料を充填した後、リフトオフを行うことで残留領域上の絶縁材料を除去し、この領域内の金属層を露出させる。この金属層は、ＴＭＲ素子５の下部電極として機能し、読み出し配線７に接続される（図１参照）。なお、パターニングによって金属層を含む下部電極（下地基板）１０は、読み出し配線７に接続される電極パッド１０ｐを有することとなる。

次に、図１３（ｂ）及び図１３（２）に示すように、下地基板１０上にスパッタ法でTMR素子５用の磁性層及び永久磁石層９を順次形成する。

この上に、図１３（ｃ）に示すようにホトレジストPR１を塗布し、次に、図１３（３）に示すように、下地基板１０上においてｘ軸方向に延びるｙ軸方向幅MTJ−ｙ＝０．２〜１．２８のμｍのホトレジストＰＲ１を残留させる。

次に、この残留したホトレジストＰＲ１をマスクとして、永久磁石層９及びTMR素子５用の磁性層を順次ミリングして除去し、しかる後、ＳｉＯ_２やＡｌ_２Ｏ_３等の絶縁層ＩＳを全面に堆積した後（３０ｎｍ）、ホトレジストＰＲ１を除去し、図１３（ｄ）及び図１３（４）に示すように、下地基板１０上にパターニングされたＴＭＲ素子５を得ることができる。ＴＭＲ素子５の周囲には絶縁層ＩＳが残留することとなる。

次に、図１３（ｅ）及び図１３（５）に示すように、永久磁石層９上にｙ軸方向に延びるｘ軸方向幅ＭＴＪ−ｘ＝０．２〜０．８μｍのホトレジストＰＲ２をパターニングする。

次に、図１３（ｆ）及び図１３（６）に示すように、このホトレジストＰＲ２をマスクとして、下地基板１０が露出するまでミリングを行い、続いて、Ａｌ_２Ｏ_３などの絶縁層ＩＳ２をスパッタ法で堆積し（１０ｎｍ）、更に、下部磁気ヨーク８ａとなるＦｅＮｉ層を堆積して（１０ｎｍ〜３０ｎｍ）、ホトレジストＰＲ２のリフトオフを行う。必要に応じて、ＦｅＮｉ層の堆積の前又は後にＴａ層（５ｎｍ）を形成してもよい。

次に、図１４（ｇ）に示すように、ホトレジストＰＲ３を磁性層８ａ上に形成し、続いて、図１４（７）に示すように、ホトレジストＰＲ３をｙ軸方向幅Ｂｙ−ｙ（＝０．３５〜２．１μｍ）でｘ軸方向に延びるようにパターニングし、これをマスクとして絶縁層ＩＳ２が露出するまでミリングを行い、図１４（ｈ）及び図１４（８）に示すように、残留したホトレジストＰＲ３と同一形状に磁性層８ａをパターニングし、全面に絶縁層ＩＳ３を形成した後、ホトレジストＰＲ３をリフトオフして、磁性層８ａの周囲に絶縁層ＩＳ３形成する。

次に、図１４（ｉ）及び図１４（９）に示すように、磁性層８ａのｘ軸方向両端部が露出するように磁性層８ａ上にホトレジストＰＲ４を形成し、ｘ軸方向の長さが０．８〜１．４μｍとなるように磁性層８ａのミリングを行う。

次に、図１４（ｊ）及び図１４（１０）に示すように、磁性層８ａの周囲の領域にＳｉＯ_２等の絶縁層ＩＳ４を堆積し、ホトレジストＰＲ４のリフトオフを行い、磁性層８ａを露出させる。

次に、図１４（ｋ）及び図１４（１１）に示すように、ＴＭＲ素子５の上部に位置する永久磁石層９が露出するようにホトレジストをパターニングし、永久磁石層９上にＡｕＣｕ（１０ｎｍ）の上部電極１０’をＴＭＲ素子５に電気的に接続するように形成し、続いてＡｌ_２Ｏ_３等の上部電極１０’上に絶縁層１０”を形成し、このホトレジストのリフトオフを行う。なお、上部電極１０’のｘ軸方向幅Ｗは、ＴＭＲ素子５の上面のｘ軸方向幅の１．５〜２倍に設定する。また、上部電極１０’の端部は電極パッド１０ｐ’を構成している。

次に、図１５（ｌ）及び図１５（１２）に示すように、上部電極１０’上に絶縁層１０”を介して書き込み配線６をスパッタ法で形成する。書き込み配線６は、Ｔａ層（５ｎｍ）、Ｃｕ層（２００ｎｍ）、Ｔａ層（５ｎｍ）を順次積層してなる。なお、書き込み配線６の形成前には、書き込み配線６の形成予定領域が開口するマスクをホトレジストで形成しておき、書き込み配線６の形成後にリフトオフを行う。なお、書き込み配線６の両端部には電極パッド６ｐが形成されている。

次に、図１５（ｍ）及び図１５（１３）に示すように、書き込み配線６の上部が開口するマスクをホトレジストＰＲ５で形成する。

続いて、図１５（ｎ）及び図１５（１４）に示すように、このホトレジストＰＲ５の開口を介して書き込み配線６上に絶縁層６’（Ａｌ_２Ｏ_３：３０ｎｍ）を形成し、ホトレジストＰＲ５をリフトオフする。書き込み配線６は、絶縁層１０”及び絶縁層６’により囲まれることとなる。

最後に、図１５（ｏ）及び図１５（１５）に示すように、磁性層８ａの上部が開口したホトレジストを形成し、この上から側部磁気ヨーク８ｂ及び上部磁気ヨーク８ｃの材料を堆積した後、ホトレジストをリフトオフし、記憶素子が完成する。

なお、永久磁石層９（図１３（ｄ））の形成前にスペーサ層Ｓ（図８）を形成する場合には、上部電極１０を予めＴＭＲ素子６に電気的に接続するように形成しておく。

本発明は、磁気メモリに利用することができる。

磁気メモリの斜視図（ａ）、磁気抵抗効果素子の縦断面図（磁化の向き平行時）（ｂ）、磁気抵抗効果素子の縦断面図（磁化の向き反平行時）（ｃ）である。 記憶領域Ｐ（Ｘ，Ｙ）内の回路図である。 感磁層２の磁気ヒステリシス曲線を示すグラフである。 磁気ヨーク８を含む記憶素子の平面図である。 図４に示した記憶素子のＶ−Ｖ矢印縦断面図である。 ＴＭＲ素子５の具体的な断面図である。 ＴＭＲ素子５の具体的な断面図である。 スペーサ層Ｓの周辺部の縦断面構成を示す説明図である。 原点Ｏ_Ｐからの幅方向の距離ｘと、永久磁石層９からの磁界の強さＨｘ（Ｏｅ）との関係を有するグラフである。 規格化距離（Ｄｚ／Ｌｘ）と磁化の強さＨｘ（Ｏｅ）、Hｘ比（％）の関係を示すグラフである。 規格化距離（Ｄｚ／Ｌｘ）と磁化の強さＨｘ（Ｏｅ）、Hｘ比（％）の関係を示すグラフである。 規格化距離（Ｄｚ／Ｌｘ）と磁化の強さＨｘ（Ｏｅ）、Hｘ比（％）の関係を示すグラフである。 図５に示した記憶素子の製造方法の説明図である。 図５に示した記憶素子の製造方法の説明図である。 図５に示した記憶素子の製造方法の説明図である。

符号の説明

１・・・磁気メモリ、２・・・感磁層、２ａ・・・強磁性層、２ｂ・・・強磁性層、３・・・非磁性絶縁層、４ｂ・・・強磁性層、４ａ・・・反強磁性層、４・・・固定層、６・・・絶縁層、６ｐ・・・電極パッド、７・・・配線、８ａ・・・下部磁気ヨーク、８ｂ・・・側部磁気ヨーク、８ｃ・・・上部磁気ヨーク、８・・・磁気ヨーク、９・・・永久磁石層、１０・・・下地基板（上部電極）、Ｐ・・・記憶領域。

Claims (4)

1. 二次元配列した複数の記憶領域を備えた磁気メモリにおいて、
   前記複数の記憶領域のそれぞれは、
   感磁層と固定層との間に非磁性層を有する磁気抵抗効果素子と、
   前記磁気抵抗効果素子に情報を書き込むための磁界を発生させる書き込み配線と、
   前記磁気抵抗効果素子に電気的に接続された読み出し配線と、
   を備え、
   前記感磁層の位置における前記固定層が発生した静磁界を相殺するように、前記磁気抵抗効果素子に永久磁石層を設けたことを特徴とする磁気メモリ。
2. 前記永久磁石層は、前記感磁層に接合していることを特徴とする請求項１に記載の磁気メモリ。
3. 前記永久磁石層は、前記感磁層にスペーサ層を介して設けられていることを特徴とする請求項１に記載の磁気メモリ。
4. 前記スペーサ層の厚みをＤ_Ｓ、前記感磁層の厚みをＤ_Ｆ、前記永久磁石層磁化方向の長さをＬｘ、前記永久磁石層の重心位置Ｏ_Ｆから前記感磁層の重心位置Ｏ_Ｐまでの距離をＤｚとした場合、０．０５＜Ｄｚ/Ｌｘ＜０．３となるようＤｓ、Ｄ_Ｆが設定されていることを特徴とする請求項３に記載の磁気メモリ。

Images