以下、実施の形態に係る磁気メモリについて説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。
図1は、磁気メモリの斜視図(a)、磁気抵抗効果素子の縦断面図(磁化の向き平行時)(b)、磁気抵抗効果素子の縦断面図(磁化の向き反平行時)(c)である。
図1(a)に示すように、磁気メモリ1は、二次元配列した複数の記憶領域P(X,Y)を備えている。X=1〜m、Y=1〜nとする(m、nは2以上の整数)。複数の記憶領域P(X,Y)のそれぞれは、感磁層4の一方面側に設けられた固定層2と、固定層2と感磁層4との間に介在する非磁性層(絶縁層)3と、感磁層4の他方面側に設けられた電界補正層CRを有すると共にする磁気抵抗効果素子(TMR素子)5を備えている。
TMR素子5の上方には、書き込み配線6が配置されており、TMR素子の厚み方向の上下面には読み出し配線7が接続されている。書き込み配線6の周囲には磁気ヨーク8が配置されており、磁気ヨーク8は感磁層4に与える磁力線を発生する。
「1」、「0」の情報の書き込みは、TMR素子5の近傍に配置した書き込み配線6に電流を流すことで形成される磁界の作用によって、TMR素子5の感磁層4の磁化の向きを回転させることで行う。すなわち、書き込み配線6に電流IWを通電すると、書き込み配線6の長手方向を囲む方向に磁力線が発生し、磁気ヨーク8を介して磁力線が感磁層4に与えられる。この磁力線の向きは磁気ヨーク8と共に一点鎖線矢印で示す。例えば、正方向に電流IWを流した場合には「1」が記録され、負方向に電流IWを流した場合には「0」が記録されるものとする。
磁気ヨーク8は、書き込み配線6の周囲を囲んでいるので、隣接素子への磁束の漏れを抑制し、また、感磁層4内の磁束密度を増加させる。したがって、書き込み配線6に流れる電流IWは、磁気ヨーク8が無い場合と比較して小さくなる。読み出し配線7には、TMR素子5からの電流が流れる。また、この電流IRの電流量(TMR素子5の抵抗値)は感磁層4の磁化の向きに依存する。したがって、読み出し配線7を介してTMR素子5に記憶されたデータを読み出すことができる。
メモリ情報の「1」、「0」は、TMR素子5を構成する固定層2と感磁層4の磁化の向きの状態に応じて、すなわち、磁化の方向が平行であるか(図1(b))、反平行であるか(図1(c))に依存して規定される。固定層2と感磁層4の磁化の向きが反平行の時(図1(c))、磁化の向きが平行の時に比べて(図1(b))、厚み方向の電気抵抗Rの値が大きい。換言すれば、平行時の抵抗Rは閾値R0以下であり、反平行時の抵抗Rは閾値R0よりも大きくなる。
したがって、「1」、「0」の情報の読出しは、TMR素子5の厚み方向に電流IRを流し、MR(磁気抵抗)効果によるTMR素子5の抵抗値又は電流値を測定することで行う。
磁気メモリ1においては、格子状にビット線BLとワード線WLが設けられている。ワード線WLの電位を上昇させると、読出し配線7に設けられたトランジスタQR(X,Y)のゲート電位が上昇し、この状態でビット線BLの電位を上昇させると、読出し電流IRが読出し配線7を介してTMR素子5を厚み方向に流れる。読出しのアドレス(X,Y)を指定した場合、ワード線WLとビット線BLの双方の電位を上昇させることで、このアドレス(X,Y)の記録情報を読み出すことができる。
また、感磁層4の一方面上に設けられた固定層2で発生した静磁界は、感磁層4内に存在するが、この静磁界は感磁層4の他方面上に設けられた反強磁性体からなる磁界補正層CRによる交換相互作用によって相殺される。
なお、読出し配線7に接続されたワード線WL、ビット線BL、トランジスタと同様の関係で、書き込み配線6にワード線、ビット線、トランジスタを接続することができ、データの書き込みアドレス(X,Y)を指定することができる。一例を図2に示す。
図2は、記憶領域P(X,Y)内の回路図である。
本例では、書き込み配線6に、読出し配線7とは独立に、ビット線BL’が接続され、書き込み配線6に対して直列にトランジスタQW(X,Y)が接続されている。このトランジスタQW(X,Y)のゲートには、読出し配線7とは独立にワード線WL’が接続されており、書き込みアドレス(X,Y)を指定した場合には、ワード線WL’とビット線BL’の双方の電位を正方向又は負方向に上昇させることにより、アドレス(X,Y)のTMR素子5に「1」、「0」のデータを書き込むことができる。
なお、本例では、書き込み配線6に流す電流IWのアドレス(X,Y)は、読出し配線7に流す電流IRのアドレス(X,Y)とは独立に指定する回路を示しているが、ワード線、ビット線、トランジスタは、設計に応じていずれかを共通とすることができる。例えば、ビット線BLとビット線BL’を共通のビット線としても、データの読出しと書き込みのタイミングが異なれば、本回路は機能する。なお、上述の例では、書き込み用の磁界によって感磁層4の磁化の向きを変更しているが、これはスピン注入法を用いて書き換えてもよい。
図3は、感磁層4の磁気ヒステリシス曲線を示すグラフである。縦軸は磁束密度B(T:テスラ)を示し、横軸は外部磁界H(A/m)を示す。
保磁力Hcが大きい物質は硬磁性材料(永久磁石)であるが、感磁層4は高い透磁率を有するが保磁力Hcは小さい強磁性体の軟磁性材料からなる。書き込み電流IWを増加させると、外部磁界Hが強くなり、磁束密度Bが増加して、磁界Hmにおいて飽和磁束密度Bmに到達する。磁束密度Bが飽和した後、外部磁界を無くしても残留磁束密度Brが残り、これを打ち消すためには保磁力Hcが必要となる。
感磁層4は、固定層2の形成する磁界内に配置されているので、常に一定の磁界Hβ内に配置されている。すなわち、固定層2が存在する場合、感磁層4の磁気ヒステリシス曲線は原点Oを通る縦軸に対して非対称となり(オフセット)、曲線LOLDで示される。
そこで、本磁気センサでは、感磁層4の位置における固定層2が発生した静磁界Hβを相殺するように、TMR素子5に磁界補正層CRを設け、オフセット成分を除去することとした(曲線LNEW)。
磁界補正層CRが、交換相互作用によって感磁層4内に形成する静磁界Hαは、固定層2が形成する静磁界Hβを、感磁層4の位置において相殺する。すなわち、合成磁界(Hα+Hβ)の大きさが零となる。したがって、書き込み電流IWを正方向に流すことにより感磁層4の磁化の向きを変更する場合(正変更とする)の書き込み電流IWの大きさと、書き込み電流IWを負方向に流すことにより感磁層4の磁化の向きを変更する場合(負変更とする)の書き込み電流IWの大きさは等しくなる。すなわち、磁界補正層CRが無い場合と比較して、磁化の向きの正変更、負変更の双方の場合に必要な書き込み電流IWの大きさを減少させることができる。
感磁層4の位置における合成磁界(Hα+Hβ)の相殺とは、完全な相殺であることが好ましいが、感磁層4の位置における双方の静磁界(Hα,Hβ)の向きが逆であれば、部分的な相殺であっても一定の効果を奏する。
図4は、磁気ヨーク8を含む記憶素子の平面図、図5は図4に示した記憶素子のV−V矢印縦断面図である。
磁気ヨーク8の内部には、書き込み配線6が通っている。下地基板10上には、TMR素子5が形成されており、その上方には書き込み配線6が配置されている。なお、TMR素子5の上下面には読出し配線(7)に接続される電極が設けることができる(図示せず)。
磁界補正層CRは、TMR素子5の下地基板10側の表面に設けられている。したがって、磁界補正層CRの上方に位置して接合する感磁層4内において磁界補正層CRとの交換相互作用によって発生する静磁界は、固定層2の静磁界と空間的に重複し、効果的に上記磁界の相殺を行うことができる。なお、磁界補正層CRによって感磁層4内に形成される静磁界は、感磁層4に対して直接的に働く。また、TMR素子5と書き込み配線6との間には、絶縁材料が介在していてもよい。
磁気ヨーク8は、例えば、TMR素子5にマスクをして側部磁気ヨーク8bを形成し、マスクを除去して書き込み配線6を形成し、その上に絶縁層を形成した後、この上に上部磁気ヨーク8cを堆積すれば形成することができる。なお、この場合、変形例としての図11に示すように、磁気ヨーク8とTMR素子5とは分離して形成するが、このときには磁気ヨーク8の形成前に下地基板10上にTMR素子5を予め形成しておく。また、図5の如く磁気ヨーク8とTMR素子5とを一体化して形成する場合、磁気ヨーク8の下部を下地基板10上に形成されたTMR素子5の周辺部で形成してもよい。
感磁層4の材料としては、例えばCo、CoFe、NiFe、NiFeCo、CoPt、CoFeBなどの強磁性材料を用いることができる。
非磁性絶縁層3の材料としては、例えばAl、Zn、Mgといった金属の酸化物または窒化物、例えばAl2O3やMgOが好適である。固定層2の構造としては、反強磁性層を強磁性材料層に付与した交換結合型が良く用いられる。また、反強磁性体の材料としては、IrMn、PtMn、FeMn、NiMn、PtPdMn、RuMn、NiO、またはこれらのうち任意の組み合わせの材料を用いることができる。なお、磁界補正層CRは、この反強磁性体の材料からなる。
磁気ヨーク8を構成する軟磁性体の強磁性層の材料としては、NiFe、NiFeCu(Ni0.4Fe0.1Cu0.5)、FeZrB(Fe0.81Zr0.07B0.12)、FeZrBCu(Fe0.87−XZr0.07B0.12CuX、Fe0.81−XZr0.07B0.12CuX(0≦X≦0.02))を用いることができる。
配線材料としては、Cu、AuCu、W、Al等を用いることができる。
なお、磁気ヨーク8の縦断面形状は、書き込み配線6の周囲に位置し、且つ、感磁層4に磁界を提供できるものであれば、方形環状、円環状や三角形環状などのいずれの形状であってもよい。また、各層の厚みの好適な範囲は以下の通りである。
反強磁性層2b: 5nm〜50nm
強磁性層2a: 1nm〜10nm
非磁性絶縁層3: 0.1nm〜3nm
感磁層4: 0.5nm〜30nm
磁界補正層CR: 5nm〜50nm
図6は、TMR素子5の具体的な断面図である。
固定層2は、強磁性層(ピンド層)2aと反強磁性層2bを積層してなる。強磁性層2aの下方には、非磁性絶縁層(トンネルバリア層)3が形成され、その下に感磁層4が形成されている。感磁層4は、2種類以上の強磁性を順次積層したものから構成してもよい。例えば、感磁層4は、強磁性層であるCoFeとNiFeを積層したものであってもよい。感磁層4にCoを混入するとMR比が向上する。
本例では、反強磁性層2bはIrMn、強磁性層2aはCoFe、非磁性絶縁層3はAl2O3からなる。なお、固定層2の磁化の向きは、書き込み配線の長手方向(Y方向とする)及び厚み方向(Z方向とする)の双方に垂直な方向(+X方向とする)に固定されている。感磁層4の他方面(下面)には、磁界補正層CRが接合している。
図7は、TMR素子5における磁界相殺の様子を示す図である。
磁界補正層CRは、感磁層4の他方面に設けられている。固定層2は、強磁性層2aと強磁性層2aに接合した反強磁性層2bとを備えており、磁界補正層CRとの交換結合によって感磁層4内で生じる磁化の向きは、固定層2の強磁性層2aによって感磁層4内に及ぼす静磁界の向きとは逆向きである。詳説すれば、固定層2の強磁性層2a内の磁化の向きと、磁界補正層CRの感磁層4との界面における磁化の向きは逆向きである。固定層2と磁界補正層CRとは、感磁層4に対して互いに反対側に設けられているため、感磁層4内における静磁界Hα,Hβの向きが逆向きとなり、感磁層4内において磁界の相殺が行われる。
図8は、図5に示した素子のTMR素子部の形成工程を説明する図である。
まず、配線7に電気的に接続される配線(下地基板)10を構成する銅の電極上に、電界補正層CR、感磁層4、非磁性絶縁層3、固定層2、フォトレジストR0を順次形成する(図8(a))。
電界補正層CRは、例えば、反強磁性層(IrMn)をスパッタ法を用いて下地基板上に堆積する。感磁層4は例えばスパッタ法を用いて磁界補正層CR上に堆積されるNiFeCoとし、この上にAlをスパッタ法で堆積した後、Alを酸化してAl2O3からなる非磁性絶縁層3を形成する。固定層2は、例えば、非磁性絶縁層3上に強磁性層(NiFe)と反強磁性層(IrMn)をスパッタ法を用いて順次堆積することで形成する。必要に応じて、固定層2上にTa保護層を順次形成することとしてもよい。しかる後、固定層2上にフォトレジストR0を塗布し、各記憶領域内における中央部にフォトレジストR0が残留するように露光・現像処理を行う。
次に、フォトレジストR0をマスクとして、下地基板10が露出するまで各層をドライエッチング(イオンミリング)する(図8(b))。
次に、微小な矩形状にフォトレジストR1をパターニングする(図8(b))。すなわち、露光及び現像処理を行い、結果的に固定層2の一部表面上にフォトレジストR1を形成する。
次に、固定層2の面積が感磁層4の面積よりも小さくなるよう、固定層2上のフォトレジストR1上から、固定層2、非磁性絶縁層3の周辺部を感磁層4が露出するまでエッチングする(図8(c))。このエッチングは、ドライエッチング(イオンミリング)である。この製造方法によれば、フォトレジストR1を用いて固定層2の面積を感磁層4の面積よりも小さくすることができるので、簡易に信頼性の高い磁気センサを製造することができる。
次に、エッチングの工程の後、フォトレジストR1上及び周囲の露出表面上に、スパッタ法などでSiO2などの絶縁層I1を形成し(図8(d))、しかる後、フォトレジストR1をリフトオフする(図8(e))。フォトレジストR1上に形成されていた絶縁層I1は、固定層2上の部分がリフトオフによって除去されるが、固定層2の周囲には絶縁層I1が残留し、固定層2の周囲部分が絶縁層I1によって保護される。
次に、配線部を形成する。
図9は、図5に示した素子の配線部の形成工程を説明する図である。
まず、固定層2の表面が露出するように、その周囲の面上にフォトレジストR2を形成する(図9(a))。
次に、フォトレジストR2上から固定層2上に配線材料6,6’を堆積させる(図9(b))。すなわち、Ti層、Cu層、Ta層を順次積層する。必要な配線材料6を残してフォトレジストR2をリフトオフし、不要な配線材料6’を除去し、書き込み配線6を形成する(図9(c))。このリフトオフによって簡単に書き込み配線6を形成することができる。
次に、ヨーク部を形成する。
図10は、図5に示した素子のヨーク部の形成工程を説明する図である。
まず、書き込み配線6上、側面及び周囲の表面上にSiO2等の絶縁層I2を形成する(図10(a))。例えば、SiO2層はSi(OC2H5)4を用いたCVD(化学的気相成長)法で形成することができる。
次に、書き込み配線6上と側部にフォトレジストR3を形成する(図10(b))。
しかる後、書き込み配線6上のフォトレジストR3上から、絶縁層I2をエッチングし、書き込み配線6上、書き込み線6の側部、感磁層4上で配線6の長手方向に直交する方向に突出した領域(突出部I2t)に絶縁層I2を残留させる。このエッチングはドライエッチング(反応性イオンエッチング)、エッチングガスとしてC4F8を用いる。そして、フォトレジストR3を除去する(図10(c))。
次に、1つの記憶領域の周囲を取り囲むようにフォトレジストR4を形成する(図10(d))。そして、書き込み配線6上に残留した第2絶縁層I2及び周囲の露出表面上に軟磁性材料(NiFe)を堆積し、磁気ヨーク8を形成する(図10(e))。突出部I2tが形成されていた部分では、磁気ヨーク8は内側に凹んだ凹部を構成するが、堆積時の軟磁性体材料のカバレッジは良好となる。なお、フォトレジストR4上には不要な軟磁性材料8’が堆積している。次に、フォトレジストR4をリフトオフし、不要な軟磁性材料8’を除去する(図10(f))。この方法では、書き込み配線6の下部に位置する絶縁層I1、側部及び上部に位置する絶縁層I2を残留させつつ、書き込み配線6の周囲を囲み、感磁層4に磁気的に結合した磁気ヨーク8を形成することができる。
次に、磁気ヨーク8上にSiO2からなる保護層24を形成する(図10(g))。SiO2層はSi(OC2H5)4を用いたCVD法で形成することができる。磁気ヨーク8は、保護層24によって保護されることとなる。
なお、図2に示した磁気メモリにおいては、書き込み配線6に流す電流IWのアドレス(X,Y)は、読出し配線7に流す電流IRのアドレス(X,Y)とは独立に指定する回路を示したが、ビット線を一部共通とした回路構成についても説明しておく。
図11は、磁気抵抗効果素子の変形例である。
本例では、磁気ヨーク8とTMR素子5とは分離して形成する。磁気ヨーク8の形成前に下地基板10上にTMR素子5を予め形成しておく。TMR素子5の形成後、下地基板10上に絶縁層8Aを形成し、磁気ヨーク8の下部が、TMR素子5の感磁層4に対して若干の隙間を空けて対向するように磁性体を堆積し、その上に磁気ヨーク8の本体を形成する。このような構造においても、磁界補正層CRは有効に機能する。
図12は、本実施形態による磁気メモリ1の回路図、図13は図12に示した記憶領域P(X,Y)の概略斜視図である。なお、図13において、Y座標がY=yである記憶領域のY方向隣に位置する記憶領域のY座標はY=y+1である。
磁気メモリ1は、記憶部MEM、ビット選択回路11、ワード選択回路12、ビット線13a及び13b、ワード線14a、および14bを備えている。記憶部MEMは、複数の記憶領域P(X,Y)からなる。複数の記憶領域P(X,Y)は、m行n列(m、nは2以上の整数)からなる二次元状に配列されている。複数の記憶領域P(X,Y)のそれぞれは、TMR素子5、書き込み配線6、及び読み出し配線7を含む磁性素子部9と、書き込みトランジスタQW(X,Y)と、読み出しトランジスタQR(X,Y)とを有する。
磁気メモリ1は、書き込み配線6の外周を囲み感磁層4に与える磁力線を発生する磁気ヨーク8と、TMR素子5に電気的に接続された読み出し配線7とを備えている。なお、固定層2の面積S1は、感磁層4の面積S2よりも小さい。
書き込み配線6に電流を流すと、磁気ヨーク8を介して磁力線が感磁層4に与えられる。磁気ヨーク8は、書き込み配線6の周囲を囲んでいるので、隣接素子への磁束の漏れを抑制し、また、感磁層4内の磁束密度を増加させる機能を有する。書き込み配線6に流れる電流は、磁気ヨーク8が無い場合と比較して小さくてもよい。読み出し配線7には、TMR素子5からの電流が流れ、この電流量(抵抗値)は感磁層4の磁化の向きに依存するので、読み出し配線7を介して記憶されたデータを読み出すことができる。
ここで、磁気ヨーク8と感磁層4との磁気的な接続部近傍では、感磁層4内の磁化の向きが乱れている。すなわち、読み出し時に機能する感磁層4における固定層対向領域の磁化の向きが乱れていなければ信頼性が高くなる。そこで、本磁気センサでは、固定層2の面積S1は、感磁層4の面積S2よりも小さいこととし、感磁層4の固定層対向部においては相対的に、その周囲の領域よりも磁化の向きが乱れない構成とし、データ読み出し時の信頼性を高めることとした。また、固定層2は、感磁層4の重心を含んで位置する。なお、S1とS2の比率は、1:2〜1:50である。
書き込み配線6は、書き込み電流によってTMR素子5の感磁層4に外部磁界を提供するための配線である。書き込み配線6の一端は電極D2を介してビット線13aに電気的に接続されている。書き込み配線6の他端は、書き込みトランジスタQW(X,Y)のソースまたはドレインに電気的に接続されている。書き込みトランジスタQW(X,Y)は、書き込み配線6における書き込み電流の導通を制御するための半導体書き込みスイッチである。書き込みトランジスタQW(X,Y)は、ドレイン及びソースの一方が書き込み配線6に電気的に接続されており、他方がビット線13bに電気的に接続されている。書き込みトランジスタQW(X,Y)のゲートは、ワード線14aに電気的に接続されている。
読み出し配線7は、TMR素子5に読み出し電流を流すための配線である。具体的には、読み出し配線7はビット線13bとビット線13aをTMR素子5を介して接続する配線である。また、読み出しトランジスタQR(X,Y)は、読み出し配線7における読み出し電流の導通を制御するための半導体読み出しスイッチである。読み出しトランジスタQR(X,Y)のソース及びドレインの一方はTMR素子5の感磁層4に電気的に接続されており、ソース及びドレインの他方はビット線13bに電気的に接続されている。また、読み出しトランジスタQR(X,Y)のゲートは、ワード線14bに電気的に接続されている。書込みトランジスタQW(X,Y)と読出しトランジスタQR(X,Y)のゲートは、それぞれ独立に制御するために、書き込み用と読み出し用のワード線を設けそれぞれに接続している。
ビット線13a及び13bは、記憶領域P(X,Y)の各列に対応して配設されている。
ビット線13aは、対応する列の記憶領域P(X,Y)それぞれが有する書き込み配線6の一端に電気的に接続されている。ビット線13aは、対応する列の記憶領域P(X,Y)それぞれが有する読み出し配線7の一端にも電気的に接続されている。
ビット線13bは、対応する列の記憶領域P(X,Y)それぞれが有する書き込みトランジスタQW(X,Y)のドレインまたはソースに電気的に接続されている。
ワード線14a,14bは、記憶領域P(X,Y)の各行に対応して配設されており、対応する行の記憶領域P(X,Y)それぞれが有する書き込みトランジスタQW(X,Y)、読出しトランジスタQR(X,Y)の制御端子であるゲートに電気的に接続されている。
ビット選択回路11は、各記憶領域P(X,Y)の書き込み配線6に正または負の書き込み電流を提供する機能を備える。具体的には、ビット選択回路11は、磁気メモリ1の内部または外部からデータ書き込み時に指示されたアドレスに応じて、該アドレスに該当する列を選択するアドレスデコーダ回路と、選択した列に対応するビット線13aとビット線13bとの間に、正または負の書き込み電流を供給するカレントドライブ回路とを含んで構成されている。
ワード選択回路12は、磁気メモリ1の内部または外部からデータ書き込み時に指示されたアドレスに応じて、該アドレスに該当する行を選択し、選択した行に対応するワード線14a,14bに制御電圧を提供する機能を備える。
以上の構成を備える磁気メモリ1は、次のように動作する。
磁気メモリ1の内部または外部からデータ書込みを行うアドレス(i行j列/1≦i≦m、1≦j≦n)が指定されると、ビット選択回路11及びワード選択回路12がそれぞれ該当するj列及びi行を選択する。ワード選択回路12に選択されたi行に含まれる記憶領域P(X,Y)の書き込みトランジスタQW(X,Y)においては、制御電圧がワード線14aを通じてゲートに印加され、書き込み電流が導通可能な状態となる。
また、ビット選択回路11に選択されたj列に含まれる記憶領域P(X,Y)においては、ビット線13aとビット線13bとの間に、データに応じた正または負の電圧が印加される。
そして、ビット選択回路11に選択されたj列及びワード選択回路12に選択されたi行の双方に含まれる記憶領域P(X,Y)においては、書き込みトランジスタQW(X,Y)を介して書き込み配線6に書き込み電流が生じ、この書き込み電流による磁界によってTMR素子5の感磁層4の磁化方向が反転する。こうして、指示されたアドレス(i行j列)の記憶領域P(X,Y)に二値データが書き込まれる。
また、磁気メモリ1の内部または外部からデータ読み出しを行うアドレス(k行l列/1≦k≦m、1≦l≦n)が指定されると、ビット選択回路11及びワード選択回路12がそれぞれ該当するl列及びk行を選択する。ワード選択回路12に選択されたk行に含まれる記憶領域P(X,Y)の読み出しトランジスタQR(X,Y)においては、制御電圧がワード線14bを通じてゲートに印加され、読み出し電流が導通可能な状態となる。
ビット選択回路11に選択されたl列に対応するビット線13aとビット線13bの間には、読み出し電流を流すための電圧がビット選択回路11から印加される。
そして、ビット選択回路11に選択されたl列及びワード選択回路12に選択されたk行の双方に含まれる記憶領域P(X,Y)においては、読み出し配線7を流れる読み出し電流はTMR素子5及び読み出しトランジスタQR(X,Y)を介してビット線13bへ流れる。
そして、例えばTMR素子5におけるビット線13aとビット線13bとの間の電圧降下量が判別されることにより、換言すれば、TMR素子5の抵抗値が判別されることにより、指示されたアドレス(k行l列)の記憶領域P(X,Y)に記憶された二値データが読み出される。すなわち、電流の値が小さければTMR素子5の抵抗値は高く、電流の値が大きければ抵抗値は低いということになる。
図14は図13に示した記憶領域P(X,Y)のIVI−IVI矢印断面図(YZ平面)である。
読み出し配線7を構成する下部電極は、半導体基板100上に形成された絶縁層200を厚み方向に貫通する垂直電極A1を介して、読み出しトランジスタQR(X,Y)のソース又はドレイン電極34aに接続されている。ここでは、ドレイン電極34aとする。読み出しトランジスタQR(X,Y)のゲート電極34gは、ワード線14b自体を構成する又はワード線14bに接続されている。読み出しトランジスタQR(X,Y)は、ドレイン電極34a,ソース電極34bと、ゲート電極34gと、ドレイン電極34a,ソース電極34b直下に形成されたドレイン領域34a’,ソース領域34b’からなり、ゲート電極34gの電位に応じてドレイン電極34a,ソース電極34bは接続される。ソース電極34bは、内部接続配線15を介してビット線13bに接続されている。
図15は図13に示した記憶領域P(X,Y)のXV−XV矢印断面図(XZ平面)である。
読み出しトランジスタQR(X,Y)及び書き込みトランジスタQW(X,Y)の周囲には、LOCOS(local oxidation of silicon)による酸化膜(SiO2)Fが形成されている。書き込みトランジスタQW(X,Y)のソース又はドレイン領域32aは、垂直配線C1を介して電極D1に接続されている。なお、書き込みトランジスタQW(X,Y)も、ソース/ドレイン電極32a,32bとゲート電極32gを備えている(図13参照)。
また、ビット線13a,13bやワード線14a,14bは、半導体基板100上に形成された下部絶縁層200内に埋設されており、下部絶縁層200上には上部絶縁層24が形成されている。また、下部絶縁層200内には必要に応じて複数の配線が設けられる。垂直配線A1,C1は、半導体基板100の表面から下部絶縁層200を貫通する配線であり、電極D1は下部絶縁層200上に形成されている。半導体基板100は例えばSiからなり、ソース領域及びドレイン領域には半導体基板100とは異なる導電型の不純物が添加されている。下部絶縁層200はSiO2等からなる。
以上、説明したように、上述の磁気メモリによれば、磁界補正層CRによって感磁層4内に形成される静磁界Hαは、固定層2が形成する静磁界Hβを、感磁層4の位置において相殺することができる。書き込み電流IWを正方向に流すことにより感磁層4の磁化の向きを変更する場合(正変更とする)の書き込み電流IWの大きさと、書き込み電流IWを負方向に流すことにより感磁層4の磁化の向きを変更する場合(負変更とする)の書き込み電流IWの大きさは等しくなるため、磁界補正層CRが無い場合と比較して、磁化の向きの正変更、負変更の双方の場合に必要な書き込み電流IWの大きさを減少させることができる。
すなわち、感磁層4の非磁性絶縁層3とは反対側の面に反強磁性層からなる磁界補正層CRを設けたので、感磁層4と反強磁性層との交換相互作用により、感磁層4の磁化方向に強い異方性を誘起するために固定層2からの静磁界を相殺し、記録電流の非対称性を防止することができる。また、磁界補正層CRは、感磁層4の他方面に接合しており、上述の従来例のようなスペーサ層を必要としないため、構造が簡単であるという利点を有する。
1…磁気メモリ、2a…強磁性層、2…固定層、2b…反強磁性層、3…非磁性絶縁層、4…感磁層、6…書き込み配線、7…読み出し配線、8…磁気ヨーク、8c…上部磁気ヨーク、8b…側部磁気ヨーク、8’…軟磁性材料、9…磁性素子部、10…下地基板、11…ビット選択回路、12…ワード選択回路、13a…ビット線、13b…ビット線、14a…ワード線、14b…ワード線、15…内部接続配線、24…上部絶縁層、100…半導体基板、200…下部絶縁層、A1…垂直電極、C1…垂直配線、BL…ビット線、CR1…スペーサ層、CR…磁界補正層、CR…磁界補正層、CR…電界補正層、D1…電極、D2…電極、MEM…記憶部、P…記憶領域、QR…トランジスタ、QW…トランジスタ。