JP2006332203A - 配線回路基板 - Google Patents
配線回路基板 Download PDFInfo
- Publication number
- JP2006332203A JP2006332203A JP2005151426A JP2005151426A JP2006332203A JP 2006332203 A JP2006332203 A JP 2006332203A JP 2005151426 A JP2005151426 A JP 2005151426A JP 2005151426 A JP2005151426 A JP 2005151426A JP 2006332203 A JP2006332203 A JP 2006332203A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- groove
- circuit board
- conductor
- component mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 82
- 238000009434 installation Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 2
- 239000011347 resin Substances 0.000 abstract description 35
- 229920005989 resin Polymers 0.000 abstract description 35
- 238000007789 sealing Methods 0.000 abstract description 35
- 238000003892 spreading Methods 0.000 abstract description 3
- 238000004806 packaging method and process Methods 0.000 abstract 5
- 229920001721 polyimide Polymers 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 9
- 239000011888 foil Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 230000003014 reinforcing effect Effects 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 5
- 229920005575 poly(amic acid) Polymers 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000011342 resin composition Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002825 nitriles Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】 電子部品実装部に充填される封止樹脂の、電子部品実装部以外への流出を確実に防止することのできる、配線回路基板を提供すること。
【解決手段】 電子部品Ｅを実装する電子部品実装部８が形成されている配線回路基板１において、電子部品実装部８には、電子部品Ｅを設置する電子部品設置領域９と、電子部品設置領域９内に配置され、導体配線５と連続する端子６とを設ける。そして、カバー絶縁層４に、電子部品実装部８の周囲を取り囲み、各導体配線５と直交するように延びる溝１１を形成し、その溝１１に、各導体配線５との交差部分において、導体配線５が延びる方向に突出する突出部分１２を形成する。これによって、過度に充填された封止樹脂Ｒが、溝１１を乗り越えにくくなり、溝１１から外側へ広がることを防止することができる。
【選択図】 図１
【解決手段】 電子部品Ｅを実装する電子部品実装部８が形成されている配線回路基板１において、電子部品実装部８には、電子部品Ｅを設置する電子部品設置領域９と、電子部品設置領域９内に配置され、導体配線５と連続する端子６とを設ける。そして、カバー絶縁層４に、電子部品実装部８の周囲を取り囲み、各導体配線５と直交するように延びる溝１１を形成し、その溝１１に、各導体配線５との交差部分において、導体配線５が延びる方向に突出する突出部分１２を形成する。これによって、過度に充填された封止樹脂Ｒが、溝１１を乗り越えにくくなり、溝１１から外側へ広がることを防止することができる。
【選択図】 図１
Description
本発明は、配線回路基板、詳しくは、電子部品が実装される配線回路基板に関する。
配線回路基板に、半導体素子などの電子部品を実装する場合には、配線回路基板の電子部品実装部に、電子部品を設置して、配線回路基板に設けられる導体パターンの端子と電子部品の端子とを接続した後、電子部品と電子部品実装部との間の隙間に、その隙間を封止するように、封止樹脂を充填するようにしている。
このような電子部品の実装では、封止樹脂を、電子部品と電子部品実装部との間の隙間に充填するときに、封止樹脂が必要以上に充填され、その必要以上に充填された余剰の封止樹脂が電子部品実装部以外の部分に流出してしまい、配線回路基板を汚染する場合がある。
このような電子部品の実装では、封止樹脂を、電子部品と電子部品実装部との間の隙間に充填するときに、封止樹脂が必要以上に充填され、その必要以上に充填された余剰の封止樹脂が電子部品実装部以外の部分に流出してしまい、配線回路基板を汚染する場合がある。
そのため、例えば、プリント配線基板に、ベアチップを実装して、封止用樹脂組成物で封止する場合において、ベアチップが搭載される個所に沿って、その外縁の外側付近に封止用樹脂組成物の広がりを抑制する溝を形成することが提案されている（例えば、特許文献１参照。）。
特開２００１−２４４３８４号公報
しかし、特許文献１に記載されるように、電子部品実装部の外側近傍に溝を形成しても、封止樹脂が過度に充填されると、過度に充填された封止樹脂が、溝を乗り越えて広がる場合があり、とりわけ、導体パターンの配線密度が高くなるに伴って、封止樹脂の流出を、より確実に防ぐことが求められている。
本発明の目的は、電子部品実装部に充填される封止樹脂の、電子部品実装部以外への流出を確実に防止することのできる、配線回路基板を提供することにある。
本発明の目的は、電子部品実装部に充填される封止樹脂の、電子部品実装部以外への流出を確実に防止することのできる、配線回路基板を提供することにある。
上記目的を達成するために、本発明の配線回路基板は、ベース絶縁層と、前記ベース絶縁層の上に形成される複数の導体配線と、前記ベース絶縁層の上に前記導体配線を被覆するように形成されるカバー絶縁層とを備え、電子部品を実装する電子部品実装部が形成されている配線回路基板において、前記電子部品実装部は、前記カバー絶縁層が開口されることにより形成されており、かつ、電子部品が設置される電子部品設置領域と、前記電子部品設置領域内に配置され、前記導体配線と連続するように形成され、電子部品と電気的に接続される端子とを備えており、前記カバー絶縁層には、前記電子部品実装部の周囲に、複数の前記導体配線と交差するように延びる溝が形成されており、前記溝は、少なくとも１つの前記導体配線との交差部分において、前記導体配線が延びる方向に突出するように、形成されていることを特徴としている。
また、本発明の配線回路基板では、前記溝は、少なくとも１つの前記導体配線との交差部分において、前記電子部品実装部に向かって突出するように、形成されていることが好適である。
また、本発明の配線回路基板では、前記溝は、互いに隣接する少なくとも２つの前記導体配線の交差部分において、前記導体配線が延びる方向において互いに反対方向に突出するように、形成されていることが好適である。
また、本発明の配線回路基板では、前記溝は、互いに隣接する少なくとも２つの前記導体配線の交差部分において、前記導体配線が延びる方向において互いに反対方向に突出するように、形成されていることが好適である。
また、本発明の配線回路基板では、前記溝は、互いに隣接する少なくとも２つの前記導体配線の交差部分の間において、前記導体配線が延びる方向に対して直交する方向に延びる部分が形成されるように、形成されていることが好適である。
また、本発明の配線回路基板では、前記溝は、前記電子部品実装部の周囲において、前記導体配線が延びる方向に沿って重なるように、複数形成されていることが好適である。
また、本発明の配線回路基板では、前記溝は、前記電子部品実装部の周囲において、前記導体配線が延びる方向に沿って重なるように、複数形成されていることが好適である。
本発明の配線回路基板では、カバー絶縁層には、電子部品実装部の周囲に、複数の導体配線と交差するように延びる溝が、少なくとも１つの導体配線との交差部分において、導体配線が延びる方向に突出するように、形成されている。そのため、封止樹脂が電子部品実装部に過度に充填されても、その過度に充填された封止樹脂が、その溝によって、溝から外側へ広がることを、確実に防止することができる。
すなわち、この溝は、電子部品実装部の周囲において、複数の導体配線と交差するように形成されており、導体配線との交差部分の溝の深さは、交差部分以外の部分の溝の深さに比べて、導体配線の厚み分浅く形成されている。そのため、封止樹脂が過度に充填されると、導体配線との交差部分においては、過度に充填された封止樹脂が、その浅く形成されている溝を乗り越えて、広がってしまうおそれがある。
しかし、この溝は、導体配線との交差部分においては、導体配線が延びる方向に突出しているので、過度に充填された封止樹脂が、その溝を乗り越えにくくなり、溝から外側へ広がることを防止することができる。その結果、電子部品実装部に充填される封止樹脂の、電子部品実装部以外への流出を確実に防止することができる。
図１は、本発明の配線回路基板の一実施形態の電子部品実装部周辺の要部平面図、図２は、図１のＡ−Ａ線断面図、図３は、図１のＢ−Ｂ線断面図、図４は、図１の要部拡大平面図である。
この配線回路基板１は、図１および図２に示すように、ベース絶縁層２と、ベース絶縁層２の上に形成された導体パターン３と、導体パターン３を被覆するように、ベース絶縁層２の上に形成されたカバー絶縁層４とを備えている。
この配線回路基板１は、図１および図２に示すように、ベース絶縁層２と、ベース絶縁層２の上に形成された導体パターン３と、導体パターン３を被覆するように、ベース絶縁層２の上に形成されたカバー絶縁層４とを備えている。
ベース絶縁層２は、例えば、ポリイミド、ポリアミドイミド、アクリル、ポリエーテルニトリル、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリ塩化ビニルなどの合成樹脂からなる。好ましくは、ポリイミドからなる。ベース絶縁層２の厚みは、例えば、３〜２０μｍ、好ましくは、８〜１２μｍである。
導体パターン３は、例えば、銅箔、ニッケル箔、金箔、はんだ箔またはこれらの合金箔からなる。導体パターン３の厚みは、例えば、５〜２５μｍ、好ましくは、８〜１５μｍである。
導体パターン３は、例えば、銅箔、ニッケル箔、金箔、はんだ箔またはこれらの合金箔からなる。導体パターン３の厚みは、例えば、５〜２５μｍ、好ましくは、８〜１５μｍである。
また、導体パターン３は、複数の導体配線５と、各導体配線５に連続し、後述する電子部品実装部８を構成する端子６とを一体的に備えている。各導体配線５は、互いに間隔を隔てて平行して延びるように形成されている。端子６は、各導体配線５から連続して延び、次に述べる電子部品設置領域９内に配置されている。
カバー絶縁層４は、ベース絶縁層２と同様の合成樹脂からなり、その厚みは、例えば、１〜１５μｍ、好ましくは、３〜８μｍである。
カバー絶縁層４は、ベース絶縁層２と同様の合成樹脂からなり、その厚みは、例えば、１〜１５μｍ、好ましくは、３〜８μｍである。
また、カバー絶縁層４には、次に述べる電子部品実装部８を形成するために、開口部７が形成されている。この開口部７は、配線回路基板１における電子部品実装部８を形成する所定部分において、その一辺が、３００〜５０００μｍ、好ましくは、５００〜３０００μｍの平面視略矩形状に形成されている。
また、この配線回路基板１には、半導体素子などの電子部品Ｅ（図５参照）を実装するための電子部品実装部８が形成されている。
また、この配線回路基板１には、半導体素子などの電子部品Ｅ（図５参照）を実装するための電子部品実装部８が形成されている。
電子部品実装部８は、カバー絶縁層４の開口部７の開口部分として形成されており、電子部品Ｅが設置される電子部品設置領域９と、電子部品設置領域９内に配置される導体パターン３の端子６とを備えている。
すなわち、導体パターン３の各導体配線５は、開口部７の周辺では、開口部７の四辺に対応する４つの配線部分１０として形成されている。各配線部分１０では、複数の導体配線５が、対応する開口部７の各辺に対して直交する方向から、その各辺に対応する開口部７の端縁に向かうように、互いに間隔を隔てて平行して延びるように配置されている。これによって、各配線部分１０は、開口部７を挟んで平面視略十字状に配置されている。
すなわち、導体パターン３の各導体配線５は、開口部７の周辺では、開口部７の四辺に対応する４つの配線部分１０として形成されている。各配線部分１０では、複数の導体配線５が、対応する開口部７の各辺に対して直交する方向から、その各辺に対応する開口部７の端縁に向かうように、互いに間隔を隔てて平行して延びるように配置されている。これによって、各配線部分１０は、開口部７を挟んで平面視略十字状に配置されている。
各配線部分１０において、互いに隣接する導体配線５の間隔Ｓは、例えば、５〜３０００μｍ、好ましくは、１０〜２５００μｍであり、各導体配線５の幅Ｗ１は、例えば、５〜２０００μｍ、好ましくは、１０〜１０００μｍである。
各端子６は、導体パターン３における開口部７からの露出部分であって、各配線部分１０において、各導体配線５から開口部７内へ連続して延びるように形成されている。各端子６は、各配線部分１０に対応して、開口部７の四辺の端縁から、開口部７内へ各辺と直交する方向に延びるように形成され、開口部７内においては、各配線部分１０毎に、互いに間隔を隔てて平行して延びるように配置されている。また、各端子６は、開口部７内において、互いに対向する対辺から延びる各端子６が、互いに間隔を隔てて対向配置されるように、その基端部が開口部７の端縁に配置され、その遊端部が、開口部７の対辺間の中央よりも基端部側に配置されている。各端子６は、対応する配線部分１０毎に、開口部７の四辺から延び、次に述べる電子部品設置領域９を挟んで平面視略十字状に配置されている。
各端子６は、導体パターン３における開口部７からの露出部分であって、各配線部分１０において、各導体配線５から開口部７内へ連続して延びるように形成されている。各端子６は、各配線部分１０に対応して、開口部７の四辺の端縁から、開口部７内へ各辺と直交する方向に延びるように形成され、開口部７内においては、各配線部分１０毎に、互いに間隔を隔てて平行して延びるように配置されている。また、各端子６は、開口部７内において、互いに対向する対辺から延びる各端子６が、互いに間隔を隔てて対向配置されるように、その基端部が開口部７の端縁に配置され、その遊端部が、開口部７の対辺間の中央よりも基端部側に配置されている。各端子６は、対応する配線部分１０毎に、開口部７の四辺から延び、次に述べる電子部品設置領域９を挟んで平面視略十字状に配置されている。
電子部品設置領域９は、開口部７から露出するベース絶縁層２の表面において、図１の点線で示すように、開口部７内の中央に配置され、開口部７の四辺からそれぞれ延びる各端子６の遊端部をすべて含むように、開口部７よりも一回り小さい平面視略矩形状の領域として画成されている。
そして、この配線回路基板１において、カバー絶縁層４には、電子部品実装部８の周囲を取り囲むように、溝１１が形成されている。
そして、この配線回路基板１において、カバー絶縁層４には、電子部品実装部８の周囲を取り囲むように、溝１１が形成されている。
この溝１１は、開口部７よりも一回り大きい平面視略矩形枠状に形成されており、その溝１１内に、開口部７、すなわち、電子部品実装部８が配置されている。また、この溝１１は、カバー絶縁層４の厚さ方向を貫通して、次に述べる各導体配線５との交差部分以外の部分でベース絶縁層２が露出するように開口され、その溝深さが、カバー絶縁層４の厚さに相当し、その溝幅Ｗ２が、例えば、２０〜５００μｍ、好ましくは、５０〜２００μｍで、電子部品実装部８の周囲において、無端状（閉鎖状）に連続して形成されている。また、この溝１１は、導体配線５が延びる方向における溝１１の幅方向内側端縁から開口部７の周端縁までの間（以下に述べる実施例では溝間という。）Ｌ１が、実質的にほぼ同程度の距離で、例えば、２０〜５００μｍ、好ましくは、４０〜２００μｍとなるように、電子部品実装部８を取り囲んでいる。
また、この溝１１では、四方の各辺が、各配線部分１０の各導体配線５と、互いに直交する方向で交差しており、その交差部分において、各導体配線５を露出させている。
そして、この溝１１における各導体配線５との交差部分には、各導体配線５が延びる方向（すなわち、溝１１の幅方向）に突出する突出部分１２が形成されている。
この突出部分１２は、図４に示すように、互いに隣接する２つの交差部分において、一方が幅方向内側（電子部品実装部８側）に向かって突出するように、他方が幅方向外側に向かって突出するように、つまり、幅方向において互いに反対方向に突出するように、形成されている。また、各突出部分１２は、それぞれの方向に向かって、溝１１が平面視略円弧形状に突出するように、形成されている。
そして、この溝１１における各導体配線５との交差部分には、各導体配線５が延びる方向（すなわち、溝１１の幅方向）に突出する突出部分１２が形成されている。
この突出部分１２は、図４に示すように、互いに隣接する２つの交差部分において、一方が幅方向内側（電子部品実装部８側）に向かって突出するように、他方が幅方向外側に向かって突出するように、つまり、幅方向において互いに反対方向に突出するように、形成されている。また、各突出部分１２は、それぞれの方向に向かって、溝１１が平面視略円弧形状に突出するように、形成されている。
また、溝１１における互いに隣接する２つの交差部分の間（すなわち、各突出部分１２の間）には、２つの交差部分でそれぞれ交差している導体配線５が延びる方向に対して直交する方向に延びる直交部分１３が形成されている。
この直交部分１３は、２つの交差部分の間において、後で述べるが、すべての部分にわたって形成されていてもよく（図９参照）、また、図４に示すように、部分的に形成されていてもよい。
この直交部分１３は、２つの交差部分の間において、後で述べるが、すべての部分にわたって形成されていてもよく（図９参照）、また、図４に示すように、部分的に形成されていてもよい。
直交部分１３が、部分的に形成されている場合には、互いに隣接する各突出部分１２と、それらの間に挟まれる直交部分１３のとの間に、各突出部分１２と直交部分１３とを連結する連結部分１４が形成される。この連結部分１４は、突出部分１２から、その突出部分１２が延びる方向に傾斜して、直交部分１３に連結されている。
これによって、溝１１は、図１に示すように、突出部分１２、直交部分１３および連結部分１４が連続して繰り返される無端状に形成されている。
これによって、溝１１は、図１に示すように、突出部分１２、直交部分１３および連結部分１４が連続して繰り返される無端状に形成されている。
このような溝１１において、図４に示すように、突出部分１２間のピッチＰは、例えば、５０〜２０００μｍ、好ましくは、８０〜１５００μｍであり、また、突出部分１２の幅方向最内側部分と、直交部分１３の幅方向最内側部分との差（以下に述べる実施例では振幅量という。）Ａが、例えば、５０〜１０００μｍ、好ましくは、８０〜８００μｍである。
なお、この配線回路基板１は、通常の配線回路基板１の製造方法と、同様の方法で製造することができる。すなわち、例えば、まず、ポリイミドなどからなるベース絶縁層２を、キャスティングにより、または、ドライフィルムとして用意し、そのベース絶縁層２の上に、アディティブ法やサブトラクティブ法などの公知のパターンニング法によって、導体配線５および端子６を備える銅箔などからなる導体パターン３を形成した後、ベース絶縁層３の上に、導体パターン３を被覆するように、感光性ポリアミド酸（感光性ポリイミド前駆体）を含む溶液を塗布し、露光および現像することによりパターンニングした後、これを加熱硬化させて、ポリイミドなどからなるカバー絶縁層４を形成する。また、開口部７は、カバー絶縁層４のパターンニングにおいて、感光性ポリアミド酸を、電子部品実装部８を形成する部分が露出するように、パターンニングすることにより、形成する。
なお、このような配線回路基板１では、図２の仮想線に示すように、ベース絶縁層２の裏面（導体パターン３が積層される表面と反対側の裏面）に、補強層１５を積層することもできる。
補強層１５は、例えば、ステンレス箔、４２アロイ箔、アルミニウム箔、銅−ベリリウム箔、りん青銅箔などからなり、その厚みは、例えば、１０〜２００μｍ、好ましくは、１５〜１５０μｍである。
補強層１５は、例えば、ステンレス箔、４２アロイ箔、アルミニウム箔、銅−ベリリウム箔、りん青銅箔などからなり、その厚みは、例えば、１０〜２００μｍ、好ましくは、１５〜１５０μｍである。
補強層１５が積層される場合には、上記の製造方法において、例えば、ステンレス箔などからなる補強層１５を用意して、その補強層１５の上に、感光性ポリアミド酸（感光性ポリイミド前駆体）を含む溶液を塗布し、露光および現像することによりパターンニングした後、これを加熱硬化させて、ポリイミドなどからなるベース絶縁層３を形成する。そして、必要により、カバー絶縁層４の形成後に、補強層１５を、エッチングすることによりパターンニングする。
そして、このように形成された配線回路基板１では、半導体素子などの電子部品Ｅを実装する場合には、図５に示すように、電子部品実装部８において、まず、電子部品Ｅを、電子部品設置領域９に、導体パターン３の端子６と電子部品Ｅの端子（図示せず。）とが、はんだバンプ１６などを介して電気的に接続されるように、設置する。次いで、電子部品Ｅと電子部品実装部８との隙間に、その隙間を封止するように、封止樹脂Ｒを充填する。
封止樹脂Ｒは、例えば、フェノール樹脂、エポキシ樹脂またはポリイミド樹脂などの流動性のある液状樹脂からなり、電子部品Ｅと電子部品実装部８との隙間に流入させた後に、硬化させる。
このような封止樹脂Ｒの充填においては、封止樹脂Ｒが必要以上に充填され、その必要以上に充填された余剰の封止樹脂Ｒが電子部品実装部８以外のカバー絶縁層４の表面に流出してしまい、配線回路基板１を汚染する場合がある。
このような封止樹脂Ｒの充填においては、封止樹脂Ｒが必要以上に充填され、その必要以上に充填された余剰の封止樹脂Ｒが電子部品実装部８以外のカバー絶縁層４の表面に流出してしまい、配線回路基板１を汚染する場合がある。
しかし、この配線回路基板１では、カバー絶縁層４には、電子部品実装部８の周囲を取り囲み、各配線部分１０において、各導体配線５と直交するように延びる溝１１が、各導体配線５との交差部分において突出部分１２が形成されるように、形成されている。そのため、封止樹脂Ｒが、上記したように、電子部品実装部８に過度に充填されても、その過度に充填された封止樹脂Ｒを溝１１内に流入させることにより堰き止めて、溝１１の内側（すなわち、電子部品実装部８が配置されている溝１１内）から外側へ広がることを、確実に防止することができる。
すなわち、この溝１１は、電子部品実装部８の周囲において、各配線部分１０において、各導体配線５と直交するように形成されており、図３に示すように、各導体配線５との交差部分の溝の深さＤ１は、隣接する交差部分間の溝の深さＤ２に比べて、導体配線５の厚みＴ１分浅く形成されている。そのため、封止樹脂Ｒが過度に充填されると、各導体配線５との交差部分においては、過度に充填された封止樹脂Ｒが、その浅く形成されている溝１１を乗り越えて、広がってしまうおそれがある。
しかし、この溝１１は、図４に示すように、各導体配線５との交差部分においては、突出部分１２が、各導体配線５が延びる方向に突出しているので、過度に充填された封止樹脂Ｒが、その溝１１を乗り越えにくくなり、溝１１の内側（すなわち、電子部品実装部８が配置されている溝１１内）から外側へ広がることを防止することができる。その結果、電子部品実装部８に充填される封止樹脂Ｒの、電子部品実装部８以外への流出を確実に防止することができる。
なお、上記の実施形態では、溝１１を、電子部品実装部８の周囲において、無端状（閉鎖状）に連続して形成したが、例えば、図６に示すように、電子部品実装部８の周囲において、それぞれが連続せずに、複数に分割して形成することもできる。
すなわち、図６において、溝１１は、開口部７の四辺に対して、間隔を隔ててそれぞれ外側で対向するように、４つに分割して形成されている。また、溝１１は、図６には示さないが、例えば、開口部７を囲むように、平面視略Ｌ字形状に２つに分割して形成することもできる。さらに、溝１１は、必ずしも開口部７の四辺のすべてに対向してそれぞれ形成する必要はなく、その目的および用途などによって、例えば、開口部７の対辺に対応して、平行状に２つ形成することもできる。また、互いに隣接する辺に対応して、Ｌ字状に２つ形成することもできる。
すなわち、図６において、溝１１は、開口部７の四辺に対して、間隔を隔ててそれぞれ外側で対向するように、４つに分割して形成されている。また、溝１１は、図６には示さないが、例えば、開口部７を囲むように、平面視略Ｌ字形状に２つに分割して形成することもできる。さらに、溝１１は、必ずしも開口部７の四辺のすべてに対向してそれぞれ形成する必要はなく、その目的および用途などによって、例えば、開口部７の対辺に対応して、平行状に２つ形成することもできる。また、互いに隣接する辺に対応して、Ｌ字状に２つ形成することもできる。
また、溝１１は、図７に示すように、その目的および用途などによって、電子部品実装部８の周囲に、各配線部分１０の各導体配線５が延びる方向に沿って重なるように、多重で形成することもできる。
すなわち、図７において、溝１１は、開口部７を取り囲むように、開口部７よりも一回り大きい平面視略矩形枠状に形成された無端状の内側溝１１Ａと、その内側溝１１Ａを、さらに取り囲むように、内側溝１１Ａより一回り大きい平面視略矩形枠状に形成された無端状の外側溝１１Ｂとからなる２重溝として形成されている。また、外側溝１１Ｂの幅方向内側端縁から内側溝１１Ａの幅方向外側端縁までの間（以下に述べる実施例では溝間という。）Ｌ２は、例えば、２０〜５００μｍ、好ましくは、４０〜２００μｍである。
すなわち、図７において、溝１１は、開口部７を取り囲むように、開口部７よりも一回り大きい平面視略矩形枠状に形成された無端状の内側溝１１Ａと、その内側溝１１Ａを、さらに取り囲むように、内側溝１１Ａより一回り大きい平面視略矩形枠状に形成された無端状の外側溝１１Ｂとからなる２重溝として形成されている。また、外側溝１１Ｂの幅方向内側端縁から内側溝１１Ａの幅方向外側端縁までの間（以下に述べる実施例では溝間という。）Ｌ２は、例えば、２０〜５００μｍ、好ましくは、４０〜２００μｍである。
なお、図７では、溝１１は、２重溝として形成されているが、その目的および用途などによっては、３重溝や４重溝として形成することができ、例えば、１〜１５重溝、好ましくは、２〜１０重溝として形成することができる。
さらに、図８に示すように、溝１１を、開口部７を取り囲むように、開口部７よりも一回り大きい平面視略矩形枠状に形成された無端状の内側溝１１Ａと、その内側溝１１Ａを、内側溝１１Ａの四辺に対して、間隔を隔ててそれぞれ外側で対向するように、４つに分割して形成された中間溝１１Ｃと、さらに、各中間溝１１Ｃに対して、間隔を隔ててそれぞれ外側で対向し、かつ、対向する各中間溝１１Ｃよりも短く４つに分割して形成された外側溝１１Ｂとからなる３重溝などとして形成することもできる。
さらに、図８に示すように、溝１１を、開口部７を取り囲むように、開口部７よりも一回り大きい平面視略矩形枠状に形成された無端状の内側溝１１Ａと、その内側溝１１Ａを、内側溝１１Ａの四辺に対して、間隔を隔ててそれぞれ外側で対向するように、４つに分割して形成された中間溝１１Ｃと、さらに、各中間溝１１Ｃに対して、間隔を隔ててそれぞれ外側で対向し、かつ、対向する各中間溝１１Ｃよりも短く４つに分割して形成された外側溝１１Ｂとからなる３重溝などとして形成することもできる。
また、上記の実施形態では、突出部分１２を、溝１１の幅方向のそれぞれの方向に向かって、平面視略円弧形状に突出するように形成したが、その突出形状は、特に制限されず、例えば、図９（ａ）に示すように、両側斜辺が湾曲し先端が鋭利に尖った平面視略Ｖ字形状や、図９（ｂ）に示すように、両側斜辺が真っ直ぐに延び先端が角状に尖った平面視略Ｖ字形状などの形状に、形成することもできる。
なお、図９（ａ）および図９（ｂ）では、突出部分１２に連続して直交部分１３が形成されており、溝１１は、突出部分１２および直交部分１３が連続して繰り返されている。
また、図９（ａ）および図９（ｂ）において、突出部分１２の突出量（幅方向最内側部分と直交部分１３の幅方向最内側部分との差）ａが、例えば、３０〜１０００μｍ、好ましくは、６０〜８００μｍであり、突出部分１２の幅（直交部分１３の間の距離）ｂが、例えば、５〜２０００μｍ、好ましくは、１０〜１０００μｍである。
また、図９（ａ）および図９（ｂ）において、突出部分１２の突出量（幅方向最内側部分と直交部分１３の幅方向最内側部分との差）ａが、例えば、３０〜１０００μｍ、好ましくは、６０〜８００μｍであり、突出部分１２の幅（直交部分１３の間の距離）ｂが、例えば、５〜２０００μｍ、好ましくは、１０〜１０００μｍである。
また、場合により、突出部分１２は、溝１１における各導体配線５とのすべての交差部分に形成する必要はなく、その目的および用途などによって、適宜選択された交差部分のみに、形成してもよい。また、突出部分１２は、場合により、互いに隣接する２つの交差部分において、幅方向において互いに反対方向に突出するように形成する必要もなく、例えば、すべてが幅方向内側（電子部品実装部８側）に向かって突出するように形成してもよく、また、すべてが幅方向外側に向かって突出するように形成してもよい。なお、突出部分１２は、幅方向外側に向かって突出するように形成するよりも、幅方向内側（電子部品実装部８側）に向かって突出するように形成することが、好適である。
なお、上記の説明では、電子部品実装部８を、カバー絶縁層４の開口部７において、電子部品Ｅが設置される電子部品設置領域９と、電子部品設置領域９内に配置される導体パターン３の端子６とを設けたが、例えば、図１０に示すように、電子部品設置領域９内において、各端子６よりもさらに電子部品設置領域９の内方に、例えば、放熱用の中央端子２１を、導体パターン３として設けるとともに、電子部品設置領域９内に、各端子６および中央端子２１を被覆する端子カバー２２を、カバー絶縁層４として形成することもできる。
また、例えば、図１１に示すように、中央端子２１を設けずに、電子部品設置領域９内に、各端子６を被覆する端子カバー２２を、カバー絶縁層４として形成することもできる。
以下に実施例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例に限定されることはない。
実施例１
厚み２５μｍのステンレス箔からなる補強層の上に、感光性ポリアミック酸のワニスを塗布し、露光および現像することによりパターンニングした後、これを加熱硬化させて、厚み１０μｍのポリイミドからなるベース絶縁層を形成した。
実施例１
厚み２５μｍのステンレス箔からなる補強層の上に、感光性ポリアミック酸のワニスを塗布し、露光および現像することによりパターンニングした後、これを加熱硬化させて、厚み１０μｍのポリイミドからなるベース絶縁層を形成した。
次いで、アディティブ法によって、厚み１０μｍの銅箔からなる導体パターンを形成した。この導体パターンにおいて、互いに隣接する導体配線の間隔は、１００μｍであり、各導体配線の幅は、１００μｍであった。
その後、ベース絶縁層の上に、導体パターンを被覆するように、感光性ポリアミック酸のワニスを塗布し、露光および現像することにより、開口部および溝が形成されるように、パターンニングした後、これを加熱硬化させて、厚み５μｍのポリイミドからなるカバー絶縁層を形成し、これによって、配線回路基板を得た。
その後、ベース絶縁層の上に、導体パターンを被覆するように、感光性ポリアミック酸のワニスを塗布し、露光および現像することにより、開口部および溝が形成されるように、パターンニングした後、これを加熱硬化させて、厚み５μｍのポリイミドからなるカバー絶縁層を形成し、これによって、配線回路基板を得た。
開口部は、一辺が、１５００μｍの平面視略矩形状に形成した。
溝は、突出部分、直交部分および連結部分が連続して繰り返される無端状で、４重溝として形成した。各溝は、その溝幅が１００μｍ、その溝間が５０μｍとして形成した。また、各溝の突出部分は、互いに隣接する２つの交差部分で幅方向において互いに反対方向に、平面視略円弧形状に突出するように形成した。突出部分間のピッチは５００μｍ、振幅量は２００μｍであった。
溝は、突出部分、直交部分および連結部分が連続して繰り返される無端状で、４重溝として形成した。各溝は、その溝幅が１００μｍ、その溝間が５０μｍとして形成した。また、各溝の突出部分は、互いに隣接する２つの交差部分で幅方向において互いに反対方向に、平面視略円弧形状に突出するように形成した。突出部分間のピッチは５００μｍ、振幅量は２００μｍであった。
比較例１
突出部分のない溝を形成した以外は、実施例１と同様の方法によって、配線回路基板を得た。
評価
実施例１および比較例１において、配線回路基板の電子部品実装部に半導体素子を設置した後、電子部品と電子部品実装部との隙間に、液状のエポキシ樹脂（封止樹脂）を０．５ｍｍ3充填し、その後、１６５℃で３０分加熱した。
突出部分のない溝を形成した以外は、実施例１と同様の方法によって、配線回路基板を得た。
評価
実施例１および比較例１において、配線回路基板の電子部品実装部に半導体素子を設置した後、電子部品と電子部品実装部との隙間に、液状のエポキシ樹脂（封止樹脂）を０．５ｍｍ3充填し、その後、１６５℃で３０分加熱した。
加熱後に封止樹脂の流出状態を観察したところ、実施例１の配線回路基板では、最内側の溝（内側から１番目の溝）で、封止樹脂の広がりが止まっていることが確認された。一方、比較例１の配線回路基板では、最外側の溝（内側から４番目の溝）で、封止樹脂の広がりが止まっていることが確認された。
次に、実施例１および比較例１において、配線回路基板の電子部品実装部に半導体素子を設置した後、電子部品と電子部品実装部との隙間に、液状のエポキシ樹脂（封止樹脂）を０．５ｍｍ3充填し、その後、１６５℃で３０分加熱した。
次に、実施例１および比較例１において、配線回路基板の電子部品実装部に半導体素子を設置した後、電子部品と電子部品実装部との隙間に、液状のエポキシ樹脂（封止樹脂）を０．５ｍｍ3充填し、その後、１６５℃で３０分加熱した。
加熱後に封止樹脂の流出状態を観察したところ、実施例１の配線回路基板では、内側から２番目の溝で、封止樹脂の広がりが止まっていることが確認された。一方、比較例１の配線回路基板では、最外側の溝（内側から４番目の溝）を越えて、封止樹脂が広がっていることが確認された。
１ 配線回路基板
２ ベース絶縁層
４ カバー絶縁層
５ 導体配線
６ 端子
８ 電子部品実装部
９ 電子部品設置領域
１１ 溝
１２ 突出部分
１３ 直交部分
Ｅ 電子部品
２ ベース絶縁層
４ カバー絶縁層
５ 導体配線
６ 端子
８ 電子部品実装部
９ 電子部品設置領域
１１ 溝
１２ 突出部分
１３ 直交部分
Ｅ 電子部品
Claims (5)
- ベース絶縁層と、前記ベース絶縁層の上に形成される複数の導体配線と、前記ベース絶縁層の上に前記導体配線を被覆するように形成されるカバー絶縁層とを備え、電子部品を実装する電子部品実装部が形成されている配線回路基板において、
前記電子部品実装部は、前記カバー絶縁層が開口されることにより形成されており、かつ、電子部品が設置される電子部品設置領域と、前記電子部品設置領域内に配置され、前記導体配線と連続するように形成され、電子部品と電気的に接続される端子とを備えており、
前記カバー絶縁層には、前記電子部品実装部の周囲に、複数の前記導体配線と交差するように延びる溝が形成されており、
前記溝は、少なくとも１つの前記導体配線との交差部分において、前記導体配線が延びる方向に突出するように、形成されていることを特徴とする、配線回路基板。 - 前記溝は、少なくとも１つの前記導体配線との交差部分において、前記電子部品実装部に向かって突出するように、形成されていることを特徴とする、請求項１に記載の配線回路基板。
- 前記溝は、互いに隣接する少なくとも２つの前記導体配線の交差部分において、前記導体配線が延びる方向において互いに反対方向に突出するように、形成されていることを特徴とする、請求項１および２に記載の配線回路基板。
- 前記溝は、互いに隣接する少なくとも２つの前記導体配線の交差部分の間において、前記導体配線が延びる方向に対して直交する方向に延びる部分が形成されるように、形成されていることを特徴とする、請求項１〜３のいずれかに記載の配線回路基板。
- 前記溝は、前記電子部品実装部の周囲において、前記導体配線が延びる方向に沿って重なるように、複数形成されていることを特徴とする、請求項１〜４のいずれかに記載の配線回路基板。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005151426A JP3828917B1 (ja) | 2005-05-24 | 2005-05-24 | 配線回路基板 |
| EP06009446A EP1727407B1 (en) | 2005-05-24 | 2006-05-08 | Wired circuit board |
| DE602006019994T DE602006019994D1 (de) | 2005-05-24 | 2006-05-08 | Leiterplatte |
| US11/433,503 US7288725B2 (en) | 2005-05-24 | 2006-05-15 | Wired circuit board |
| CN200610084712A CN100576968C (zh) | 2005-05-24 | 2006-05-17 | 布线电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005151426A JP3828917B1 (ja) | 2005-05-24 | 2005-05-24 | 配線回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3828917B1 JP3828917B1 (ja) | 2006-10-04 |
| JP2006332203A true JP2006332203A (ja) | 2006-12-07 |
Family
ID=37026579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005151426A Active JP3828917B1 (ja) | 2005-05-24 | 2005-05-24 | 配線回路基板 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7288725B2 (ja) |
| EP (1) | EP1727407B1 (ja) |
| JP (1) | JP3828917B1 (ja) |
| CN (1) | CN100576968C (ja) |
| DE (1) | DE602006019994D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148456A (zh) * | 2010-12-06 | 2011-08-10 | 中国航空工业集团公司第六三一研究所 | 电连接器保护方法及其保护装置 |
| JP2021012963A (ja) * | 2019-07-08 | 2021-02-04 | 沖電気工業株式会社 | プリント回路板及びその製造方法並びにプリント配線板 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4438006B2 (ja) * | 2007-03-30 | 2010-03-24 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2009206286A (ja) * | 2008-02-27 | 2009-09-10 | Kyocera Corp | プリント基板及びこれを用いた携帯電子機器 |
| US8766099B2 (en) * | 2009-09-29 | 2014-07-01 | Apple Inc. | Component mounting structures for electronic devices |
| JP5954075B2 (ja) * | 2012-09-21 | 2016-07-20 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
| DE102015224422A1 (de) * | 2015-12-07 | 2017-06-08 | Robert Bosch Gmbh | Elektronische Schaltungseinheit |
| KR102059478B1 (ko) | 2017-09-15 | 2019-12-26 | 스템코 주식회사 | 회로 기판 및 그 제조 방법 |
| US11282717B2 (en) | 2018-03-30 | 2022-03-22 | Intel Corporation | Micro-electronic package with substrate protrusion to facilitate dispense of underfill between a narrow die-to-die gap |
| WO2020184564A1 (ja) * | 2019-03-13 | 2020-09-17 | 株式会社オートネットワーク技術研究所 | 電子部品付きフレキシブルプリント基板、および電池配線モジュール |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5218234A (en) * | 1991-12-23 | 1993-06-08 | Motorola, Inc. | Semiconductor device with controlled spread polymeric underfill |
| JPH1032221A (ja) * | 1996-07-12 | 1998-02-03 | Nec Corp | プリント配線基板 |
| JP3032964B2 (ja) * | 1996-12-30 | 2000-04-17 | アナムインダストリアル株式会社 | ボールグリッドアレイ半導体のパッケージ及び製造方法 |
| JP2001244384A (ja) | 2000-02-28 | 2001-09-07 | Matsushita Electric Works Ltd | ベアチップ搭載プリント配線基板 |
| US6614122B1 (en) * | 2000-09-29 | 2003-09-02 | Intel Corporation | Controlling underfill flow locations on high density packages using physical trenches and dams |
| KR20020069288A (ko) * | 2001-02-24 | 2002-08-30 | 삼성전자 주식회사 | 봉합재 범람 방지홈이 형성된 테이프 배선기판을 이용한반도체 패키지 및 그의 제조 방법 |
| JP2006041239A (ja) * | 2004-07-28 | 2006-02-09 | Toshiba Corp | 配線基板及び磁気ディスク装置 |
-
2005
- 2005-05-24 JP JP2005151426A patent/JP3828917B1/ja active Active
-
2006
- 2006-05-08 DE DE602006019994T patent/DE602006019994D1/de active Active
- 2006-05-08 EP EP06009446A patent/EP1727407B1/en not_active Expired - Fee Related
- 2006-05-15 US US11/433,503 patent/US7288725B2/en active Active
- 2006-05-17 CN CN200610084712A patent/CN100576968C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148456A (zh) * | 2010-12-06 | 2011-08-10 | 中国航空工业集团公司第六三一研究所 | 电连接器保护方法及其保护装置 |
| JP2021012963A (ja) * | 2019-07-08 | 2021-02-04 | 沖電気工業株式会社 | プリント回路板及びその製造方法並びにプリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1727407A2 (en) | 2006-11-29 |
| EP1727407A3 (en) | 2008-06-11 |
| JP3828917B1 (ja) | 2006-10-04 |
| US7288725B2 (en) | 2007-10-30 |
| US20060266545A1 (en) | 2006-11-30 |
| DE602006019994D1 (de) | 2011-03-24 |
| CN1870856A (zh) | 2006-11-29 |
| EP1727407B1 (en) | 2011-02-09 |
| CN100576968C (zh) | 2009-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3828917B1 (ja) | 配線回路基板 | |
| KR100780829B1 (ko) | 반도체 장치용 테이프 캐리어 및 그것을 이용한 반도체 장치 | |
| US6710458B2 (en) | Tape for chip on film and semiconductor therewith | |
| KR101070277B1 (ko) | 반도체 장치 | |
| US7394028B2 (en) | Flexible circuit substrate for flip-chip-on-flex applications | |
| JP4068635B2 (ja) | 配線基板 | |
| US20090309201A1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame and method for manufacturing semiconductor device | |
| JP2009182227A (ja) | 配線回路基板およびその製造方法 | |
| JP3722223B2 (ja) | 半導体装置及びその製造方法、電子モジュール並びに電子機器 | |
| JP2017175018A (ja) | 半導体装置 | |
| KR20050061343A (ko) | 배선 회로 기판 | |
| CN113811097B (zh) | 具有高反射率的电路板及其制备方法 | |
| JPH08181166A (ja) | プリント配線板 | |
| JP2003218163A (ja) | 半導体装置及びその製造方法 | |
| JP2006237367A (ja) | プリント配線板 | |
| JP4875844B2 (ja) | 半導体装置の製造方法 | |
| JP2005085807A (ja) | 配線基板およびその製造方法、電気光学装置、電子機器 | |
| JP5271982B2 (ja) | 半導体装置 | |
| JP2018088442A (ja) | プリント配線板およびその製造方法 | |
| JP4615360B2 (ja) | 半導体装置 | |
| JP2023067260A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2005183879A (ja) | 高放熱型プラスチックパッケージ | |
| JP2005072482A (ja) | ランドパターン構造および電気部品搭載用基板 | |
| JP2006253165A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20100123941A (ko) | 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060707 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3828917 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150714 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |