JP2006324343A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2006324343A JP2006324343A JP2005144356A JP2005144356A JP2006324343A JP 2006324343 A JP2006324343 A JP 2006324343A JP 2005144356 A JP2005144356 A JP 2005144356A JP 2005144356 A JP2005144356 A JP 2005144356A JP 2006324343 A JP2006324343 A JP 2006324343A
- Authority
- JP
- Japan
- Prior art keywords
- select gate
- region
- gate
- semiconductor memory
- select
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000009792 diffusion process Methods 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 244000126211 Hericium coralloides Species 0.000 claims abstract description 22
- 230000037430 deletion Effects 0.000 abstract 2
- 238000012217 deletion Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7887—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Abstract
【解決手段】 基板1上の第1の領域に配設されたセレクトゲート3(3a〜3i)と、第1の領域に隣接する第2の領域に配設されたフローティングゲート6と、第2の領域と隣接するとともに基板1表面上の第3の領域に設けられた拡散領域7bと、フローティングゲート6の上に配設されたコントロールゲート11と、で一つの単位セルを構成し、セレクトゲート3は、消去動作を行ったときに同時に前記フローティングゲートから電子が引き抜かれる全ての単位セルよりなる消去ブロック23内にて3個以上に分割され、分割された各セレクトゲート3a〜3iは、平面に対する法線方向から見て共通線から複数の櫛歯部分が延在する櫛状に形成され、セレクトゲート(例えば3b)の櫛歯部分が、隣り合うセレクトゲート(例えば3a、3c)の櫛歯間隙に所定の間隔をおいて配される。
【選択図】 図3
Description
本発明の実施形態1に係る不揮発性半導体記憶装置について図面を用いて説明する。図1は、本発明の実施形態1に係る半導体記憶装置の構成を模式的に示した部分平面図である。図2は、本発明の実施形態2に係る半導体記憶装置の構成を模式的に示した(図1のX−X´間の)部分断面図である。図3は、本発明の実施形態1に係る半導体記憶装置の消去ブロックにおけるセレクトゲートの構成を模式的に示した部分平面図である。
本発明の実施形態2に係る不揮発性半導体記憶装置について図面を用いて説明する。図4は、本発明の実施形態2に係る半導体記憶装置の構成を模式的に示した部分平面図である。図5は、本発明の実施形態2に係る半導体記憶装置の消去ブロックにおけるセレクトゲートの構成を模式的に示した部分平面図である。
1a ウェル
2、202 絶縁膜(シリコン酸化膜、セレクトゲート絶縁膜)
3、3a〜3i、203 セレクトゲート(ポリシリコン膜、半導体膜)
4、204 絶縁膜(シリコン窒化膜)
5、205 絶縁膜(シリコン酸化膜、トンネル酸化膜)
6、206 フローティングゲート(ポリシリコン膜、半導体膜)
7 拡散領域(ローカルビット線)
7a、207a 第1の拡散領域(ローカルビット線)
7b、207b 第2の拡散領域(ローカルビット線)
8、208 絶縁膜(ONO膜)
8a シリコン酸化膜(ONOボトム酸化膜)
8b シリコン窒化膜
8c シリコン酸化膜(ONOトップ酸化膜)
9、209 絶縁膜(シリコン酸化膜、熱酸化膜)
11、211 コントロールゲート(ワード線、ポリシリコン)
20、220 反転層
21、221 第3の拡散領域(埋め込み拡散領域、共通ソース拡散領域)
22a〜22i、32a〜32p セレクトゲート駆動回路
23、31、223 消去ブロック
33、33a〜33p セレクトゲート
121 半導体基体
122a、122b 絶縁膜
123a、123b 反対導電型領域
124a 半導体層
127a 第1のフローティングゲート
127b 第2のフローティングゲート
128 絶縁膜
130a コントロールゲート
222a、222b セレクトゲート駆動回路
Claims (6)
- 基板上の第1の領域に第1の絶縁膜を介して配設されたセレクトゲートと、
前記第1の領域に隣接する第2の領域に第2の絶縁膜を介して配設されたフローティングゲートと、
前記第2の領域と隣接するとともに前記基板表面上の第3の領域に設けられた拡散領域と、
前記フローティングゲートの上に第3の絶縁膜を介して配設されたコントロールゲートと、
で一つの単位セルを構成し、
前記セレクトゲートは、消去動作を行ったときに同時に前記フローティングゲートから電子が引き抜かれる全ての単位セルよりなる消去ブロック内にて3個以上に分割され、
分割された各前記セレクトゲートは、平面に対する法線方向から見て共通線から複数の櫛歯部分が延在する櫛状に形成され、
分割された第1の前記セレクトゲートの櫛歯部分が、隣り合う第2の前記セレクトゲートの櫛歯間隙に所定の間隔をおいて配されることを特徴とする不揮発性半導体記憶装置。 - 分割された各前記セレクトゲートのうち両端に配された第1のセレクトゲート及び第2のセレクトゲートの櫛歯部分は、共通線に対する直角方向の片側のみ延在し、
前記第1のセレクトゲート及び前記第2のセレクトゲートの間に配された第3のセレクトゲートの櫛歯部分は、共通線に対する直角方向の両側に延在することを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記セレクトゲートは、前記消去ブロック内にて4個以上に分割され、
分割された各前記セレクトゲートは、平面に対する法線方向から見て共通線から複数の櫛歯部分が延在する櫛状に形成され、
分割された各前記セレクトゲートの櫛歯部分は、共通線に対する直角方向の片側のみ延在することを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 基板上の第1の領域に第1の絶縁膜を介して配設されたセレクトゲートと、
前記第1の領域に隣接する第2の領域に第2の絶縁膜を介して配設された記憶ノードと、
前記第2の領域と隣接するとともに前記基板表面上の第3の領域に設けられた拡散領域と、
前記記憶ノードの上に第3の絶縁膜を介して配設されたコントロールゲートと、
で単位セルを構成し、
複数の前記単位セルにより構成される消去ブロックを有し、
前記消去ブロックが更に複数に分割されるように前記セレクトゲートが複数に分割され、
それぞれの分割されたセレクトゲートはそれぞれが有するセレクトゲート駆動回路により駆動されることを特徴とする不揮発性半導体記憶装置。 - 前記消去ブロックの分割数は3以上であることを特徴とする請求項4記載の不揮発性半導体記憶装置。
- 前記セレクトゲート駆動回路が駆動するセレクトゲート配線の時定数は概ね等しいこと
を特徴とする請求項4記載の不揮発性半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005144356A JP4679964B2 (ja) | 2005-05-17 | 2005-05-17 | 不揮発性半導体記憶装置 |
US11/431,569 US7880214B2 (en) | 2005-05-17 | 2006-05-11 | Nonvolatile semiconductor device |
CNA2006100818773A CN1866526A (zh) | 2005-05-17 | 2006-05-17 | 非易失性半导体存储装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005144356A JP4679964B2 (ja) | 2005-05-17 | 2005-05-17 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006324343A true JP2006324343A (ja) | 2006-11-30 |
JP4679964B2 JP4679964B2 (ja) | 2011-05-11 |
Family
ID=37425488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005144356A Expired - Fee Related JP4679964B2 (ja) | 2005-05-17 | 2005-05-17 | 不揮発性半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7880214B2 (ja) |
JP (1) | JP4679964B2 (ja) |
CN (1) | CN1866526A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
US8614463B2 (en) * | 2011-11-02 | 2013-12-24 | United Microelectronics Corp. | Layout configuration for memory cell array |
US10141323B2 (en) * | 2016-01-04 | 2018-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-volatile memory and method of manufacturing the same |
CN106449765A (zh) * | 2016-10-20 | 2017-02-22 | 武汉新芯集成电路制造有限公司 | 浮栅型闪存结构及其制作方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03249811A (ja) * | 1990-02-27 | 1991-11-07 | Mitsubishi Electric Corp | 受光増幅器 |
JPH04278289A (ja) * | 1991-02-05 | 1992-10-02 | Samsung Electron Co Ltd | 半導体メモリ装置のワードラインドライバの配置方法 |
JPH04318392A (ja) * | 1991-04-17 | 1992-11-09 | Hitachi Ltd | 半導体集積回路装置 |
JP2000150823A (ja) * | 1998-11-12 | 2000-05-30 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置とその形成方法及びその方法を記録した記録媒体 |
JP2001028428A (ja) * | 1999-07-14 | 2001-01-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法ならびにその動作方法 |
JP2005051227A (ja) * | 2003-07-17 | 2005-02-24 | Nec Electronics Corp | 半導体記憶装置 |
JP2005109213A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2882392B2 (ja) | 1996-12-25 | 1999-04-12 | 日本電気株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
US6373094B2 (en) * | 1998-09-11 | 2002-04-16 | Texas Instruments Incorporated | EEPROM cell using conventional process steps |
JP4318392B2 (ja) | 1999-08-31 | 2009-08-19 | 三菱化学株式会社 | 乳化安定剤 |
JP4278289B2 (ja) | 2000-07-27 | 2009-06-10 | 有限会社ケイオーアイ | 髄内釘 |
US6605840B1 (en) * | 2002-02-07 | 2003-08-12 | Ching-Yuan Wu | Scalable multi-bit flash memory cell and its memory array |
-
2005
- 2005-05-17 JP JP2005144356A patent/JP4679964B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-11 US US11/431,569 patent/US7880214B2/en active Active
- 2006-05-17 CN CNA2006100818773A patent/CN1866526A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03249811A (ja) * | 1990-02-27 | 1991-11-07 | Mitsubishi Electric Corp | 受光増幅器 |
JPH04278289A (ja) * | 1991-02-05 | 1992-10-02 | Samsung Electron Co Ltd | 半導体メモリ装置のワードラインドライバの配置方法 |
JPH04318392A (ja) * | 1991-04-17 | 1992-11-09 | Hitachi Ltd | 半導体集積回路装置 |
JP2000150823A (ja) * | 1998-11-12 | 2000-05-30 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置とその形成方法及びその方法を記録した記録媒体 |
JP2001028428A (ja) * | 1999-07-14 | 2001-01-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法ならびにその動作方法 |
JP2005051227A (ja) * | 2003-07-17 | 2005-02-24 | Nec Electronics Corp | 半導体記憶装置 |
JP2005109213A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4679964B2 (ja) | 2011-05-11 |
US20060261400A1 (en) | 2006-11-23 |
US7880214B2 (en) | 2011-02-01 |
CN1866526A (zh) | 2006-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2308084B1 (en) | Nonvolatile semiconductor memory device | |
JP2011054802A (ja) | 不揮発性半導体記憶装置、及びその製造方法 | |
JP2005538540A (ja) | 高密度nrom−finfet | |
JPH07254651A (ja) | 半導体集積回路装置 | |
JP2007250854A (ja) | 半導体記憶装置およびその製造方法 | |
CN108336089B (zh) | 半导体器件以及制造半导体器件的方法 | |
JP4679964B2 (ja) | 不揮発性半導体記憶装置 | |
US20050051806A1 (en) | Memory cell unit, nonvolatile semiconductor device, and liquid crystal display device including the nonvolatile semiconductor device | |
JP4772429B2 (ja) | 半導体記憶装置 | |
JP2007273859A (ja) | 半導体装置およびその製造方法 | |
JP2006310562A (ja) | 半導体記憶装置およびその製造方法 | |
KR20080102030A (ko) | 플래시 메모리 소자, 그 제조 방법 및 동작 방법 | |
US11276702B2 (en) | Semiconductor device | |
JP2007329473A (ja) | フィンに傾斜した角度で伸張する制御ゲート電極を有する不揮発性メモリ素子 | |
JP2007184466A (ja) | 半導体装置およびその製造方法 | |
JP2006344735A (ja) | 半導体装置 | |
JP2005101174A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2006019570A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US6426529B2 (en) | Semiconductor memory | |
KR20070078692A (ko) | 반도체 장치 | |
US7580293B2 (en) | Semiconductor memory device | |
JP6718248B2 (ja) | 半導体装置 | |
JP2006210700A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2006310564A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2007220162A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4679964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |