JP2006303489A - 連続方式で回路基板を製造する方法および装置 - Google Patents

連続方式で回路基板を製造する方法および装置 Download PDF

Info

Publication number
JP2006303489A
JP2006303489A JP2006107237A JP2006107237A JP2006303489A JP 2006303489 A JP2006303489 A JP 2006303489A JP 2006107237 A JP2006107237 A JP 2006107237A JP 2006107237 A JP2006107237 A JP 2006107237A JP 2006303489 A JP2006303489 A JP 2006303489A
Authority
JP
Japan
Prior art keywords
conductive layer
insulating layers
holes
continuous
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006107237A
Other languages
English (en)
Inventor
John M Lauffer
エム. ロウファー ジョン
Voya R Markovich
アール. マルコビッチ ボーヤ
James W Orband
ダブリュー. オーバンド ジェームス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endicott Interconnect Technologies Inc
Original Assignee
Endicott Interconnect Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endicott Interconnect Technologies Inc filed Critical Endicott Interconnect Technologies Inc
Publication of JP2006303489A publication Critical patent/JP2006303489A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53143Motor or generator
    • Y10T29/53161Motor or generator including deforming means
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/5317Laminated device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/532Conductor
    • Y10T29/53204Electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】回路基板を生産する新規かつ独創的な方法の提供により、回路基板技術を向上させること。
【解決手段】第1及び第2の対向する表面を有する第1の導電層を供給するステップと、第1及び第2の絶縁層を供給するステップと、連続した接合構造体を形成するため第1及び第2の絶縁層をそれぞれ第1の導電層の第1及び第2の対向する表面に接合するステップと、この連続した接合構造体にホールが前記構造体の層厚を完全に貫通して伸びるようにホールを複数のパターンで形成するステップと、このホール内に導電材料を供給するステップと、その後、ホールのパターンの各々一つを有する複数の回路基板を各々に形成するため、連続した接合構造体を分割するステップとを有しており、これらのステップの全ては第1の導電層が連続した切れ目のない部材形状である間に行われること。
【選択図】図1A

Description

本発明は、プリント回路基板、チップキャリア等の回路基板の製造に関する。特に、本発明はそれらに導電性のスルーホールが形成された基板の製造に関する。
プリント回路基板、チップキャリア、特に多層型のこうした従来の製造方法は、エッチング、めっき、ラミネート加工、穿孔、試験、検査等の多くの個別の工程を含む。これらの工程は、一般的に製造設備内の別々の場所で行なわれ、あるステーション(加工位置)から異なるステーションへ部分的に完成した基板の移送を必要とする。こうした移送は、特に、これら基板が実装されている製品(例えばコンピューター・サーバー、メインフレーム等)の操作上の必要性の増加を勘案し今日販売される基板のほとんどに共通する多層型の製品を含む場合、コストがかかり、時間も消費する。こうした基板に使用される基板は、一般的に平行で平面の絶縁性の基板材料及び導電性の金属とを交互に配置した内部層から構成される。両サイド基板のようにラミネート構造体の露光された外面は、たいてい回路パターンを備えており、また金属の内部層又は複数の層は一般的に回路パターンを含んでいるか、又は内部電源層の場合は実質的に同一層である。所望であれば、後者の層はしばしばクリアランス用孔あるいは他の孔も含む。
多層のプリント回路板では、種々の導電層間あるいは端面間に導電可能な相互接続を設けることが必要である。これは基板内に電気的な相互接続を必要とする端面や層間を導電する金属で覆われた導電性のスルーホールを設けることで、通常達せられる。いくつかの用途においては、電気的な接続を全ての又はほとんどの導電層の間に形成することが望まれている。1つの基板の表面上の回路素子とひとつまたはそれ以上の内部回路層との間で電気的な接合が設けられることもまた望まれている。それらにおいて、基板に部分的にのみ延伸する「ブラインドバイア」が形成される。さらに別の方法では、こうした多層基板は、しばしば完全に基板構造の内部に配置され、かつ外層によって被覆された誘電体と導電体の両方を含む内部「バイア」を必要とする。こうした内部「バイア」は、一般的に最終基板の構造体のサブパーツ内に形成され、そして、基板の最終的なラミネート工程中に他の層と結合される。この技術で使用される用語「導電性スルーホール(conductive thru-hole)」は、このように基板を完全に貫通するスルーホール(プリント回路の分野では、めっきしたスルーホール(plated thru hole)あるいはPTH (PTH’s)とも称される。) 、基板の外層表面から基板の特定の導電層に広がる「ブラインドバイア」に加え、基板の外層によって「閉じこめ(captured)」られた「内部バイア(internal via)」をも含むものとしてよい。
基板上に所望の回路パターンを提供するため、さらに様々な製造工程が必要であり、「サブトラクティブ法(subtractive)」又は「アディティブ法(additive)」といったカテゴリーに大別される実例がある。サブトラクティブ工法の共通点は、回路の形成が必要とされない領域の基板表面を露光するため、金属をエッチング除去(又は、サブトラクト)する必要がある。一方、アディティブ法は、露光した基板表面(あるいは、アディティブ電気めっきを施すための薄い共通の金属化した層)から始まり、めっき抵抗性材料(例えば、プリント回路板分野でのフォトレジストと呼ばれているもの)によってあらかじめ塗布されたパターンによって被覆されていない部分をなす所望する領域の金属被覆のその上に形成する。従来の製造方法では、こうしためっきは、設備の別の部門又は場所で行われる。
一般的に、スルーホールは、所望する位置で、基板の中又は基板を貫通して穿孔機(ドリル)(機械的又はより最近ではレーザーを使用するものを含む。)又は打ち抜き機(パンチ)で穿設される。穿孔(drilling)又は打ち抜き(punching)は、円筒表面のバイアホール及び開口周辺のバイアホールを含む新しく露光した内部表面を提供する。そして、上面、下面及び少なくとも一つの露光したバイアホール表面で構成され、一部又は全体が絶縁体で構成されている誘電体基板は、他の被覆工程も本技術分野では知れられているが、一般的には無電解金属被覆技術を利用して金属被覆される。こうしたスルーホールの形成は、一般的には生産設備内の別の場所で行われる。
プリント回路基板のような回路基板の製造においては、1つ又はそれ以上の誘電体シートが基板のために使用される。これらは、典型的にガラス繊維強化エポキシ樹脂(本技術分野では、単に「ER4」と引用されている)、ポリテトラフルオロエチレン、例えば、テフロン(Tefron)、(イー.アイ.デュポン ド ニュムール アンドカンパニーの登録商標)、ドリクラッド(Driclad)物質(ドリクラッドは、この発明の承継人であるエンディコット インターコネクト テクノロジー,インク.(Endicott Interconnect Technologies, Inc.)の登録商標。)等のような有機材料である。誘電体基板は非導電性であるので、この基板の上にめっきするために、通常は、基板に「シード層の形成(seed)」がされて、上記の2つのめっき工程のうちの1つを行う。一般的に、これらシートは、個別の薄い矩形の層状物で、多層の最終構造体を形成するため導電層を含む他の層と「積層(stacked)」された状態で供給される。
さらに、生産ステップは、前述した検査および試験の作業を含む。しばしば検査においては手作業の検査に加えてプログラムされたテレビカメラの如く非常に精確な機器の使用が要求され、また試験も一般的に熟練した専門家によって操作することが必要な複雑なテスト機器を用いて行われる。こうした作業は、両方とも上で明記したように、通常他の製造現場から別の施設の場所に移送して行なわれる。
スルーホールと同様の孔の形成も含み、基板を製造する方法の例が、下記に記載した米国特許に説明され、記述されている。そして、そのような方法によって製造された様々なタイプの基板の例が同様に示されている。
・アメリカ特許第6,015,520号;プリント配線基板内のホールを充填する方法 (Method For Filling Holes in Printed Wiring Boards)
・アメリカ特許第6,073,344号;多導体のためのめっきスルーホールのレーザー分割(Laser Segmentation of Plated Through-Hole Sidewalls To Form Multiple Conductors)
・アメリカ特許第6,175,087号;複合材積層板回路構造体およびこの製造方法(Composite Laminate Circuit Structure And Method Of Forming The Same)
・アメリカ特許第6,188,027号;薬品侵害からのめっきスルーホールの保護(Protection of a Plated Through Hole From Chemical Attack)
・アメリカ特許第6,204,453号;2信号1電源層回路基板(Two Signal One Power Plane Circuit) Board
・アメリカ特許第6,349,871号;回路基板の再加工のための工程(Process For Reworking Circuit Boards)
・アメリカ特許第6,388,204号; 複合積層板回路構造体およびこの相互接続の方法(Composite Laminate Circuit Structure And Methods Of Interconnecting The Same)
・アメリカ特許第6,479,093号;複合積層板回路構造体およびこの相互接続の方法(Composite Laminate Circuit Structure And Methods Of Interconnecting The Same)
・アメリカ特許第6,493,861号;めっきスルーホールバイアの相互接続およびその製造(Interconnected Series of Plated Through Hole Vias and Method of Fabrication Therefore)
・アメリカ特許第6,495,239号;誘電体構造体およびその形成方法(Dielectric Structure And Method Of Formation)
・アメリカ特許第6,521,844号;配線を備える未硬化の誘電体を有するフォトイメージ可能な誘電体構造体におけるスルーホール(Through Hole In A Photoimageable Dielectric Structure With Wired And Uncured Dielectric)
・アメリカ特許第6,626,196号;湿式化学処理の前に小−大アスペクト比の穿設された孔をガス抜きするための装置および方法(Arrangement and Method For Degassing Small-High Aspect Ratio Drilled Holes Prior To Wet Chemical Processing)
・アメリカ特許第6,628,531号;多層かつユーザー設定可能なマイクロプリント回路基板(Multi-Layer and User-Configurable Micro-Printed Circuit Board)
・アメリカ特許第6,630,630号;多層プリント配線基板およびその製造方法(Multilayer Printed Wiring Board and Its Manufacturing Method)
・アメリカ特許第6,630,743号;銅めっきPTHバレルおよびその製造方法(Copper Plated PTH Barrels and Methods For Fabricating)
・アメリカ特許第6,631,558号;ブラインドバイアレーザー穿孔システム(Blind Via Laser Drilling System)
・アメリカ特許第6,631,838号;プリント回路基板の製造方法(Method For Fabricating Printed Circuit Board)
・アメリカ特許第6,638,690号;多層回路を製造する方法(Method For Producing Multi-Layer Circuits)
・アメリカ特許第6,638,858号;孔の金属充填方法(Hole Metal-Filling Method)
・アメリカ特許第6,750,405号;2信号1電源層回路基板(Two Signal One Power Plane Circuit Board)
1983年2月8日に発行された特許文献1では、繊維基材に液体樹脂(記載によると、無揮発性溶剤で、液体又は気体の副生成物を発生させることなく硬化することができる)を含浸させ、複数の樹脂含浸基材を一体の部材にラミネートし、一対のカバーシートの間にラミネートを挟み込み、強力な圧力を与えることなく、前記一対のカバーシートの間のラミネートを硬化させるステップで構成される強化樹脂ラミネートを製造する「連続」工程について記載されている。この特許は、含浸した基材の全重量を基準として、重量で10%〜90%樹脂を含浸した基材内の、最終樹脂の含有量に調整することを検討している。
1985年12月10日発行された特許文献2では、複数の繊維基材に硬化性の液体樹脂を含浸し、複数の基材を積層して結合するとともに、少なくとも前記基材の一方の面の上に金属箔をラミネートし、そして、ラミネートを硬化させる「連続」工法で製造された金属被覆ラミネートについて記載されている。この特許は、フィルムを形成するために金属箔に接着剤を塗布するステップ、前記金属箔をラミネートするステップの前にもとの位置で連続的にフィルムを加熱するステップについて検討している。
1986年4月1日に発行された特許文献3では、電子機器内の回路板として使用する、少なくともコアの一方のサイドに高純度の電解銅箔を有する絶縁物質のウェブのコアで製造された電気ラミネート(electro-laminate)の構成について記載されている。絶縁物質のウェブ及び銅箔は供給ロールから接続した関係にないラミネート機に導かれる。これをラミネート機へ送出するのに先立って銅箔が絶縁材料に接触する際に、熱によって最大に膨らんだ大きさとなるよう銅箔はラミネート加工の温度に加熱される。さらに、それがラミネート機に入れられると同時にダストは、銅箔から除去される。ウェブと銅箔は、ラミネート機を通過する間、同じスピードで移送される。ラミネート機で電気ラミネートに加圧した後、冷却装置を通過させる。続いて、電気ラミネートは、ロールに巻き取るか、個々の大きさにカットされる。
1987年4月21日に発行された特許文献4は、非溶媒性の熱硬化性樹脂のコーティングを金属箔の表面に応用した「連続」工法について記載されている。この樹脂がコートされた箔は、箔/布の結合品を製造するために強化した布シート層との接合へと送られる。この接合品は、互いに向かい合った表面の状態で、反対の方向に回転する一対の循環ベルトの間で連続して運ばれる。このベルトは樹脂を硬化させる温度まで加熱されており、これによって、ベルトは連続的に結合品を密接させるため結合品を圧縮し、回路を形成することができる複合製品を作成するため樹脂を硬化する。この部分的な工程は、特にそれらの一部として必要な導電性のスルーホールといった、より複雑な構造の基材に必要な上で明記した多くの本質的なステップを含んでいない。
1992年の10月13日に発行された特許文献5では、多層の電子回路パッケージの接合方法が記述されている。多層の回路パッケージは少なくとも回路が形成された一つの層、金属コアを閉じこめたポリマー、閉じこめられた金属コアを有している。この発明の方法によれば、金属箔は層の金属コアに設けられる。この金属コア箔は、単一ユニットとして、又は回転するロール内で設けられてもよい。スルーホールは、金属箔を通して、穿孔、エッチング、打ち抜きによって穿設される。その後、接着促進剤(adhesion promoter)が、続くポリマーの箔へ接着のため、穿孔された金属箔に塗布される。そして、絶縁性ポリマーが、蒸着法、化学蒸着法(chemical vapor depositing)、スプレイ蒸着法(spray depositing), 泳動電着法(electrophoretically depositing)によって穿孔した金属箔コアに形成され、スルーホールの壁を含む穿孔した金属箔の露光した表面上に熱により処理可能な絶縁性のポリマー(a thermally processable dielectric polymer)又はその前駆物質が形成される。この絶縁性のポリマー又は前駆物質は、その後、スルーホールの内部の表面を含み、穿孔された金属箔の表面に絶縁性のポリマーのコンフォーマルコーティングを形成するため熱によって処理される。その後、この絶縁性のポリマーコーティングは、回路が形成され、そして次の直後の層に、ラミネート用の接着剤を用いてコーティングされる。ラミネーションの後、1つ又それ以上のチップが完成したパッケージに取り付けられる。
2002年12月31日に発行された特許文献6では、銅箔のつや消し側の上にフィルム成形ポリマーを応用し硬化させることを含む多層の回路構造体を形成する「連続」工程について記述されている。反対側(光沢側)は、クリーニングされ、その後、乾燥されたフォトレジストが形成される。フォトレジストは露光され、イメージエリアを残しつつ、非イメージ領域を除去するために現像される。その後、除去された非イメージ領域の下の箔は、銅パターンを形成するためエッチングされ、そして、残ったフォトレジストが除去される。その後、箔は断片にカットされ、予め位置を決めてある孔に打ち抜き(punch)で孔が穿設される。銅パターンは、処理を向上するボンドで処理され、欠陥の有無を検査され、多層回路構造を形成するため基材にラミネートされる。
アメリカ特許第4,372,800号 アメリカ特許第4,557,784号 アメリカ特許第4,579,612号 アメリカ特許第4,659,425号 アメリカ特許第5,153,986号 アメリカ特許第6,500,349号
そのため、本発明の第1の目的は、こうした基板を生産する新規かつ独創的な方法の提供により、回路基板技術を向上させることである。
本発明の別の目的は、複数の導電性のスルーホールによって、基板の様々な導電層を相互に接合させる形成工程を提供することである。
本発明のさらに別の目的は、従来のプリント回路基板技術を使用して製造することができる工程を提供することである。
本発明は、上記の記載及び本技術分野のその他の既知の工程と比較して、新規で独創的な導電性のスルーホールを有する回路基板を製造する方法を提供する。特に、ここで画定される方法は、導電材料と誘電材料の層を提供することから始まり回路形成まで、連続工程のすべて、そして、その後の個々の基材を製造するための回路を形成した要素の分割をも含む全ての回路基板の製造方法を含む。こうした基材は、例えば、大きく多層の構造体を形成するため他の類似の基材とラミネートするように接合させることができる。こうした技術は、この技術に重要な進歩を提供するものと確信する。
本発明の一つの特徴によれば、第1及び第2の対向する表面を有する第1の導電層を供給するステップと、第1及び第2の絶縁層を供給するステップと、連続した接合構造体を形成するため第1及び第2の絶縁層をそれぞれ第1の導電層の第1及び第2の対向する表面に接合するステップと、この連続した接合構造体にホールが前記構造体の層厚を完全に貫通して伸びるようにホールを複数のパターンで形成するステップと、このホール内に導電材料を供給するステップと、その後、ホールのパターンの各々一つを有する複数の回路基板を各々に形成するため、連続した接合構造体を分割するステップとを有しており、これらのステップの全ては第1の導電層が連続した切れ目のない部材形状である間に行われることを特徴とする複数の回路基板を製造する方法を規定する。
本発明の別の特徴によれば、複数の回路基板を製造する装置を提供するものであり、その装置は、第1及び第2の対向する表面を有する第1の導電層を送出するための第1の送出装置と、第1及び第2の絶縁層を送出するための第2及び第3の送出装置と、連続した接合構造体を形成するため第1及び第2の絶縁層をそれぞれ第1の導電層の第1及び第2の対向する表面に接合するための接合装置と、この連続した接合構造体にホールが前記構造体の層厚を完全に貫通して伸びるようにホールを複数のパターンで形成するためのホール形成装置と、ホール内に導電材料を被覆するための金属被覆装置と、それぞれホールのパターンの一つを有する複数の回路基板を各々に形成するため、連続した接合構造体を分割するための分割装置とで構成されてなり、第1の導電層が連続した切れ目のない部材形状である間に、上記のそれぞれの工程が行われるこれら装置の全てである。
すなわち、本発明は、まず複数の回路基板を製造する方法に関するものであって、この方法は、
「第1及び第2の対向する表面を有する第1の導電層を供給するステップと、第1及び第2の絶縁層を供給するステップと、連続した接合構造体を形成するために、前記第1及び第2の絶縁層をそれぞれ前記第1の導電層の前記第1及び第2の対向する表面に接合するステップと、前記連続した接合構造にホールが前記構造体の層厚を完全に貫通して伸びるように前記ホールを複数のパターンで形成するステップと、前記ホール内に導電材料を供給するステップと、その後、ホールの前記パターンの各々一つをそれぞれ有する複数の回路基板をそれぞれ形成するため、前記連続した接合構造体を分割するステップと、を有しており、
前記ステップの全ては第1の導電層が連続した切れ目のない部材形状である間に行われることを特徴とする」
ものである。
この場合、前記第1の導電層並びに第1及び第2の絶縁層は各々別個のロールからそれぞれ供給されることを特徴とするものであり、前記第1及び第2の絶縁層を前記第1の導電層の前記第1及び第2の対向する表面へ接合するステップは、対向する一対の熱ローラを使用してなされ、これら対向する熱ローラのそれぞれは、前記第1及び第2の絶縁層及び前記第1の導電層が対向する一対の熱ローラの間を通過する時に前記第1及び第2の絶縁層のそれぞれ1つを引き込むこともなされる。
さらに、前記ホールを形成する前記ステップは、機械的な穿孔、打ち抜き及びレーザーアブレーションから成る工程の群から選択される1つの工程によってなされ、前記ホールを形成する前記工程は、レーザーアブレーションであって、UV−YAGレーザーの使用を含むものである。
また、前記ホール内へ導電材料を供給する前記ステップは、めっき工程を使用してなされることがあり、前記ホールは、前記めっき工程の処理の前にシードされることを特徴とするものである。
さらに、複数の回路基板を形成するための前記連続した接合構造体を分割する前記ステップは、剪断工程を使用してなされる。
そして、連続した接合構造体を形成するための、前記第1及び第2の絶縁層をそれぞれ前記第1の導電層の前記第1及び第2の対向する表面に接合する前記ステップの後で、前記連続した接合構造体内にホールが前記構造体の層厚を完全に貫通して伸びるように前記ホールを複数のパターンで形成する前記ステップの前に、導電層をそれぞれ有する第3及び第4の絶縁層に前記第1及び第2の絶縁層を接合するステップをさらに含み、前記第3及び第4の絶縁層及び前記導電層内に前記ホールを形成するステップを含んでいることがあり、導電層を有するそれぞれの前記第3及び第4の絶縁層を前記第1及び第2の絶縁層に接合する前記ステップは、対向する一対の熱ローラを使用してなされ、前記導電層を有する前記第3及び第4の絶縁層が前記対向する一対の熱ローラの間を通過する時に、前記第3及び第4の絶縁層の各々1つを引き込むことがある。
この場合、前記ホール内に前記導電材料を供給する前記ステップは、前記ホール内に導電性のペーストの分量を塗布することからなることがあり、連続した接合構造体を形成するための、前記第1及び第2の絶縁層をそれぞれ前記第1の導電層の前記第1及び第2の対向する表面に接合する前記ステップの後で、前記連続した接合構造体内でホールが前記構造体の層厚を完全に貫通して伸びるように前記ホールを複数のパターンで形成する前記ステップの前に、導電層をそれぞれ有する第3及び第4の絶縁層に前記第1及び第2の絶縁層を接合するステップをさらに含み、前記第3及び第4の絶縁層及び前記導電層内に前記ホールを形成するステップを含むこともある。
次に、本発明は、複数の回路基板を製造する装置に関するものであって、本装置は、
「第1及び第2の対向する表面を有する第1の導電層を送出する第1の送出装置と、第1及び第2の絶縁層を送出するための第2及び第3の送出装置と、
連続した接合構造体を形成するために、前記第1及び第2の絶縁層をそれぞれ前記第1の導電層の前記第1及び第2の対向する表面に接合するための接合装置と、
前記連続した接合構造にホールが前記構造体の層厚を完全に貫通して伸びるように前記ホールを複数のパターンで形成するためのホール形成装置と、前記ホール内に導電材料を被覆するための金属被覆装置と、ホールのパターンの各々一つをそれぞれ有する複数の回路基板をそれぞれ形成するため、前記連続した接合構造体を分割するための分割装置と、を有し、
前記装置の全てが、第1の導電層が連続した切れ目のない部材形状である間に、上記のそれぞれの工程を行うようにしてなる」
ものである。
この場合、前記第1、第2及び第3の送出装置のそれぞれは、前記層の各々一つを有している送出ローラを備えていることがあり、連続した接合構造体を形成するための、前記第1及び第2の絶縁層を前記第1の導電層の前記第1及び第2の対向する表面へ接合する前記接合装置は、対向する一対の熱ローラを備えており、これらの熱ローラは、前記第1及び第2の絶縁層並びに前記導電層が前記対向する一対の熱ローラの間を通過させる時に前記第1及び第2の絶縁層の各々1つを引き込むこともあり、さらには、前記金属被覆装置は、めっき装置あるいは剪断機構を含むことがある。
また、この装置は、連続した接合体を形成するための、前記第1及び第2の絶縁層をそれぞれ前記第1の導電層の前記第1及び第2の対向する表面に接合する前記ステップの後で、前記連続した接合構造体内に前記ホールが前記構造体の層厚を完全に貫通して伸びるように前記ホールを複数のパターンで形成する前記ステップの前に、それぞれ導電層を有する第3及び第4の絶縁層を前記第1及び第2の絶縁層に接合する装置をさらに含み、前記第3及び第4の絶縁層並びに前記導電層内の前記ホールを形成する前記ホール形成装置を含んでいることがあり、前記金属被覆装置は、電子ペースト塗布装置で構成されていることがある。
さらに、連続した接合構造体を形成するための、前記第1及び第2の絶縁層をそれぞれ前記第1の導電層の前記第1及び第2の対向する表面に接合する前記ステップの後で、前記連続した接合構造体内にホールが前記構造体の層厚を完全に貫通して伸びるように前記ホールを複数のパターンで形成する前記ステップの前に、導電層をそれぞれ有する第3及び第4の絶縁層を前記第1及び第2の絶縁層へ接合する装置を含んでおり、前記ホール形成装置は、前記第3及び第4の絶縁層並びに前記導電層内に前記ホールを更に形成することがあり、前記連続した接合構造体内にホールが前記構造体の層厚を完全に貫通して伸びるように前記ホールを複数のパターンで形成する前記ホール形成装置は、機械的な穿孔機、打ち抜き機及びレーザーからなる装置の群から選択されるものであることがある。こ場合、前記ホール形成装置は、レーザーから構成されており、このレーザーは、UV−YAGレーザーであることがある。
本発明の一つの特徴によれば、第1及び第2の対向する表面を有する第1の導電層を供給するステップと、第1及び第2の絶縁層を供給するステップと、連続した接合構造体を形成するため第1及び第2の絶縁層をそれぞれ第1の導電層の第1及び第2の対向する表面に接合するステップと、この連続した接合構造体にホールが前記構造体の層厚を完全に貫通して伸びるようにホールを複数のパターンで形成するステップと、このホール内に導電材料を供給するステップと、その後、ホールのパターンの各々一つを有する複数の回路基板を各々に形成するため、連続した接合構造体を分割するステップとを有しており、これらのステップの全ては第1の導電層が連続した切れ目のない部材形状である間に行われることを特徴とする複数の回路基板を製造する方法を規定する。
本発明の別の特徴によれば、複数の回路基板を製造する装置を提供するものであり、その装置は、第1及び第2の対向する表面を有する第1の導電層を送出するための第1の送出装置と、第1及び第2の絶縁層を送出するための第2及び第3の送出装置と、連続した接合構造体を形成するため第1及び第2の絶縁層をそれぞれ第1の導電層の第1及び第2の対向する表面に接合するための接合装置と、この連続した接合構造体にホールが前記構造体の層厚を完全に貫通して伸びるようにホールを複数のパターンで形成するためのホール形成装置と、ホール内に導電材料を被覆するための金属被覆装置と、それぞれホールのパターンの一つを有する複数の回路基板を各々に形成するため、連続した接合構造体を分割するための分割装置とで構成されてなり、第1の導電層が連続した切れ目のない部材形状である間に、上記のそれぞれの工程が行われるこれら装置の全てである。
本発明は、上記の記載及び本技術分野のその他の既知の工程と比較して、新規で独創的な導電性のスルーホールを有する回路基板を製造する方法を提供する。特に、ここで画定される方法は、導電材料と誘電材料の層を提供することから始まり回路形成まで、連続工程のすべて、そして、その後の個々の基材を製造するための回路を形成した要素の分割をも含む全ての回路基板の製造方法を含む。こうした基材は、例えば、大きく多層の構造体を形成するため他の類似の基材とラミネートするように接合させることができる。こうした技術は、この技術に重要な進歩を提供するものと確信する。
本発明の高い理解のため、他の及びさらなる目的、利点及び機能とともに、説明は上記図面に関連して下記の開示および添付された請求項について作成された。各図においては、同一の構成部材を示すために、共通した番号が使用されていると理解される。
工程を定義する際に、ここで用いられている「連続的に」という用語は、最終基板の寸法を確定する最終切断まで、少なくとも1つの導電層と2つの絶縁層を有する回路基板を製造するステップが、連続した層の形状をしている少なくとも1つの導電層に基づいて行なわれている工程を意味する。全てのステップは、そのオリジナルソース(例えばロール)から最後のステップまで、分割を除き、導電層は、そのままの状態で行われる。
ここで使用されている「回路基板」という用語は、少なくとも2つの(好適にはそれ以上の)絶縁層と少なくとも一つの(好適にはそれ以上の)金属の導電層を有する基板を含むものを意味する。例えば、ガラス繊維強化エポキシ樹脂(この技術分野において「ER4」絶縁性材料として称されることもある)、ポリテトラフルオロエチレン(Teflon)、ポリイミド、ポリアミド、シアネート樹脂等のような絶縁性物質で製造された構造体を含む。
ここで教示される絶縁層は、一般的に、約2ミル(ミル=1/1000インチ、1インチ=2.54cm、1ミル=0.00254cm)から約4ミルの厚さを有するものでよい。しかし所望されるのであれば、それより厚くても薄くてもよい。回路基板の例としては、プリント回路基板(又はカード)及びチップキャリアを含む。本発明の教示は、(ポリイミドのような絶縁性物質を使用した)「フレックス(flex)」回路として知られているものに応用可能である。
図1A及び図1Bに、この発明の1特徴である回路基板を製造する装置21が示されている。ここに図示されているものによれば、装置21は、連続する形態に基板を製造することができる。これは最終基板の少なくとも1つの導電層は、そこでの全体的な工程を通して、個々の基板が連続したラインから移送されるときの最終的な分割のステップまで、連続した実質的に切れ目のない部材形状(ここで記述されているホールの形成は除く。)のままであることを意味する。この発明の最も重要な特徴の一つは、生産される最終基板の各々に関連したパターン内の膨大な数の高密度なホールのパターンを基板ラインで形成すると同時に、様々な基板の層を相互に接合する能力にある。この工程の組み合わせは、他の個別の工程、例えば、エッチング、露光、試験および必要とされるその他同種の工程を行なう間に成し遂げられる。
図1Aによれば、第1及び第2の絶縁層23、25は、それぞれ個別のロール部材27、29から第1の接合ステーション31に送出される。この送出作用の一部として、導電層33もまた上方及び下方の絶縁層23、25の間に挟み込まれるようにロール部材35から送出される。好適には、これら3つの層は、こうした層を共に引き込み接合ステーション31に送出する第1の送出ローラ37のセットへ供給される。好適な実施例においては、接合ステーション31は、少なくとも一対の対向した熱ローラ39、41を含む。それぞれのこれらローラは、好適には予め設定された温度(1つの実施例においては、摂氏約75℃から約130℃の範囲に)に加熱され、ゴムでコーティングされたスチールのコアで構成される。様々な手段がローラ39、41を加熱するために利用されてよい。好適には、ローラのスチールコアの内に電気抵抗性のヒーターを内蔵した手段を用いる。それぞれのローラ39、41は、ハウジング45内に位置するように図示されているが、これは必要要件ではない。ローラは、3つの層がローラを通過するとき、これら層に平方インチ当たり約10パウンド(p.s.i)から約80(p.s.i)の範囲内で圧力を加える。結果として、外側のそれぞれの絶縁層23、25は、中間の共通の導電層33と堅固に接合される。
好適な実施例においては、それぞれの絶縁層は、従来のドライフィルムフォトレジスト(dry film photo-resist) 、好ましい例としては、リストンエッチマスターフォトレジスト(イー.アイ.デュポン ド ニュムール アンドカンパニーの登録商標)がある。それぞれの層は、好適には、約0.6〜2.0ミルの厚さを有する。中間になる導電層は、「銅」によって構成するのがよく、その場合、厚さ約0.5〜3ミルのものがよい。重要なのは、導電層は本明細書に規定された全体の方法を通じて、つまり、図示される連続的な形態から、導電層及び(もしあれば)関連した絶縁性及び導電層の最終分割まで、切れ目のない一体化した部材として維持されることである。
一旦、3つの層の圧縮(ラミネーション)が行われたら、結果として接合構造体を生じ、直ちに次のステーション32へ送られる。ステーション32では、(外層を形成する絶縁層を備えた)これら3つの層で構成された接合構造体(導電層)33が、そこに特定のホールパターンを画定するためフォトレジスト物質が露光される露光ステップで処理される。こうしたホールは、最終的に、所望の場合に導電層を通じた接合を可能とするのに要するクリアランスホールの如く、中間の銅層内にクリアランスホールのパターンを画定する。銅の層のパターンを画定するため外層のフォトレジスト層にホールパターンを画定することが必要である。フォトレジストは、この目的のために主として使用され、最終的には(剥がされ)廃棄される。ステーション32で行われる露光処理は、番号47によって示される既知の照射ランプを使用して行われる。それは、(図示されていない)様々なマスキングの構造が必要とされ、その分野で熟練した知識を有するものによってよく知られているものと理解される。
露光に引き続いて、複合構造体は、フォトレジストの現像、構造体内のクリアランスホールのエッチング、フォトレジストの除去の処理のため、ステーション51に送出される。現像はフォトリソグラフィー工程内で、既知の従来からある現像液を使用して行われ、この現像液は外表面上に塗布され、それに伴ってフォトレジスト材料の対応する部分を除去する役割を果たす。そして、こうした条件のもとで所望するクリアランスホールを露光させる。エッチング処理の間、従来のエッチング液(好適には、塩化第二銅)がスプレー装置53、55を使用して複合体の上に噴霧される。こうして形成された構造体が、部分的に形成されたホール57の視認性を向上した図3に示されている。現像された(除去された)ホール59を有する、関連するフォトレジスト(第1及び第2絶縁層)23、25も示されている。さらに、図2に示すように、開口孔59を画定するため、フォトレジスト材料を除去した後、クリアランスホール57形成用のエッチングをする前の積層構造体が図示されている。
エッチングは、クリアランスホール57を供給する手段として規定されているが、本発明ではその他の手段によるものを限定するものではない。機械的な穿孔機又はレーザ穿孔機、打ち抜き機による穿設が可能であり、こうしたフォトレジスト層23を必要としない方法も含む。
さらに、現段階で共通の導電層33内に唯一見受けられる形成された開口部を、高い精確性を有するテレビカメラによって検査する光学試験機器61まで送られる。前述した現像及びエッチング工程の一部で、現段階で銅の層のみを送出させるため、外層の絶縁層23、25は、銅の導電層から完全に除去(剥がされている)されている。光学的検査に続いて、導電層33は、接着剤処理が施されつつ次のステーション63へ連続的に送出される。この任意の処理工程は、続いて提供される絶縁性及び導電層との次の接合のために、銅の層の外表面を調整するため利用される。好適な実施例においては、このステーション63の処理は、酸化物質(亜塩素酸ナトリウム、一般的には他の化学品と組み合わせて使用される)、又はボンドフィルムプロセス(BondFilm process)として知られている物質{現在、サウスカロライナ州、ロックヒル、オーバービュードライブ、1750(1750 Overview Drive, Rock Hill, South Carolina)に米国のビジネスアドレスを有する国際企業であるアトテック ダッチランド ゲーエムベーハー(Atotech Deutschland GmbH)から、この名称で市場で入手可能である。}に、こうした表面をさらすことを含み、この既知の物質が使用され、外表面が後の接合を向上させるのに必要な所望の程度まで粗面化される。この処理の間、銅の層は、処理する物質に摂氏約20℃から約40℃の間の温度環境で、処理物質に約5秒から約2分間ほどさらされる。処理された導電層33は、その後、絶縁層と導電層とで構成される2つのペアがその対向する表面に接合される第2の接合ステーション71に送出される。それぞれのペアは、好適には、約0.2ミルから約1.0ミルの厚さを有する銅の層の薄い導電層73で構成される。このペアの残りの層は、好適には、上に記述した絶縁層の一つである絶縁層75を含み、さらに好適には、ドリクラッド プレプレッグ又はレジンコーテッドコッパーである。この絶縁層は、好適には、約1.5〜5ミルの厚さを有する。これらのペアのそれぞれは、好適には、導電性及び絶縁性の留時の物質で構成するとよい。しかし、銅以外の、例えばアルミニウムからなる導電層を提供することが可能なように、異なる絶縁性物質を導電層33の両面に適用する可能性を制限するものではない。それぞれ導電性及び絶縁性のペアは、それぞれローラ81及び83から供給される。
この構造体は、現段階で5層の構造体となり、1対の第2の加熱ローラ91を中間の銅の層33へ絶縁層75を固定的に接合するため使用するステーション71へ、送出ローラから送られる。こうした加熱ローラ91は、好適にはローラが予め設定された温度に加熱され(一つの実施例では、約130℃から約250℃の範囲に)、好適には固体のスチールコアで構成されていること以外は、ステーション31におけるローラ39、41に類似する。ローラは、そこを通過する間、層に約100p.s.i から約500p.s.i の範囲で圧力を与える。結果として、それぞれの外側の絶縁層75は、中間の共通の導電層33と固定的に接合される。あるいは絶縁層75はフィルム材料で構成してもよい。この場合、導電層73は必要かも知れないし、必要ないかもしれない。さらに絶縁層75は、液体フォーム内に導電層33を供給してもよい。この場合、ローラ91は、コーティングロール91又はその他の類似するコーティング装置となる。
銅の層33の対向する表面に導電層及び絶縁層のペアのみを供給しているものが図1A及び1Bに示されているが、本発明はこれに限定するものではない。特に、最終製品の操作上の要求によって、次のステーションで別の絶縁性及び導電層のペアを追加することも本発明の範囲内である。このケースの場合、ステーション71で示されている最初のペアは、(二つの導電層内に所望する回路パターンを形成するため)明記した加工が施され、そして、第2の導電層及び絶縁層のペアは、ローラ81、83と類似の供給ローラを有しステーション71で示されているのと同様の構造のものを使用して供給される。第2のペアは、それぞれ、第1のペアの接合に続き、導電層に所望のパターンを形成するために同様に処理される。その次のペアがまた供給され、接合されてもよい。こうした送出及び接合ステップを処理する装置は、便宜上図示していないが、好適には層73、75のために示されているものに類似する。こうしたさらなるペアの追加は、それぞれ所望するパターン形成(又は両サイドに追加されたペア)のステーション121の後で、続くステーション121の次に直ぐに行われる。ステーション101で形成されたスルーホールはその後完成した数層の構造体を通して形成され、ステーション101で三層構造に提供された最初のグループは最終段階までは提供されない。すなわち、多層構造体を完全に貫通して伸びるスルーホールは、全ての誘電及び導電層が接合され、回路が形成されるまで形成されない。こうした完全なスルーホールのため、1つのホールのみの成型工程が必要であるか、又は望まれる。
上記に示された処理の次のステップは重要であり、これは前述のステーション101で処理される。ここで、(拡大した図4の番号103によって参照される)ホールは、ステーション71から送出された5層の接合構造体の厚さを完全に貫通して提供される。(なお、このホールの形成は、図示されている5層の実施例のためにのみここで行われるものであり、もし誘導電電層のペアがさらに追加されるのであれば、後に行われるであろうことを注記する。)重要なのは、特に、これらホールは、導電層33内に設けられる内部クリアランスホールのものと同一のパターンに形成され、それには精密性が不可欠であると理解される。好適な実施例では、こうしたホールは機械式穿孔機、打ち抜き機を使用して、又はレーザーアブレーションによって穿設される。図1B内のステーション101においては前述した機械式穿孔機105を図示しているけれども、より好適な実施例においては、UV−YAGレーザーが使用される。この精確な穿設を行うために、こうした接合層を含むラインは、予め設定された約30秒から約30分間の間で停止される。穿設の前又は後に工程が重ならないように、図示しない緩衝装置(accumulator)がこの処理の前又は後、並びにウェブの停止を必要とするかも知れない操作(例えば、ステーション32での露光)の前又は後に使用される。こうした緩衝装置(例えば、一つの例としては、いくつかの巻き取りローラ)は連続ウェブ工程として知られており、さらなる説明や図示は、必要ないと思われる。一つの例としては、それぞれの孔が約2ミルから約6ミル程度の直径を有する合計10000個のホールがステーション101で供給され、そして、10ミルと同等の小さい互いの孔同士の隙間で供給されうる。本発明の最も重要な特徴の一つは、さらに他の重要なステップが処理される連続工程内で、このように近接する全てのパターン内の膨大な数のホールを形成する能力であると理解される。
ホール形成に続いて、穿孔された構造体は、次に金属の被覆を施すために、本分野で既知のシード材料(例えば、塩化第一スズと塩化パラジウムの溶液が一例である)でホールがシードされている間に、送出ローラ111から次のステーション113まで移送される。シード工程に続いて無電解銅めっき溶液を使用してフラッシュめっきが施される。めっきは無電解銅めっきによって完全に形成されるまで続けてもよいし、又は電解銅めっきに切り替えても良い。めっき装置115は図1Bに示してある。
めっき工程に続いて、複合構造体は、最終の外層回路パターンが外側の導電層73内に画定されている間に、次のステーション121に送られる。好適な実施例では、露光(例えばランプ125を使用して)、次に現像及びエッチング(エッチング装置127を使用して)に続く、第2のフォトレジストが供給される(例えば、ノズル123を使用して)既知のフォトリソグラフィー工程を使用して達せられる。好適なフォトレジスト及び腐食液は、上記のステーション32及び51で使用されたものと同じものである。この処理に続いて、最後の光学的試験が、再び精確なテレビカメラを使用して、ステーション131で行われる。
最終的に、番号133または図5の拡大詳細図によって示されているそれぞれの回路基板は、(好適には、対向するブレードが用いられた剪断(sheering)手段を使用して)切断される。一つの例では、各々の回路基板は、約18インチの幅と約24インチの長さを有する。それぞれの基板は、上述した共通の中間導電層33を含んでおり、ステーション113でめっきされたスルーホール(現段階で外側の導電層75内に形成された対向する回路パターンを相互に連結するためにクリアランスホールから電気的に絶縁されている)が使用されるようにクリアランスホールを有している。
本発明の独特な教示の一つは、それぞれ外表面に同様のホールパターン及び導電性回路パターン基板を有するいくつかの類似の回路基板133を供給するだけでなく、そこに異なるクリアランスホール及び外部の回路パターンを有する回路基板を提供することであると理解される。これは、ステーション101におけるホール形成処理及びステーション121での回路パターン形成のそれぞれのステップを調整する適切なソフトウェアによって達成される。
図6には、この発明の教示に従って製造した回路基板の他の実施例が示されている。図6によれば、(部分的にのみ示されている)ステーション101を通って送られた複合構造体が、構造体内に形成されたホール内部のいくつかの混入物質は現時点で除去されるが、図1Bで行われたような内部めっきは形成されない図示されたステーション113に向かって送られる。この混入物質の除去は、上記図1Bで製造された構造体の好ましいステップとして理解される。図6では、複合5層構造体は、複合体内のクリーニングされたホール内に電気導電性ペースト143を塗布するように設計された構成141に送られる。好適な実施例では、このペーストは、番号145によって表されている従来のスキージを使用して提供され、そして、図示されている如く構造体の対向する表面から塗布される。好適な実施例によれば、塗布される導電性ペーストは、アブレスチック8175(Ablestick 8175)(ナショナル スターチ アンド ケミカル カンパニーの商品名)、又はシービー100(CB100)(イー.アイ.デュポン ド ニュムール アンドカンパニーの商品名)であるポリマーで満たされた銀、銅、金、又はスズを使用できる。また、カリフォルニア州、カルスバッド(Carlsbad, California)にビジネス拠点を置くオルメット サーキット,インクが提供しているオルメリンク(Ormelink)ペーストのような有機金属ペーストでもよい。
ステーション113から移送した構造体は混合物が存在しないホールを含み、また画定した電気導電性ペーストの塗布の前にこうしたホールをシードし、めっきすることもまた発明の範囲内である。万一これが望まれれば、ステーション113において上記で記載したのと同様の金属が、好適には、明示した厚さで供給される。
ペースト塗布に続いて、5層の構造体は、外層の銅層材料75の全ての除去が要求される次のステーション151に移送される。好適には、エッチング手段153を利用して、(上述と同様の)溶媒を使用して達せられる。続いて、三層構造体は、さらに、図1Bに5層複合構造体として記載されているのとほぼ同様の方法でシーリング処理するため送出される。
図7は、本発明の教示に使用して生産できる回路基板を拡大した例を表している。図7では、上層と下層基板133’は、図1Bで示された装置を使用して提供されたものに類似する。特に、それぞれの基板は、そこに画定されたクリアランス孔57を有する共通の導電層33’を含む。さらにそれぞれの基板は、スルーホール161に加えて、外側の絶縁層75を含む。こうした回路が形成されたそれぞれの基板133は、その外層表面上に二つの導電層を含み、図7に示されている。これは、例えば、図1Bのステーション121から生産されるように既に画定された導電性のパターンの上に第2の導電層を供給する本発明の教示を使用することで獲得されるであろう。すなわち、画定したパターンを有する銅の外層の部分的除去のみが提供される。図7でさらに確認できるように、これらそれぞれの外部回路パターンは、最終構造において、信号ラインとして提供されうる個々の導電性要素163をさらに含む。
さらに、図7に表されているのは、図6に図示される具体例から生産されるのと同じく、番号133によって示されている回路基板の例である。この構造体もまた、外層の絶縁層75、75’だけでなく、共通の導電層33及びこれに対応するクリアランスホール57を含む。しかしながら、図7に示された回路基板133は、上記で定義された外層の導電性パターンを含まず、代わりに、記載された導電性のペースト143を有する一連のホールのみを含む。
図7の3つの図示された回路基板は、画定された導電性ペーストが、対応する対向するスルーホールのペアと整合されるように整合される。複合構造体は、そのとき従来のラミネーション工程を使用してラミネートされ、導電ペーストによって中間の回路基板133”を通して結合されるそれぞれの導電層を備える明記した7つの導電層を有する多層の形状の複合構造体が形成される。1つの例では、これら3つの基板を接合するラミネーション工程は、約190℃の温度で、かつ約500p.s.iと同等の圧力で処理される。本発明の1つの例によって、結果として得られる構造体は、全体的に約20〜50ミルの厚さを有するものであった。この構造体は、女王機さらた基板と類似する幅及び長さを有し、結果として得られた構造体は、垂直の方向に同じように整列した組合せを有している。
このように、全体の作業工程を通じて、切れ目のないシートの状態である(画定されたホールや孔がそこに供給される場合を除く)連続工程の間に、基板を形成する新規で独自の回路基板の製造方法が示され、記載されている。導電層を追加することもまた可能である。重要な点は、最終構造体は、回路パターン形成及びそれらと同様の他の精確な処理に加え、精確なホール形成可能である間に提供される。この方法及び同様のものを得るために明記した装置は、技術の重要な進歩に貢献する。
現時点での本発明の好適な実施例を示し、説明してあるが、添付の特許請求の範囲によって定義された本発明の範囲から逸脱することなく様々な変更や改変がされるであろうことは、その技術分野に精通している者にとって、明白であろう。
本発明は、上記の記載及び本技術分野のその他の既知の工程と比較して、新規で独創的な導電性のスルーホールを有する回路基板を製造する方法を提供する。特に、ここで画定される方法は、導電材料と誘電材料の層を提供することから始まり回路形成まで、連続工程のすべて、そして、その後の個々の基材を製造するための回路を形成した要素の分割をも含む全ての回路基板の製造方法を含む。こうした基材は、例えば、大きく多層の構造体を形成するため他の類似の基材とラミネートするように接合させることができる。こうした技術は、この技術に重要な進歩を提供するものと確信する。
発明の1つの特徴に係る連続する形態に回路基板を形成する装置の前段部分を概略的に示す縦断面図である。 発明の1つの特徴に係る連続する形態に回路基板を形成する装置の前段部分を概略的に示す縦断面図である。 図1A及び図1Bで示した装置において連続形成した回路基板の部分拡大断面図である。 図2に示した基板にスルーホールを形成したときの部分拡大断面図である。 図3に示した基板にスルーホールめっきを形成したときの部分拡大断面図である。 図4に示した基板にソルダーレジストを形成したときの部分拡大断面図である。 本発明の別実施例における回路基板を製造する装置の、図1Bに関連した部分投影図である。 本発明に係る装置を使用して製造された様々な回路基板を接合するステップとともに、大きい多層の回路基板を形成するため接合の3つの方法を示した、部分拡大断面図である。
符号の説明
21 装置
23 第1絶縁層
25 第2絶縁層
27・29 ロール部材
31 第1接合ステーション
32 第2接合ステーション
33・33′導電層
35 ロール部材
37 第1送出ローラ
39・41 熱ローラ
45 ハウジング
47 照射ランプ
51 ステーション
53・55 スプレー装置
57 クリアランスホール
61 光学試験機器
63 ステーション
71 第2接合ステーション
73 導電層
81・83 ローラ
91 加熱ローラ
101・113・121 ステーション
103 ホール
105 機械式穿孔機
111 送出ローラ
115 めっき装置
123 ノズル
125 ランプ
127 エッチング装置
131 ステーション
133 回路基板
141 塗布装置
143・145 導電ペースト
151 ステーション
161 スルーホール
163 導電性要素

Claims (22)

  1. 複数の回路基板を製造する方法であって、
    この方法は、第1及び第2の対向する表面を有する第1の導電層を供給するステップと、第1及び第2の絶縁層を供給するステップと、連続した接合構造体を形成するために、前記第1及び第2の絶縁層をそれぞれ前記第1の導電層の前記第1及び第2の対向する表面に接合するステップと、前記連続した接合構造にホールが前記構造体の層厚を完全に貫通して伸びるように前記ホールを複数のパターンで形成するステップと、前記ホール内に導電材料を供給するステップと、その後、ホールの前記パターンの各々一つをそれぞれ有する複数の回路基板をそれぞれ形成するため、前記連続した接合構造体を分割するステップと、を有しており、
    前記ステップの全ては第1の導電層が連続した切れ目のない部材形状である間に行われることを特徴とする製造方法。
  2. 前記第1の導電層並びに第1及び第2の絶縁層は各々別個のロールからそれぞれ供給されることを特徴とする請求項1記載の方法。
  3. 前記第1及び第2の絶縁層を前記第1の導電層の前記第1及び第2の対向する表面へ接合するステップは、対向する一対の熱ローラを使用してなされ、これら対向する熱ローラのそれぞれは、前記第1及び第2の絶縁層及び前記第1の導電層が対向する一対の熱ローラの間を通過する時に前記第1及び第2の絶縁層のそれぞれ1つを引き込むことを特徴とする請求項1記載の方法。
  4. 前記ホールを形成する前記ステップは、機械的な穿孔、打ち抜き及びレーザーアブレーションから成る工程の群から選択される1つの工程によってなされることを特徴とする請求項1記載の方法。
  5. 前記ホールを形成する前記工程は、レーザーアブレーションであり、UV−YAGレーザーの使用を含むものであることを特徴とする請求項4記載の方法。
  6. 前記ホール内へ導電材料を供給する前記ステップは、めっき工程を使用してなされることを特徴とする請求項1記載の方法。
  7. 前記ホールは、前記めっき工程の処理の前にシードされることを特徴とする請求項6記載の方法。
  8. 複数の回路基板を形成するための前記連続した接合構造体を分割する前記ステップは、剪断工程を使用してなされることを特徴とする請求項1記載の方法。
  9. 連続した接合構造体を形成するための、前記第1及び第2の絶縁層をそれぞれ前記第1の導電層の前記第1及び第2の対向する表面に接合する前記ステップの後で、前記連続した接合構造体内にホールが前記構造体の層厚を完全に貫通して伸びるように前記ホールを複数のパターンで形成する前記ステップの前に、導電層をそれぞれ有する第3及び第4の絶縁層に前記第1及び第2の絶縁層を接合するステップをさらに含み、
    さらに、前記第3及び第4の絶縁層及び前記導電層内に前記ホールを形成するステップを含んでいることを特徴とする請求項1記載の方法。
  10. 導電層を有するそれぞれの前記第3及び第4の絶縁層を前記第1及び第2の絶縁層に接合する前記ステップは、対向する一対の熱ローラを使用してなされ、前記導電層を有する前記第3及び第4の絶縁層が前記対向する一対の熱ローラの間を通過する時に、前記第3及び第4の絶縁層の各々1つを引き込むことを特徴とする請求項9に記載の方法。
  11. 前記ホール内に前記導電材料を供給する前記ステップは、前記ホール内に導電性のペーストの分量を塗布することからなることを特徴とする請求項1記載の方法。
  12. 連続した接合構造体を形成するための、前記第1及び第2の絶縁層をそれぞれ前記第1の導電層の前記第1及び第2の対向する表面に接合する前記ステップの後で、前記連続した接合構造体内でホールが前記構造体の層厚を完全に貫通して伸びるように前記ホールを複数のパターンで形成する前記ステップの前に、導電層をそれぞれ有する第3及び第4の絶縁層に前記第1及び第2の絶縁層を接合するステップをさらに含み、
    さらに、前記第3及び第4の絶縁層及び前記導電層内に前記ホールを形成するステップを含んでいることを特徴とする請求項11記載の方法。
  13. 複数の回路基板を製造する装置であって、
    本装置は、第1及び第2の対向する表面を有する第1の導電層を送出する第1の送出装置と、第1及び第2の絶縁層を送出するための第2及び第3の送出装置と、
    連続した接合構造体を形成するために、前記第1及び第2の絶縁層をそれぞれ前記第1の導電層の前記第1及び第2の対向する表面に接合するための接合装置と、
    前記連続した接合構造にホールが前記構造体の層厚を完全に貫通して伸びるように前記ホールを複数のパターンで形成するためのホール形成装置と、前記ホール内に導電材料を被覆するための金属被覆装置と、ホールのパターンの各々一つをそれぞれ有する複数の回路基板をそれぞれ形成するため、前記連続した接合構造体を分割するための分割装置と、を有し、
    前記装置の全てが、第1の導電層が連続した切れ目のない部材形状である間に、上記のそれぞれの工程を行うようにしてなることを特徴とする装置。
  14. 前記第1、第2及び第3の送出装置のそれぞれは、前記層の各々一つを有している送出ローラを備えていることを特徴とする請求項13記載の装置。
  15. 連続した接合構造体を形成するための、前記第1及び第2の絶縁層を前記第1の導電層の前記第1及び第2の対向する表面へ接合する前記接合装置は、対向する一対の熱ローラを備えており、これらの熱ローラは、前記第1及び第2の絶縁層並びに前記導電層が前記対向する一対の熱ローラの間を通過させる時に前記第1及び第2の絶縁層の各々1つを引き込むことを特徴とする請求項13記載の装置。
  16. 前記金属被覆装置は、めっき装置を含むことを特徴とする請求項13記載の装置。
  17. 前記分割装置は、剪断機構を含むことを特徴とする請求項13記載の装置。
  18. 連続した接合体を形成するための、前記第1及び第2の絶縁層をそれぞれ前記第1の導電層の前記第1及び第2の対向する表面に接合する前記ステップの後で、前記連続した接合構造体内に前記ホールが前記構造体の層厚を完全に貫通して伸びるように前記ホールを複数のパターンで形成する前記ステップの前に、それぞれ導電層を有する第3及び第4の絶縁層を前記第1及び第2の絶縁層に接合する装置をさらに含み、
    さらに、前記第3及び第4の絶縁層並びに前記導電層内の前記ホールを形成する前記ホール形成装置を含んでいることを特徴とする請求項13の装置。
  19. 前記金属被覆装置は、電子ペースト塗布装置で構成されていることを特徴とする請求項13記載の装置。
  20. 連続した接合構造体を形成するための、前記第1及び第2の絶縁層をそれぞれ前記第1の導電層の前記第1及び第2の対向する表面に接合する前記ステップの後で、前記連続した接合構造体内にホールが前記構造体の層厚を完全に貫通して伸びるように前記ホールを複数のパターンで形成する前記ステップの前に、導電層をそれぞれ有する第3及び第4の絶縁層を前記第1及び第2の絶縁層へ接合する装置を含んでおり、前記ホール形成装置は、前記第3及び第4の絶縁層並びに前記導電層内に前記ホールを更に形成することを特徴とする請求項11記載の方法。
  21. 前記連続した接合構造体内にホールが前記構造体の層厚を完全に貫通して伸びるように前記ホールを複数のパターンで形成する前記ホール形成装置は、機械的な穿孔機、打ち抜き機及びレーザーからなる装置の群から選択されるものであることを特徴とする請求項13記載の装置。
  22. 前記ホール形成装置は、レーザーから構成されており、このレーザーは、UV−YAGレーザーであることを特徴とする請求項21記載の装置。

JP2006107237A 2005-04-21 2006-04-10 連続方式で回路基板を製造する方法および装置 Withdrawn JP2006303489A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/110,919 US7293355B2 (en) 2005-04-21 2005-04-21 Apparatus and method for making circuitized substrates in a continuous manner

Publications (1)

Publication Number Publication Date
JP2006303489A true JP2006303489A (ja) 2006-11-02

Family

ID=37003372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006107237A Withdrawn JP2006303489A (ja) 2005-04-21 2006-04-10 連続方式で回路基板を製造する方法および装置

Country Status (5)

Country Link
US (2) US7293355B2 (ja)
EP (1) EP1720390A3 (ja)
JP (1) JP2006303489A (ja)
CN (1) CN1856221A (ja)
TW (1) TW200644756A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105153A (ja) * 2007-10-22 2009-05-14 Denki Kagaku Kogyo Kk 発光素子パッケージ用基板の製造方法および発光素子パッケージ
JP2014240527A (ja) * 2005-12-13 2014-12-25 メコ イクウィップメント エンジニアズ ベスローテン フェンノートシャップ 基板の互いに反対側に位置した側面上に存在するトラックを相互接続する方法
US20220338354A1 (en) * 2021-04-16 2022-10-20 Shinko Electric Industries Co., Ltd. Resist layer forming method, method for manufacturing wiring board, and resist layer forming apparatus

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7487232B1 (en) 2000-09-13 2009-02-03 Fortinet, Inc. Switch management system and method
US7111072B1 (en) 2000-09-13 2006-09-19 Cosine Communications, Inc. Packet routing system and method
US7574495B1 (en) * 2000-09-13 2009-08-11 Fortinet, Inc. System and method for managing interworking communications protocols
US8250357B2 (en) 2000-09-13 2012-08-21 Fortinet, Inc. Tunnel interface for securing traffic over a network
US7389358B1 (en) * 2000-09-13 2008-06-17 Fortinet, Inc. Distributed virtual system to support managed, network-based services
US7272643B1 (en) 2000-09-13 2007-09-18 Fortinet, Inc. System and method for managing and provisioning virtual routers
US7181547B1 (en) 2001-06-28 2007-02-20 Fortinet, Inc. Identifying nodes in a ring network
US7177311B1 (en) 2002-06-04 2007-02-13 Fortinet, Inc. System and method for routing traffic through a virtual router-based network switch
US7376125B1 (en) 2002-06-04 2008-05-20 Fortinet, Inc. Service processing switch
US7096383B2 (en) 2002-08-29 2006-08-22 Cosine Communications, Inc. System and method for virtual router failover in a network routing system
US7266120B2 (en) 2002-11-18 2007-09-04 Fortinet, Inc. System and method for hardware accelerated packet multicast in a virtual routing system
US7499419B2 (en) 2004-09-24 2009-03-03 Fortinet, Inc. Scalable IP-services enabled multicast forwarding with efficient resource utilization
US7627947B2 (en) 2005-04-21 2009-12-08 Endicott Interconnect Technologies, Inc. Method for making a multilayered circuitized substrate
US7827682B2 (en) * 2005-04-21 2010-11-09 Endicott Interconnect Technologies, Inc. Apparatus for making circuitized substrates having photo-imageable dielectric layers in a continuous manner
US20090020315A1 (en) * 2007-05-21 2009-01-22 Steven Lee Dutton Automated direct emulsion process for making printed circuits and multilayer printed circuits
US8313891B2 (en) * 2007-05-21 2012-11-20 Vectraone Technologies, Llc Printed circuits and method for making same
US8156645B2 (en) * 2007-06-06 2012-04-17 Ddi Global Corp. Method of manufacturing a multilayer printed wiring board with copper wrap plated hole
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
KR101442423B1 (ko) * 2013-08-14 2014-09-17 삼성전기주식회사 전자부품 내장기판 제조 방법 및 전자부품 내장기판
KR20160038285A (ko) * 2014-09-30 2016-04-07 삼성전기주식회사 회로기판 및 회로기판 제조방법
CN108419374A (zh) * 2018-05-18 2018-08-17 湖州旭源电气科技有限公司 一种pcb板自动加工设备
US11197401B2 (en) 2019-01-22 2021-12-07 Honeywell Federal Manufacturing & Technologies, Llc System and method for large-scale PCB production including continuous selective adhesion
DE102021121465A1 (de) * 2021-08-18 2023-02-23 Borgwarner Inc. Leiterplattenverbindungsvorrichtung und Leiterplattenanordnung

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS568227A (en) * 1979-06-29 1981-01-28 Kanegafuchi Chem Ind Co Ltd Continuous preparation of laminate covered by metal foil
JPS5648198A (en) * 1979-09-26 1981-05-01 Matsushita Electric Ind Co Ltd Method of manufacturing flexible printed circuit board
JPS5698136A (en) * 1980-01-08 1981-08-07 Kanegafuchi Chem Ind Co Ltd Continuous manufacture of laminated substance
US4601861A (en) * 1982-09-30 1986-07-22 Amerace Corporation Methods and apparatus for embossing a precision optical pattern in a resinous sheet or laminate
DE3307057C2 (de) * 1983-03-01 1991-02-14 Held, Kurt, 7218 Trossingen Vorrichtung zur kontinuierlichen Herstellung kupferkaschierter Elektrolaminate
US4584767A (en) * 1984-07-16 1986-04-29 Gregory Vernon C In-mold process for fabrication of molded plastic printed circuit boards
US4659425A (en) * 1986-02-03 1987-04-21 Ibm Corporation Continuous process for the manufacture of printed circuit boards
US4909886A (en) * 1987-12-02 1990-03-20 Mitsubishi Gas Chemical Company, Inc. Process for producing copper-clad laminate
DE3811467A1 (de) * 1988-04-06 1989-10-19 Siempelkamp Gmbh & Co Verfahren und anlage zur kontinuierlichen herstellung von bahnfoermigem basismaterial fuer leiterplatten
US5145618A (en) * 1989-09-08 1992-09-08 Ionics, Incorporated Process for manufacturing continuous supported ion selective membranes using non-polymerizable high boiling point solvents
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
JPH06268381A (ja) * 1993-03-11 1994-09-22 Hitachi Ltd 多層配線構造体及びその製造方法
US6204453B1 (en) * 1998-12-02 2001-03-20 International Business Machines Corporation Two signal one power plane circuit board
US6750405B1 (en) * 1995-06-07 2004-06-15 International Business Machines Corporation Two signal one power plane circuit board
JP3085451B2 (ja) * 1996-04-22 2000-09-11 富士通株式会社 製造ラインおよびそれによって製造される多層プリント配線基板
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
JP3914606B2 (ja) * 1997-04-25 2007-05-16 松下電器産業株式会社 接着層の製造装置、両面基板の製造装置および多層基板の製造装置
US6015520A (en) * 1997-05-15 2000-01-18 International Business Machines Corporation Method for filling holes in printed wiring boards
JP3901798B2 (ja) * 1997-06-12 2007-04-04 大日本印刷株式会社 プリント配線板の製造装置
US5976391A (en) * 1998-01-13 1999-11-02 Ford Motor Company Continuous Flexible chemically-milled circuit assembly with multiple conductor layers and method of making same
EP1123644B1 (de) * 1998-09-18 2004-04-21 Vantico AG Verfahren zur herstellung von mehrlagenschaltungen
NL1010620C2 (nl) * 1998-11-20 2000-05-23 Klieverik Heli Bv Laminator.
US6175087B1 (en) * 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
US6073344A (en) * 1999-01-28 2000-06-13 International Business Machines Corporation Laser segmentation of plated through-hole sidewalls to form multiple conductors
US6103135A (en) * 1999-03-26 2000-08-15 Ga-Tek Inc. Multi-layer laminate and method of producing same
US6188027B1 (en) * 1999-06-30 2001-02-13 International Business Machines Corporation Protection of a plated through hole from chemical attack
US6216938B1 (en) * 1999-09-30 2001-04-17 International Business Machines Corporation Machine and process for reworking circuit boards
US6521844B1 (en) * 1999-10-29 2003-02-18 International Business Machines Corporation Through hole in a photoimageable dielectric structure with wired and uncured dielectric
US6495239B1 (en) * 1999-12-10 2002-12-17 International Business Corporation Dielectric structure and method of formation
US6630630B1 (en) * 1999-12-14 2003-10-07 Matsushita Electric Industrial Co., Ltd. Multilayer printed wiring board and its manufacturing method
US6493861B1 (en) * 1999-12-28 2002-12-10 Intel Corporation Interconnected series of plated through hole vias and method of fabrication therefor
DE10016715C1 (de) * 2000-04-04 2001-09-06 Infineon Technologies Ag Herstellungsverfahren für laminierte Chipkarten
KR100509058B1 (ko) * 2000-04-11 2005-08-18 엘지전자 주식회사 인쇄회로기판의 제조방법
US6407341B1 (en) * 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate
US6834426B1 (en) * 2000-07-25 2004-12-28 International Business Machines Corporation Method of fabricating a laminate circuit structure
US6388204B1 (en) * 2000-08-29 2002-05-14 International Business Machines Corporation Composite laminate circuit structure and methods of interconnecting the same
US6454878B1 (en) * 2000-11-01 2002-09-24 Visteon Global Technologies, Inc. Cladded material construction for etched-tri-metal circuits
US6628531B2 (en) * 2000-12-11 2003-09-30 Pulse Engineering, Inc. Multi-layer and user-configurable micro-printed circuit board
US6500349B2 (en) * 2000-12-26 2002-12-31 Oak-Mitsui, Inc. Manufacture of printed circuits using single layer processing techniques
US6630743B2 (en) * 2001-02-27 2003-10-07 International Business Machines Corporation Copper plated PTH barrels and methods for fabricating
US6626196B2 (en) * 2001-06-15 2003-09-30 International Busines Machines Corporation Arrangement and method for degassing small-high aspect ratio drilled holes prior to wet chemical processing
US6638858B2 (en) * 2001-10-30 2003-10-28 Unimicron Taiwan Corp. Hole metal-filling method
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014240527A (ja) * 2005-12-13 2014-12-25 メコ イクウィップメント エンジニアズ ベスローテン フェンノートシャップ 基板の互いに反対側に位置した側面上に存在するトラックを相互接続する方法
JP2009105153A (ja) * 2007-10-22 2009-05-14 Denki Kagaku Kogyo Kk 発光素子パッケージ用基板の製造方法および発光素子パッケージ
US20220338354A1 (en) * 2021-04-16 2022-10-20 Shinko Electric Industries Co., Ltd. Resist layer forming method, method for manufacturing wiring board, and resist layer forming apparatus
US11818847B2 (en) * 2021-04-16 2023-11-14 Shinko Electric Industries Co., Ltd. Resist layer forming method, method for manufacturing wiring board, and resist layer forming apparatus

Also Published As

Publication number Publication date
US20070266555A1 (en) 2007-11-22
CN1856221A (zh) 2006-11-01
US7293355B2 (en) 2007-11-13
TW200644756A (en) 2006-12-16
US7328502B2 (en) 2008-02-12
EP1720390A3 (en) 2008-03-26
EP1720390A2 (en) 2006-11-08
US20060240641A1 (en) 2006-10-26

Similar Documents

Publication Publication Date Title
JP2006303489A (ja) 連続方式で回路基板を製造する方法および装置
US7627947B2 (en) Method for making a multilayered circuitized substrate
JP4126052B2 (ja) プリント基板の製造方法および薄型プリント基板
US7977034B1 (en) Method for making circuitized substrates having photo-imageable dielectric layers in a continuous manner
US8356405B2 (en) Method of manufacturing printed circuit board
US20040194303A1 (en) Method of fabricating multi-layered printed circuit board
JP2006148038A (ja) 高密度プリント基板の製造方法
JP2007288022A (ja) 多層プリント配線板及びその製造方法
JP2007180211A (ja) 配線基板製造用コア基板、配線基板の製造方法
KR101222828B1 (ko) 코어리스 기판의 제조방법
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JPH07106728A (ja) リジッドフレックスプリント配線板およびその製造方法
JP2022164445A (ja) レジスト層の形成方法、配線基板の製造方法及びレジスト層の形成装置
US20160338193A1 (en) Multilayer board and method of manufacturing multilayer board
JPH07176837A (ja) リジッドフレックスプリント配線板及びその製造方法
KR102054198B1 (ko) 배선 기판의 제조 방법
KR100222753B1 (ko) 절연신뢰성이 향상된 다층 인쇄회로기판의 제조방법
KR100651342B1 (ko) 전도성 액상 감광성 물질을 이용한 다층 인쇄회로기판의제조 방법
JP2005026548A (ja) マルチワイヤ配線板の製造方法
JPH08130374A (ja) 多層プリント配線板及びその製造方法
JP2006013172A (ja) 多層配線板の製造方法
JPS63291497A (ja) Icチップ搭載用多層板の製造法
JP2000133912A (ja) 樹脂付き金属箔及びその製造方法
JP2004153183A (ja) 電子部品搭載用多層配線基板の製造方法
JP2003209360A (ja) 多層配線基板の製造方法及び多層配線基板

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090707