JP2006295179A - レシピ制御オペレーションの方法 - Google Patents

レシピ制御オペレーションの方法 Download PDF

Info

Publication number
JP2006295179A
JP2006295179A JP2006107328A JP2006107328A JP2006295179A JP 2006295179 A JP2006295179 A JP 2006295179A JP 2006107328 A JP2006107328 A JP 2006107328A JP 2006107328 A JP2006107328 A JP 2006107328A JP 2006295179 A JP2006295179 A JP 2006295179A
Authority
JP
Japan
Prior art keywords
recipe
processing
correction coefficient
processed
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006107328A
Other languages
English (en)
Inventor
Masahiro Takizawa
正浩 滝沢
Takashi Wada
和田  隆
Satoru Noguchi
哲 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM Japan KK
Original Assignee
ASM Japan KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Japan KK filed Critical ASM Japan KK
Publication of JP2006295179A publication Critical patent/JP2006295179A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】各処理ウエハに対する成膜時間をレシピで指定するのではなく、クリーニング処理後の処理枚数に対する成膜ステップ時間補正係数を使って制御する方法を提供する。
【解決手段】処理装置内の被処理体に対し処理を施す条件を制御パラメータにより指定するレシピを使って、複数の被処理体を連続して処理するレシピ制御オペレーションの方法は、少なくとも一つのパラメータの値を被処理体毎に補正する補正係数を該レシピとは別に指定する工程、複数の被処理体に対して該レシピ制御オペレーションを実行するに際し、被処理体毎に該補正係数を適用し該パラメータの値を調節する工程、を包含する。
【選択図】図2

Description

本発明は、半導体ウエハの成膜処理等を制御するレシピ制御工程のオペレーション方法に関し、更にウエハ等の被処理体毎にレシピを補正する方法に関する。
従来、例えば図8及び9に記載されるように、枚葉式の半導体製造装置で被処理体であるウエハを連続的に成膜する際、一定枚数の成膜処理をした後に、専用のクリーニングガスを流して、反応室内を洗浄するクリーニング処理が実行される。まず、システムレシピを起動し(S1)、システムを初期化し初期値を設定する(S2)。初期値には、クリーニングカウンタ、ロットカウンタの設定、クリーニング処理を実行する所定ウエハ枚数、ロット処理枚数(設定ウエハ合計枚数)が含まれる。次にウエハの成膜サブルーチンをコールし、成膜を開始する(S3)。ウエハ成膜のサブルーチンはプロセスレシピにより制御される。図9に示すように、ウエハ成膜処理が開始(S110)されると、予め入力されたレシピ設定を読み込み(S120)、それに従い、レシピ制御が実行され(S140)、ウエハの成膜が終了する(S150)。
ウエハ1枚の成膜が終了した後は、クリーニングカウンタを一つインクレメントし、同時にロットカウンタも一つインクレメントする(S4)。次に、ロットカウンタがステップS2で設定されたロット処理枚数に達しているかどうかを判断し、達していなければ、クリーニングカウンタがステップS2で設定されたクリーニング所定枚数に達しているかを判断する(S6)。クリーニング所定枚数に達していなければ、ウエハ成膜処理に戻る(S3)。クリーニング所定枚数に達していれば、クリーニング処理を開始し、その後、クリーニングカウンタをゼロに戻し(S7)、ウエハ成膜処理に戻る(S3)。一方、ステップS5でロット処理枚数に達していれば、クリーニングカウンタがゼロかどうかを判断し(S8)、ゼロでない場合は、クリーニング処理を実行し、クリーニングカウンタをゼロに戻し(S9)、システムを終了する(S10)。ステップS8でクリーニングカウンタがゼロの場合は、そのままシステムを終了する(S10)。
図10はシステムレシピの操作画面の一例である。この例ではタブ100でRC1(反応室1)を選択し、この反応室でカセットのスロット番号(Sl)102に収容されているウエハを処理するが、実行の順番をウエハ実行順(Ex)101に表示されるように指定している。この例ではスロット9に入っているウエハが最初に実行され、次にスロット3、スロット2の順番で実行される。このようにウエハの実行順はスロットの上からあるいは下からの順番に限らず、あらゆるパターンを指定することができる。また、プロセスネーム103により反応室内で実行されるプロセスレシピをウエハ毎に指定することができる。この他にもプロセスレシピはウエハの搬送パターンを指定することができる。
図11は、図10のプロセスネーム103で指定されたプロセスレシピの操作画面の一例である(ガスの種類はブランクにしてある)。プロセスレシピではウエハを処理する各制御要素、例えば、圧力、温度、ガス流量の設定ができる。また、各ステップにおける時間もステップ時間110にて設定できる。例えば、成膜(DEPO)では、10秒に設定されている。
このようにレシピ制御オペレーションでは、全ての条件をパッケージ化してスロット毎に予め指定しておく。図9に示したように、指定されたスロットのウエハに対する成膜がスタートすると入力してあるレシピ設定を読み込み、それによりレシピ制御が実行される。しかし、プロセスレシピは予め用意されスロット毎に指定されているので、反応室内の状態が変化している場合には、その変化に対応した処理を実行できない。
例えば、反応室内のクリーニング処理を一回の成膜毎に実行する場合(以下、「1デポ1エッチ」という)は、毎回の成膜条件を変化させる必要はほとんどないが、複数枚のウエハの成膜後にクリーニングを実行する場合(以下、「多デポ1エッチ」という)は、ウエハの成膜処理の枚数が増加するに従って、反応室内の状態が変化するので、同一条件で成膜を続けると個々のウエハの成膜結果にばらつきが生じる。そこで、処理枚数によるばらつきをなくすために、クリーニング処理後のウエハ成膜処理枚数に応じて、成膜ガスを流す時間を調整することが考えられる。
この成膜ガスを流す時間を調整する方法として、例えば、図11のプロセスレシピ画面の「DEPO」欄の「10秒」のステップ時間110の設定をスロット毎に変えることが考えられる。即ち、ステップ、ステップ時間、制御手段などの各項目を特殊なフォーマットで記述したウエハ成膜処理方法のファイルにおいて、成膜ステップのステップ時間を処理枚数に応じてスロット毎に変更することが考えられる。これは、例えば、実験によって得られた膜厚データを基に、各処理ウエハの成膜ステップ時間を指定しておくことで実現できる。ただし、一定枚数のウエハ成膜処理の後にはクリーニング処理が行われるので成膜ステップ時間はクリーニング処理直後から直前までを指定し、それをクリーニング処理毎に繰り返すことで実行できる。図12は成膜処理5枚につき1回クリーニング処理を行う場合のレシピの成膜ステップ時間の指定例である。実際は図11のような画面により操作するが、図12は成膜時間のみを取り出して簡略化して表示したものである。なお、図10で示したように、処理ウエハの順番はスロットにより指定されるが、図12では処理ウエハの順番Aはスロット番号の順としてある。処理ウエハ毎に成膜時間(秒)Bが指定され、クリーニング後何枚目かにより成膜時間を変化させている。
しかし、処理が予定されていたウエハがカセットステージCSに搭載されていなかった場合、あるいはウエハマッピングが何らかの理由で失敗し、ウエハが正しく認識されなかった場合に、一定枚数のウエハ成膜処理後のクリーニング処理の実行が、予定から外れてしまう。この場合、前述したレシピにおける各ウエハの成膜ステップ時間の指定は、意図した時間とは異なるので、期待した成膜結果が得られなくなる。図13は処理が予定されていた3枚目のウエハが無い場合に成膜ステップ時間Bの指定がずれる例を示したものである。図13では、処理ウエハとして25枚処理する予定が何らかの事情によりスロット3のウエハが無い場合を仮定している。この場合においても図8の制御処理プログラムに基づき、クリーニングはウエハ処理5枚ごとに実行される。しかし、スロット3のウエハが無いためにスロット4,5,6の成膜処理が行われた後にクリーニング処理が実行される。そのため、スロット6のウエハのレシピで直接指定された成膜ステップ時間は59.4秒であるが、これは実はクリーニング処理直後のウエハ成膜処理ステップ時間の値であり、クリーニング処理が実行される前にこのステップ時間で成膜されると、意図した成膜結果が得られなくなってしまう。図13では、スロット3以降のウエハ成膜処理ステップ時間が全てずれてしまう様子を示している。
このようなズレは、クリーニング処理開始時期がスロット番号とは関係なく、処理枚数で設定されているために生ずる。このため本来はクリーニング処理直前の成膜時間が61.8秒の設定であるにも拘わらず、実際は59.4秒となり2秒以上のズレが発生する。なお、このような問題は、クリーニング処理に限らず処理条件をウエハ処理枚数により変化させる場合には必ず発生する。
本発明は上記問題を解決するためになされたものであり、その目的は、各処理ウエハに対する成膜時間をレシピで指定するのではなく、クリーニング処理後の処理枚数に対する成膜ステップ時間補正係数を使って制御する方法を提供することにある。本発明は、半導体製造装置、クリーニング処理等に限定されるものではなく、レシピ制御オペレーションに対して広く適用できるものである。また、制御パラメータも時間に限らず、温度、流量、圧力等のレシピ制御にも適用できる。反応室の状態変化に伴うレシピ制御にも効果的に適用できる。
ある態様においては、本発明は、処理装置内の被処理体に対し処理を施す条件を制御パラメータにより指定するレシピを使って、複数の被処理体を連続して処理するレシピ制御処理において、(I)該パラメータのうち少なくとも一つのパラメータの値を被処理体毎に補正する補正係数を該レシピとは別に指定する工程、(II)複数の被処理体に対して該レシピ制御処理を実行し、被処理体毎に該補正係数を適用し該パラメータの値を調節する工程、を包含する該レシピ制御処理におけるオペレーション方法を提供する。
上記の態様には少なくとも更に次の態様を含むことができる。
該補正係数は、被処理体のカウントの関数である。補正係数はレシピ上の設定値に乗算すればよいような係数(たとえば割合や%)とすると他のレシピ制御にも適用することが容易となる。補正係数は例えば、1.1、1.2、1.3のように係数自体を被処理体のカウントに従い増加または減少させてもよいが、それ以外にも、(1+0.1×N)のように被処理体のカウントNによる計算式で表すこともできる。なお、典型的には、補正係数は実験等により予め設定され事前にシステムに入力されるものであるが、一旦入力されればそれをCPU等のメモリーに記憶させ適時適当な補正係数を読み込むようにすることもできる。また、基本的に補正係数は被処理体のカウントと共に変化する。典型的には、処理環境が不連続に変化するまでは補正係数は連続的に変化し、処理環境が不連続に変化した場合(例えばクリーニング処理の前後)は補正係数も不連続的に変化する。
更に、上記の方法は、該処理装置内の状態変化毎にカウントをリセットする工程を包含する。例えば、クリーング処理を実行する場合は、クリーニングカウンタを補正係数のカウンタとすることができる。
また、ある態様では、該被処理体は、半導体基板であり、またある態様では、該処理は、半導体基板の成膜処理である。更に、ある態様では、該少なくとも一つのパラメータは、成膜時間である。一つの実施例としては、該被処理体は半導体基板であり、該処理は該半導体基板の成膜処理であり、該処理装置内の状態変化は、該処理装置内のクリーニング処理である。
別の態様によれば、本発明は、複数回繰り返される一回の処理が複数の処理操作を含み、各処理操作の条件がパラメータにより制御される処理システムにおいて、(I)該パラメータの値を各回の処理操作毎に割付けするレシピを指定する工程、(II)複数回繰り返される該複数の処理操作のうち少なくとも一つの処理操作における少なくとも一つのパラメータの値を回数毎に補正する補正係数を該レシピとは別に指定する工程、(III)該レシピにより処理を開始し、該補正係数を該レシピが実行された回にのみ適用する工程、を包含する前記処理システムのオペレーション方法を提供する。
上記の態様には少なくとも更に次の態様を含むことができる。
該処理工程は、半導体基板の処理工程であり、また、該処理の回数は、半導体基板の枚数に対応する。更に、該少なくとも一つの処理工程は、半導体基板の成膜処理工程である。また、該少なくとも一つのパラメータは、成膜時間である。
また、ある態様では、該補正係数は、反応室の状態変化毎に初期値に戻る。該反応室の状態変化は、例えば、該反応室のクリーニング処理である。
更に、別の態様によれば、本発明は、(I)複数回繰り返されるある処理工程における処理条件を規定する少なくとも一つのパラメータの値を、回数毎に補正する補正係数を事前に指定する工程、(II)該処理工程を開始し、該補正係数を該処理工程が実行された回にのみ適用する工程、を包含する処理工程のオペレーション方法を提供する。
上記の態様には少なくとも更に次の態様を含むことができる。
成膜条件を規定するレシピを半導体基板毎に補正係数を使って補正し成膜を実行する工程を含む。ある態様では、該補正係数は、反応室の状態変化毎に適用される一組の係数であり、該状態変化毎に初期値に戻る。また、ある態様では、該反応室の状態変化は、反応室のクリーニング処理である。該クリーニング処理は、例えば、複数枚の半導体基板を成膜処理した後に実行する。また、ある態様では、該補正係数は、半導体基板の成膜時間に対する補正係数である。
更に、別の態様では、本発明は、複数回繰り返される一回の処理が複数の処理工程を含み、各処理工程の条件がパラメータにより制御される処理システムにおいて、(A)該パラメータの値を各回の各処理工程毎に割付けするレシピを指定するユニット、(B)複数回繰り返される該複数の処理工程のうち少なくとも一つの処理工程における少なくとも一つのパラメータの値を回数毎に補正する補正係数を該レシピとは別に指定するユニット、(C)該レシピにより処理を開始し、該補正係数を該レシピが実行された回にのみ適用するユニット、を包含する前記処理システムを提供する。
上記において、ある態様における各要件は、他の態様における各要件と相互に交換あるいは付加可能であり、それぞれの要件を組み合わせることもできる。本発明は上記の態様に限定されるものではなく、上記した目的またはそれ以外の目的を達成し得る他の態様も含むものである。
本発明は、半導体製造装置やクリーニング処理後の成膜時間に限定されるものではなく、広くレシピ制御オペレーションに対して適用できるものであるが、以下、クリーニング処理後の成膜時間を例にして本発明を説明する。
本発明の目的は、各処理ウエハに対する成膜時間をレシピで指定するのではなく、クリーニング処理後の処理枚数に対する成膜ステップ時間補正係数を入力、保存できる装置制御ソフトウエアを提供することにある。上記目的を達成するひとつの実施例は、クリーニング処理後のウエハ毎の成膜ステップ時間の補正係数が装置制御ソフトウエアに登録されているものであって、レシピ制御時に成膜ステップ時間に補正係数を演算することで、予定されていたウエハが無かった場合でも、各ウエハに正しい成膜ステップ時間の補正が適用されることを特徴とする。ここで、ひとつの実施例において、制御ソフトウエアに登録される補正係数は、成膜ステップ時間そのものではなく、使用されるレシピの元の成膜ステップ時間に対する変更割合(パーセンテージ指定)であり、成膜時間が異なる他のレシピにも補正係数は有効となる。上記の手法により、レシピに依存することなく、また、処理が予定されていたウエハが無い場合でも、各ウエハに正しい成膜ステップ時間が適用され、個々のウエハの成膜結果のばらつきを抑えることができる。
なお、ウエハはカセットに入った状態で最初にカセットステージに搭載され、搭載後レーザーセンサーを使用して各ウエハの有無を検出することができる。また、実際にウエハが無い(以下、「歯抜け」という)、あるいは正しく認識されずに実際にはウエハがあるのに無いと認識されてしまった場合にも本発明を適用することができる。なお、ウエハが検出されなかった場合には成膜処理は実行されず、そのスロットはスキップされる。
レシピ制御のみで反応室内の状態変化に対応した処理を実行することは極めて困難である。ウエハの歯抜けに限らず、反応室が複数ある場合や、クラスタータイプの装置の場合は、スロット処理順に応じてそのウエハが成膜の何枚目になるかを予め予想することはできない。本発明のひとつの実施例では動的に成膜時間を変化させるので常に正しい成膜時間でウエハを処理することが可能となる。
以下、図を参照して本発明の実施例を説明するが、本発明はこれらに限定されるものではない。
図1は、本発明を適用することができる半導体製造装置の一例を示す模式図である。この装置では、まず、25枚のウエハが収容可能なカセットがカセット搭載ポート(CS1、CS2)に搭載される。次に、ウエハマッピングにより、カセットのどのスロットにウエハがあるのかが認識される。その後、ウエハはシステムレシピの指定通りに大気ロボット(AR)によりウエハ入出力容器( IOC1、IOC2)に運ばれ、ウエハ搬送容器(WHC)に備えられている真空ロボット(VR)により処理容器(RC1、RC2、RC3)に運ばれ、該処理容器でプロセスレシピが実行される。プロセスレシピ終了後、上記とは逆の順番でウエハは元のスロット位置に戻される。
なお、レシピとは典型的には、ウエハのような被処理体を製造するためにその都度実行されるコンピュータプログラム、規則、仕様、オペレーション、手続を言うが、当業者が理解し得る全てのレシピが包含される。レシピには、上記のようにシステムレシピ、プロセスレシピのほかに、セットアップレシピ等が含まれる。レシピ制御は半導体製造に限らず他への応用が可能である。
図2、図3及び図6は本発明に従う半導体製造装置のウエハ成膜処理のひとつの実施例を示す。図2において制御処理のメインルーチンは以下に説明する8個のステップから構成されている。ステップS1で処理を開始し、ステップS2ではウエハ成膜処理で使用されるカウンタなどの各ローカル変数の初期化を行う。このときに補正係数の設定も行う。ステップS3でウエハ成膜サブルーチンをコールしウエハの成膜を行う。ステップS4では成膜後の各カウンタのインクリメントを行う。ステップS5でロットカウンタが所定処理枚数に達したかどうかを判断する。ここでロット処理枚数に達していなければ次のステップS6へ進む。ステップS6で、クリーニング用のカウンタがクリーニングの所定枚数に達したかどうかを判断する。ここでカウンタが所定枚数に達したら、次のステップS7に進む。所定枚数に達していなければ、ステップS3のウエハ成膜サブルーチンに戻る。ステップS7で、反応室のクリーニング処理を行い、クリーニング用のカウンタを0に戻す。それと同時に補正係数をクリーニング直後のものに設定(初期化)する。ステップS5で、ロットカウンタが所定の処理枚数に達している場合は、ステップS8に進み、クリーニング用のカウンタが0かどうかの判定を行う。例えば、ウエハ処理5枚で1回のクリーニング処理が行われる設定で、全部で23枚のウエハをロット処理したときには、最後の3枚分が余りになってしまう。その場合、クリーニング用カウンタは0ではなく、ステップS9でカウンタの数値に合わせたクリーニング処理を行い、ステップS10で処理を終了する。ステップS8でクリーニング用カウンタが0なら、ステップS10に進み、処理を終了する。
次に図3の成膜処理サブルーチンのひとつの実施例について説明する。これは図2のメインルーチンのステップ3でコールされるサブルーチンである。ステップS110で処理を開始し、ステップS120でレシピの設定を読み込む。これにより装置コントローラの記憶媒体上に存在するレシピの各設定値が処理プログラムに呼び込まれる。ここではレシピの成膜ステップ時間を例にとって説明する。ステップS130で、読み込んだレシピの設定値を必要に応じて再計算する。ここで、レシピの成膜ステップ時間が、制御プログラム上に登録されたウエハ毎の補正係数と図2のクリーニングカウンタの値とを用いて再計算される。ステップS140で、ステップS130で計算された設定値を使用して、実際のレシピ制御を行う。反応室内の圧力、温度、ガス流量を制御し、ウエハに成膜処理する。ステップS150でサブルーチンが終了する。
図4は、半導体製造装置制御系の構成の一例を示す模式図である。補正係数(Co)38の設定はMMI PC(Man Machine Interface、表示用のPC)47で行われる。また、この他、システムレシピ(Sr)35の設定、クリーニングレシピ(Cr)36の設定、プロセスレシピ(Pr)37の設定がMMI PC47を介して行われる。MMI PC47からの情報はCPUボード(MMI PCとの通信用)(OS9)46に送られ、そこからCPUボード(メインコントローラ)(iTron)48に入力される。iTron48では、入力されたCl33、Pr32、Co31をサブルーチンとしてシステムレシピ34によりスレーブボード41〜45に対してレシピ実行が指示される。それと同時に、ステップ時間の補正係数がスレーブボート41〜43に対して指定される。なお、ここでスレーブ#1(41)は反応室1(RC1)、スレーブ#2(42)は反応室2(RC2)、スレーブ#3(43)は反応室3(RC3)、スレーブ#4(44)は大気ロボット(AR)、スレーブ#5(45)はウエハ搬送容器・真空ロボット(WHC・VR)である。
図4に示すように、補正係数はプロセスレシピの一部ではなく、スロットに割り当てられるものではない。補正係数はプロセスレシピと別にMMI PC47で指定される。なお、図4のMMI PC47におけるシステムレシピ35は図10に示した画面と同様でよく、また、プロセスレシピ37は図11に示した画面と同様でよい。
図5は、図4のクリーニングレシピ36と補正係数38を指定するMMI PCの画面を示す一例である。PostRecipe51の下の空白の部分をクリックすると、プロセスレシピの候補が現れる。そこでクリーニングに使用するレシピを選択することができる。また、補正係数は反応室毎に25枚までの補正係数を指定することができるようになっている(Pro1〜25)。即ち、最大25デポ1エッチまでが可能である。補正係数はここでは成膜時間(Time)で単位は%で表示されているが、%でなく小数等で表示してもよい。なお、補正係数は最初に手で入力し、そのデータをMMIで記憶させることができる。
図6は、ひとつの実施例において、図3のステップS130のレシピ設定計算を具体的に実行する様子を説明した図である。レシピの設定では複数のパラメータ(温度、圧力、ガス等)が指定され、更に反応室が複数ある場合は、ウエハの処理順が複雑になるが、図6では説明のため、成膜時間のみを取り出し簡略化して表示している。符号Cは25個のスロットを有するウエハ収納容器内でのウエハを示している。各スロットには1枚のウエハが入っている。各ウエハに対し、この半導体製造装置は、レシピ成膜ステップ時間の補正係数(符号D)を有する。補正係数はクリーニング処理後のウエハ成膜処理の回数に応じて適用される。1回のロット処理におけるウエハの最大処理枚数が25枚であるとすれば、25個の補正係数を有していなければならないが、ここでは便宜上5枚の成膜処理ごとにクリーニング処理が行われるという前提で、5個の補正係数のみが指定される場合の例を示す。また、符号Dの補正係数は、順に−0.01、 0、 0.01、 0.02、 0.03となっているが、これらは5枚の成膜処理ごとにクリーニング処理を実行した実験で得られた係数であると仮定する。符号Eのレシピ成膜時間は、装置コントローラの記憶媒体上のもとのレシピの成膜ステップ時間が60秒であると仮定している。もとのレシピのステップ時間に対して、符号Dの補正係数を割合として演算することで、適切なレシピ成膜ステップ時間が得られる。図6の例では、もとのレシピのステップ時間の60秒にそれぞれの補正係数が演算されて、5枚のウエハの適切なレシピ成膜ステップ時間はそれぞれ59.4秒、 60秒、 60.6秒、 61.2秒、61.8秒となる。
なお、図12では、図6で説明された符号Dの補正係数が存在しないために、符号Bのレシピ成膜ステップ時間を直接指定している。5枚のウエハ成膜処理ごとにクリーニング処理が行われるため、5枚ごとに59.4秒、 60秒、60.6秒、61.2秒、61.8秒のステップ時間を指定する形になっている。
上記したように、図12のレシピ成膜ステップ時間を直接指定した場合に、図13に示すようなウエハの歯抜けがある場合に問題が起こる。ここで図13と図7を比較すると、図7では常に正しい成膜時間をウエハに適用することができることがわかる。
図7は、図13と同様に、符号Cのスロット3のウエハが歯抜けして無いが、補正係数はクリーニング処理後の処理枚数(図3または図8のクリーニングカウンタ)で決まっているため、スロット6のウエハには、クリーニング処理後5枚目の補正係数、すなわち0.03が適用され、レシピ成膜ステップ時間は61.8秒となる。
以上より、クリーニング処理後のウエハ成膜枚数毎に用意されたレシピ成膜ステップ時間の補正係数を用いてステップ時間を補正することにより、処理が予定されていたウエハが存在しない場合でも、正しい成膜時間補正が適用され、ウエハの処理枚数によって反応室内の状態が変化することによる膜特性のばらつきを無くすことができる。
さらに、本発明の他の実施例では、補正係数がもとのステップ時間に対する割合(パーセンテージ)の指定であることから、ステップ時間が異なるレシピにもそのまま適用することが可能である。以上の例では、もとのレシピのステップ時間が60秒の場合について説明したが、元のレシピのステップ時間が60秒以外であっても、成膜ステップ時間を問題なく補正することができる。
上記実施例では、レシピの成膜ステップの時間変更を例にとり説明した。しかし、本発明に従う補正係数の適用は、レシピの成膜ステップ時間に限定されるものではない。ガス流量、圧力、温度などのあらゆるプロセス条件に対して、本願発明に係る補正係数を適用できることは当業者にとって明白である。
また、上述の実施例では、反応室のクリーニング後のウエハ処理枚数毎に用意された補正係数を例にとり説明した。しかし、反応室のクリーニング後に限らず、真空引き、大気戻しなどのあらゆる反応室の状態変化後に、本願発明に係る補正係数を適用できることは当業者にとって明白である。また、多デポ1エッチに限らず、1デポ1エッチであっても、圧力状態の変化でステップ時間を変えるような場合は本発明を有効に適用することができる。例えば、圧力5Paのときの成膜速度と圧力100Paのときの成膜速度とは異なるので、圧力状態に応じて成膜ステップ時間を変えることもできる。このような圧力変化に対する補正係数は、例えば予期しない反応室のリーク等が発生したときにも適用できる。
即ち、被処理体を処理するときに、処理の回数に応じて処理時間やパラメータを変更するような装置に対して広く本発明を適用することができる。
以上より、本発明に従うレシピのステップ時間補正係数を使用した半導体製造装置は、処理が予定されていたウエハが無い場合においても、また処理ステップ時間が異なるレシピを使用しても、ウエハ間のばらつきの無い、安定した成膜結果を得ることができる。
本発明は、以下の実施態様を更に包含するものである。
1)ウエハの成膜処理を制御するソフトウエアを備えた半導体製造装置であって、ソフトウエアは、処理ウエハ毎にプロセス条件の補正係数を有することを特徴とする半導体製造装置。
2)ソフトウエアは、反応室の状態変化後の処理ウエハ毎にプロセス条件の補正係数を有することを特徴とする1)に記載の半導体製造装置。
3)ソフトウエアは、反応室のクリーニング処理後の処理ウエハ毎にプロセス条件の補正係数を有することを特徴とする2)に記載の半導体製造装置。
4)ソフトウエアは、処理ウエハ毎にレシピの成膜ステップ時間の補正係数を有することを特徴とする1)に記載の半導体製造装置。
5)ソフトウエアは、反応室のクリーニング処理後の処理ウエハ毎にレシピの成膜ステップ時間の補正係数を有することを特徴とする4)に記載の半導体製造装置。
本発明の思想から離れることなく、さまざまな修正が可能であることは当業者の知るところである。よって、本発明の上記形式はひとつの例示に過ぎず、本発明の態様を限定するものではない。
図1は、本発明を適用することができる半導体製造装置の一例を示す模式図である。 図2は、本発明のひとつの実施例における半導体製造装置の制御処理のメインルーチンの機能を示すフローチャートである。 図3は、本発明のひとつの実施例における半導体製造装置のウエハ成膜処理のサブルーチンの機能を示すフローチャートである。 図4は、本発明のひとつの実施例における半導体製造装置制御系の構成を示す模式図である。 図5は、本発明のひとつの実施例におけるクリーニングレシピ及び補正係数入力画面を示す模式図である。 図6は、本発明のひとつの実施例における半導体製造装置で処理ウエハ毎のレシピステップ時間を補正係数を用いて制御する例を示す図である。 図7は、本発明のひとつの実施例における半導体製造装置で処理ウエハ毎のレシピステップ時間を補正係数を用いて制御する別の例を示す図である。 図8は、従来の半導体製造装置の制御処理のメインルーチンの機能を示すフローチャートである。 図9は、従来の半導体製造装置のウエハ成膜処理のサブルーチンの機能を示すフローチャートである。 図10は、従来の半導体製造装置におけるシステムレシピ入力画面を示す模式図である。 図11は、従来の半導体製造装置におけるプロセスレシピ入力画面を示す模式図である。 図12は、従来の導体製造装置で、処理ウエハ毎のレシピステップ時間をレシピ上で直接指定した制御の例を示す図である。 図13は、従来の導体製造装置で、処理ウエハ毎のレシピステップ時間をレシピ上で直接指定した制御の別の例を示す図である。

Claims (21)

  1. 処理装置内の被処理体に対し処理を施す条件を、パラメータにより指定するレシピを使って、複数の被処理体を連続処理するレシピ制御オペレーションの方法であって、
    少なくとも一つの前記パラメータの値を前記被処理体毎に補正する補正係数を、前記レシピとは別に指定する工程、
    前記複数の被処理体に対して前記レシピ制御オペレーションを実行するに際し、前記被処理体毎に前記補正係数を適用し、前記少なくとも一つのパラメータの値を調節する工程、
    を含む方法。
  2. 前記補正係数は、前記被処理体のカウントの関数である、請求項1に記載の方法。
  3. 更に、前記処理装置内の状態変化毎にカウントをリセットする工程を含む、請求項2に記載の方法。
  4. 前記被処理体は、半導体基板である、請求項1に記載の方法。
  5. 前記処理は、半導体基板の成膜処理である、請求項4に記載の方法。
  6. 前記少なくとも一つのパラメータは、成膜時間である、請求項5に記載の方法。
  7. 前記被処理体は半導体基板であり、前記処理は前記半導体基板の成膜処理であり、前記処理装置内の状態変化は、処理装置内部のクリーニング処理である、請求項3に記載の方法。
  8. 複数回繰り返される一回の処理が複数の処理工程を含み、各処理工程の条件がパラメータにより制御される処理方法であって、
    前記パラメータの値を各回の処理の処理工程毎に割付けするレシピを指定する工程、
    複数回繰り返される前記処理の前記複数の処理工程のうち、少なくとも一つの処理工程における少なくとも一つのパラメータの値を回数毎に補正する補正係数を、前記レシピとは別に指定する工程、
    前記レシピにより処理を開始し、前記レシピが実行された回にのみ前記補正係数を適用する工程、
    を含む方法。
  9. 前記処理工程は、半導体基板の処理工程である、請求項8に記載の方法。
  10. 前記回数は、前記半導体基板の枚数に対応する、請求項9に記載の方法。
  11. 前記少なくとも一つの処理工程は、半導体基板の成膜処理工程である、請求項10に記載の方法。
  12. 前記少なくとも一つのパラメータは、成膜時間である、請求項11に記載の方法。
  13. 前記補正係数は、反応室の状態変化毎に初期値に戻る、請求項10に記載の方法。
  14. 前記反応室の状態変化は、反応室のクリーニング処理である、請求項13に記載の方法。
  15. 複数回繰り返される、ある処理工程における処理条件を規定する少なくとも一つのパラメータの値を、回数毎に補正する補正係数を事前に指定する工程、
    前記処理工程を開始し、前記補正係数を前記処理工程が実行された回にのみ適用する工程、
    を含む方法。
  16. 成膜条件を規定するレシピを、半導体基板毎に補正係数を使って補正し成膜を実行する工程を含む、半導体基板の成膜処理方法。
  17. 前記補正係数は、反応室の状態変化毎に適用される一組の係数であり、前記状態変化毎に初期値に戻る、請求項16に記載の方法。
  18. 前記反応室の状態変化は、反応室のクリーニング処理である、請求項17に記載の方法。
  19. 前記クリーニング処理は、複数枚の半導体基板を成膜処理した後に実行する、請求項17に記載の方法。
  20. 前記補正係数は、半導体基板の成膜時間に対する補正係数である、請求項19に記載の方法。
  21. 複数回繰り返される一回の処理が複数の処理工程を含み、各処理工程の条件がパラメータにより制御される処理システムであって、
    前記パラメータの値を各回の各処理工程毎に割付けするレシピを指定するユニット、
    複数回繰り返される前記複数の処理工程のうち少なくとも一つの処理工程における少なくとも一つのパラメータの値を回数毎に補正する補正係数を、前記レシピとは別に指定するユニット、
    前記レシピにより処理を開始し、前記補正係数を前記レシピが実行された回にのみ適用するユニット、
    を含む処理システム。
JP2006107328A 2005-04-13 2006-04-10 レシピ制御オペレーションの方法 Pending JP2006295179A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/105,052 US7340320B2 (en) 2005-04-13 2005-04-13 Method of recipe control operation

Publications (1)

Publication Number Publication Date
JP2006295179A true JP2006295179A (ja) 2006-10-26

Family

ID=37109015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006107328A Pending JP2006295179A (ja) 2005-04-13 2006-04-10 レシピ制御オペレーションの方法

Country Status (2)

Country Link
US (1) US7340320B2 (ja)
JP (1) JP2006295179A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033752A1 (ja) * 2009-09-17 2011-03-24 株式会社Sumco エピタキシャルウェーハの製造方法および製造装置
JP2015026776A (ja) * 2013-07-29 2015-02-05 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2021155829A (ja) * 2020-03-30 2021-10-07 東京エレクトロン株式会社 基板処理システム、基板処理方法、および制御装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5677842B2 (ja) * 2007-09-06 2015-02-25 デカ・プロダクツ・リミテッド・パートナーシップ 処理システム及び方法
TWI388954B (zh) * 2009-04-06 2013-03-11 Inotera Memories Inc 調整晶圓製造優先順序之方法
US20110264256A1 (en) * 2010-04-22 2011-10-27 United Microelectronics Corp. Process control method and process control system
KR101794069B1 (ko) * 2010-05-26 2017-12-04 삼성전자주식회사 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법
CN105247657B (zh) * 2013-05-22 2019-04-26 株式会社国际电气 管理装置、衬底处理系统、装置信息更新方法及存储介质
US9606519B2 (en) * 2013-10-14 2017-03-28 Applied Materials, Inc. Matching process controllers for improved matching of process
US11449026B2 (en) * 2020-05-27 2022-09-20 Applied Materials, Inc. Variable loop control feature

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343726A (ja) * 2001-05-18 2002-11-29 Tokyo Electron Ltd 熱処理装置及び成膜方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465263B1 (en) * 2000-01-04 2002-10-15 Advanced Micro Devices, Inc. Method and apparatus for implementing corrected species by monitoring specific state parameters
US7102763B2 (en) * 2000-07-08 2006-09-05 Semitool, Inc. Methods and apparatus for processing microelectronic workpieces using metrology
JP2003077782A (ja) 2001-08-31 2003-03-14 Toshiba Corp 半導体装置の製造方法
US6616759B2 (en) * 2001-09-06 2003-09-09 Hitachi, Ltd. Method of monitoring and/or controlling a semiconductor manufacturing apparatus and a system therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343726A (ja) * 2001-05-18 2002-11-29 Tokyo Electron Ltd 熱処理装置及び成膜方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033752A1 (ja) * 2009-09-17 2011-03-24 株式会社Sumco エピタキシャルウェーハの製造方法および製造装置
JP5472308B2 (ja) * 2009-09-17 2014-04-16 株式会社Sumco エピタキシャルウェーハの製造方法および製造装置
US10640883B2 (en) 2009-09-17 2020-05-05 Sumco Corporation Method and apparatus for producing epitaxial wafer
JP2015026776A (ja) * 2013-07-29 2015-02-05 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2021155829A (ja) * 2020-03-30 2021-10-07 東京エレクトロン株式会社 基板処理システム、基板処理方法、および制御装置
US11823877B2 (en) 2020-03-30 2023-11-21 Tokyo Electron Limited Substrate processing system, substrate processing method, and controller
JP7399012B2 (ja) 2020-03-30 2023-12-15 東京エレクトロン株式会社 基板処理システム、基板処理方法、および制御装置

Also Published As

Publication number Publication date
US7340320B2 (en) 2008-03-04
US20060234402A1 (en) 2006-10-19

Similar Documents

Publication Publication Date Title
JP2006295179A (ja) レシピ制御オペレーションの方法
KR102490646B1 (ko) 기판 처리 장치의 제어 장치 및 기판 처리 표시 방법
JP5449310B2 (ja) ウェーハ処理ツール内のウェーハの移動をスケジューリングするシステムと方法
US8055378B2 (en) Device for controlling processing system, method for controlling processing system and computer-readable storage medium stored processing program
JP7235729B2 (ja) 基板のルーティング及びスループットのモデリング
JP5921200B2 (ja) 基板処理装置、基板処理方法、半導体装置の製造方法、縮退運用プログラムおよび生産リストの作成プログラム
JP5463066B2 (ja) ロット処理開始判定方法及び制御装置
WO2013187290A1 (ja) 基板搬送方法及び基板搬送装置
JP2006202821A (ja) 半導体装置の製造方法
US20140329375A1 (en) Methods for Depositing Amorphous Silicon
JP4965139B2 (ja) 生産管理方法及び生産管理システム
JP2013135044A (ja) 半導体製造装置
JP4506030B2 (ja) 熱処理装置及び成膜方法
US20160103713A1 (en) Method for sequencing a plurality of tasks performed by a processing system and a processing system for implementing the same
JP6842828B2 (ja) 処理システム及び処理プログラム
US20030152851A1 (en) System, method and computer program product for instructing allocation of a plurality of exposure units
JP2011009342A (ja) 基板処理装置の制御方法及び記憶媒体
JP7342695B2 (ja) エピタキシャルウェーハ製造システム及び製造方法
JPH0982589A (ja) 半導体製造装置の処理システム
JP7453752B2 (ja) 基板処理装置、記憶媒体、基板処理方法
JP3771435B2 (ja) レジスト塗布装置、レジスト塗布システムおよび記録媒体
JP2021190692A (ja) ボーイングを抑制するための保護側壁層を形成する方法及び装置
JP6320457B2 (ja) 基板処理装置、基板処理方法、プログラム、及び物品製造方法
JP2010171336A (ja) 半導体製造装置及び半導体素子の製造方法
JP2006093615A (ja) 基板処理システム

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120910