JP2006288057A - モータ駆動装置 - Google Patents

Abstract

【課題】モータを駆動する際に発生する音を静音化する。
【解決手段】第１ソーストランジスタおよび第１シンクトランジスタの直列接続点と第２ソーストランジスタと第２シンクトランジスタの直列接続点との間に接続されるコイルに異なる方向の電流を順次供給するために、第１ソーストランジスタおよび第２シンクトランジスタの動作と第２ソーストランジスタおよび第１シンクトランジスタの動作を順次切り替える制御回路を備えたモータ駆動装置において、制御回路は、第１ソーストランジスタおよび第２シンクトランジスタの動作と第２ソーストランジスタおよび第１シンクトランジスタの動作が切り替わるタイミングにおける、第１ソーストランジスタおよび第１シンクトランジスタの直列接続点、または、第２ソーストランジスタおよび第２シンクトランジスタの直列接続点の少なくとも一方を流れる電流を制限する制限回路、を有する。
【選択図】 図１

Description

本発明は、モータ駆動装置に関する。

各種電子機器は、概ね当該電子機器が動作する際に熱を発生する。この発熱を冷却するため、電子機器には、例えば、ファンモータ、およびファンモータを駆動するためのモータ駆動装置が設けられている。
例えばノート型パーソナルコンピュータでは、動作する際に発熱するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｇ Ｕｎｉｔ）を冷却するためのファンモータ、およびそのファンモータを駆動するモータ駆動装置が設けられている（例えば、特許文献１参照）。

このような冷却目的のファンモータには、低コストであり、かつ簡素な構成である、単相モータが用いられることが多い。
図５は単相モータのモータ駆動装置を説明するための図である。図５に示すモータ駆動装置は、コイルＬに接続されたＮＰＮ型バイポーラトランジスタ（以下ＮＰＮトランジスタとする）ＴＡ、ＴＢ、ＴＣ、ＴＤと、制御回路（不図示）とを有している。

ＮＰＮトランジスタＴＡとＮＰＮトランジスタＴＢは、直列接続されており、ＮＰＮトランジスタＴＡのコレクタは電源電圧ＶＣＣに接続され、ＮＰＮトランジスタＴＢのエミッタは接地されている。また、ＮＰＮトランジスタＴＡのエミッタとＮＰＮトランジスタＴＢのコレクタとの接続点にはコイルＬの一端が接続されている。

ＮＰＮトランジスタＴＣとＮＰＮトランジスタＴＤは、直列接続されており、ＮＰＮトランジスタＴＣのコレクタは電源電圧ＶＣＣに接続され、ＮＰＮトランジスタＴＤのエミッタは接地されている。また、ＮＰＮトランジスタＴＣのエミッタとＮＰＮトランジスタＴＤのコレクタとの接続点にはコイルＬの他端が接続されている。尚、ＮＰＮトランジスタＴＡとＮＰＮトランジスタＴＢの直列接続部をＸ点とし、ＮＰＮトランジスタＴＣとＮＰＮトランジスタＴＤの直列接続部をＹ点とする。また、ＮＰＮトランジスタＴＡ、ＴＢ、ＴＣ、ＴＤには、通電の切り替わりに発生するキックバック電圧を吸収するループを形成する回生ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４がそれぞれ接続されている。

制御回路は、ＮＰＮトランジスタＴＡ、ＴＢ、ＴＣ、ＴＤのオン、オフを制御する。そして、制御回路によってＮＰＮトランジスタＴＢ、ＴＣがオフし、ＮＰＮトランジスタＴＡ、ＴＤがオンした場合には、電源電圧ＶＣＣ→ＮＰＮトランジスタＴＡ→コイルＬ→ＮＰＮトランジスタＴＤ→接地の図５の実線の径路の電流が流れる。また、ＮＰＮトランジスタＴＢ、ＴＣがオンし、ＮＰＮトランジスタＴＡ、ＴＤがオフした場合には、電源電圧ＶＣＣ→ＮＰＮトランジスタＴＣ→コイルＬ→ＮＰＮトランジスタＴＢ→接地の図５の破線の径路の電流が流れる。このように、ＮＰＮトランジスタＴＡ、ＴＢ、ＴＣ、ＴＤのオン、オフの制御でコイルＬに流れる電流を切り替えることによって、モータが駆動することになる。
特開２００１−３２７１８４号公報

図６は、従来のモータ駆動装置のＸ点とＹ点の電圧変化を説明するための図である。尚、図６において、実線および破線の一方がＸ点の電圧であり、実線および破線の他方がＹ点の電圧である。
ＮＰＮトランジスタＴＡとＮＰＮトランジスタＴＤをオンした場合には、Ｘ点の電圧は最大電圧となり、Ｙ点の電圧は最小電圧となる。一方、ＮＰＮトランジスタＴＢとＮＰＮトランジスタＴＣをオンした場合には、Ｘ点の電圧は最小電圧となり、Ｙ点の電圧は最大電圧となる。このように、単相モータを駆動するとき、コイルＬに接続されたトランジスタの導通が切り替わることによって、Ｘ点の電圧およびＹ点の電圧は、最大電圧と最小電圧との間で順次変化することとなる。

従来、単相モータの通電の切り替わるタイミングにおいて、例えば図６に示すように、Ｘ点の電圧およびＹ点の電圧が、最大電圧または最小電圧に達するときに角張った部分が発生していた。そのため、Ｘ点の電圧およびＹ点の電圧の変化が滑らかとならず、モータ駆動時にノイズが発生する原因となっていた。
このように、従来のモータ駆動装置では、モータを駆動する際に発生する音を静音化ができないという問題点があった。

そこで、本発明は、モータを駆動する際に発生する音を静音化することができるモータ駆動装置を提供することを目的とする。

前記課題を解決するための主たる発明は、直列接続される第１ソーストランジスタおよび第１シンクトランジスタと、直列接続される第２ソーストランジスタおよび第２シンクトランジスタと、前記第１ソーストランジスタおよび前記第１シンクトランジスタの直列接続点と前記第２ソーストランジスタと前記第２シンクトランジスタの直列接続点との間に接続されるコイルに異なる方向の電流を順次供給するために、前記第１ソーストランジスタおよび前記第２シンクトランジスタの動作と前記第２ソーストランジスタおよび前記第１シンクトランジスタの動作を順次切り替える制御回路と、を備えたモータ駆動装置において、前記制御回路は、前記第１ソーストランジスタおよび前記第２シンクトランジスタの動作と前記第２ソーストランジスタおよび前記第１シンクトランジスタの動作が切り替わるタイミングにおける、前記第１ソーストランジスタおよび前記第１シンクトランジスタの直列接続点、または、前記第２ソーストランジスタおよび前記第２シンクトランジスタの直列接続点の少なくとも一方を流れる電流を制限する制限回路、を有することを特徴とする。

本発明によれば、モータを駆動する際に発生する音を静音化することができる。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝全体構成＝＝＝
図２を参照しつつ、本発明のモータ駆動装置を用いた全体構成について説明する。図２は、本発明のモータ駆動装置を用いた全体構成の一例を示すブロック図である。
尚、図２においてコイルＬおよびホール素子２００を除く部分は、例えば同一チップ上に集積化することが可能である。

ＮＰＮトランジスタ１０２とＮＰＮトランジスタ１０６は直列接続されており、ＮＰＮトランジスタ１０２のコレクタは電源電圧ＶＣＣに接続され、ＮＰＮトランジスタ１０６のエミッタは接地されている。また、ＮＰＮトランジスタ１０２のエミッタとＮＰＮトランジスタ１０６のコレクタとの接続点にはコイルＬの一端が接続されている。

ＮＰＮトランジスタ１０４とＮＰＮトランジスタ１０８は直列接続されており、ＮＰＮトランジスタ１０４のコレクタは電源電圧ＶＣＣに接続され、ＮＰＮトランジスタ１０８のエミッタは接地されている。また、ＮＰＮトランジスタ１０４のエミッタとＮＰＮトランジスタ１０８のコレクタとの接続点にはコイルＬの他端が接続されている。尚、Ｈブリッジを構成するＮＰＮトランジスタ１０２、１０４にＰＮＰ型バイポーラトランジスタを使用してもよい。

回生ダイオード１１０のカソードは電源電圧ＶＣＣと接続され、アノードはコイルＬの一端と接続されている。回生ダイオード１１２のカソードは電源電圧ＶＣＣと接続され、アノードはコイルＬの他端と接続されている。回生ダイオード１１４のカソードはコイルＬの一端と接続され、アノードは接地されている。回生ダイオード１１６のカソードはコイルＬの他端と接続され、アノードは接地されている。

ホール素子２００は、例えばモータのステータの所定位置に固着されるものである。そして、ホール素子２００は、抵抗２２０を介して接続された電源電圧ＶＣＣによって動作し、モータのロータが回転している時、コイルの磁界の変化に基づいた正弦波の信号を発生する。この正弦波の信号の周波数はモータの回転速度に比例するものである。

ホールアンプ２０２の非反転入力端子（＋端子）には、ホール素子２００から正弦波の信号が印加される。また、ホールアンプ２０２の反転入力端子（−端子）には、＋端子に印加される正弦波の信号と逆相の信号が印加される。そしてホールアンプ２０２は、入力された信号を後段の制御回路２０４でロジック処理が可能となるまで増幅し、制御回路２０４に出力する。

制御回路２０４は、ホールアンプ２０２の出力に基づいたロジック処理を行い、ＮＰＮトランジスタ１０２、１０４、１０６、１０８をオン、オフする駆動信号を、プリ回路２０６、２０８、２１０、２１２にそれぞれ出力する。

プリ回路２０６は、制御回路２０４から出力される駆動信号に基づいてＮＰＮトランジスタ１０２のベースに制御電流を供給する。
プリ回路２０８は、制御回路２０４から出力される駆動信号に基づいてＮＰＮトランジスタ１０４のベースに制御電流を供給する。
プリ回路２１０は、制御回路２０４から出力される駆動信号に基づいてＮＰＮトランジスタ１０６のベースに制御電流を供給する。
プリ回路２１２は、制御回路２０４から出力される駆動信号に基づいてＮＰＮトランジスタ１０８のベースに制御電流を供給する。

飽和防止回路２１４（『第１分流回路、第２分流回路』）は、ＮＰＮトランジスタ１０２、ＮＰＮトランジスタ１０４についてそれぞれ設けられており、通電の切り替えが行われる所定期間にＮＰＮトランジスタ１０２またはＮＰＮトランジスタ１０４に供給される制御電流を減少させる。

飽和防止回路２１６（『第３分流回路、第４分流回路』）は、ＮＰＮトランジスタ１０６、ＮＰＮトランジスタ１０８についてそれぞれ設けられており、通電の切り替えが行われる所定期間にＮＰＮトランジスタ１０６またはＮＰＮトランジスタ１０８に供給される制御電流を減少させる。

なお、プリ回路２０６、２０８、２１０、２１２と飽和防止回路２１４、２１６は制限回路を構成している。

＝＝＝プリ回路および飽和防止回路＝＝＝
図１を参照しつつ、本発明のモータ駆動装置の構成の一例について説明する。図１は、本発明のモータ駆動装置の構成の一例を示す回路図である。尚、図１において、ＮＰＮトランジスタ１０２側に接続されるプリ回路２０６と飽和防止回路２１４の構成は、ＮＰＮトランジスタ１０４側と同じ構成とすることができる。よって、図示および説明を省略する。また、ＮＰＮトランジスタ１０８側に接続されるプリ回路２１２と飽和防止回路２１６の構成は、ＮＰＮトランジスタ１０６側と同じ構成とすることができる。よって、図示および説明を省略する。
まず、ＮＰＮトランジスタ１０４側のプリ回路２０８と飽和防止回路２１４の構成について説明する。

≪プリ回路２０８≫
プリ回路２０８は、ＮＰＮトランジスタ１２０、１３４、１３６およびＰＮＰ型バイポーラトランジスタ（以下、ＰＮＰトランジスタとする）１２２、１２４を有している。尚、ＮＰＮトランジスタ１２０、１３６、ＰＮＰトランジスタ１２４は、ダイオード接続されている。

ＮＰＮトランジスタ１２０とＮＰＮトランジスタ１０４は、電流ミラー回路を構成している。ＮＰＮトランジスタ１２０のエミッタは、ＮＰＮトランジスタ１０４とＮＰＮトランジスタ１０８の直列接続点（以下Ｙ点とする）に接続されている。

ＰＮＰトランジスタ１２４とＰＮＰトランジスタ１２２は、電流ミラー回路を構成している。ＰＮＰトランジスタ１２２とＰＮＰトランジスタ１２４のエミッタは、共に電源電圧ＶＣＣに接続されている。また、ＰＮＰトランジスタ１２２のコレクタは、ＮＰＮトランジスタ１２０のコレクタ（以下、Ａ点とする）に接続され、ＰＮＰトランジスタ１２４のコレクタは、ＮＰＮトランジスタ１３４のコレクタに接続されている。

ＮＰＮトランジスタ１３６とＮＰＮトランジスタ１３４は、電流ミラー回路を構成している。ＮＰＮトランジスタ１３６のコレクタには制御回路２０４の出力が印加される。また、ＮＰＮトランジスタ１３４とＮＰＮトランジスタ１３６のエミッタは、共に接地されている。

≪飽和防止回路２１４≫
飽和防止回路２１４は、ＰＮＰトランジスタ１２６、１２８、ＮＰＮトランジスタ１３０、１３２、抵抗Ｒ１、定電流回路Ｉ１を有している。尚、ＮＰＮトランジスタ１３０、ＰＮＰトランジスタ１２６は、ダイオード接続されている。
ＰＮＰトランジスタ１２６のエミッタは、電源電圧ＶＣＣに接続されている。ＰＮＰトランジスタ１２６のベースは、抵抗Ｒ１を介してＰＮＰトランジスタ１２８のベースに接続されている。
定電流回路Ｉ１は、ＰＮＰトランジスタ１２８のベースと接地間に接続され定電流Ｉ１を発生する。
ＰＮＰトランジスタ１２８のエミッタはＡ点に接続され、コレクタはＮＰＮトランジスタ１３０のコレクタと接続されている。
ＮＰＮトランジスタ１３０とＮＰＮトランジスタ１３２は、電流ミラー回路を構成している。ＮＰＮトランジスタ１３０のエミッタとＮＰＮトランジスタ１３２のエミッタは、共に接地され、ＮＰＮトランジスタ１３２のコレクタはＮＰＮトランジスタ１３６のコレクタと接続されている。
次にＮＰＮトランジスタ１０６側のプリ回路２１０と飽和防止回路２１６の構成について説明する。

≪プリ回路２１０≫
プリ回路２１０は、ＮＰＮトランジスタ１４０、１４６、１４８およびＰＮＰトランジスタ１４２、１４４を有している。尚、ＮＰＮトランジスタ１４０、１４６、ＰＮＰトランジスタ１４４はダイオード接続されている。
ＮＰＮトランジスタ１４０とＮＰＮトランジスタ１０６は、電流ミラー回路を構成している。ＮＰＮトランジスタ１４０のエミッタとＮＰＮトランジスタ１０６のエミッタは共に接地されている。
ＰＮＰトランジスタ１４４とＰＮＰトランジスタ１４２は、電流ミラー回路を構成している。ＰＮＰトランジスタ１４２とＰＮＰトランジスタ１４４のエミッタは共に電源電圧ＶＣＣに接続されている。また、ＰＮＰトランジスタ１４２のコレクタは、ＮＰＮトランジスタ１４０のコレクタと接続され、ＰＮＰトランジスタ１４４のコレクタは、ＮＰＮトランジスタ１４８のコレクタと接続されている。
ＮＰＮトランジスタ１４６とＮＰＮトランジスタ１４８は、電流ミラー回路を構成している。ＮＰＮトランジスタ１４６のコレクタには制御回路２０４の出力が印加される。ＮＰＮトランジスタ１４６とＮＰＮトランジスタ１４８のエミッタは、共に接地されている。

≪飽和防止回路２１６≫
飽和防止回路２１６は、ＮＰＮトランジスタ１５０、１５８、１６０、１６２、１６４、１６８、ＰＮＰトランジスタ１５２、１５４、１５６、１７０、定電流回路Ｉ２、Ｉ３、Ｉ４、抵抗Ｒ２、Ｒ３、Ｒ４を有している。尚、ＮＰＮトランジスタ１５０、１５８、１６２、１６８、ＰＮＰトランジスタ１５２、１７０は、ダイオード接続されている。

定電流回路Ｉ２は、電源電圧ＶＣＣから定電流Ｉ２を発生しＮＰＮトランジスタ１５０のコレクタに出力する。
ＮＰＮトランジスタ１５０のエミッタは、抵抗Ｒ２を介して、ＰＮＰトランジスタ１５２のエミッタに接続されている。ＰＮＰトランジスタ１５２のコレクタは接地されている。
定電流回路Ｉ３は、電源電圧ＶＣＣから定電流Ｉ３を発生する。

ＰＮＰトランジスタ１５４のエミッタは定電流回路Ｉ３に接続され、コレクタはＰＮトランジスタ１５８のコレクタに接続されている。また、ＰＮＰトランジスタ１５４のベース（以下、Ｂ点とする）は、ＮＰＮトランジスタ１５０のコレクタと接続されている。
ＰＮＰトランジスタ１５６のエミッタは定電流回路Ｉ３に接続され、コレクタはＮＰＮトランジスタ１６０のコレクタに接続されている。またＰＮＰトランジスタ１５６のベース（以下、Ｃ点とする）は、ＮＰＮトランジスタ１６８のコレクタに接続されている。
ＮＰＮトランジスタ１５８とＮＰＮトランジスタ１６０は、電流ミラー回路を構成している。また、ＮＰＮトランジスタ１５８とＮＰＮトランジスタ１６０のエミッタは共に接地されている。
ＮＰＮトランジスタ１６２とＮＰＮトランジスタ１６４は、電流ミラー回路を構成している。ＮＰＮトランジスタ１６２とＮＰＮトランジスタ１６４のエミッタは、共に接地されている。また、ＮＰＮトランジスタ１６２のコレクタは、ＮＰＮトランジスタ１６０のコレクタと接続され、ＮＰＮトランジスタ１６４のコレクタは、ＮＰＮトランジスタ１４６のコレクタと接続されている。

定電流回路Ｉ４は、電源電圧ＶＣＣとＣ点との間に接続され定電流Ｉ４を発生する。
ＮＰＮトランジスタ１６８のコレクタはＣ点に接続され、エミッタはＮＰＮトランジスタ１７０のエミッタに接続されている。
抵抗Ｒ３は、ＮＰＮトランジスタ１０２とＮＰＮトランジスタ１０６の接続点（以下、Ｘ点とする）と接地との間に接続されている。
ＮＰＮトランジスタ１７０のコレクタは接地され、ＮＰＮトランジスタ１７０のベースは抵抗Ｒ４を介してＸ点に接続されている。

＝＝＝モータ駆動装置の動作＝＝＝
図１、図２、図３、図４を参照しつつ、本発明にかかるモータ駆動装置の動作について説明する。尚、図３はホール素子２００で発生する正弦波の信号を示す波形図であり、図４は本発明のモータ駆動装置におけるＸ点とＹ点の電圧変化を示す波形図である。尚、図４において、例えば実線がＹ点の電圧である場合、破線がＸ点の電圧となる。

まず、ホールアンプ２０２にホール素子２００から、図３に示す正弦波の信号と、当該正弦波の信号と逆相の信号が入力される。そして、これらの信号はホールアンプ２０２によって、後段の制御回路２０４においてロジック処理が可能となるまで増幅される。

制御回路２０４において、ホールアンプ２０２の出力に基づいたロジック処理が行われる。そして、制御回路２０４から、ＮＰＮトランジスタ１０２とＮＰＮトランジスタ１０８をオンする状態とＮＰＮトランジスタ１０４とＮＰＮトランジスタ１０６をオンする状態を順次切り替える駆動信号が出力される。

ここで、図１および図４を参照し、ＮＰＮトランジスタ１０２とＮＰＮトランジスタ１０８をオンしている状態から、ＮＰＮトランジスタ１０４とＮＰＮトランジスタ１０６をオンする状態に切り替える場合の動作について説明する。尚、ＮＰＮトランジスタ１０２とＮＰＮトランジスタ１０８をオンしている場合、電源電圧ＶＣＣ→ＮＰＮトランジスタ１０２→コイルＬ→ＮＰＮトランジスタ１０８→接地の径路の電流が流れ、Ｘ点の電圧は最大電圧となり、Ｙ点の電圧は最小電圧となっている。

≪ソーストランジスタ側の動作≫
図１に示す制御回路２０４の出力がローレベル（以下、「Ｌ」とする）からハイレベル（以下、「Ｈ」とする）に立ち上がり始める。制御回路２０４の出力が立ち上がる過程において、電流ミラー回路を構成するＮＰＮトランジスタ１３６とＮＰＮトランジスタ１３４に供給されるベース電流が増加する。そして、ＮＰＮトランジスタ１３４は、ＮＰＮトランジスタ１３６とのトランジスタサイズ比に応じたコレクタ電流を流そうとするため、ＮＰＮトランジスタ１３４のコレクタ電流が増加する。

ＮＰＮトランジスタ１３４のコレクタ電流が増加することによって、電流ミラー回路を構成するＰＮＰトランジスタ１２２とＰＮＰトランジスタ１２４のベース電流が増加する。そして、ＰＮＰトランジスタ１２２は、ＰＮＰトランジスタ１２４とのトランジスタサイズ比に応じたコレクタ電流を流そうとするため、ＰＮＰトランジスタ１２２のコレクタ電流が増加する。

ＰＮＰトランジスタ１２２のコレクタ電流が増加することによって、電流ミラー回路を構成するＮＰＮトランジスタ１０４とＮＰＮトランジスタ１２０にベース電流が供給され始める。ＮＰＮトランジスタ１０４のベース電流が増加することによって、ＮＰＮトランジスタ１０４のコレクタ・エミッタ間電圧（以下ＶＣＥとする）が小さくなる。すなわちＹ点の電圧は上昇する。また、ＮＰＮトランジスタ１２０はダイオード接続されているため、Ｙ点の電圧の上昇に伴って、Ａ点の電圧すなわちＰＮＰトランジスタ１２８のエミッタ電圧が上昇する。

ＰＮＰトランジスタ１２８のベース電圧は、電源電圧ＶＣＣーＰＮＰトランジスタ１２６のＶＢＥー（Ｒ１×Ｉ１）によって定められている。尚、ＶＢＥはベース・エミッタ間電圧であり、Ｒ１は抵抗Ｒ１の抵抗値である。

Ｙ点の電圧が、例えば図４のＶＳ１（『最大電圧より所定電圧低い電圧』）となった所で、Ａ点の電圧の上昇により、ＰＮＰトランジスタ１２８は徐々にオンし始め、ＮＰＮトランジスタ１０４のベース（『制御電極』）に供給されるベース電流（『制御電流』）を少しずつ分流し始める。さらに、ＰＮＰトランジスタ１２８にコレクタ電流が流れることによって、電流ミラー回路を構成するＮＰＮトランジスタ１３０、１３２にベース電流が供給される。そして、ＮＰＮトランジスタ１３２はＮＰＮトランジスタ１３０とのトランジスタサイズ比に応じたコレクタ電流を流そうとし、ＮＰＮトランジスタ１３４に供給されるベース電流を抜き始める。従って、Ｙ点の電圧は緩やかに上昇することになる。

そして、最終的に、ＰＮＰトランジスタ１２８のベース電圧＋ＰＮＰトランジスタ１２８のＶＢＥと、Ａ点の電圧が等しくなったところでＹ点の電圧は最大電圧ＶＨとなる。このように、Ｙ点の電圧がＶＳ１とＶＨとの間の期間において、ＮＰＮトランジスタ１０４のベースに供給されるベース電流を飽和防止回路２１４によって分流することによって、Ｙ点に流れる電流を制限し、Ｙ点の電圧変化を緩やかにすることができる。

≪シンクトランジスタ側の動作≫
制御回路２０４の出力が「Ｌ」から「Ｈ」に立ち上がり始める。制御回路２０４の出力が立ち上がる過程において、電流ミラー回路を構成するＮＰＮトランジスタ１４６とＮＰＮトランジスタ１４８に供給されるベース電流が増加する。そして、ＮＰＮトランジスタ１４８は、ＮＰＮトランジスタ１４６とのトランジスタサイズ比に応じたコレクタ電流を流そうとするため、ＮＰＮトランジスタ１４８のコレクタ電流が増加する。

ＮＰＮトランジスタ１４８のコレクタ電流が増加することによって、電流ミラー回路を構成するＰＮＰトランジスタ１４２とＰＮＰトランジスタ１４４のベース電流が増加する。そして、ＰＮＰトランジスタ１４２は、ＰＮＰトランジスタ１４４とのトランジスタサイズ比に応じたコレクタ電流を流そうとするため、ＰＮＰトランジスタ１４２のコレクタ電流が増加する。

ＰＮＰトランジスタ１４２のコレクタ電流が増加することによって、電流ミラー回路を構成するＮＰＮトランジスタ１０６とＮＰＮトランジスタ１４０に供給されるベース電流が増加する。ＮＰＮトランジスタ１０６のベース電流が増加することによって、ＮＰＮトランジスタ１０６のＶＣＥが小さくなる。すなわちＸ点の電圧は低下する。

Ｘ点の電圧が低下することによって、Ｃ点の電圧が低下することになる。一方、Ｂ点の電圧はＮＰＮトランジスタ１５０のＶＢＥ＋（Ｒ２×Ｉ２）＋ＰＮＰトランジスタ１５２のＶＢＥで定められている。Ｘ点の電圧が図４のＶＳ２（『最小電圧より所定電圧高い電圧』）となったところで、Ｃ点の電圧がＢ点の電圧より低下し、ＰＮＰトランジスタ１５６のコレクタ電流の方がＰＮＰトランジスタ１５４のコレクタ電流より多く流れるようになる。よって、電流ミラー回路を構成するＮＰＮトランジスタ１６２およびＮＰＮトランジスタ１６４にベース電流が供給され始め、ＮＰＮトランジスタ１６４は、ＮＰＮトランジスタ１６２とのトランジスタサイズ比に応じたコレクタ電流を流そうとする。そして、電流ミラー接続されたＮＰＮトランジスタ１４６、ＮＰＮトランジスタ１４８のベースに供給されるベース電流を分流し始める。

ＮＰＮトランジスタ１４６、ＮＰＮトランジスタ１４８に供給されるベース電流が分流されることによって、ＮＰＮトランジスタ１０６のベースに供給されるベース電流の増加量が小さくなる。よってＸ点の電圧は緩やかに低下することになる。

そして、最終的にＮＰＮトランジスタ１５６のコレクタ電流およびＮＰＮトランジスタ１５４のコレクタ電流が変化しなくなったところで、Ｘ点の電圧は最小電圧ＶＬとなる。

このように、Ｘ点の電圧がＶＳ２とＶＬとの間の期間において、ＮＰＮトランジスタ１０６に供給されるベース電流を飽和防止回路２１６によって分流することによって、Ｘ点に流れる電流を制限し、Ｘ点の電圧の変化を緩やかにすることができる。

次の通電切り替わり時には、同様に、ＮＰＮトランジスタ１０２とＮＰＮトランジスタ１０８に供給されるベース電流を分流することによって、Ｘ点およびＹ点の電圧変化を緩やかにすることができる。

尚、本実施の形態ではＮＰＮトランジスタ１０２、１０４、１０６、１０８の全てのベース電流の制限を行うこととしたが、ＮＰＮトランジスタ１０２、１０４、１０６、１０８の少なくとも一つのベース電流の制限を行うことで、モータを駆動する際に発生する音を静音化することが可能である。また、ソーストランジスタ側、シンクトランジスタ側の組み合わせ、さらにコイルＬの一方側、他方側の組み合わせでベース電流の制限を行ってもよい。このように、ソーストランジスタおよびシンクトランジスタのベース電流の制限を行う飽和防止回路２１４、２１６の数を少なくすると、例えば集積化する場合、チップ面積を小さくすることができる。

以上、説明したように、本発明のモータ駆動装置は、コイルＬに接続されたトランジスタの通電の切り替るタイミングにおいて、Ｘ点に流れる電流またはＹ点に流れる電流を制限することによってＸ点の電圧またはＹ点の電圧の変化を緩やかにすることができ、モータを駆動する際に発生する音を静音化することができる。

また、Ｙ点の電圧が図４に示すＶＳ１とＶＨとの間の期間に、飽和防止回路２１４によってＮＰＮトランジスタ１０４に供給されるベース電流を分流することで、Ｙ点の電圧の変化を緩やかにすることができる。そして、Ｘ点の電圧が図４に示すＶＳ１とＶＨとの間の期間に、飽和防止回路２１４によってＮＰＮトランジスタ１０２に供給されるベース電流を分流することで、Ｘ点の電圧の変化を緩やかにすることができる。

さらに、Ｘ点の電圧が図４に示すＶＳ２とＶＬとの間の期間に、飽和防止回路２１６によってＮＰＮトランジスタ１０６に供給されるベース電流を分流することで、Ｘ点の電圧の変化を緩やかにすることができる。そして、Ｙ点の電圧が図４に示すＶＳ２とＶＬとの間の期間に、飽和防止回路２１６によってＮＰＮトランジスタ１０８に供給されるベース電流を分流することによって、Ｙ点の電圧の変化を緩やかにすることができる。

以上、本実施の形態について、その実施の形態に基づき具体的に説明したが、これに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

本発明にかかるモータ駆動装置の構成の一例を示す回路図である。 本発明にかかるモータ駆動装置を用いた全体構成の一例を示すブロック図である。 ホール素子で発生する正弦波の信号を示す波形図である。 本発明のモータ駆動装置のＸ点とＹ点の電圧変化を示す波形図である。 従来の単相モータのモータ駆動装置を説明するための図である。 従来のモータ駆動装置のＸ点とＹ点の電圧変化を説明するための図である。

符号の説明

１０２、１０４、１０６、１０８ ＮＰＮトランジスタ
１２０、１３０、１３２、１３６、１３８ ＮＰＮトランジスタ
１４０、１４６、１４８、１５０、１５８ ＮＰＮトランジスタ
１６０、１６２、１６４、１６８ ＮＰＮトランジスタ
１２２、１２４、１２６、１２８ ＰＮＰトランジスタ
１５２、１５４、１５６、１７０ ＰＮＰトランジスタ
２００ ホール素子
２０２ ホールアンプ
２０４ 制御回路
２０６、２０８、２１０、２１２ プリ回路
２１４、２１６ 飽和防止回路
１１０、１１２、１１４、１１６ 回生ダイオード
Ｉ１、Ｉ２、Ｉ３、Ｉ４ 定電流回路
Ｒ１、Ｒ２、Ｒ３、Ｒ４ 抵抗

Claims (5)

1. 直列接続される第１ソーストランジスタおよび第１シンクトランジスタと、
   直列接続される第２ソーストランジスタおよび第２シンクトランジスタと、
   前記第１ソーストランジスタおよび前記第１シンクトランジスタの直列接続点と前記第２ソーストランジスタと前記第２シンクトランジスタの直列接続点との間に接続されるコイルに異なる方向の電流を順次供給するために、前記第１ソーストランジスタおよび前記第２シンクトランジスタの動作と前記第２ソーストランジスタおよび前記第１シンクトランジスタの動作を順次切り替える制御回路と、
   を備えたモータ駆動装置において、
   前記制御回路は、
   前記第１ソーストランジスタおよび前記第２シンクトランジスタの動作と前記第２ソーストランジスタおよび前記第１シンクトランジスタの動作が切り替わるタイミングにおける、前記第１ソーストランジスタおよび前記第１シンクトランジスタの直列接続点、または、前記第２ソーストランジスタおよび前記第２シンクトランジスタの直列接続点の少なくとも一方を流れる電流を制限する制限回路、を有することを特徴とするモータ駆動装置。
2. 前記制限回路は、
   前記第１ソーストランジスタをオンとすべく動作が切り替わるタイミングにおける前記第１ソーストランジスタと前記第１シンクトランジスタの直列接続点の電圧が、最大電圧と前記最大電圧より所定電圧低い電圧との間である期間に、前記第１ソーストランジスタの制御電極に供給される制御電流を分流する第１分流回路を有する、
   ことを特徴とする請求項１に記載のモータ駆動装置。
3. 前記制限回路は、
   前記第２ソーストランジスタをオンとすべく動作が切り替わるタイミングにおける前記第２ソーストランジスタと前記第２シンクトランジスタの直列接続点の電圧が、最大電圧と前記最大電圧より所定電圧低い電圧との間である期間に、前記第２ソーストランジスタの制御電極に供給される制御電流を分流する第２分流回路を有する、
   ことを特徴とする請求項１または２に記載のモータ駆動装置。
4. 前記制限回路は、
   前記第第１シンクトランジスタをオンとすべく動作が切り替わるタイミングにおける前記第１ソーストランジスタと前記第１シンクトランジスタの直列接続点の電圧が、最小電圧と前記最小電圧より所定電圧高い電圧との間である期間に、前記第１シンクトランジスタの制御電極に供給される制御電流を分流する第３分流回路を有する、
   ことを特徴とする請求項１乃至３の何れかに記載のモータ駆動装置。
5. 前記制限回路は、
   前記第第２シンクトランジスタをオンとすべく動作が切り替わるタイミングにおける前記第２ソーストランジスタと前記第２シンクトランジスタの直列接続点の電圧が、最小電圧と前記最小電圧より所定電圧高い電圧との間である期間に、前記第２シンクトランジスタの制御電極に供給される制御電流を分流する第４分流回路を有する、
   ことを特徴とする請求項１乃至４の何れかに記載のモータ駆動装置。
   
   

Images