JP4178938B2 - モータ駆動回路及びモータ駆動用半導体装置 - Google Patents
モータ駆動回路及びモータ駆動用半導体装置 Download PDFInfo
- Publication number
- JP4178938B2 JP4178938B2 JP2002365002A JP2002365002A JP4178938B2 JP 4178938 B2 JP4178938 B2 JP 4178938B2 JP 2002365002 A JP2002365002 A JP 2002365002A JP 2002365002 A JP2002365002 A JP 2002365002A JP 4178938 B2 JP4178938 B2 JP 4178938B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- transistor
- region
- voltage
- motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Integrated Circuits (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はモータ駆動回路、及び、モータ駆動用半導体装置に係り、特に、モータコイルに電流を供給する第１のトランジスタと、モータコイルから電流を引き込む第２のトランジスタとを有するモータ駆動回路、及び、モータ駆動用半導体装置に関する。
【０００２】
【従来の技術】
図６は従来のモータ駆動回路のブロック構成図を示す。
【０００３】
モータ駆動回路１は、三相ブラシレスモータＭを駆動するための回路であり、主に、Ｕ相駆動回路１０ａ、Ｖ相駆動回路１０ｂ、Ｗ相駆動回路１０ｃ、アンプ１１ａ、１１ｂ、１１ｃ、マトリクス回路１２を含む構成とされている。なお、モータ駆動回路１は、通常、ＩＣチップ化されている。
【０００４】
モータＭには、モータＭのロータの回転を検出するための検出素子１３ａ、１３ｂ、１３ｃが設けられている。検出素子１３ａ、１３ｂ、１３ｃは、モータＭの回転中心を中心として略１２０°間隔に配置されており、モータＭのロータマグネット１１１が発生する磁界に応じた検出信号を出力する。検出素子１３ａ、１３ｂ、１３ｃの出力検出信号は、モータ駆動回路１に供給される。
【０００５】
検出素子１３ａからの検出信号はモータ駆動回路１内でアンプ１１ａを通して、マトリクス回路１２に供給され、検出素子１３ｂからの検出信号はモータ駆動回路１内でアンプ１１ｂを通してマトリクス回路１２に供給され、検出素子１３ｃからの検出信号はモータ駆動回路１内でアンプ１１ｃを通してマトリクス回路１２に供給される。マトリクス回路１２は、検出素子１３ａ、１３ｂ、１３ｃからの検出信号に基づいてＵ相、Ｖ相、Ｗ相の三相制御信号を生成する。
【０００６】
マトリクス回路１２で生成された制御信号のうちＵ相制御信号はＵ相駆動回路１０ａに供給され、Ｖ相制御信号はＶ相駆動回路１０ｂに供給され、Ｗ相制御信号はＷ相駆動回路１０ｃに供給される。
【０００７】
Ｕ相駆動回路１０ａは、マトリクス回路１２からのＵ相制御信号からＵ相駆動信号を生成し、モータＭを構成するＵ相コイルＬuに供給する。Ｖ相駆動回路１０ｂは、マトリクス回路１２からのＶ相制御信号からＶ相駆動信号を生成し、モータＭを構成するＶ相コイルＬvに供給する。Ｗ相駆動回路１０ｃは、マトリクス回路１２からのＷ相制御信号からＷ相駆動信号を生成し、モータＭを構成するＷ相コイルＬwに供給する。
【０００８】
図７はＵ相駆動回路１０ａの回路構成図、図８はそのＩＣチップ上での断面図を示す。
【０００９】
Ｕ相駆動回路１０ａは、トランジスタＱA1〜ＱA4、寄生ダイオードＤA1、寄生トランジスタＱAS11、ＱAS12、ＱAS13、ＱAS2、ＱAS3、抵抗ＲA2を含む構成とされている。
【００１０】
なお、Ｖ相駆動回路１０ｂ、Ｗ相駆動回路１０ｃは、Ｕ相駆動回路１０ａと同様な構成とされているので、その説明は省略する。
【００１１】
Ｕ相駆動回路１０ａのトランジスタＱA3は、ＰＮＰトランジスタから構成されている。トランジスタＱA3は、図８に示すようにＰ型半導体基板２１上に形成されており、Ｎ型埋め込み層２２、Ｎ型エピタキシャル層２３、Ｐ型拡散層２４、２５、Ｎ＋型拡散層２６を含む構成とされ、エピタキシャル層２３がベースとされ、Ｐ型拡散層２４がエミッタ、Ｐ型拡散層２５がコレクタとされている。
【００１２】
トランジスタＱA3のエミッタには電源電圧Ｖccが印加され、コレクタはトランジスタＱA1のベースに接続され、ベースにはマトリクス回路１２から第１のスイッチング信号が供給される。トランジスタＱA3は、Ｕ相制御信号を構成する第１のスイッチング信号がハイレベルのときにオフし、第１のスイッチング信号がローレベルのときにオンする。
【００１３】
トランジスタＱA1は、ＮＰＮトランジスタで構成されている。トランジスタＱA1は、図８に示すようにＰ型半導体基板２１に形成されており、埋め込み層２７、Ｎ型エピタキシャル層２８、Ｐ型拡散層２９、Ｎ型拡散層３０、Ｎ型拡散層３１、３２、Ｎ型拡散層３３を含む構成とされている。Ｎ型エピタキシャル層２８、及び、Ｎ型拡散層３１、３２、並びに、Ｎ型拡散層３３によりコレクタが形成され、Ｐ型拡散層２９によりベースが形成され、Ｎ型拡散層３０によりエミッタが形成されている。
【００１４】
トランジスタＱA1のコレクタには、電源電圧Ｖccを電流検出用抵抗Ｒを通して電圧が印加され、エミッタは出力端子Ｔoutに接続され、ベースはトランジスタＱA3のコレクタに接続されている。また、トランジスタＱA1のベース−エミッタ間には、バイアス抵抗ＲA2が接続されている。
【００１５】
トランジスタＱA2は、ＮＰＮトランジスタから構成されている。トランジスタＱA2は、半導体基板２１に形成された埋め込み層３２、Ｎ型エピタキシャル層３３、Ｐ型拡散層３４、Ｎ型拡散層３５、Ｎ型拡散層３６、３７、コンタクト用Ｎ型拡散層３８を含む構成とされている。Ｎ型エピタキシャル層３３、及び、Ｎ型拡散層３６、３７、並びに、Ｎ型拡散層３８がコレクタとされ、Ｐ型拡散層３４がベースとされ、Ｎ型拡散層３５がエミッタとされている。
【００１６】
トランジスタＱA2のコレクタは出力端子Ｔoutに接続され、エミッタは接地され、ベースにはマトリクス回路１２からＵ相制御信号を構成する第２のスイッチング信号が供給される。トランジスタＱA2は、第２のスイッチング信号がハイレベルのときオンし、ローレベルのときオフする。
【００１７】
さらに、トランジスタＱA4は、ＮＰＮトランジスタから構成されており、半導体基板２１に形成されたＮ型埋め込み層４１、Ｎ型エピタキシャル層４２、Ｐ型拡散層４３、Ｎ型拡散層４４、４５を含む構成とされている。埋め込み層４１、エピタキシャル層４２、拡散層４５はトランジスタＱA4のコレクタとされ、拡散層４３はトランジスタＱA4のベースとされ、拡散層４４はトランジスタＱA4のエミッタとされる。トランジスタＱA4は、ベース−コレクタがトランジスタＱA1の出力端子Ｔoutに接続され、エミッタがトランジスタＱA3のコレクタに接続されており、保護素子として作用する。
【００１８】
なお、図８に示すような構造によって、埋め込み層２２、及び、エピタキシャル層２３、並びに、拡散層２６をベースとし、拡散層２４をエミッタとし、半導体基板２１をコレクタとした寄生のトランジスタＱAS2が形成されるとともに、埋め込み層２７、及び、拡散層３１、３２、並びに、拡散層３３をコレクタとし、埋め込み層３２、及び、拡散層３６、３７、並びに、拡散層３８をエミッタとし、半導体基板２１をベースとして寄生のトランジスタＱAS12が形成される。さらに、Ｎ型埋め込み層５１、Ｎ型エピタキシャル層５２、Ｎ型拡散層５３をコレクタとし、埋め込み層３２、及び、拡散層３６、３７、並びに、拡散層３８をエミッタとし、半導体基板２１をベースとして寄生トランジスタＱAS13が形成される。
【００１９】
次に、Ｕ相駆動回路１０ａの動作を説明する。
【００２０】
モータ駆動回路１では、第１のスイッチング信号、及び、第２のスイッチング信号を共にローレベルにすると、トランジスタＱA1がオンし、トランジスタＱA2がオフする。これによって、出力端子ＴoutからコイルＬuに電流が出力され、コイルＬuに電流を供給することができる。また、第１のスイッチング信号、及び、第２のスイッチング信号を共にハイレベルにすると、トランジスタＱA1がオフし、トランジスタＱA2がオンする。これによって、コイルＬuから出力端子Ｔout側に電流を引き込むことができる。さらに、第１のスイッチング信号をハイレベル、第２のスイッチング信号をローレベルにすることによりトランジスタＱA1、ＱA2を共にオフし、コイルＬuへの電流供給を停止できる。
【００２１】
図９は通常動作時の駆動電流の動作波形図を示す。
【００２２】
Ｕ相駆動回路１０ａ、Ｖ相駆動回路１０ｂ、Ｗ相駆動回路１０ｃの第１及び第２のスイッチング信号を図９に示すようにＵ相、Ｖ相、Ｗ相で互いに１２０°移動が異なるタイミングでコイルＬu、Ｌv、Ｌwに駆動電流が流れるように制御することにより、ロータを回転させることができる。
【００２３】
このようなモータＭでは、コイルＬu、Ｌv、Ｌwを接地にショートさせて、ロータの回転を停止させる、ショートブレーキ動作が行われる。ショートブレーキ動作時には、Ｕ相駆動回路１０ａはトランジスタＱA1をオフし、トランジスタＱA2をオンするとともに、Ｖ相駆動回路１０ｂ、Ｗ相駆動回路１０ｃの対応するトランジスタをＵ相駆動回路１０ａと同様にスイッチングする。これによって、コイルＬu、Ｌv、Ｌwが同時に接地にショートされ、ショートブレーキ状態となる。
【００２４】
図１０はＵ相駆動回路１０ａの要部の動作説明図を示す。
【００２５】
通常動作時において、トランジスタＱA1をオンし、トランジスタＱA2をオフすることにより、Ｕ相コイルＬuに図１０（Ａ）に示すような電流Ｉ1が供給される。また、トランジスタＱA1をオフし、トランジスタＱA2をオンすることにより、Ｕ相コイルＬuから図１０（Ａ）に示すような電流Ｉ2が引き込まれる。
【００２６】
また、モータＭが回転した状態から停止させるときには、コイルＬu、Ｌv、Ｌwをすべて接地にショートさせて、制動力を得る、いわゆる、ショートブレーキがかけられる。
【００２７】
このとき、コイルＬu、Ｌv、Ｌwを接地にショートさせるため、図１０（Ｂ）に示すようにトランジスタＱA1をオフし、トランジスタＱA2をオンさせ、コイルＬu、Ｌv、Ｌwをショートさせていた。
【００２８】
なお、上記モータ駆動回路に相当する先行技術文献は発見できなかった。
【００２９】
【発明が解決しようとする課題】
しかるに、モータ駆動回路では、ショートブレーキ動作時に、コイルＬu、Ｌv、Ｌwに発生する逆起電力によりＵ相駆動回路１０ａ、Ｖ相駆動回路１０ｂ、Ｗ相駆動回路１０ｃで出力端子Ｔoutの電位が下がる。例えば、Ｕ相駆動回路１０ａにおいて出力端子Ｔoutの電位が下がると、寄生トランジスタＱAS11のエミッタ電位が下がることになり、トランジスタＱAS11がオンする。トランジスタＱAS11がオンすると、寄生トランジスタＱAS2がオンする。
【００３０】
寄生トランジスタＱAS2がオンすると、寄生トランジスタＱAS11のコレクタ電流がさらに増加する。いわゆる、寄生電流が増加することになる。寄生トランジスタＱAS11のコレクタ電流が増加すると、トランジスタＱA3のコレクタ電流、すなわち、トランジスタＱA1のベース電流が増加する。
【００３１】
トランジスタＱA1のコレクタ電流Ｉcは、トランジスタＱA1の電流増幅率をβとし、トランジスタＱA1のベース電流をＩbとすると、
Ｉc＝β×Ｉb
で表される。
【００３２】
このため、寄生電流が増加し、トランジスタＱA1のベース電流Ｉbが増加すると、トランジスタＱA1のコレクタ電流がベース電流Ｉbをβ倍して出力されることになる。これによって、電源からトランジスタＱA1、ＱA2を通して貫通電流が流れることになる。貫通電流が流れることで、トランジスタＱA1、ＱA2でジャンクションの温度が上昇し、素子破壊が起こる恐れがある。
【００３３】
このとき、トランジスタＱA1、ＱA2の破壊を防止するためには、トランジスタＱA1、ＱA2の素子サイズを大きくする必要がある。しかしながら、トランジスタＱA1、ＱA2の素子サイズを大きくすると、モータ駆動用ＩＣのチップサイズが大きくなるなどの問題点があった。
【００３４】
本発明は上記の点に鑑みてなされたもので、チップサイズを大きくすることなく、トランジスタの破壊を防止できるモータ駆動回路及びモータ駆動用半導体装置を提供することを目的とする。
【００３５】
【課題を解決するための手段】
本発明は、三相ブラシレスモータ（Ｍ）を構成する三相のモータコイル（Ｌｕ、Ｌｖ、Ｌｗ）に接続され、ロータ（１１１）の回転位置に応じて各相のモータコイル（Ｌｕ、Ｌｖ、Ｌｗ）に流れる電流を制御するモータ駆動回路において、前記各相のモータコイル（Ｌｕ、Ｌｖ、Ｌｗ）は、各々出力回路（１３５ａ、１３５ｂ、１３５ｃ）に接続され、電流が制御されており、前記出力回路（１３５ａ、１３５ｂ、１３５ｃ）は、各々、該モータコイル（Ｌｕ、Ｌｖ、Ｌｗ）に電流を供給するための第１、第３、第４のトランジスタ（Ｑ A1 、Ｑ A3 、Ｑ A4 ）と、該モータコイル（Ｌｕ、Ｌｖ、Ｌｗ）から電流を引き込む第２のトランジスタ（Ｑ A2 ）とを含み、前記第１のトランジスタ（Ｑ A1 ）は、前記Ｐ型半導体基板（２１）に形成されるＮ型コレクタ領域（２７、２８）と、該Ｎ型コレクタ領域（２７、２８）に形成されるＰ型ベース領域（２９）と、該Ｐ型領域（２９）に形成されるＮ型エミッタ領域（３０）とを含むＮＰＮトランジスタから構成され、該Ｎ型コレクタ領域（２７、２８）には、電源電圧が印加され、該Ｎ型エミッタ領域（３０）には出力端子（Ｔ out ）に接続され、前記第２のトランジスタ（Ｑ A2 ）は、前記Ｐ型半導体基板（２１）に形成されるＮ型コレクタ領域（３２、３３）と、該Ｎ型コレクタ領域（３２、３３）に形成されるＰ型ベース領域（３４）と、該Ｐ型ベース領域（３４）に形成されるＮ型エミッタ領域（３５）とを含むＮＰＮトランジスタから構成され、該Ｎ型コレクタ領域（３２、３３）は前記出力端子（Ｔ out ）に接続され、該Ｎ型エミッタ領域（３５）は接地され、該Ｐ型ベース領域（３４）には第２のスイッチング信号が供給され、前記第３のトランジスタ（Ｑ A3 ）は、前記Ｐ型半導体基板（２１）に形成されるＮ型ベース領域（２２、２３）と、該Ｎ型ベース領域（２２、２３）に形成されるＰ型コレクタ領域（２４）と、該Ｎ型ベース領域（２１、２２）に形成されるＰ型エミッタ領域（２５）とを含むＰＮＰトランジスタから構成されており、該Ｐ型エミッタ領域（２５）には電源電圧が印加され、該Ｐ型コレクタ領域（２４）には前記第１のトランジスタ（Ｑ A1 ）のＰ型ベース領域（２２、２３）に接続され、該Ｎ型ベース領域には第１のスイッチング信号が供給され、前記第４のトランジスタ（Ｑ A4 ）は、前記Ｐ型半導体基板（２１）に形成されるＮ型コレクタ領域（４１、４２）と、該Ｎ型コレクタ領域（４１、４２）に形成されるＰ型ベース領域（４３）と、該Ｐ型ベース領域（４３）に形成されるＮ型エミッタ領域（４４）とを含むＮＰＮトランジスタから構成されており、該Ｐ型ベース領域（４３）と該Ｎ型コレクタ領域（４１、４２）とが前記出力端子（Ｔ out ）に接続され、該Ｎ型エミッタ領域（４４）が前記第３のトランジスタ（Ｑ A3 ）のＰ型コレクタ領域（２４）に接続され、第１のトランジスタ（ＱA1）のモータコイル（Ｌu、Ｌv、Ｌw）に印加する電圧を予め設定されたクランプ電圧（Ｖu）でクランプするクランプ回路（１４１）を有し、クランプ回路（１４１）は、基準電圧を生成する基準電圧源（１５１）と、ベースに基準電圧源（１５１）で生成された基準電圧が印加され、コレクタに駆動電圧が印加され、エミッタが第１のトランジスタのベースに接続されるクランプ用トランジスタ（ＱX1）とを有し、前記クランプ電圧Ｖuは前記第１のトランジスタの寄生電流が制限される値に設定され、前記基準電圧Ｖa1を、前記クランプ電圧をＶu、前記第１のトランジスタの順方向電圧をＶf(QA1)、前記クランプ用トランジスタの順方向電圧をＶf(QX1)としたとき、
Ｖa1＝Ｖu＋Ｖf(QX1)＋Ｖf(QA1)
により決定することを特徴とする。
【００３６】
本発明によれば、クランプ回路（１４１）により出力端子電圧を所望の電圧にクランプすることにより、出力端子電圧の低下を防止できるため、出力端子電圧の低下に伴って寄生トランジスタ（ＱAS11）がオンになることを防止でき、したがって、寄生電流により出力トランジスタ（ＱA1、ＱA2）がオンし、貫通電流が流れるのを防止できるため、出力トランジスタ（ＱA1、ＱA2）の素子サイズを大きくすることなく、ショートブレーキ時など出力端子電圧の低下に対応できる。
【００３７】
【発明の実施の形態】
図１は本発明のモータ駆動システムの一実施例のブロック構成図を示す。
【００３８】
本実施例のモータ駆動システム１００は、三相ブラシレスモータＭ、ホール素子１０１−１〜１０１−３、モータ駆動回路１０２を含む構成とされている。
【００３９】
図２は三相ブラシレスモータＭの構成図を示す。
【００４０】
図２に示す三相ブラシレスモータＭは、アウタロータ型のモータであり、多極性に着磁されたロータマグネット１１１、ステ−タヨーク１１２に巻回されたＵ相コイルＬu、Ｖ相コイルＬv、Ｗ相コイルＬwを含む。ロータマグネット１１１は、ステ−タヨーク１２２の周囲に回転自在に配設される。
【００４１】
ホール素子１０１−１〜１０１−３には、抵抗Ｒ１を介して制御電流が供給されており、印加磁界に応じた出力電圧をその出力端子に発生する。ホール素子１０１−１〜１０１−３は、例えば、モータＭの回転中心を中心として略１２０°間隔に配置されており、ロータマグネット１１１が発生する磁界に応じた電圧を出力する。ホール素子１０１−１〜１０１−３の出力電圧は、モータ駆動回路１０２に供給される。
【００４２】
モータ駆動回路１０２は、モータ駆動用ＩＣ（integrated circuit）１０３、電圧源１０４、１０５、抵抗Ｒ２、コンデンサＣ１を含む構成とされている。
【００４３】
ホール素子１０１−１の出力端子は、モータ駆動用ＩＣ１０３の端子Ｔ１、Ｔ２に接続されている。また、ホール素子１０１−２の出力端子は、モータ駆動ＩＣ１０３の端子Ｔ３、Ｔ４に接続されている。さらに、ホール素子１０１−３の出力端子は、モータ駆動用ＩＣ１０３の端子Ｔ５、Ｔ６に接続されている。
【００４４】
モータ駆動用ＩＣ１０３の端子Ｔ７には、電圧源１０４から電源電圧Ｖccが印加される。モータ駆動用ＩＣ１０３の端子Ｔ８には、電圧源１０４からの駆動電圧Ｖccを抵抗Ｒ２で降圧させた電圧が印加されている。モータ駆動用ＩＣ１０３の端子Ｔ９には、Ｕ相コイルＬuの一端が接続される。モータ駆動用ＩＣ１０３の端子Ｔ10には、Ｖ相コイルＬvの一端が接続される。モータ駆動用ＩＣ１０３の端子Ｔ11には、Ｗ相コイルＬwの一端が接続される。また、コイルＬu、Ｌv、Ｌwの他端は互いに接続されている。コイルＬu、Ｌv、Ｌwは、いわゆる、スター結線された構成とされている。
【００４５】
また、モータ駆動用ＩＣ１０３の端子Ｔ12、Ｔ13には、外部回路から回転制御用信号が供給される。さらに、モータ駆動用ＩＣ１０３の端子Ｔ16は、接地されている。
【００４６】
モータ駆動用ＩＣ１０３は、ホール素子１０１−１〜１０１−３の出力電圧に基づいてコイルＬu、Ｌv、Ｌwに回転磁界が発生するように駆動電流を供給する。このとき、端子Ｔ12、Ｔ13に供給される回転制御用信号に基づいて駆動電流を制御する。
【００４７】
次にモータ駆動用ＩＣ１０３について詳細に説明する。
【００４８】
図３はモータ駆動用ＩＣ１０３のブロック構成図を示す。
【００４９】
モータ駆動用ＩＣ１０３は、ホールアンプ１３１〜１３３、マトリクス回路１３４、出力部１３５、回転制御回路１３６を含む構成とされている。
【００５０】
ホールアンプ１３１は、非反転入力端子が端子Ｔ１に、反転入力端子が端子Ｔ２に接続されており、ホール素子１０１−１の出力電圧を矩形波に波形整形してマトリクス回路１３４に供給する。ホールアンプ１３２は、非反転入力端子が端子Ｔ３に、反転入力端子が端子Ｔ４に接続されており、ホール素子１０１−２の出力電圧を矩形波に波形整形してマトリクス回路１３４に供給する。ホールアンプ１３３は、非反転入力端子が端子Ｔ５に、反転入力端子が端子Ｔ６に接続されており、ホール素子１０１−３の出力電圧を矩形波に波形整形してマトリクス回路１３４に供給する。
【００５１】
マトリクス回路１３４は、ホールアンプ１３１〜１３３からの矩形波に基づいてＵ相、Ｖ相、Ｗ相の三相制御信号を生成する。マトリクス回路１３４で生成された三相制御信号は、出力部１３５に供給される。
【００５２】
出力部１３５は、Ｕ相駆動回路１３５ａ、Ｖ相駆動回路１３５ｂ、Ｗ相駆動回路１３５ｃを含む構成とされている。Ｕ相駆動回路１３５ａは、マトリクス回路１３４からのＵ相制御信号に基づいて出力端子Ｔ９に供給するＵ相駆動電流を制御する。Ｖ相駆動回路１３５ｂは、マトリクス回路１３４からのＶ相制御信号に基づいて出力端子Ｔ10に供給するＶ相駆動電流を制御する。Ｗ相駆動回路１３５ｃは、マトリクス回路１３４からのＷ相制御信号に基づいて出力端子Ｔ11に供給するＷ相駆動電流を制御する。
【００５３】
回転制御回路１３６には、端子Ｔ12、Ｔ13から回転制御信号が供給される。回転制御回路１３６は、端子Ｔ12、Ｔ13からの回転制御信号に基づいてマトリクス回路１３４を制御する。マトリクス回路１３４から出力部１３５に供給する信号を制御する。
【００５４】
次に出力部１３５を構成するＵ相駆動回路１３５ａ、及び、Ｖ相駆動回路１３５ｂ、並びに、Ｗ相駆動回路１３５ｃについて説明する。なお、Ｕ相駆動回路１３５ａ、及び、Ｖ相駆動回路１３５ｂ、並びに、Ｗ相駆動回路１３５ｃは、同じ構成であるので、駆動回路の構成を、Ｕ相駆動回路１３５ａを例に詳細に説明する。
【００５５】
図４はＵ相駆動回路１３５ａの回路構成図を示す。同図中、図６と同一構成部分には同一符号を付し、その説明は省略する。
【００５６】
Ｕ相駆動回路１３５ａは、出力端子Ｔ９の電圧をクランプするクランプ回路１４１を含む構成とされている。
【００５７】
Ｕ相駆動回路１３５ａのクランプ回路１４１は、基準電圧源１５１及びトランジスタＱX1から構成される。
【００５８】
基準電圧源１５１は、基準電圧Ｖa1を出力する。基準電圧源１５１から出力された基準電圧Ｖa1は、トランジスタＱX1のベースに印加される。トランジスタＱX1は、ＮＰＮトランジスタで構成され、コレクタは、端子Ｔ７に接続され、電源電圧Ｖccが印加され、また、エミッタはトランジスタＱA1のベースに接続されている。クランプ回路１４１は、トランジスタＱA1を介して出力端子Ｔ９の電位が所定のクランプ電位Ｖuにクランプする回路である。
【００５９】
ここで、クランプ回路１４１による端子Ｔ９のクランプ電圧Ｖuの設定方法について説明する。
【００６０】
クランプ電圧Ｖuは、トランジスタＱA1の順方向電圧Ｖf(QA1)、トランジスタＱX1の順方向電圧をＶf(QX1)とすると、
Ｖu＝Ｖa1−Ｖf(QX1)−Ｖf(QA1) ・・・（１）
で求められる。
【００６１】
例えば、トランジスタＱA1、ＱX1の順方向電圧が０．７〔Ｖ〕の場合、クランプ電圧Ｖuを−０．４〔Ｖ〕に設定するには、基準電圧源１５１の基準電圧Ｖa1を１〔Ｖ〕にすればよい。クランプ回路１４１を設けることにより、基準電圧Ｖa1の設定によりクランプ電圧Ｖuを自在に設定できる。
【００６２】
Ｕ相駆動回路１３５ａの動作を、図を用いて更に詳細に説明する。
【００６３】
図５にＵ相駆動回路１３５ａのショートブレーキ時の出力端子電圧及び寄生電流の特性図を示す。図５（Ａ）は出力端子電圧、図５（Ｂ）は寄生電流の特性を示す。
【００６４】
図５（Ａ）に示すようにモータ回生電流が増加し、出力端子電圧が低下すると、図５（Ｂ）に示すように寄生電流が増加する。モータ回生電流が更に増加すると、図５（Ａ）に示すように出力端子電圧がクランプ回路１４１により設定されるクランプ電圧Ｖuに達すると、クランプ電圧Ｖuでクランプされる。
【００６５】
出力端子電圧がクランプ電圧Ｖuにクランプされると、図５（Ｂ）に示すように寄生電流が制限される。寄生電流が制限されることにより、トランジスタＱA1に流れる電流の増加を防止できる。
【００６６】
本実施例によれば、クランプ回路１４１により出力端子電圧を所望の電圧にクランプすることにより、出力トランジスタＱA1の耐圧を小さく設定することができる。このため、トランジスタＱA1の素子サイズを大きくすることなく、すなわち、モータ駆動用ＩＣのチップサイズを大きくすることなく、ショートブレーキ時の出力端子電圧低下によるトランジスタＱA1の破壊を防止できる。
【００６７】
また、クランプ回路１４１を構成するトランジスタＱX1とトランジスタＱA1とは、ダーリントン接続構造とされるため、トランジスタＱA1の直流電流増幅率を大きくとることができるため、出力端子Ｔ９への電流供給能力を大きくすることができる。また、このとき、トランジスタＱA1の素子サイズを大きくする必要がないので、モータ駆動用ＩＣ１０３のチップサイズの大型化を防止できる。
【００６８】
【発明の効果】
上述の如く、本発明によれば、クランプ回路により出力端子電圧を所望の電圧にクランプすることにより、出力端子電圧の低下を防止できるため、出力端子電圧の低下に伴って寄生トランジスタがオンになることを防止でき、したがって、寄生電流により出力トランジスタがオンし、貫通電流が流れるのを防止できるため、出力トランジスタの素子サイズを大きくすることなく、ショートブレーキ時など出力端子電圧の低下に対応できる等の特長を有する。
【図面の簡単な説明】
【図１】 本発明のモータ駆動システムの一実施例のブロック構成図である。
【図２】 モータＭの構成図である。
【図３】 モータ駆動用ＩＣ１０３のブロック構成図である。
【図４】 出力部１３５の回路構成図である。
【図５】 Ｕ相駆動回路１３５ａのショートブレーキ時の出力端子電圧及び寄生電流の特性図である。
【図６】 従来のモータ駆動回路のブロック構成図である。
【図７】 Ｕ相駆動回路１０ａの回路構成図である。
【図８】 Ｕ相駆動回路１０ａのＩＣチップ上での断面構成図である。
【図９】 通常動作時の駆動電流の動作波形図である。
【図１０】 Ｕ相駆動回路１０ａの要部の動作説明図である。
【符号の説明】
１００ モータ駆動システム
Ｍ モータ、１０１−１〜１０１−３ ホール素子、１０２ モータ駆動回路
１０３ モータ駆動用ＩＣ、１０４、１０５ 電圧源
Ｌu Ｕ相コイル、Ｌv Ｖ相コイル、Ｌw Ｗ相コイル
１４１ クランプ回路、１５１ 基準電圧源
【発明の属する技術分野】
本発明はモータ駆動回路、及び、モータ駆動用半導体装置に係り、特に、モータコイルに電流を供給する第１のトランジスタと、モータコイルから電流を引き込む第２のトランジスタとを有するモータ駆動回路、及び、モータ駆動用半導体装置に関する。
【０００２】
【従来の技術】
図６は従来のモータ駆動回路のブロック構成図を示す。
【０００３】
モータ駆動回路１は、三相ブラシレスモータＭを駆動するための回路であり、主に、Ｕ相駆動回路１０ａ、Ｖ相駆動回路１０ｂ、Ｗ相駆動回路１０ｃ、アンプ１１ａ、１１ｂ、１１ｃ、マトリクス回路１２を含む構成とされている。なお、モータ駆動回路１は、通常、ＩＣチップ化されている。
【０００４】
モータＭには、モータＭのロータの回転を検出するための検出素子１３ａ、１３ｂ、１３ｃが設けられている。検出素子１３ａ、１３ｂ、１３ｃは、モータＭの回転中心を中心として略１２０°間隔に配置されており、モータＭのロータマグネット１１１が発生する磁界に応じた検出信号を出力する。検出素子１３ａ、１３ｂ、１３ｃの出力検出信号は、モータ駆動回路１に供給される。
【０００５】
検出素子１３ａからの検出信号はモータ駆動回路１内でアンプ１１ａを通して、マトリクス回路１２に供給され、検出素子１３ｂからの検出信号はモータ駆動回路１内でアンプ１１ｂを通してマトリクス回路１２に供給され、検出素子１３ｃからの検出信号はモータ駆動回路１内でアンプ１１ｃを通してマトリクス回路１２に供給される。マトリクス回路１２は、検出素子１３ａ、１３ｂ、１３ｃからの検出信号に基づいてＵ相、Ｖ相、Ｗ相の三相制御信号を生成する。
【０００６】
マトリクス回路１２で生成された制御信号のうちＵ相制御信号はＵ相駆動回路１０ａに供給され、Ｖ相制御信号はＶ相駆動回路１０ｂに供給され、Ｗ相制御信号はＷ相駆動回路１０ｃに供給される。
【０００７】
Ｕ相駆動回路１０ａは、マトリクス回路１２からのＵ相制御信号からＵ相駆動信号を生成し、モータＭを構成するＵ相コイルＬuに供給する。Ｖ相駆動回路１０ｂは、マトリクス回路１２からのＶ相制御信号からＶ相駆動信号を生成し、モータＭを構成するＶ相コイルＬvに供給する。Ｗ相駆動回路１０ｃは、マトリクス回路１２からのＷ相制御信号からＷ相駆動信号を生成し、モータＭを構成するＷ相コイルＬwに供給する。
【０００８】
図７はＵ相駆動回路１０ａの回路構成図、図８はそのＩＣチップ上での断面図を示す。
【０００９】
Ｕ相駆動回路１０ａは、トランジスタＱA1〜ＱA4、寄生ダイオードＤA1、寄生トランジスタＱAS11、ＱAS12、ＱAS13、ＱAS2、ＱAS3、抵抗ＲA2を含む構成とされている。
【００１０】
なお、Ｖ相駆動回路１０ｂ、Ｗ相駆動回路１０ｃは、Ｕ相駆動回路１０ａと同様な構成とされているので、その説明は省略する。
【００１１】
Ｕ相駆動回路１０ａのトランジスタＱA3は、ＰＮＰトランジスタから構成されている。トランジスタＱA3は、図８に示すようにＰ型半導体基板２１上に形成されており、Ｎ型埋め込み層２２、Ｎ型エピタキシャル層２３、Ｐ型拡散層２４、２５、Ｎ＋型拡散層２６を含む構成とされ、エピタキシャル層２３がベースとされ、Ｐ型拡散層２４がエミッタ、Ｐ型拡散層２５がコレクタとされている。
【００１２】
トランジスタＱA3のエミッタには電源電圧Ｖccが印加され、コレクタはトランジスタＱA1のベースに接続され、ベースにはマトリクス回路１２から第１のスイッチング信号が供給される。トランジスタＱA3は、Ｕ相制御信号を構成する第１のスイッチング信号がハイレベルのときにオフし、第１のスイッチング信号がローレベルのときにオンする。
【００１３】
トランジスタＱA1は、ＮＰＮトランジスタで構成されている。トランジスタＱA1は、図８に示すようにＰ型半導体基板２１に形成されており、埋め込み層２７、Ｎ型エピタキシャル層２８、Ｐ型拡散層２９、Ｎ型拡散層３０、Ｎ型拡散層３１、３２、Ｎ型拡散層３３を含む構成とされている。Ｎ型エピタキシャル層２８、及び、Ｎ型拡散層３１、３２、並びに、Ｎ型拡散層３３によりコレクタが形成され、Ｐ型拡散層２９によりベースが形成され、Ｎ型拡散層３０によりエミッタが形成されている。
【００１４】
トランジスタＱA1のコレクタには、電源電圧Ｖccを電流検出用抵抗Ｒを通して電圧が印加され、エミッタは出力端子Ｔoutに接続され、ベースはトランジスタＱA3のコレクタに接続されている。また、トランジスタＱA1のベース−エミッタ間には、バイアス抵抗ＲA2が接続されている。
【００１５】
トランジスタＱA2は、ＮＰＮトランジスタから構成されている。トランジスタＱA2は、半導体基板２１に形成された埋め込み層３２、Ｎ型エピタキシャル層３３、Ｐ型拡散層３４、Ｎ型拡散層３５、Ｎ型拡散層３６、３７、コンタクト用Ｎ型拡散層３８を含む構成とされている。Ｎ型エピタキシャル層３３、及び、Ｎ型拡散層３６、３７、並びに、Ｎ型拡散層３８がコレクタとされ、Ｐ型拡散層３４がベースとされ、Ｎ型拡散層３５がエミッタとされている。
【００１６】
トランジスタＱA2のコレクタは出力端子Ｔoutに接続され、エミッタは接地され、ベースにはマトリクス回路１２からＵ相制御信号を構成する第２のスイッチング信号が供給される。トランジスタＱA2は、第２のスイッチング信号がハイレベルのときオンし、ローレベルのときオフする。
【００１７】
さらに、トランジスタＱA4は、ＮＰＮトランジスタから構成されており、半導体基板２１に形成されたＮ型埋め込み層４１、Ｎ型エピタキシャル層４２、Ｐ型拡散層４３、Ｎ型拡散層４４、４５を含む構成とされている。埋め込み層４１、エピタキシャル層４２、拡散層４５はトランジスタＱA4のコレクタとされ、拡散層４３はトランジスタＱA4のベースとされ、拡散層４４はトランジスタＱA4のエミッタとされる。トランジスタＱA4は、ベース−コレクタがトランジスタＱA1の出力端子Ｔoutに接続され、エミッタがトランジスタＱA3のコレクタに接続されており、保護素子として作用する。
【００１８】
なお、図８に示すような構造によって、埋め込み層２２、及び、エピタキシャル層２３、並びに、拡散層２６をベースとし、拡散層２４をエミッタとし、半導体基板２１をコレクタとした寄生のトランジスタＱAS2が形成されるとともに、埋め込み層２７、及び、拡散層３１、３２、並びに、拡散層３３をコレクタとし、埋め込み層３２、及び、拡散層３６、３７、並びに、拡散層３８をエミッタとし、半導体基板２１をベースとして寄生のトランジスタＱAS12が形成される。さらに、Ｎ型埋め込み層５１、Ｎ型エピタキシャル層５２、Ｎ型拡散層５３をコレクタとし、埋め込み層３２、及び、拡散層３６、３７、並びに、拡散層３８をエミッタとし、半導体基板２１をベースとして寄生トランジスタＱAS13が形成される。
【００１９】
次に、Ｕ相駆動回路１０ａの動作を説明する。
【００２０】
モータ駆動回路１では、第１のスイッチング信号、及び、第２のスイッチング信号を共にローレベルにすると、トランジスタＱA1がオンし、トランジスタＱA2がオフする。これによって、出力端子ＴoutからコイルＬuに電流が出力され、コイルＬuに電流を供給することができる。また、第１のスイッチング信号、及び、第２のスイッチング信号を共にハイレベルにすると、トランジスタＱA1がオフし、トランジスタＱA2がオンする。これによって、コイルＬuから出力端子Ｔout側に電流を引き込むことができる。さらに、第１のスイッチング信号をハイレベル、第２のスイッチング信号をローレベルにすることによりトランジスタＱA1、ＱA2を共にオフし、コイルＬuへの電流供給を停止できる。
【００２１】
図９は通常動作時の駆動電流の動作波形図を示す。
【００２２】
Ｕ相駆動回路１０ａ、Ｖ相駆動回路１０ｂ、Ｗ相駆動回路１０ｃの第１及び第２のスイッチング信号を図９に示すようにＵ相、Ｖ相、Ｗ相で互いに１２０°移動が異なるタイミングでコイルＬu、Ｌv、Ｌwに駆動電流が流れるように制御することにより、ロータを回転させることができる。
【００２３】
このようなモータＭでは、コイルＬu、Ｌv、Ｌwを接地にショートさせて、ロータの回転を停止させる、ショートブレーキ動作が行われる。ショートブレーキ動作時には、Ｕ相駆動回路１０ａはトランジスタＱA1をオフし、トランジスタＱA2をオンするとともに、Ｖ相駆動回路１０ｂ、Ｗ相駆動回路１０ｃの対応するトランジスタをＵ相駆動回路１０ａと同様にスイッチングする。これによって、コイルＬu、Ｌv、Ｌwが同時に接地にショートされ、ショートブレーキ状態となる。
【００２４】
図１０はＵ相駆動回路１０ａの要部の動作説明図を示す。
【００２５】
通常動作時において、トランジスタＱA1をオンし、トランジスタＱA2をオフすることにより、Ｕ相コイルＬuに図１０（Ａ）に示すような電流Ｉ1が供給される。また、トランジスタＱA1をオフし、トランジスタＱA2をオンすることにより、Ｕ相コイルＬuから図１０（Ａ）に示すような電流Ｉ2が引き込まれる。
【００２６】
また、モータＭが回転した状態から停止させるときには、コイルＬu、Ｌv、Ｌwをすべて接地にショートさせて、制動力を得る、いわゆる、ショートブレーキがかけられる。
【００２７】
このとき、コイルＬu、Ｌv、Ｌwを接地にショートさせるため、図１０（Ｂ）に示すようにトランジスタＱA1をオフし、トランジスタＱA2をオンさせ、コイルＬu、Ｌv、Ｌwをショートさせていた。
【００２８】
なお、上記モータ駆動回路に相当する先行技術文献は発見できなかった。
【００２９】
【発明が解決しようとする課題】
しかるに、モータ駆動回路では、ショートブレーキ動作時に、コイルＬu、Ｌv、Ｌwに発生する逆起電力によりＵ相駆動回路１０ａ、Ｖ相駆動回路１０ｂ、Ｗ相駆動回路１０ｃで出力端子Ｔoutの電位が下がる。例えば、Ｕ相駆動回路１０ａにおいて出力端子Ｔoutの電位が下がると、寄生トランジスタＱAS11のエミッタ電位が下がることになり、トランジスタＱAS11がオンする。トランジスタＱAS11がオンすると、寄生トランジスタＱAS2がオンする。
【００３０】
寄生トランジスタＱAS2がオンすると、寄生トランジスタＱAS11のコレクタ電流がさらに増加する。いわゆる、寄生電流が増加することになる。寄生トランジスタＱAS11のコレクタ電流が増加すると、トランジスタＱA3のコレクタ電流、すなわち、トランジスタＱA1のベース電流が増加する。
【００３１】
トランジスタＱA1のコレクタ電流Ｉcは、トランジスタＱA1の電流増幅率をβとし、トランジスタＱA1のベース電流をＩbとすると、
Ｉc＝β×Ｉb
で表される。
【００３２】
このため、寄生電流が増加し、トランジスタＱA1のベース電流Ｉbが増加すると、トランジスタＱA1のコレクタ電流がベース電流Ｉbをβ倍して出力されることになる。これによって、電源からトランジスタＱA1、ＱA2を通して貫通電流が流れることになる。貫通電流が流れることで、トランジスタＱA1、ＱA2でジャンクションの温度が上昇し、素子破壊が起こる恐れがある。
【００３３】
このとき、トランジスタＱA1、ＱA2の破壊を防止するためには、トランジスタＱA1、ＱA2の素子サイズを大きくする必要がある。しかしながら、トランジスタＱA1、ＱA2の素子サイズを大きくすると、モータ駆動用ＩＣのチップサイズが大きくなるなどの問題点があった。
【００３４】
本発明は上記の点に鑑みてなされたもので、チップサイズを大きくすることなく、トランジスタの破壊を防止できるモータ駆動回路及びモータ駆動用半導体装置を提供することを目的とする。
【００３５】
【課題を解決するための手段】
本発明は、三相ブラシレスモータ（Ｍ）を構成する三相のモータコイル（Ｌｕ、Ｌｖ、Ｌｗ）に接続され、ロータ（１１１）の回転位置に応じて各相のモータコイル（Ｌｕ、Ｌｖ、Ｌｗ）に流れる電流を制御するモータ駆動回路において、前記各相のモータコイル（Ｌｕ、Ｌｖ、Ｌｗ）は、各々出力回路（１３５ａ、１３５ｂ、１３５ｃ）に接続され、電流が制御されており、前記出力回路（１３５ａ、１３５ｂ、１３５ｃ）は、各々、該モータコイル（Ｌｕ、Ｌｖ、Ｌｗ）に電流を供給するための第１、第３、第４のトランジスタ（Ｑ A1 、Ｑ A3 、Ｑ A4 ）と、該モータコイル（Ｌｕ、Ｌｖ、Ｌｗ）から電流を引き込む第２のトランジスタ（Ｑ A2 ）とを含み、前記第１のトランジスタ（Ｑ A1 ）は、前記Ｐ型半導体基板（２１）に形成されるＮ型コレクタ領域（２７、２８）と、該Ｎ型コレクタ領域（２７、２８）に形成されるＰ型ベース領域（２９）と、該Ｐ型領域（２９）に形成されるＮ型エミッタ領域（３０）とを含むＮＰＮトランジスタから構成され、該Ｎ型コレクタ領域（２７、２８）には、電源電圧が印加され、該Ｎ型エミッタ領域（３０）には出力端子（Ｔ out ）に接続され、前記第２のトランジスタ（Ｑ A2 ）は、前記Ｐ型半導体基板（２１）に形成されるＮ型コレクタ領域（３２、３３）と、該Ｎ型コレクタ領域（３２、３３）に形成されるＰ型ベース領域（３４）と、該Ｐ型ベース領域（３４）に形成されるＮ型エミッタ領域（３５）とを含むＮＰＮトランジスタから構成され、該Ｎ型コレクタ領域（３２、３３）は前記出力端子（Ｔ out ）に接続され、該Ｎ型エミッタ領域（３５）は接地され、該Ｐ型ベース領域（３４）には第２のスイッチング信号が供給され、前記第３のトランジスタ（Ｑ A3 ）は、前記Ｐ型半導体基板（２１）に形成されるＮ型ベース領域（２２、２３）と、該Ｎ型ベース領域（２２、２３）に形成されるＰ型コレクタ領域（２４）と、該Ｎ型ベース領域（２１、２２）に形成されるＰ型エミッタ領域（２５）とを含むＰＮＰトランジスタから構成されており、該Ｐ型エミッタ領域（２５）には電源電圧が印加され、該Ｐ型コレクタ領域（２４）には前記第１のトランジスタ（Ｑ A1 ）のＰ型ベース領域（２２、２３）に接続され、該Ｎ型ベース領域には第１のスイッチング信号が供給され、前記第４のトランジスタ（Ｑ A4 ）は、前記Ｐ型半導体基板（２１）に形成されるＮ型コレクタ領域（４１、４２）と、該Ｎ型コレクタ領域（４１、４２）に形成されるＰ型ベース領域（４３）と、該Ｐ型ベース領域（４３）に形成されるＮ型エミッタ領域（４４）とを含むＮＰＮトランジスタから構成されており、該Ｐ型ベース領域（４３）と該Ｎ型コレクタ領域（４１、４２）とが前記出力端子（Ｔ out ）に接続され、該Ｎ型エミッタ領域（４４）が前記第３のトランジスタ（Ｑ A3 ）のＰ型コレクタ領域（２４）に接続され、第１のトランジスタ（ＱA1）のモータコイル（Ｌu、Ｌv、Ｌw）に印加する電圧を予め設定されたクランプ電圧（Ｖu）でクランプするクランプ回路（１４１）を有し、クランプ回路（１４１）は、基準電圧を生成する基準電圧源（１５１）と、ベースに基準電圧源（１５１）で生成された基準電圧が印加され、コレクタに駆動電圧が印加され、エミッタが第１のトランジスタのベースに接続されるクランプ用トランジスタ（ＱX1）とを有し、前記クランプ電圧Ｖuは前記第１のトランジスタの寄生電流が制限される値に設定され、前記基準電圧Ｖa1を、前記クランプ電圧をＶu、前記第１のトランジスタの順方向電圧をＶf(QA1)、前記クランプ用トランジスタの順方向電圧をＶf(QX1)としたとき、
Ｖa1＝Ｖu＋Ｖf(QX1)＋Ｖf(QA1)
により決定することを特徴とする。
【００３６】
本発明によれば、クランプ回路（１４１）により出力端子電圧を所望の電圧にクランプすることにより、出力端子電圧の低下を防止できるため、出力端子電圧の低下に伴って寄生トランジスタ（ＱAS11）がオンになることを防止でき、したがって、寄生電流により出力トランジスタ（ＱA1、ＱA2）がオンし、貫通電流が流れるのを防止できるため、出力トランジスタ（ＱA1、ＱA2）の素子サイズを大きくすることなく、ショートブレーキ時など出力端子電圧の低下に対応できる。
【００３７】
【発明の実施の形態】
図１は本発明のモータ駆動システムの一実施例のブロック構成図を示す。
【００３８】
本実施例のモータ駆動システム１００は、三相ブラシレスモータＭ、ホール素子１０１−１〜１０１−３、モータ駆動回路１０２を含む構成とされている。
【００３９】
図２は三相ブラシレスモータＭの構成図を示す。
【００４０】
図２に示す三相ブラシレスモータＭは、アウタロータ型のモータであり、多極性に着磁されたロータマグネット１１１、ステ−タヨーク１１２に巻回されたＵ相コイルＬu、Ｖ相コイルＬv、Ｗ相コイルＬwを含む。ロータマグネット１１１は、ステ−タヨーク１２２の周囲に回転自在に配設される。
【００４１】
ホール素子１０１−１〜１０１−３には、抵抗Ｒ１を介して制御電流が供給されており、印加磁界に応じた出力電圧をその出力端子に発生する。ホール素子１０１−１〜１０１−３は、例えば、モータＭの回転中心を中心として略１２０°間隔に配置されており、ロータマグネット１１１が発生する磁界に応じた電圧を出力する。ホール素子１０１−１〜１０１−３の出力電圧は、モータ駆動回路１０２に供給される。
【００４２】
モータ駆動回路１０２は、モータ駆動用ＩＣ（integrated circuit）１０３、電圧源１０４、１０５、抵抗Ｒ２、コンデンサＣ１を含む構成とされている。
【００４３】
ホール素子１０１−１の出力端子は、モータ駆動用ＩＣ１０３の端子Ｔ１、Ｔ２に接続されている。また、ホール素子１０１−２の出力端子は、モータ駆動ＩＣ１０３の端子Ｔ３、Ｔ４に接続されている。さらに、ホール素子１０１−３の出力端子は、モータ駆動用ＩＣ１０３の端子Ｔ５、Ｔ６に接続されている。
【００４４】
モータ駆動用ＩＣ１０３の端子Ｔ７には、電圧源１０４から電源電圧Ｖccが印加される。モータ駆動用ＩＣ１０３の端子Ｔ８には、電圧源１０４からの駆動電圧Ｖccを抵抗Ｒ２で降圧させた電圧が印加されている。モータ駆動用ＩＣ１０３の端子Ｔ９には、Ｕ相コイルＬuの一端が接続される。モータ駆動用ＩＣ１０３の端子Ｔ10には、Ｖ相コイルＬvの一端が接続される。モータ駆動用ＩＣ１０３の端子Ｔ11には、Ｗ相コイルＬwの一端が接続される。また、コイルＬu、Ｌv、Ｌwの他端は互いに接続されている。コイルＬu、Ｌv、Ｌwは、いわゆる、スター結線された構成とされている。
【００４５】
また、モータ駆動用ＩＣ１０３の端子Ｔ12、Ｔ13には、外部回路から回転制御用信号が供給される。さらに、モータ駆動用ＩＣ１０３の端子Ｔ16は、接地されている。
【００４６】
モータ駆動用ＩＣ１０３は、ホール素子１０１−１〜１０１−３の出力電圧に基づいてコイルＬu、Ｌv、Ｌwに回転磁界が発生するように駆動電流を供給する。このとき、端子Ｔ12、Ｔ13に供給される回転制御用信号に基づいて駆動電流を制御する。
【００４７】
次にモータ駆動用ＩＣ１０３について詳細に説明する。
【００４８】
図３はモータ駆動用ＩＣ１０３のブロック構成図を示す。
【００４９】
モータ駆動用ＩＣ１０３は、ホールアンプ１３１〜１３３、マトリクス回路１３４、出力部１３５、回転制御回路１３６を含む構成とされている。
【００５０】
ホールアンプ１３１は、非反転入力端子が端子Ｔ１に、反転入力端子が端子Ｔ２に接続されており、ホール素子１０１−１の出力電圧を矩形波に波形整形してマトリクス回路１３４に供給する。ホールアンプ１３２は、非反転入力端子が端子Ｔ３に、反転入力端子が端子Ｔ４に接続されており、ホール素子１０１−２の出力電圧を矩形波に波形整形してマトリクス回路１３４に供給する。ホールアンプ１３３は、非反転入力端子が端子Ｔ５に、反転入力端子が端子Ｔ６に接続されており、ホール素子１０１−３の出力電圧を矩形波に波形整形してマトリクス回路１３４に供給する。
【００５１】
マトリクス回路１３４は、ホールアンプ１３１〜１３３からの矩形波に基づいてＵ相、Ｖ相、Ｗ相の三相制御信号を生成する。マトリクス回路１３４で生成された三相制御信号は、出力部１３５に供給される。
【００５２】
出力部１３５は、Ｕ相駆動回路１３５ａ、Ｖ相駆動回路１３５ｂ、Ｗ相駆動回路１３５ｃを含む構成とされている。Ｕ相駆動回路１３５ａは、マトリクス回路１３４からのＵ相制御信号に基づいて出力端子Ｔ９に供給するＵ相駆動電流を制御する。Ｖ相駆動回路１３５ｂは、マトリクス回路１３４からのＶ相制御信号に基づいて出力端子Ｔ10に供給するＶ相駆動電流を制御する。Ｗ相駆動回路１３５ｃは、マトリクス回路１３４からのＷ相制御信号に基づいて出力端子Ｔ11に供給するＷ相駆動電流を制御する。
【００５３】
回転制御回路１３６には、端子Ｔ12、Ｔ13から回転制御信号が供給される。回転制御回路１３６は、端子Ｔ12、Ｔ13からの回転制御信号に基づいてマトリクス回路１３４を制御する。マトリクス回路１３４から出力部１３５に供給する信号を制御する。
【００５４】
次に出力部１３５を構成するＵ相駆動回路１３５ａ、及び、Ｖ相駆動回路１３５ｂ、並びに、Ｗ相駆動回路１３５ｃについて説明する。なお、Ｕ相駆動回路１３５ａ、及び、Ｖ相駆動回路１３５ｂ、並びに、Ｗ相駆動回路１３５ｃは、同じ構成であるので、駆動回路の構成を、Ｕ相駆動回路１３５ａを例に詳細に説明する。
【００５５】
図４はＵ相駆動回路１３５ａの回路構成図を示す。同図中、図６と同一構成部分には同一符号を付し、その説明は省略する。
【００５６】
Ｕ相駆動回路１３５ａは、出力端子Ｔ９の電圧をクランプするクランプ回路１４１を含む構成とされている。
【００５７】
Ｕ相駆動回路１３５ａのクランプ回路１４１は、基準電圧源１５１及びトランジスタＱX1から構成される。
【００５８】
基準電圧源１５１は、基準電圧Ｖa1を出力する。基準電圧源１５１から出力された基準電圧Ｖa1は、トランジスタＱX1のベースに印加される。トランジスタＱX1は、ＮＰＮトランジスタで構成され、コレクタは、端子Ｔ７に接続され、電源電圧Ｖccが印加され、また、エミッタはトランジスタＱA1のベースに接続されている。クランプ回路１４１は、トランジスタＱA1を介して出力端子Ｔ９の電位が所定のクランプ電位Ｖuにクランプする回路である。
【００５９】
ここで、クランプ回路１４１による端子Ｔ９のクランプ電圧Ｖuの設定方法について説明する。
【００６０】
クランプ電圧Ｖuは、トランジスタＱA1の順方向電圧Ｖf(QA1)、トランジスタＱX1の順方向電圧をＶf(QX1)とすると、
Ｖu＝Ｖa1−Ｖf(QX1)−Ｖf(QA1) ・・・（１）
で求められる。
【００６１】
例えば、トランジスタＱA1、ＱX1の順方向電圧が０．７〔Ｖ〕の場合、クランプ電圧Ｖuを−０．４〔Ｖ〕に設定するには、基準電圧源１５１の基準電圧Ｖa1を１〔Ｖ〕にすればよい。クランプ回路１４１を設けることにより、基準電圧Ｖa1の設定によりクランプ電圧Ｖuを自在に設定できる。
【００６２】
Ｕ相駆動回路１３５ａの動作を、図を用いて更に詳細に説明する。
【００６３】
図５にＵ相駆動回路１３５ａのショートブレーキ時の出力端子電圧及び寄生電流の特性図を示す。図５（Ａ）は出力端子電圧、図５（Ｂ）は寄生電流の特性を示す。
【００６４】
図５（Ａ）に示すようにモータ回生電流が増加し、出力端子電圧が低下すると、図５（Ｂ）に示すように寄生電流が増加する。モータ回生電流が更に増加すると、図５（Ａ）に示すように出力端子電圧がクランプ回路１４１により設定されるクランプ電圧Ｖuに達すると、クランプ電圧Ｖuでクランプされる。
【００６５】
出力端子電圧がクランプ電圧Ｖuにクランプされると、図５（Ｂ）に示すように寄生電流が制限される。寄生電流が制限されることにより、トランジスタＱA1に流れる電流の増加を防止できる。
【００６６】
本実施例によれば、クランプ回路１４１により出力端子電圧を所望の電圧にクランプすることにより、出力トランジスタＱA1の耐圧を小さく設定することができる。このため、トランジスタＱA1の素子サイズを大きくすることなく、すなわち、モータ駆動用ＩＣのチップサイズを大きくすることなく、ショートブレーキ時の出力端子電圧低下によるトランジスタＱA1の破壊を防止できる。
【００６７】
また、クランプ回路１４１を構成するトランジスタＱX1とトランジスタＱA1とは、ダーリントン接続構造とされるため、トランジスタＱA1の直流電流増幅率を大きくとることができるため、出力端子Ｔ９への電流供給能力を大きくすることができる。また、このとき、トランジスタＱA1の素子サイズを大きくする必要がないので、モータ駆動用ＩＣ１０３のチップサイズの大型化を防止できる。
【００６８】
【発明の効果】
上述の如く、本発明によれば、クランプ回路により出力端子電圧を所望の電圧にクランプすることにより、出力端子電圧の低下を防止できるため、出力端子電圧の低下に伴って寄生トランジスタがオンになることを防止でき、したがって、寄生電流により出力トランジスタがオンし、貫通電流が流れるのを防止できるため、出力トランジスタの素子サイズを大きくすることなく、ショートブレーキ時など出力端子電圧の低下に対応できる等の特長を有する。
【図面の簡単な説明】
【図１】 本発明のモータ駆動システムの一実施例のブロック構成図である。
【図２】 モータＭの構成図である。
【図３】 モータ駆動用ＩＣ１０３のブロック構成図である。
【図４】 出力部１３５の回路構成図である。
【図５】 Ｕ相駆動回路１３５ａのショートブレーキ時の出力端子電圧及び寄生電流の特性図である。
【図６】 従来のモータ駆動回路のブロック構成図である。
【図７】 Ｕ相駆動回路１０ａの回路構成図である。
【図８】 Ｕ相駆動回路１０ａのＩＣチップ上での断面構成図である。
【図９】 通常動作時の駆動電流の動作波形図である。
【図１０】 Ｕ相駆動回路１０ａの要部の動作説明図である。
【符号の説明】
１００ モータ駆動システム
Ｍ モータ、１０１−１〜１０１−３ ホール素子、１０２ モータ駆動回路
１０３ モータ駆動用ＩＣ、１０４、１０５ 電圧源
Ｌu Ｕ相コイル、Ｌv Ｖ相コイル、Ｌw Ｗ相コイル
１４１ クランプ回路、１５１ 基準電圧源
Claims (4)
- 三相ブラシレスモータを構成する三相のモータコイルに接続され、ロータの回転位置に応じて各相のモータコイルに流れる電流を制御するモータ駆動回路において、
前記各相のモータコイルは、各々出力回路に接続され、電流が制御されており、
前記出力回路は、各々、該モータコイルに電流を供給するための第１、第３、第４のトランジスタと、該モータコイルから電流を引き込む第２のトランジスタとを含み、
前記第１のトランジスタは、前記Ｐ型半導体基板に形成されるＮ型コレクタ領域と、該Ｎ型領域に形成されるＰ型ベース領域と、該Ｐ型領域に形成されるＮ型エミッタ領域とを含むＮＰＮトランジスタから構成され、該Ｎ型コレクタ領域には、電源電圧が印加され、該Ｎ型エミッタ領域には出力端子に接続され、
前記第２のトランジスタは、前記Ｐ型半導体基板に形成されるＮ型コレクタ領域と、該Ｎ型コレクタ領域に形成されるＰ型ベース領域と、該Ｐ型ベース領域に形成されるＮ型エミッタ領域とを含むＮＰＮトランジスタから構成され、該Ｎ型コレクタ領域は前記出力端子に接続され、該Ｎ型エミッタ領域は接地され、該Ｐ型ベース領域にはスイッチング信号が供給され、
前記第３のトランジスタは、前記Ｐ型半導体基板に形成されるＮ型ベース領域と、該Ｎ型ベース領域に形成されるＰ型コレクタ領域と、該Ｎ型ベース領域に形成されるＰ型エミッタ領域とを含むＰＮＰトランジスタから構成されており、該Ｐ型エミッタ領域には電源電圧が印加され、該Ｐ型コレクタ領域には前記第１のトランジスタのＰ型ベース領域に接続され、該Ｎ型ベース領域にはスイッチング信号が供給され、
前記第４のトランジスタは、前記Ｐ型半導体基板に形成されるＮ型コレクタ領域と、該Ｎ型コレクタ領域に形成されるＰ型ベース領域と、該Ｐ型ベース領域に形成されるＮ型エミッタ領域とを含むＮＰＮトランジスタから構成されており、該Ｐ型ベース領域と該Ｎ型コレクタ領域とが前記出力端子に接続され、該Ｎ型エミッタ領域が前記第３のトランジスタのＰ型コレクタ領域に接続され、
前記第１のトランジスタが前記モータコイルに印加する電圧を予め設定されたクランプ電圧でクランプするクランプ回路を有し、
前記クランプ回路は、基準電圧を生成する基準電圧源と、
ベースに前記基準電圧源で生成された基準電圧が印加され、コレクタに駆動電圧が印加され、エミッタが前記第１のトランジスタのベースに接続されるクランプ用トランジスタとを有し、
前記クランプ電圧Ｖuは、前記第１のトランジスタの寄生電流が制限される値に設定され、
前記基準電圧Ｖa1を、前記クランプ電圧をＶu、前記第１のトランジスタの順方向電圧をＶf(QA1)、前記クランプ用トランジスタの順方向電圧をＶf(QX1)としたとき、
Ｖa1＝Ｖu＋Ｖf(QX1)＋Ｖf(QA1)
により決定することを特徴とするモータ駆動回路。 - 前記クランプ電圧を、−０．４〔Ｖ〕に設定することを特徴とする請求項１記載のモータ駆動回路。
- 三相ブラシレスモータを構成する三相のモータコイルに接続され、ロータの回転位置に応じて各相のモータコイルに流れる電流を制御するモータ駆動用半導体装置において、
前記各相のモータコイルは、各々出力回路に接続され、電流が制御されており、
前記出力回路は、各々、該モータコイルに電流を供給するための第１、第３、第４のトランジスタと、該モータコイルから電流を引き込む第２のトランジスタとを含み、
前記第１のトランジスタは、前記Ｐ型半導体基板に形成されるＮ型コレクタ領域と、該Ｎ型領域に形成されるＰ型ベース領域と、該Ｐ型領域に形成されるＮ型エミッタ領域とを含むＮＰＮトランジスタから構成され、該Ｎ型コレクタ領域には、電源電圧が印加され、該Ｎ型エミッタ領域には出力端子に接続され、
前記第２のトランジスタは、前記Ｐ型半導体基板に形成されるＮ型コレクタ領域と、該 Ｎ型コレクタ領域に形成されるＰ型ベース領域と、該Ｐ型ベース領域に形成されるＮ型エミッタ領域とを含むＮＰＮトランジスタから構成され、該Ｎ型コレクタ領域は前記出力端子に接続され、該Ｎ型エミッタ領域は接地され、該Ｐ型ベース領域にはスイッチング信号が供給され、
前記第３のトランジスタは、前記Ｐ型半導体基板に形成されるＮ型ベース領域と、該Ｎ型ベース領域に形成されるＰ型コレクタ領域と、該Ｎ型ベース領域に形成されるＰ型エミッタ領域とを含むＰＮＰトランジスタから構成されており、該Ｐ型エミッタ領域には電源電圧が印加され、該Ｐ型コレクタ領域には前記第１のトランジスタのＰ型ベース領域に接続され、該Ｎ型ベース領域にはスイッチング信号が供給され、
前記第４のトランジスタは、前記Ｐ型半導体基板に形成されるＮ型コレクタ領域と、該Ｎ型コレクタ領域に形成されるＰ型ベース領域と、該Ｐ型ベース領域に形成されるＮ型エミッタ領域とを含むＮＰＮトランジスタから構成されており、該Ｐ型ベース領域と該Ｎ型コレクタ領域とが前記出力端子に接続され、該Ｎ型エミッタ領域が前記第３のトランジスタのＰ型コレクタ領域に接続され、
前記第１のトランジスタが前記モータコイルに印加する電圧を予め設定されたクランプ電圧でクランプするクランプ回路を有し、
前記クランプ回路は、基準電圧を生成する基準電圧源と、
ベースに前記基準電圧源で生成された基準電圧が印加され、コレクタに駆動電圧が印加され、エミッタが前記第１のトランジスタのベースに接続されるクランプ用トランジスタとを有し、
前記クランプ電圧Ｖuは、前記第１のトランジスタの寄生電流が制限される値に設定され、
前記基準電圧Ｖa1を、前記クランプ電圧をＶu、前記第１のトランジスタの順方向電圧をＶf(QA1)、前記クランプ用トランジスタの順方向電圧をＶf(QX1)としたとき、
Ｖa1＝Ｖu＋Ｖf(QX1)＋Ｖf(QA1)
により決定することを特徴とするモータ駆動用半導体装置。 - 前記クランプ電圧を、−０．４〔Ｖ〕に設定することを特徴とする請求項３記載のモータ駆動用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002365002A JP4178938B2 (ja) | 2002-12-17 | 2002-12-17 | モータ駆動回路及びモータ駆動用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002365002A JP4178938B2 (ja) | 2002-12-17 | 2002-12-17 | モータ駆動回路及びモータ駆動用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004201382A JP2004201382A (ja) | 2004-07-15 |
| JP4178938B2 true JP4178938B2 (ja) | 2008-11-12 |
Family
ID=32762672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002365002A Expired - Fee Related JP4178938B2 (ja) | 2002-12-17 | 2002-12-17 | モータ駆動回路及びモータ駆動用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4178938B2 (ja) |
-
2002
- 2002-12-17 JP JP2002365002A patent/JP4178938B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004201382A (ja) | 2004-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070152612A1 (en) | Motor controller | |
| JP3686954B2 (ja) | モータの駆動回路 | |
| JPH0216117B2 (ja) | ||
| JP4641751B2 (ja) | ピークホールド回路、それを備えるモータ駆動制御回路、及びそれを備えるモータ装置 | |
| US5572096A (en) | Method and circuit for clamping the recirculation current in stator windings | |
| JPS6332038B2 (ja) | ||
| US4383205A (en) | Motor drive amplifier | |
| JP4178938B2 (ja) | モータ駆動回路及びモータ駆動用半導体装置 | |
| JP4314858B2 (ja) | モータ駆動回路及びモータ駆動方法 | |
| JP4321089B2 (ja) | モータ駆動回路及びモータ駆動方法 | |
| JP2750788B2 (ja) | モータ制御回路およびモータ制御装置 | |
| JP2000299630A (ja) | 半導体装置 | |
| JPH09331692A (ja) | モータの駆動回路 | |
| JPH0787775A (ja) | モータ駆動回路 | |
| JPH0216671B2 (ja) | ||
| JP2652910B2 (ja) | ファンモータドライバ回路およびモータ制御装置 | |
| US7049770B2 (en) | Current control circuit and motor drive circuit that can accurately and easily control a drive current | |
| JPS6249837B2 (ja) | ||
| JPH05215784A (ja) | 負荷電流サンプリング技術 | |
| JP2718458B2 (ja) | ブラシレスモータ用過電流保護回路 | |
| KR930011192B1 (ko) | 3상 반파 모우터 구동회로 | |
| JP3086726B2 (ja) | 出力回路 | |
| JP3508613B2 (ja) | ブラシレス直流電動機の駆動回路 | |
| JP3568114B2 (ja) | モータ駆動回路、駆動回路付きモータ | |
| JPH05199791A (ja) | モータ駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140905 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |