以下、本発明の実施形態について、図面を用いて説明する。
(半導体記憶装置全体の概略構成)
図1は、本発明の実施形態の半導体集積回路装置であるダイナミック型RAM(半導体記憶装置)のブロック配置を示す図である。図1に示す各ブロックを構成する回路素子は、絶縁ゲート型電界効果トランジスタ(以下、チャンネル型MOSトランジスタと略記する)により構成されており、単結晶シリコンのような1個の半導体基板上に形成されるものである。以下の回路図中のチャンネル型MOSトランジスタにおいて、そのチャンネル(バックゲート)部にチャンネル型MOSトランジスタから外側に向かう矢印が示されているものはPチャンネル型MOSトランジスタを表し、矢印の付されていないものはNチャンネル型MOSトランジスタを表すものとする。
図1に示すように、本実施形態のダイナミック型RAMは、P型半導体基板PSUB上に、基本構成要素である4個の大メモリセルブロックMB0〜MB3と、大メモリセルブロックMB0〜MB3にそれぞれ隣接して配置された4つのメインワード線駆動回路ブロックMWDB0〜MWDB3とを備えている。
ここで、大メモリセルブロックMB0〜MB3は、後述するように、格子状に配置された128個のサブメモリセルアレイを含んでいる。そして、単位サブワード線駆動回路を含むサブワード線駆動部SWLBと、サブワード線駆動回路に接続されるメインワード線を選択する信号であるメインワード線駆動信号を生成するメインワード線駆動回路と、サブワード線駆動回路に接続されサブワード線に選択電位を供給するサブワード線駆動信号生成回路WDGと、サブワード線駆動回路に接続され非選択にするサブワード線非選択信号生成回路XWDGと、単位増幅回路を含むセンスアンプSABとを備えている。このサブメモリセルアレイSMAの図中横方向の両側にサブワード線駆動部SWLBを、図中縦方向の両側にセンスアンプ列をそれぞれ配置してなる部分をサブメモリブロックとする。サブワード線駆動部SWLBとセンスアンプ列SABとが交差する領域である交差領域に上記サブワード線非選択信号生成回路XWDGを配置する。そして、このメモリセルアレイとその周辺部とからなるサブメモリブロックを格子状に配置する。また、マトリックス状に配置された128個のサブメモリセルアレイの上層には、メインワード線駆動回路により駆動されるメインワード線MWLが配置されている。なお、メモリブロックMB0〜MB3と各メモリブロックを構成するサブメモリセルアレイの具体的構成及び動作ならびに配置等については、後に詳細に説明する。
以下、本実施形態のダイナミック型RAMのチップレイアウトの概要について説明する。なお、レイアウトに関する以下の説明では、対応する配置図の位置関係をもってチップ等の各配置面における上下左右を表す。
図1に示す本実施形態のダイナミック型RAMは、P型半導体基板PSUB上に形成され、実装構造としていわゆるLOC(Lead On Chip)形態を採り、インナーリードと半導体基板PSUBを結合するためのボンディングパッドや、アドレス入力バッファ,データ出力バッファ,その他の制御回路等を含む周辺回路PCは、半導体基板PSUBの縦横の中央線に沿って設けられた十字状の領域に配置されている。さらに、半導体基板PSUBの左上部には大メモリセルブロックMB0が、その右上部には大メモリセルブロックMB1が、その左下部には大メモリセルブロックMB2が、その右下部には大メモリセルブロックMB3がそれぞれ配置されている。また、各大メモリセルブロックMB0〜MB3にそれぞれ隣接して、多数のメインワード線駆動回路を配置してなるメインワード線駆動回路ブロックMWDB0〜MWBD3が配置されている。本実施形態においては、メインワード線駆動回路ブロックMWDB0〜MWBD3は、半導体基板PSUBにおける各大メモリセルブロックMB0〜MB3の外側の隣接領域に配置されている。
ただし、本発明における大メモリセルブロック,メインワード線駆動回路ブロックの数や位置は、図1に示すそれらの数や位置に限定されるものではない。
(大メモリセルブロックの構成)
図2は、図1のダイナミック型RAMに含まれる大メモリセルブロックMB0の本実施形態における構造を示すブロック図である。
以下、図2を参照しながら、図1に示される4つの大メモリセルブロックのうちの1つの大メモリセルブロックMB0の構成について説明するが、その他のメモリブロックMB1〜MB3もこれと同一の構成を有している。
図2に示すように、大メモリセルブロックMB0には、16×8のマトリックス状に配置された128個のサブメモリセルアレイSMA00〜SMAFが配設されている。また、各サブメモリセルアレイSMA00〜SMAFの周辺部は、同図の縦方向に沿って配置されたサブワード線駆動部SWLBと、同図の横方向に沿って配置されたセンスアンプ列SABと、サブワード線駆動部SWLBとセンスアンプ列SABとの交差領域SDRとに区切られている。例えば、最下行のサブメモリセルアレイ群(サブメモリセルアレイSMA00〜SMA07)の両端の領域と各サブメモリセルアレイSMA00〜SMA07同士の間の領域とには、左端から順に、8つのサブワード線駆動部SWLB00〜SWLB08が設けられている。そして、最下行のサブメモリセルアレイ群の下側には左端から順に8つのセンスアンプ列SAB00〜SAB07と9つの交差領域SDRSDR00〜SDR08とが交互に配置され、上側には左端から順に8つのセンスアンプ列SAB10〜SAB17と9つの交差領域SDR10〜SDR18とが交互に配置されている。また、最左端部のサブメモリセルアレイ群(サブメモリセルアレイSMA00〜SMAF0)の左側には下端から順に17個のセンスアンプ列SAB00〜SABG0と18個の交差領域SDR00〜SDRG0とが交互に配置され、右側には下端から順に17個のセンスアンプ列SAB00〜SABG0と18個の交差領域SDR01〜SDRG1とが交互に配置されている。
また、図2には示されていないが、大メモリセルブロックMB0の左側に配置されたメインワード線駆動回路から横方向に延びるメインワード線が、大メモリセルブロックMB0内のサブワード線駆動部SWD内の複数の単位サブワード線駆動回路に接続されている。そして、外部ロウアドレスに基づき、メインワード線駆動回路からメインワード線を経てサブワード線駆動部SWDB内の複数の単位サブワード線駆動回路を選択するように構成されている。例えば、1つのメインワード線を介して、9個のサブワード線駆動部SWLB20〜SWLB28内の各2個の単位サブワード線駆動回路が同時に選択される。
(サブメモリセルアレイの周辺部の構成)
次に、図2に示すサブメモリセルアレイの周辺部の構成に関する各具体例について説明する。
−第1の具体例−
まず、サブメモリセルアレイの周辺部の構成に関する第1の具体例について、図2に示す4つのメモリセルアレイSMA24,SMA25,SMA34,SMA35の周辺部を例にとって説明する。
図3は、第1の具体例に係るサブメモリセルアレイSMA24,SMA25,SMA34,SMA35及びその周辺部の構成を示す部分ブロック回路図である。ただし、他のサブメモリセルアレイの周辺部についても、これらと同じ構成を有している。
例えば、1つのサブメモリアレイSMA24の左側及び右側にはサブワード線駆動部SWLB24及びSWLB25が設けられ、サブメモリセルアレイSMA24の上側及び下側にはセンスアンプ列SAB34及びSAB24が配置されている。また、このサブワード線駆動部とセンスアンプ列とが交差する部分である交差領域SDRは、以下のように示されている。例えばサブワード線駆動部SWLB25,SWLB35の間、かつセンスアンプ列SAB34,SAB35の間には、交差領域SDR35が存在する。ここで、本具体例の場合は、各交差領域SDRにサブワード線非選択信号生成回路XWDGが配置されており、例えば交差領域SDR35にはサブワード線非選択信号生成回路XWDG35<0,2>が配置されている。ただし、サブワード線非選択信号生成回路XWDG35<0,2>とは、ワード線非選択信号XWD35<0>及びXWD35<2>など,複数の信号を扱うサブワード線非選択信号生成回路を意味する。
そして、サブメモリセルアレイSMA24内には、図3の横方向に延びる512本のサブワード線SW(SW0〜SW511)が配置されている(図3においては、4本のサブワード線SW0〜SW3のみが示されている)。また、図示されていないが、サブメモリセルアレイSMA24内には、図3の縦方向に延びる256組のビット線対BIT,XBIT(BIT0,XBIT〜BIT255,XBIT255)が配置されている。ここで、特に明記された場合を除いて反転信号または反転信号用配線には、その名称のはじめに“X”を付すものとし、以後、ビット線対BIT0,XBIT0〜BIT255,XBIT255のような相補信号または相補信号用配線には、“*BIT0〜*BIT255”のように、“*”を名称のはじめに付すものとする。
なお、サブワード線やビット線対の本数は、以上で説明した本数に限定されるものではないことはいうまでもない。
そして、これらのサブワード線及びビット線の交点には、情報蓄積キャパシタ及びアドレス選択MOSトランジスタからなる512×256個のダイナミック型メモリセルがマトリックス状に配置されている。これにより、本実施形態において、各サブメモリセルアレイSMA00〜SMAF7は、いわゆる128キロビットのダイナミック型の記憶容量を有し、各大メモリセルブロックMB0〜MB3は、128キロ×128つまり16メガビットの記憶容量を有し、ダイナミック型RAMは、16メガ×4つまり64メガビットの記憶容量を有することになる。
次に、サブワード線駆動部SWLB24内には、サブメモリセルアレイSMA24の奇数番号のサブワード線SW1,SW3,…につながる256個の単位サブワード線駆動回路SWD1,SWD3,…が設けられている。一方、サブメモリセルアレイSMA24,SMA25間に配置されているサブワード線駆動部SWLB25内には、サブメモリセルアレイSMA24の偶数番号のサブワード線SW0,SW2,…につながる256個の単位サブワード線駆動回路SWD0,SWD2,…が設けられている。つまり、各単位サブワード線駆動回路SWDは、その両側で隣接する2個のサブメモリセルアレイSMAの双方のメモリセルに伝達するためのサブワード線活性化信号を生成するものである。また、このことは、相隣接する2つのサブメモリセルアレイSMAのサブワード線SWは互いに電気的に接続されていることを意味する。
次に、各単位サブワード線駆動回路SWDへの入力信号の伝達経路び選択方法について説明する。各単位サブワード線駆動回路SWDには、メインワード線駆動信号と、サブワード線駆動信号WDとサブワード線非選択信号XWDとが入力されるように構成されており、これらのメインワード線駆動信号とサブワード線駆動信号WDとサブワード線非選択信号XWDとは外部から入力されたロウアドレスにより選択される。
まず、メインワード線駆動信号の伝達経路について説明する。メインワード線駆動信号は、大メモリセルブロックMBに隣接したメインワード線駆動回路ブロックMWDB内のメインワード線駆動回路内で生成され、メインワード線MWLを介して大メモリセルブロックMBに入力されている。メインワード線MWLは、複数のサブワード線駆動部SWLB内の複数の単位サブワード線駆動回路SWDにそれぞれ接続されており、例えばこの具体例では、1本のメインワード線MWL0が、サブワード線駆動部SWLB24内の2個の単位サブワード線駆動回路SWD1,SWD3や、サブワード線駆動部SWLB25内の2個の単位サブワード線駆動回路SWD0,SWD2など、図中横方向に並ぶ各サブワード線駆動部SWLB20〜SWLB27内における各2個の単位サブワード線駆動回路SWDに接続されている。つまり、1つのメインワード線MWLに単位サブワード線駆動回路SWDが2個ずつ接続されているので、1つの大メモリセルブロックMBにおいて、1本のメインワード線MWLに、2×9個の単位サブワード線駆動回路SWDが共通に接続されていることになる。
次に、サブワード線駆動信号WDとサブワード線非選択信号XWDの伝達経路について説明する。例えば、サブワード線駆動信号WD2<0,2>は、周辺回路部PCまたはメインワード線駆動回路内において生成される。そして、この具体例においては、サブワード線駆動信号WD2<0,2>用の各配線は、センスアンプ列SAB24,SAB25上にメタル層等で配線され、交差領域SDR25で分岐して縦方向に延びている。そして、サブワード線駆動信号WD2<0,2>用の各分岐配線は、サブワード線駆動部SWLB25上にメタル層などで配線され、単位サブワード線駆動回路SWD0,SWD2にそれぞれ接続されている。例えば、別のサブワード線駆動信号WD2<1,3>も同様に周辺回路部PCまたはメインワード線駆動回路内において生成される。そして、サブワード線駆動信号WD2<1,3>用の配線は、センスアンプ列SAB24,SAB25上にメタル層等で配線され、交差領域SDR24,SDR26で分岐し、このサブワード線駆動信号WD2<1,3>用の分岐配線は、サブワード線駆動部SWLB24及びSWLB26上にメタル層などで配線され、単位サブワード線駆動回路SWD1,SWD3にそれぞれ接続されている。つまり、サブワード線駆動信号WDは、大メモリセルブロックMBの外で生成された後、センスアンプ列SAB上の配線と、横方向に数えて奇数番目または偶数番目すなわち1個おきの交差領域SDRで分岐する分岐配線と、サブワード線駆動部SWLB上の配線とを経て、単位サブワード線駆動回路SWDに入力接続されている。よって、サブワード線駆動信号WD2<0,2>が、図2におけるサブワード線駆動部SWLB21,SWLB23,SWLB25,SWLB27中の4個の単位サブワード線駆動回路に入力されて選択が行なわれる。また、サブワード線駆動信号WD2<1,3>が、図2におけるサブワード線駆動部SWLB20,SWLB22,SWLB24,SWLB26,SWLB28内の5個の単位サブワード線駆動回路に入力されて選択が行なわれる。
次に、サブワード線非選択信号XWDの伝達経路について説明する。サブワード線駆動部SWLBとセンスアンプ列SABの各交差領域SDR内に配置されたサブワード線非選択信号生成回路において、サブワード線駆動信号を入力としてサブワード線非選択信号XWDが生成される。図3に示す本具体例では、センスアンプ列SAB24上の配線から伝達されるワード線駆動信号WD2<0,2>が、交差領域SDR25内のサブワード線非選択信号生成回路XWDG25<0,2>に入力されると、サブワード線非選択信号生成回路XWDG25<0,2>によりサブワード線非選択信号XWD25<0,2>が生成される。このサブワード線非選択信号XWD25<0,2>用の配線は、サブワード線駆動部SWLB上にメタル層などで形成され、各単位サブワード線駆動回路SWD0,SWD2に接続されている。共通の行に沿って並ぶ交差領域群において、サブワード線非選択信号生成回路XWDG<0,2>は偶数番目の交差領域のみに配置され、サブワード線非選択信号生成回路XWDG<1,3>は奇数番目の交差領域のみに配置されている。
また、上述のように、サブワード線駆動信号WD用の配線と、サブワード線非選択信号XWD用の配線とは、共通のサブワード線駆動部SWLB内に配置されている全部の単位サブワード線駆動回路SWDではなく1つおきの単位サブワード線駆動回路SWDに接続されている。よって、サブワード線駆動信号WD用の配線も、サブワード線非選択信号XWD用の配線も、各サブワード駆動部SWLB内で128個の単位サブワード線駆動回路SWDに共通接続されている。
以上のように、メインワード線駆動信号とサブワード線駆動信号WDとサブワード線非選択信号XWDとにより、各単位サブワード線駆動回路SWDの動作が制御される。この各単位サブワード線駆動回路SWDの動作の例については後述することとし、サブメモリセルアレイの周辺部の構成についての他の具体例についてさらに説明する。
本具体例によると、従来例ではサブワード線非選択信号XWD用の配線が複数の例えば9個のサブワード線駆動部SWLBに共通接続されていたのに対し、各交差領域SDRにサブワード線非選択信号生成回路XWDGを配置することにより、1つのサブワード線駆動信号WDによって駆動されるMOSトランジスタの数が少なくなり、サブワード線駆動信号WDの電位の遷移速度が速くなる。特に、サブワード線SWの選択時に、このサブワード線駆動信号WDの電位が高電位から低電位(接地電位)への遷移速度が速くなることで、サブワード線駆動回路SWD内における過渡的な貫通電流を抑制することができる。この作用の詳細については後述するが、この貫通電流の抑制により、消費電力の低減効果を発揮することができる。
−第2の具体例−
次に、サブメモリセルアレイの周辺部の構成に関する第2の具体例について、図2に示す4つのメモリセルアレイSMA24,SMA25,SMA34,SMA35の周辺部を例にとって説明する。
図4は、第2の具体例に係るサブメモリセルアレイSMA24,SMA25,SMA34,SMA35及びその周辺部の構成を示す部分ブロック回路図である。ただし、他のサブメモリセルアレイの周辺部についても、これらと同じ構成を有している。ここでは、図3に示す第1の具体例との相違点のみについて説明する。
第1の具体例においては、サブワード線非選択信号生成回路XWDGが各交差領域SDRに2個ずつ配置されていたが、第2の具体例においては、各交差領域SDRに1つのサブワード線非選択信号生成回路XWDGのみが配置されている。具体的に説明すると、図4に示すように、交差領域SDR25にはサブワード線非選択信号XWD25<0>を生成するためのサブワード線非選択信号生成回路XWDG25<0>だけが配置され、交差領域SDR26にはサブワード線非選択信号XWD35<2>を生成するためのサブワード線非選択信号生成回路XWDG35<2>だけが配置され、交差領域SDR45にはサブワード線非選択信号XWD45<0>を生成するためのサブワード線非選択信号生成回路XWDG45<0>だけが配置されている。そして、サブワード線非選択信号XWD25<0>用の配線は上下2個のサブワード線駆動部SWLB15,SWLB25に接続されており、サブワード線非選択信号XWD35<2>用の配線は上下2個のサブワード線駆動部SWLB25,SWLB35に接続されており、サブワード線非選択信号XWD45<0>用の配線は上下2個のサブワード線駆動部SWLB35,SWLB45に接続されている。
そして、図2の縦方向に沿った偶数番目(n番目)の交差領域SDRn5(横方向に沿った偶数番目の交差領域の一例)にはサブワード線非選択信号XWDn5<0>の生成回路XWDGn5<0>が配置され、縦方向に沿った奇数番目(m番目)の交差領域SDRm5にはサブワード線非選択信号XWDm5<2>の生成回路XWDGm5<2>が配置されている。また、図2の縦方向に沿った偶数番目(n番目)の交差領域SDRn4(横方向に奇数番目の交差領域の一例)にはサブワード線非選択信号XWDn4<1>の生成回路XWDGn4<1>が配置され、縦方向に沿った奇数番目(m番目)の交差領域SDRm4にはサブワード線非選択信号XWDm4<3>の生成回路XWDGm4<3>が配置されている。
つまり、図2の横方向に沿った偶数番目(x番目)で縦方向に沿った偶数番目(n番目)の交差領域SDRnxにはサブワード線非選択信号XWDnx<0>の生成回路XWDGnx<0>が配置され、横方向に沿った偶数番目(x番目)で縦方向に沿った奇数番目(m番目)の交差領域SDRmxにはサブワード線非選択信号XWDmx<2>の生成回路XWDGmx<2>が配置されている。また、図2の横方向に沿った奇数番目(y番目)で縦方向に沿った偶数番目(n番目)の交差領域SDRnyにはサブワード線非選択信号XWDny<1>の生成回路XWDGny<1>が配置され、横方向に沿った奇数番目(y番目)で縦方向に沿った奇数番目(m番目)の交差領域SDRmyにはサブワード線非選択信号XWDmy<3>の生成回路XWDGmy<3>が配置されている。本具体例における各回路及び配線の構成や信号の伝達経路は、図3に示す第1の具体例と同様である。
本具体例においては、サブワード線駆動部SWLBとセンスアンプ列SABが比較的小さな面積で構成されるため、両者の交差する部分にある交差領域SDRも比較的小さな面積しか確保することができないが、上述のように、交差領域SDRには1つのサブワード線非選択信号生成回路XWDGを配置すればよいので、各交差領域SDRにレイアウトしなければならない回路を削減することができ、高集積化に適した回路構成を採ることができる。
−第3の具体例−
次に、サブメモリセルアレイの周辺部の構成に関する第3の具体例について、図2に示す4つのメモリセルアレイSMA24,SMA25,SMA34,SMA35,SMA44,SMA45,SMA54,SMA55の周辺部を例にとって説明する。
図5は、第3の具体例に係るサブメモリセルアレイSMA24,SMA25,SMA34,SMA35,SMA44,SMA45,SMA54,SMA55及びその周辺部の構成を示す部分ブロック回路図である。ただし、他のサブメモリセルアレイの周辺部についても、これらと同じ構成を有している。ここでは、図3に示す第1の具体例との相違点のみについて説明する。
第1の具体例においては、サブワード線非選択信号生成回路XWDGが各交差領域SDRには2個ずつ配置されていたが、第3の具体例においては、第2の具体例と同様に、各交差領域SDRには1個のサブワード線非選択信号生成回路XWDGのみが配置されている。また、各サブワード線駆動部SWLBには、4本のサブワード線駆動信号WD用の配線が順次単位サブワード線駆動回路SWDに接続され、サブワード線非選択信号XWDも4本順次単位サブワード線駆動回路SWDに接続されている。具体的には、図5に示すように、交差領域SDR25にはサブワード線非選択信号XWD25<0>を生成するためのサブワード線非選択信号生成回路XWDG25<0>だけが配置され、交差領域SDR26にはサブワード線非選択信号XWD35<2>を生成するためのサブワード線非選択信号生成回路XWDG35<2>だけが配置され、交差領域SDR45にはサブワード線非選択信号XWD45<4>を生成するためのサブワード線非選択信号生成回路XWDG45<4>だけが配置され、交差領域SDR55にはサブワード線非選択信号XWD55<6>を生成するためのサブワード線非選択信号生成回路XWDG55<6>だけが配置されている。このサブワード線非選択信号XWD25<0>,XWD35<2>,XWD45<4>,XWD55<6>用の各配線は、それぞれ少なくとも4個のサブワード線駆動部SWLB25〜55に接続されている。
例えば、図2の横方向に数えて偶数番目の列においては、縦方向に4ブロックごとの交差領域SDRにそれぞれサブワード線非選択信号XWD<0,2,4,6>を生成するためのサブワード線非選択信号生成回路XWDG<0,2,4,6>が順次配置され、横方向に数えて奇数番目の列においては、縦方向に4ブロックごとの交差領域SDRにそれぞれサブワード線非選択信号XWD<1,3,5,7>を生成するためのワード線非選択信号生成回路XWDG<1,3,5,7>が順次配置されている。各回路及び配線の構成や信号伝達経路は図3に示す第1の具体例と同様である。なお、理解を容易にするために図5には示されていないが、サブワード線選択信号WDは、上記第2の具体例と同様に構成されている。
本具体例によると、サブワード線駆動部SWLBとセンスアンプ列SABが比較的小さな面積で構成されるため、両者の交差する部分にある交差領域SDRも比較的小さな面積しか確保することができないが、上述のように、交差領域SDRには1つのサブワード線非選択信号生成回路XWDGを配置すればよいので、各交差領域SDRにレイアウトしなければならない回路を削減することができ、高集積化に適した回路構成を採ることができる。
加えて、本具体例では、サブワード線駆動信号WDの選択数を第1の具体例の2分の1から4分の1にしているため、メインワード線MWLによる選択数を減らせることができ、従ってメインワード線MWLのピッチを2倍にできる。これによりメインワード線MWLの製造工程が容易になり、メインワード線間の短絡などによる不具合が起こる確率を減少できる。
−第4の具体例−
次に、サブメモリセルアレイの周辺部の構成に関する第4の具体例について、図2に示す4つのメモリセルアレイSMA24,SMA25,SMA34,SMA35の周辺部を例にとって説明する。
図6は、第4の具体例に係るサブメモリセルアレイSMA24,SMA25,SMA34,SMA35及びその周辺部の構成を示す部分ブロック回路図である。ただし、他のサブメモリセルアレイの周辺部についても、これらと同じ構成を有している。ここでは、図3に示す第1の具体例との相違点のみについて説明する。
第1の具体例においては、2つのサブワード線非選択信号生成回路XWDGが配置される交差領域SDRのみが存在していたが、第4の具体例ではサブワード線駆動信号生成回路WDGのみが配置される交差領域SDRも設けられている。つまり、サブワード線非選択信号生成回路XWDGを有する交差領域SDRと、サブワード線駆動信号生成回路WDGを有する交差領域SDRとが縦方向に交互に配置されている。具体的には、図6に示すように、交差領域SDR25にはサブワード線非選択信号XWD25<0,2>を生成するためのサブワード線非選択信号生成回路XWDG25<0,2>だけが配置され、交差領域SDR35にはサブワード線駆動信号WD35<0,2>を生成するサブワード線駆動信号生成回路WDG35<0,2>だけが配置され、交差領域SDR45にはサブワード線非選択信号XWD45<0,2>を生成するサブワード線非選択信号生成回路XWDG45<0,2>だけが配置されている。サブワード線非選択信号XWD25<0,2>用の配線は上下2個のサブワード線駆動部SWLB15,SWLB25に接続されており、サブワード線駆動信号WD35<0,2>用の配線は、上下2個のサブワード線駆動部SWLB25,SWLB35に接続されており、サブワード線非選択信号XWD45<0,2>用の配線は上下2個のサブワード線駆動部SWLB35,SWLB45に接続されている。本具体例における各回路及び配線の構成や信号の伝達経路は、図3に示す第1の具体例と同様である。
本具体例によると、サブワード線駆動部SWLBとセンスアンプ列SABが比較的小さな面積で構成されるため、両者の交差する部分にある交差領域SDRも比較的小さな面積しか確保することができないが、上述のように、交差領域SDRには1つのサブワード線非選択信号生成回路XWDGを配置すればよいので、各交差領域SDRにレイアウトしなければならない回路を削減することができ、高集積化に適した回路構成を採ることができる。
(サブワード線駆動部の構成)
次に、図2に示すサブワード線駆動部SWLBの構成に関する各具体例について説明する。
−第1の具体例−
図7(a),(b)は、第1の具体例におけるサブワード線駆動部の構成を示す回路図及び回路動作を示すタイミングチャート図である。本具体例においては、図3に示すサブメモリセルアレイSMA24,SMA25と、そのサブワード線SW0〜SW3と、そのサブワード線に接続されたメモリセルMCと、単位サブワード線駆動回路SWD0〜SWD3と、交差領域SDR25内に配置されたサブワード線非選択信号生成回路XWDG25<0,2>とに関する構成や動作などを例にとって説明する。ただし、メモリセルアレイの周辺部の構成が図4〜図6に示す第2〜第4の具体例の構成であっても、本具体例のサブワード線駆動部SWLBの構造を適用することができる。
すでに説明したように、メインワード線MWL0は大メモリセルブロックMBに隣接して配置されたメインワード線生成回路MWDB0から延びて、図7に示されるサブワード線駆動部SWLB24内の多数の単位サブワード線駆動回路SWDのうちの2個の単位サブワード線駆動回路SWD1,SWD3や、サブワード線駆動部SWLB25内の2個の単位サブワード線駆動回路SWD0,SWD2となど、横方向に並ぶ各サブワード線駆動部SWLB内の2個のサブワード線駆動回路SWDに共通に接続されている。さらに詳細には、メインワード線MWL0は、各単位サブワード線駆動回路SWD0〜SWD3のサブワード線SW0〜SW3の電位を有効レベルである内部昇圧電位VPPまで上昇させるためのPチャンネル型MOSトランジスタP01〜P31のゲート電極と、サブワード線SWの電位を無効レベルである接地電位VSSまで引き下げるためのNチャンネル型MOSトランジスタN01〜N31のゲート電極とに接続されている。
また、サブワード線駆動信号WD2<0〜3>は、すでに説明したように、周辺回路部PCまたはメインワード線生成回路MWDB内で生成され、図2の横方向に沿った奇数番目または偶数番目のサブワード線駆動部SWLB内の単位サブワード線駆動回路SWDに接続されているとともに、図2の横方向に沿った奇数番目または偶数番目の交差領域SDR内のサブワード線非選択信号生成回路XWDGに接続されている。さらに詳細には、図7に示すように、サブワード線駆動信号WD2<0>用の配線は、交差領域SDR25内のサブワード線非選択信号生成回路XWDG25<0>であるインバータの入力ゲートに接続されるとともに、サブワード線駆動部SWLB25内の単位サブワード線駆動回路SW0内のPチャンネル型MOSトランジスタP01のソース領域に接続されている。また、別のサブワード線駆動信号WD2<2>用の配線は、交差領域SDR25内のサブワード線非選択信号生成回路XWDG25<2>であるインバータの入力ゲートに接続されるとともに、サブワード線駆動部SWLB25内の単位サブワード線駆動回路SW2内のPチャンネル型MOSトランジスタP21のソース領域に接続されている。
次に、サブワード線非選択信号XWDは、各交差領域SDR内に配置されたサブワード線非選択信号生成回路XWDGにより、サブワード線駆動信号WDを入力として生成され、その交差領域に隣接した上方に配置されているサブワード線駆動部SWLB内の単位サブワード線駆動回路SWDに入力される。詳細には、サブワード線非選択信号XWD25<0>は、サブワード線駆動信号WD2<0>を入力として、交差領域SDR25内のサブワード線非選択回路XWDG25<0>であるインバータで生成される。そして、サブワード線非選択信号XWD25<0>用の配線は、交差領域SDR25の上側に配置されているサブワード線駆動部SWLB25内の単位サブワード線駆動回路SWD0を構成するNチャンネル型MOSトランジスタN02のゲート電極に接続されている。また、別のサブワード線非選択信号XWD25<2>は、サブワード線駆動信号WD2<2>を入力として、交差領域SDR25内のサブワード線非選択回路XWDG25<2>であるインバータで生成される。そして、サブワード線非選択信号XWD25<2>用の配線は、交差領域SDR25の上方に配置されているサブワード線駆動部SWLB25内の単位サブワード線駆動回路SWD2を構成するNチャンネル型MOSトランジスタN22のゲート電極に接続されている。なお、この具体例ではサブワード線非選択信号生成回路はインバータによって構成されているが、NAND回路やNOR回路等により構成されていてもよく、また複数の論理回路を組み合わせた回路にサブワード線非選択信号を生成する機能を持たせるようにしてもよい。
次に、単位サブワード線駆動回路回路SWDの動作について、図7(b)を参照しながら説明する。ここでは、図7(b)のタイミングチャートに示されているように、サブワード線駆動部SWLB25内の単位サブワード線駆動回路SWD0が選択され、サブワード線SW0の電位が有効レベルである内部昇圧電位VPPに上昇する動作と、単位サブワード線駆動回路SWD0が非選択にされ、サブワード線SW0の電位が無効レベルである接地電位VSSに降下する動作とについて説明する。
まず、図7(b)のタイミングチャートの3段目に示すように、タイミングt01において、外部入力されたロウアドレスに基づいて、メインワード線MWL0の電位がその無効レベルである内部昇圧電位VPPからその有効レベルである接地電位VSSまで引き下げられることにより単位サブワード線駆動回路SWD0が選択され、サブワード線駆動部SWLB24,SWLB25内の単位サブワード線駆動回路SWD0〜SWD3を構成するMOSトランジスタの状態が変化する。その内容を説明すると、メインワード線MWL0は単位サブワード線駆動回路SWD0内のPチャンネル型MOSトランジスタP01とNチャンネル型MOSトランジスタN01のゲート電極に接続されており、その電位が内部昇圧電位VPPから接地電位VSSに変化するため、このNチャンネル型MOSトランジスタN01はオン状態からオフ状態に変化する。同様に、各単位サブワード線駆動回路SWD1〜SWD3内のNチャンネル型MOSトランジスタN11〜N31はオン状態からオフ状態に変化する。しかし、メインワード線MWL0の電位が有効レベルである接地電位VSSになったとしても、各サブワード線SW0〜SW3の電位は無効レベルである接地電位VSSのままである。それは、各単位サブワード線駆動信号WD2<0〜3>がまだ無効レベルである接地電位VSSのままで、単位サブワード線非選択信号XWD24<1,3>,XWD25<0,2>がまだ内部降圧電位VINTのままであり、各単位サブワード線駆動回路SWD0〜SWD3内のNチャンネル型MOSトランジスタN01〜N31はオン状態であるので、これらのMOSトランジスタにより各サブワード線SW0〜SW3の電位は接地電位VSSに引き下げられたままであるからである。
次に、タイミングチャートの1段目に示すように、タイミングt02において、サブワード線駆動信号WD2<0>が無効レベルである接地電位VSSから有効レベルである内部昇圧電位VPPまで引き上げられる。その結果、まず交差領域SDR25内のサブワード線非選択信号生成回路XWDG25<0>に入力されたサブワード線駆動信号WD2<0>により、タイミングチャートの2段目に示すように、タイミングt03において、サブワード線非選択信号XWD25<0>が内部降圧電位VINTから接地電位VSSまで引き下げられる。
ここで、サブワード線非選択信号生成回路XWDGには選択内部降圧電位VXWDを供給する配線が接続されており、この選択内部降圧電位VXWDが回路の電源電位として用いられる。本具体例においては、この選択内部降圧電位VXWDの有効レベルは、内部降圧電位VINTである。このため、サブワード線非選択信号XWDの無効レベルも内部降圧電位VINTとなる。なお、ここでは選択内部降圧電位VXWDの有効レベルを内部降圧電位VINTとしたが、外部電源電位VDDとしてもよい。この選択内部降圧電位VXWDの制御については後で述べる。本具体例においては、内部昇圧電位VPPは約4V、内部降圧電位VINTは約2.5V、接地電位は約0V、外部電源電位VDDは約3.3Vである。
また、サブワード線駆動信号WD2<0>用の配線は、単位サブワード線駆動回路SWD0内のPチャンネル型MOSトランジスタP01のソース領域に接続されており、既にメインワード線MWL0によりこのPチャンネル型MOSトランジスタP01のゲート電位は接地電位VSSになっているので、上述のようにサブワード線駆動信号WD2<0>が接地電位VSSから内部昇圧電位VPPまで引き上げられると、サブワード線SW0の電位もタイミングt04において無効レベルである接地電位VSSから有効レベルである内部昇圧電位VPPまで引き上げられる。このとき、サブワード線非選択信号XWD25<0>がすでに内部降圧電位VINTから接地電位VSSに変化しているため、単位サブワード線駆動回路SWD0内のNチャンネル型MOSトランジスタN02はオフ状態となっており、サブワード線SW0の電位が接地電位VSSに引き下げられることはない。
このとき、別のサブワード線駆動信号WD2<1,2,3>は無効レベルである接地電位VSSのままであるため、別のサブワード線非選択信号XWD25<2>,XWD24<1,3>は内部降圧電位VINTのままである。そのため、選択されていない単位サブワード線駆動回路SWD1,SWD2,SWD3のNチャンネル型MOSトランジスタN12,N22,N32はオン状態であり、これらに接続されている各サブワード線は接地電位VSSに電位固定されたままである。これにより、サブワード線がハイインピーダンスになることを回避している。
引き続き、図7(b)のタイミングチャートを参照しながら、単位サブワード線駆動回路SWD0が非選択にされ、サブワード線SW0が無効レベルである接地電位VSSに降下する動作について説明する。
図7(b)のタイミングチャートの1段目に示すように、タイミングt05において、サブワード線駆動信号WD2<0>が有効レベルである内部昇圧電位VPPから無効レベルである接地電位VSSまで引き下げられると、まず交差領域SDR25内のサブワード線非選択信号生成回路XWDG25<0>に入力されたサブワード線駆動信号WD2<0>により、タイミングチャートの2段目に示すように、タイミングt06においてサブワード線非選択信号XWD25<0>が接地電位VSSから内部降圧電位VINTまで引き上げられる。また、サブワード線駆動信号WD2<0>用の配線は単位サブワード線駆動回路SWD0内のPチャンネル型MOSトランジスタP01のソース領域に接続されており、メインワード線MWL0の電位に等しいPチャンネル型MOSトランジスタP01のゲート電位は接地電位VSSになっていることから、タイミングt05においてサブワード線駆動信号WD2<0>が内部昇圧電位VPPから接地電位VSSまで引き下げられると、サブワード線SW0の電位は、有効レベルである内部昇圧電位VPPから無効レベルである接地電位VSSにPチャンネル型MOSトランジスタP01のスレッシュホールド電圧Vtpを加算した電位まで引き下げられる。その後、サブワード線非選択信号XWD25<0>が接地電位VSSから内部降圧電位VINTに変化するため、単位サブワード線駆動回路SWD0内のNチャンネル型MOSトランジスタN02はオン状態となり、タイミングチャートの4段目に示すように、サブワード線SW0の電位は接地電位VSSまで引き下げられる。このサブワード線SW0の電位の変化をタイミングチャートの4段目に示す。
この後、タイミングチャートの3段目に示すように、タイミングt07において、メインワード線MWL0の電位が有効レベルである接地電位VSSから無効レベルである内部昇圧電位VPPまで引き上げられる。メインワード線MWL0は単位サブワード線駆動回路SWD0を構成するPチャンネル型MOSトランジスタP01とNチャンネル型MOSトランジスタN01のゲート電極に接続されていることから、メインワード線MWL0の電位が接地電位VSSから内部昇圧電位VPPに変化すると、Pチャンネル型MOSトランジスタP01はオン状態からオフ状態に変化し、Nチャンネル型MOSトランジスタN01はオフ状態からオン状態に変化する。同様に、各単位サブワード線駆動回路SWD1〜SWD3内のNチャンネル型MOSトランジスタN11〜N31はオフ状態からオン状態に変化する。このように、メインワード線MWL0の電位が無効レベルである内部昇圧電位VPPになるので、メインワード線MWL0にゲート電極が接続されたNチャンネル型MOSトランジスタN01〜N31によっても、各サブワード線SW0〜SW3の電位は無効レベルである接地電位VSSに固定される。
ここで、サブワード線非選択信号XWD用の配線は、すでに説明したように、各単位サブワード線駆動部SWLB内の多くの各単位サブワード線駆動回路SWDのNチャンネル型MOSトランジスタのゲート電極に接続されている。この具体例では、サブワード線非選択信号XWD用の配線は、各サブワード線駆動部内の128個のNチャンネル型MOSトランジスタのゲート電極に接続されている。また、すでに説明したように、図2に示される通常サブワード線駆動部SWLB20〜SWLB28のうちの4個または5個が同時に動作する。よって、この具体例では、同時に少なくとも128×4個のNチャンネル型MOSトランジスタが動作するので、サブワード線非選択トランジスタのNチャンネル型MOSトランジスタN01の容量値をCnとすると、Cn×128×4個という大きな容量を充放電する必要がある。
ここで、本具体例によると、このサブワード線非選択の動作のために必要なトランジスタのゲートの充放電における電位差を、従来の内部昇圧電位VPP−接地電位VSS間の電位差から、内部降圧電位VINT−接地電位VSS間の電位差に低減することで、電位差が小さくなった分だけ消費電力を小さくすることができる。言い換えると、サブワード線非選択信号XWD用の駆動源を内部昇圧電位生成回路ではなく、内部昇圧電位VPP(本具体例では4V)よりも低い内部降圧電位VINT(本具体例では2.5V)を生成する内部降圧電位生成回路に切り換えることにより、回路全体の消費電力を低減することができる。
また、上述のように、従来例ではサブワード線非選択信号XWD用の配線が複数の例えば9個のサブワード線駆動部SWLBに共通接続されているが、上記メモリセルアレイの周辺部に関する各具体例のように、各交差領域SDRにサブワード線非選択信号生成回路XWDGを配置することにより、共通のサブワード線非選択信号XWD用の配線に接続されるNチャンネル型MOSトランジスタの数が少なくなり、このサブワード線非選択信号XWDの遷移速度が速くなる。サブワード線SWの選択時に、このサブワード線非選択信号XWDの内部降圧電位VINTから接地電位VSSへの遷移速度が遅い場合には、内部昇圧電位VPPに保持されているサブワード線駆動信号WD用の配線から、Pチャンネル型MOSトランジスタP01とNチャンネル型トランジスタN02を介して、接地に貫通電流が流れてしまう。これは、先にメインワード線MWL0が接地電位VSSになってチャンネル型MOSトランジスタP01がオン状態になっており、サブワード線駆動信号WDも内部昇圧電位VPPになるが、Nチャンネル型MOSトランジスタN02がなかなかオフ状態にならないことにより起こってしまう。そこで、以上のように、サブワード線非選択信号XWDの内部降圧電位VINTから接地電位VSSへの遷移速度が速くなれば、貫通電流を削減することが可能となる。つまり、貫通電流に起因する内部昇圧電位生成回路の無駄な消費を抑制することにより、内部昇圧電位生成回路の消費電力を低減することができる。
また、このサブワード線SWを非選択にする過程で、先にサブワード線駆動信号WD2<0>を接地電位VSSに引き下げてから、十分時間をとってメインワード線MWL0の電位を上昇させる方式を採っている。これにより、単位サブワード線駆動回路SWD0内でサブワード線駆動信号WD2<0>に応じてPチャンネル型MOSトランジスタP01とNチャンネル型MOSトランジスタN01とを通過して接地に至る貫通電流が生じるのを防止している。もし、先にメインワード線MWL0の電位が接地電位VSSから内部昇圧電位VPPに上昇された後、サブワード線駆動信号WDが内部昇圧電位VPPから接地電位VSSに引き下げられたとすると、メインワード線MWL0の電位が(接地電位VSS+Nチャンネル型MOSトランジスタN01のスレッシュホールド電圧Vtn)から(内部昇圧電位VPP−Pチャンネル型MOSトランジスタP01のスレッシュホールド電圧Vtp)に上昇される間、単位サブワード線駆動回路SW0のPチャンネル型MOSトランジスタP01とNチャンネル型MOSトランジスタN01とが同時にオンする状態が存在するので、これにより、サブワード線駆動信号WD用の配線から接地に達する貫通電流が発生する。これを回避するために、サブワード線SWを非選択にする際には、先にサブワード線駆動信号WD2<0>を接地電位VSSに引き下げ、それから充分時間が経過した後にメインワード線MWL0の電位を上昇する方式をとる。つまり、この貫通電流に起因する内部昇圧電位生成回路の無駄な消費を抑制することによっても、内部昇圧電位生成回路の消費電力を低減することができる。
そして、本具体例の半導体記憶装置においては、以上のように内部昇圧電位生成回路の消費電力を低減することにより、半導体記憶装置全体の低消費電力化を効果的に実現することができる。その詳細について、以下に説明する。
内部昇圧電位VPPは、通常、内部昇圧電位生成回路であるチャージポンプ方式の回路により生成される。すなわち、巨大なポンプ容量に電圧VDDを有する外部電源等などから電荷を蓄積した後、このポンプ容量の電位差を更に押し上げて内部昇圧電位VPPを生成するのである。しかし、チャージポンプ方式は、電源の生成効率が低く、内部昇圧電位生成回路への供給電荷量に対して、内部昇圧電位VPPを生成するための外部電源の消費電荷量が理想的にも200%以上必要であり、また、外部電源電位VDDが低電圧の時にはいっそう生成効率が下がってしまうという特性を有している。また、このポンプ容量も非常に大きいため、内部昇圧電位生成回路用の回路のために大きなレイアウト面積を要する。よって、本発明のように、内部昇圧電位生成回路の消費電力を削減することで、全体の電源の消費電力を低減するために大きな効果をあげることができ、かつ、レイアウト面積の削減にも大きな効果をあげることができる。
−第2の具体例−
図8(a),(b)は、第2の具体例におけるサブワード線駆動部の構成を示す回路図及び回路動作を示すタイミングチャート図である。本具体例においては、サブメモリセルアレイSMA24,SMA25と、そのサブワード線SW0〜SW3と、そのサブワード線SW0〜SW3に接続されたメモリセルMCと、単位サブワード線駆動回路SWD0〜SWD3とに関する構成や動作などを例にとって説明する。以下の説明においては、主として上述した図7に示す第1の具体例の構成及び動作との違いについて説明する。
第1の具体例においてはサブワード線非選択信号生成回路XWDGが各交差領域SDRに配置されていたが、第2の具体例においては、サブワード線非選択信号生成回路XWDGは、サブワード線駆動回路WDと同様に、周辺回路部PCまたはメインワード線駆動回路に配置されている。そのため、サブワード線非選択信号XWD用の配線は、サブワード線駆動信号WD用の配線と同様に、センスアンプ列SAB上を経由して、各交差領域SDRにおいて分岐し、各サブワード線駆動部SWDに接続される構成となっている。すなわち、図3〜図6に示すようなサブメモリセルアレイの周辺部の構成を前提とはしていない。
このような構成においては、サブワード線駆動信号WDに応じてサブワード線非選択信号XWDを生成していた第1の具体例とは異なり、サブワード線駆動信号WDとサブワード線非選択信号XWDとの生成時期の制限がないため、この2つの信号遷移の順番を制御することにより消費電流を低減することができる。この効果については、以下、本具体例における各部の構成と動作について説明することにより明らかにする。
まず、単位サブワード線駆動回路回路SWDの動作について、図8(a)に示す本具体例のサブワード線駆動部の構成と、図8(b)に示す各信号のタイミングチャートとを参照しながら説明する。ここでは、特に、サブワード線駆動部SWLB25内の単位サブワード線駆動回路SWD0が選択され、サブワード線SW0の電位が有効レベルである内部昇圧電位VPPに上昇する動作と、単位サブワード線駆動回路SWD0が非選択にされ、サブワード線SW0の電位が無効レベルである接地電位VSSに降下する動作とについて説明する。本具体例においては、内部昇圧電位VPPは約4V、内部降圧電位VINTは約2.5V、接地電位は約0Vである。また、外部電源電位VDDは約3.3Vである。
まず、図8(b)のタイミングチャートの3段目に示すように、外部入力されたロウアドレスに基づいて、タイミングt11において、メインワード線MWL0の電位が、その無効レベルである内部昇圧電位VPPからその有効レベルである接地電位VSSまで引き下げられることにより、単位サブワード線駆動回路SWD0が選択される。メインワード線MWL0は、単位サブワード線駆動回路SWD0を構成するPチャンネル型MOSトランジスタP01とNチャンネル型MOSトランジスタN01のゲート電極に接続されており、メインワード線MWL0の電位が内部昇圧電位VPPから接地電位VSSに変化すると、このNチャンネル型MOSトランジスタN01はオン状態からオフ状態に変化する。同様に、各単位サブワード線駆動回路SWD1〜SWD3内のNチャンネル型MOSトランジスタN11〜N31はオン状態からオフ状態に変化する。しかし、メインワード線MWL0の電位が有効レベルである接地電位VSSになったとしても、各サブワード線SW0〜SW3の電位は無効レベルである接地電位VSSのままである。それは、各単位サブワード線駆動信号WD2<0〜3>がまだ無効レベルである接地電位VSSのままで、単位サブワード線非選択信号XWD2<0,1,2,3>がまだ内部降圧電位VINTのままであり、各単位サブワード線駆動回路SWD0〜SWD3内のNチャンネル型MOSトランジスタN01〜N31はオン状態であるので、これらのMOSトランジスタにより各サブワード線SW0〜SW3は接地電位VSSに引き下げられたままである。
次に、第1の具体例とは異なり、先にタイミングチャートの2段目に示すように、タイミングt12においてサブワード線非選択信号XWD2<0>が内部降圧電位VINTから接地電位VSSまで引き下げられる。これにより、まず単位サブワード線駆動回路SWD0内のNチャンネル型MOSトランジスタN02はオフ状態となる。
次に、タイミングチャートの1段目に示すように、タイミングt13においてサブワード線駆動信号WD2<0>が無効レベルである接地電位VSSから有効レベルである内部昇圧電位VPPまで引き上げられる。また、サブワード線駆動信号WD2<0>用の配線は、単位サブワード線駆動回路SWD0内のPチャンネル型MOSトランジスタP01のソース領域に接続されており、メインワード線MWL0に接続されているPチャンネル型MOSトランジスタP01のゲート電極の電位はすでに接地電位VSSになっているので、サブワード線駆動信号WD2<0>が接地電位VSSから内部昇圧電位VPPまで引き上げられると、タイミングチャートの4段目に示すように、タイミングt14においてサブワード線SW0の電位は無効レベルである接地電位VSSから有効レベルである内部昇圧電位VPPまで引き上げられる。
このとき、別のサブワード線駆動信号WD2<1,2,3>は無効レベルである接地電位VSSのままであるため、別のサブワード線非選択信号XWD2<1,2,3>は内部降圧電位VINTのままである。そのため、選択されていない単位サブワード線駆動回路SWD1,SWD2,SWD3のNチャンネル型MOSトランジスタN12,N22,N32はオン状態であり、これらに接続されている各サブワード線は接地電位VSSに電位固定されたままである。これにより、サブワード線がハイインピーダンスになることを回避している。
このように、本具体例においては、このサブワード線SW0を選択する過程で、先にサブワード線非選択信号XWD2<0>を接地電位VSSに引き下げてから、充分時間が経過した後でサブワード線駆動信号WD2<0>を内部昇圧電位VPPまで上昇させる方式を採っている。これにより、単位サブワード線駆動回路SWD0におけるサブワード線駆動信号WD2<0>用の配線からPチャンネル型MOSトランジスタP01とNチャンネル型MOSトランジスタN02を経て接地に達する貫通電流の発生を防止している。
すなわち、先にサブワード線駆動信号WD2<0>を内部昇圧電位VPPまで上昇させた後、サブワード線非選択信号XWD2<0>を接地電位VSSに引き下げるとすると、サブワード線駆動信号WD2<0>を内部昇圧電位VPPまで上昇させてからサブワード線非選択信号XWD2<0>が(接地電位VSS+Nチャンネル型MOSトランジスタN02のスレッシュホールド電圧Vtn)まで降下する間に、単位サブワード線駆動回路SW0のPチャンネル型MOSトランジスタP01とNチャンネル型MOSトランジスタN02とが同時にオンする状態が存在し、これにより内部昇圧電位VPPに維持されているサブワード線駆動信号WD用の配線から接地に達する貫通電流が発生する。これを回避するために、先にサブワード線非選択信号XWD2<0>を接地電位VSSに引き下げ、それから充分時間が経過した後に、サブワード線駆動信号WD2<0>を内部昇圧電位VPPまで上昇させる方式を採っている。
引き続き、図8(b)のタイミングチャートを参照しながら、単位サブワード線駆動回路SWD0が非選択にされ、サブワード線SW0の電位が無効レベルである接地電位VSSに降下する動作について説明する。
まず、タイミングチャートの1段目に示すように、タイミングt15においてサブワード線駆動信号WD2<0>が有効レベルである内部昇圧電位VPPから無効レベルである接地電位VSSまで引き下げられる。また、サブワード線駆動信号WD2<0>用の配線は単位サブワード線駆動回路SWD0内のPチャンネル型MOSトランジスタP01のソース領域に接続されており、メインワード線MWL0に接続されているPチャンネル型MOSトランジスタP01のゲート電位は接地電位VSSになっているので、サブワード線駆動信号WD2<0>が内部昇圧電位VPPから接地電位VSSまで引き下げられると、サブワード線SW0の電位は有効レベルである内部昇圧電位VPPから無効レベルである接地電位VSSにPチャンネル型MOSトランジスタP01のスレッシュホールド電圧Vtpを加算した電位まで引き下げられる。この時から充分時間が経過した後に、タイミングチャートの2段目に示すように、タイミングt16においてサブワード線非選択信号XWD5<0>が接地電位VSSから内部降圧電位VINTまで引き上げられる。このとき、単位サブワード線駆動回路SWD0内のNチャンネル型MOSトランジスタN02はオン状態となり、サブワード線SW0は接地電位VSSまで引き下げられる。このサブワード線SW0の電位の変化は、タイミングチャートの4段目に示されている。
この後、タイミングチャートの3段目に示すように、タイミングt17において、メインワード線MWL0の電位がその有効レベルである接地電位VSSからその無効レベルである内部昇圧電位VPPまで引き上げられる。ここで、メインワード線MWL0は単位サブワード線駆動回路SWD0を構成するPチャンネル型MOSトランジスタP01とNチャンネル型MOSトランジスタN01のゲート電極に接続されており、メインワード線MWL0の電位が内部昇圧電位VPPから接地電位VSSに変化するため、このPチャンネル型MOSトランジスタP01はオン状態からオフ状態に変化し、Nチャンネル型MOSトランジスタN01はオフ状態からオン状態に変化する。同様に、各単位サブワード線駆動回路SWD1〜SWD3内のNチャンネル型MOSトランジスタN11〜N31はオフ状態からオン状態に変化する。この状態でメインワード線MWL0の電位が無効レベルである内部昇圧電位VPPになるので、ゲート電極がメインワード線MWL0に接続さているNチャンネル型MOSトランジスタN01〜N31によっても、各サブワード線SW0〜SW3の電位は無効レベルである接地電位VSSに電位固定される。
また、このサブワード線SW0を非選択にする過程で、先にサブワード線駆動信号WD2<0>を接地電位VSSに引き下げてから充分時間を経過した後に、サブワード線非選択信号XWD2<0>を内部昇圧電位VPPに上昇させる方式を採っている(図8(b)のタイミングt15〜t16参照)。これにより、サブワード線駆動信号WD2<0>用の配線から、単位サブワード線駆動回路SWD0におけるPチャンネル型MOSトランジスタP01とNチャンネル型MOSトランジスタN02を通過して接地に達する貫通電流を防止するようにしている。一方、先にサブワード線非選択信号XWD2<0>が接地電位VSSから内部降圧電位VINTに上昇した後、サブワード線駆動信号WDが内部昇圧電位VPPから接地電位VSSに引き下げられる場合には、サブワード線非選択信号XWD2<0>が(接地電位VSS+Nチャンネル型MOSトランジスタN02のスレッシュホールド電圧Vtn)に上昇してからサブワード線駆動信号WD2<0>が降下するまでの間に、単位サブワード線駆動回路SW0のPチャンネル型MOSトランジスタP01とNチャンネル型MOSトランジスタN02とが同時にオンする状態が存在し、これにより、内部昇圧電位VPPに維持されているサブワード線駆動信号WD用配線から接地に達する貫通電流が発生する。これを回避するために、先にサブワード線駆動信号WD2<0>を接地電位VSSに引き下げてから充分時間が経過した後に、サブワード線非選択信号XWD2<0>を内部昇圧電位VPPに上昇させる方式をとる。
すなわち、本具体例では、図8(b)のタイミングチャートに示すように、サブワード線SW0を選択する際には、先にサブワード線非選択信号XWD2<0>を接地電位VSSに引き下げ、それから充分時間が経過した後にサブワード線駆動信号WD2<0>を内部昇圧電位VPPまで上昇させるとともに、サブワード線を非選択にする際には、先にサブワード線駆動信号WD2<0>を接地電位VSSに引き下げ、それから充分時間が経過した後にサブワード線非選択信号XWD2<0>を内部昇圧電位VPPに上昇させる方式を採ることにより、上記第1の具体例において説明したように、内部昇圧電位生成回路の消費電力を削減することができ、大幅な低消費電力化が可能となる。
(内部降圧電位を供給するための構成)
次に、図7(a),(b)に示す選択内部降圧電位VXWDの制御及び内部降圧電位生成回路について説明する。
図7に示すサブワード線非選択信号生成回路XWDGは、サブワード線駆動部SWLBとセンスアンプ列SABとの交差領域SDRに配置されており、サブワード線駆動部SWLBとは図中縦方向に沿って交互に隣接して配置されているため、サブワード線駆動部SWLBの比較的浅いNウェルと交差領域SDRのNウェルとは、互いに電気的に接続されている場合が比較的多い。その理由を説明すると、例えばトリプルウェル構成の半導体集積回路装置において、大メモリセルブロックMB全体が比較的深いNウェルであるバリアーNウェルによってP型半導体基板から分離されていたとすると、このバリアーNウェルは大メモリセルブロックMBの下部全体を下方から覆っている。また、バリアーNウェルは通常比較的浅いNウェル領域の底面部とはつながっているので、バリアーNウェル上の比較的浅いNウェル領域同士は全て電気的に接続されている。つまり、トリプルウェル構成を有する半導体集積回路装置で、大メモリセルブロックMBの下部全体がバリアーNウェルに覆われている場合、大メモリセルブロックMB内の比較的浅いNウェル領域同士は全て電気的に接続されており、同電位になっている。そして、このサブワード線駆動部SWLBの単位サブワード線駆動回路SWD内に設けられたPチャンネル型MOSトランジスタP01,P11,…の基板電位は内部昇圧電位VPPであるため、サブワード線非選択信号生成回路XWDGを構成するインバータのPチャンネル型MOSトランジスタ(図示せず)の基板電位も内部昇圧電位VPPである。
ところで、上述のように、内部昇圧電位生成回路の低消費電力化のためサブワード線非選択信号XWDの有効レベルを内部降圧電位としていることを説明したが、このような構成では、サブワード線非選択信号生成回路XWDGを構成するインバータのPチャンネル型MOSトランジスタのソース領域の最も高い電位は内部降圧電位VINTであり、基板領域の最も高い電位は内部昇圧電位VPPである。ここで、Pチャンネル型MOSトランジスタのソース領域はP型半導体領域であり、基板領域はN型半導体領域であるので、両者によってPN接続のダイオードが形成されている。したがって、N型の基板電位がP型のソース領域の電位より高ければ逆バイアスがこのダイオードに印加されており、大電流がこのPN接続のダイオードに流れることはないが、基板電位がソース電位よりある程度以上低ければ順バイアスがダイオードに印加されたことになって、大電流がこのPN接続のダイオードに流れてしまう。一方、内部昇圧電位VPPや内部降圧電位VINTなどの内部で生成される電位は外部電源電位VDDを利用して半導体集積回路装置内で生成するため、外部電源電位VDDを供給時したときに内部生成電位によって昇圧される速さが異なる。上述のように、内部昇圧電位生成回路はチャージポンプ方式等で構成されているため生成効率が低いことから、外部電源電位の投入時も内部昇圧電位VPPが上昇するのは遅く、内部降圧電位VINTが上昇するのは比較的早い。もし、サブワード線非選択信号生成回路XWDGのPチャンネル型MOSトランジスタのソース領域が内部降圧電位VINT用の配線につながっているとすると、内部昇圧電位VPPより先に内部降圧電位VINTが上昇するので、N型の基板電位がP型のソース領域の電位よりある程度以上低く順バイアスであり、大電流がこのPN接続のダイオードに流れ、ラッチアップを引き起こす可能性がある。これを回避するため、選択内部降圧電位VXWDをサブワード線非選択信号生成回路XWDGの制御信号として用いる構成を採る。
次に、この選択内部降圧電位VXWDに応じて内部降圧電位VINTを供給する制御を行なうための内部降圧電位生成回路に関する2つの具体例について説明する。
−第1の具体例−
図9(a),(b)は、選択内部降圧電位生成回路の第1の具体例を示すブロック回路図及びタイミングチャート図である。
選択内部降圧電位生成回路の第1の具体例においては、外部電源電位VDDを入力として受けて内部降圧電位VINTを生成する内部降圧回路11と、内部昇圧電位VPPを入力として受けて制御信号を生成する制御信号生成回路12と、内部降圧電位VINTをソース領域に制御信号XSELをゲート電極に入力として受けるPチャンネルトランジスタを配設した選択内部降圧電位生成回路13とを備えている。
この構成の選択内部降圧電位生成回路の動作を説明すると、まず外部電源が投入されて、内部降圧回路11の入力が外部電源電位VDDまで上昇する。それにより、内部降圧電位VINTと内部昇圧電位VPPとが上昇し始めるが、上述のように、内部降圧電位VINTは内部昇圧電位VPPより速く上昇する。そして、内部昇圧電位VPPの値を検知している制御信号生成回路12において内部昇圧電位VPPが所定値に上昇したときに、制御信号XSELが無効レベルから有効レベルである接地電位VSSまで降下する。これにより、選択内部電位生成回路13内のPチャンネル型MOSトランジスタがオン状態となり、選択内部降圧電位VXWDとして内部降圧電位VINTがPチャンネル型MOSトランジスタを介して供給されるので、選択内部降圧電位VXWDが内部降圧電位VINTまで上昇する。選択内部降圧電位生成回路13がこのように動作することにより、内部昇圧電位VPPが所定電位に到達してから、サブワード線非選択信号生成回路XWDGのPチャンネル型MOSトランジスタのソース電位が内部降圧電位VINTに上昇し始める。そのため、外部電源投入時であっても、常にN型の基板領域の電位(内部昇圧電位VPP)がP型のソース領域の電位より高い状態であるように逆バイアスに設定できるので、大電流がこのPN接続のダイオードに流れることはなく、ラッチアップ状態になるのを回避することができる。
−第2の具体例−
図10(a),(b)は、選択内部降圧電位生成回路の第2の具体例を示すブロック回路図及びタイミングチャート図である。
選択内部降圧電位生成回路に関する第2の具体例においては、外部電源電位VDDを入力として受けて内部降圧電位VINTを生成する内部降圧回路21と、外部電源電位VDDを入力として受けて制御信号を生成する制御信号生成回路22と、内部降圧電位VINTをソース領域に制御信号XSELをゲート電極に入力として受けるPチャンネルトランジスタを配設した選択内部電位生成回路23とを備えている。本具体例では、制御信号生成回路23には、外部電源電位VDDが投入された時に立ち上がり、その後所定時間が経過したときに降下するように調整されたタイマー回路付きの電源投入時検出信号PORを生成する回路が組み込まれている。
この構成の選択内部降圧電位生成回路23の動作を説明すると、まず外部電源が投入されて、内部降圧回路21の入力である外部電源電位VDDが次第に上昇する。それに応じて、内部昇圧電位VPPも上昇し始める。また、制御信号生成回路122内において、外部電源電位VDDが立ち上がったことを受けて、電源投入時検出信号PORが無効レベルである接地電位VSSから有効レベルに上昇する。ここで、制御信号生成回路22において、電源投入時検出信号PORが立ち上がり、その後所定時間が経過するとタイマー回路のタイムアップに応じて電源投入検出信号PORが有効レベルから再び無効レベルである接地電位VSSまで降下する。この信号の降下をうけて、制御信号XSELが無効レベルから有効レベルである接地電位VSSまで降下する。これにより、選択内部電位生成回路23内のPチャンネル型MOSトランジスタがオン状態となり、選択内部降圧電位VXWDとして内部降圧電位VINTがPチャンネル型MOSトランジスタを介して供給されるので、選択内部降圧電位VXWDが内部降圧電位VINTまで上昇する。選択内部降圧電位生成回路13がこのように動作することにより、内部昇圧電位VPPが充分高くなる所定時間が経過してから、サブワード線非選択信号生成回路XWDGのPチャンネル型MOSトランジスタのソース電位が内部降圧電位VINTに上昇し始める。そのため、外部電源投入時であっても、常にN型の基板領域の電位(内部昇圧電位VPP)がP型のソース領域の電位より高い状態であるように逆バイアスに設定できるので、大電流がこのPN接続のダイオードの順方向に流れることはなく、ラッチアップ状態になるのを回避することができる。
(交差領域の構成)
次に、交差領域SDRにサブワード線非選択信号生成回路XWDGを設けた場合における交差領域SDRの回路構成及びレイアウト構成に関する具体例について説明する。ここでは、例えば図4に示す交差領域SDR25のように、交差領域SDRに1つのサブワード線非選択信号生成回路XWDGのみを備えている場合を例にとって説明する。
−具体例−
図11は、例えば図4に示すように1つのサブワード線非選択信号生成回路XWDGのみを備えた交差領域SDRの回路構成を示すブロック回路図である。
図11に示すように、交差領域SDRには、サブワード線非選択信号生成回路XWDGとセンスアンプ駆動回路SADとが配設されている。サブワード線非選択信号生成回路XWDGは、選択内部降圧電位VXWDを供給する端子と接地との間に、Pチャンネル型MOSトランジスタP4とNチャンネル型MOSトランジスタN4を直列に接続してなるインバータを備えている。このインバータは、サブワード線駆動信号WDを制御信号として受け、サブワード線非選択信号XWDを生成するものである。そして、インバータ出力であるサブワード線非選択信号XWDは、前述の通り、複数のサブワード線駆動回路SWDに接続されている。一方、センスアンプ駆動回路SADは、選択内部降圧電位VXWDを電源電位とし反転センスアンプ駆動制御信号XSEをゲート入力とするPチャンネル型MOSトランジスタP3と、接地電位VSSを電源電位とし非反転センスアンプ駆動制御信号SEをゲート入力とするNチャンネル型MOSトランジスタN3とを備えている。センスアンプ駆動回路SAD内のPチャンネル型MOSトランジスタP3及びNチャンネル型MOSトランジスタN3は、センスアンプ列SAB内の各センスアンプ(単位増幅回路)のPチャンネル型MOSトランジスタ,Nチャンネル型MOSトランジスタ(図示せず)にそれぞれ接続されている。すなわち、センスアンプ駆動回路により生成されたP型センスアンプ駆動信号SAPは、センスアンプ列SAB内の各センスアンプのPチャンネル型MOSトランジスタの電源電位となり、N型センスアンプ駆動信号SANはセンスアンプ列SAB内の各センスアンプのNチャンネル型MOSトランジスタの電源電位となる。
ここで、通常ダイナミック型RAMでは、その製造コストの低コスト化のためできるだけそのチップサイズを縮小することが好ましい。特に、大メモリセルブロックMBの縮小化はそのチップサイズを決定する要素の大きなものであり、大メモリセルブロックMBの縮小化のため、それを構成するサブメモリセルアレイSMAやサブワード線駆動部SWLBやセンスアンプ列SABの低面積化を図ることが望まれる。つまり、交差領域SDRの面積も当然小さくすることが要求されるので、この小さな面積を有する交差領域SDRにサブワード線非選択信号生成回路XWDGとセンスアンプ駆動回路SADという2つの回路をレイアウトしなければならない。そこで、これらの回路のレイアウト面積効率を上げるためのレイアウト構成について、以下に説明する。
図12(a),(b)は、それぞれ交差領域SDRの一部におけるレイアウトを示す平面図である。上述のように、サブワード線非選択信号XWDの有効レベルをセンスアンプ駆動信号SAPの有効レベルと同じ内部降圧電位VINTとしたことの効果として、本具体例の構成を採ることができる。
図11に示すように、交差領域SDR内のPチャンネル型MOSトランジスタP3,P4のソース領域PS3,PS4はともに選択内部降圧電位VXWD用の配線に接続され、Nチャンネル型MOSトランジスタN3,N4のソース領域NS3,NS4はともに接地に接続されている。そこで、図12(a),(b)に示すように、Pチャンネル型MOSトランジスタP3,P4とNチャンネル型MOSトランジスタN3,N4とのいずれにおいても、ソース領域を共通したレイアウト構成を採ることができる。
まず、Pチャンネル型MOSトランジスタP3,P4のレイアウトは、P型拡散領域に、ポリシリコンまたはポリサイドにより、反転センスアンプ駆動制御信号XSE用の配線に電気的に接続されたゲート電極GP3とサブワード線駆動信号WD用の配線に電気的に接続されたゲート電極GP4が形成された構成となっている。そして、これらのゲート電極GP3,GP4間に挟まれたP型拡散領域(ソース領域)PS3,PS4に選択内部降圧電位VXWD用の配線を接続する。そして、ゲート電極GP3の左方のP型拡散領域PD3(ドレイン領域)にP型センスアンプ駆動信号SAP用の配線を接続し、ゲート電極GP4の右方のP型拡散領域PD4(ドレイン領域)にサブワード線非選択信号XWD用の配線を接続する。一方、Nチャンネル型MOSトランジスタN3,N4のレイアウトは、N型拡散領域に、ポリシリコンまたはポリサイドにより、非反転センスアンプ駆動制御信号SE用の配線に電気的に接続されたゲート電極GN3とサブワード線駆動信号WD用の配線に電気的に接続されたゲート電極GN4とが形成された構成となっている。そして、これらのゲート電極GN3,GN4に挟まれたN型拡散領域(ソース領域)NS3,NS4を接地に接続する。そして、ゲート電極GN3の左方のN型拡散領域(ドレイン領域)ND3にN型センスアンプ駆動信号SAN用の配線を接続し、ゲート電極GN4の右方のN型拡散領域(ドレイン領域)ND4にサブワード線非選択信号XWDを接続する。
以上の構成により、P,Nチャンネル型MOSトランジスタともにソース領域(NS3,NS4,PS3,PS4)の面積を縮小することができる。
すなわち、サブワード線非選択信号XWDの有効レベルをセンスアンプ駆動信号SAPの有効レベルと同じ内部降圧電位VINTとした構成と、上記図12(a),(b)に示すレイアウト構成とを採ることで、半導体集積回路装置のレイアウト効率を上げることができ、比較的小さな面積の交差領域SDRにサブワード線非選択信号生成回路XWDGとセンスアンプ駆動回路SADとをレイアウトすることができる。
なお、本具体例においては、交差領域SDRを構成するPチャンネル型MOSトランジスタP3,P4のソース領域に選択内部降圧電位VXWD用の配線を接続した例を示したが、本発明はかかる例に限定されるものではなく、例えばPチャンネル型MOSトランジスタのソース領域が選択内部降圧電位VXWDの代わりに、内部降圧電位VINT用の配線や外部電源電位VDD用の配線に接続されていてもよい。
(内部昇圧電位及び内部降圧電位の制御)
図13は、本実施形態における内部昇圧電位VPPと内部降圧電位VINTの外部電源電位依存性を示す図である。このような外部電源電位依存性をもたせることの意味について、以下に説明する。
上述のように、単位サブワード線駆動回路SWDに入力される信号の有効レベルの電位は内部昇圧電位VPPと内部降圧電位VINTと異なった電位である。ところで、ダイナミック型RAM等の半導体集積回路装置には、外部電源電位VDDの下限値が仕様によって定まっており、外部電源電位VDDはその下限値以上の範囲に安定して維持されなければならない。しかも、内部で生成される電位は外部電源電位VDDと異なっている場合が多い。よって、内部昇圧電位VPPに等しい電位を有効レベルとするサブワード線駆動信号WDの外部電源電位VDDの変化に応じた生成タイミングなどの変化特性と、内部降圧電位VINTを有効レベルとするサブワード線非選択信号XWDの外部電源電位VDDの変化に応じた生成タイミングなどの変化特性とは異なってしまう可能性がある。その場合、外部電源電位VDDの変化時(投入時など)に外部電源電位VDDがある値になる時点では、サブワード線駆動信号WD及びサブワード線非選択信号XWDを入力として受けて動作するXWD単位サブワード線駆動回路SWDが誤動作してしまうこともありえる。
そこで、これを回避し、広い外部電源電位VDDの範囲で安定動作させるために、本実施形態の半導体集積回路装置においては、内部昇圧電位VPPと内部降圧電位VINTの外部電源電位VDDに対する変化率を同程度にしている。
すなわち、図13に示すように、外部電源電位VDDが変化するときの所定範囲で、内部降圧電位VINTと内部昇圧電位VPPがそれぞれ互いに異なる一定値CVINT,CVPP になるようにしている。このように、内部降圧電位VINT及び内部昇圧電位VPP共に、外部電源電位依存性がほとんどない一定値CVINT,CVPP にすることで、外部電源電位VDDの変化に応じた両者の生成タイミングをほぼ同じにするなど、内部電源電位の変化特性の調整が可能となる。よって、単位サブワード線駆動回路SWDを外部電源電位VDDの所定範囲で安定動作させることができる。
また、半導体集積回路装置の仕様で定まっている外部電源電位VDDの上限値を越えた高レベル領域での電圧加速試験等を行う場合があり、これに対応するためにも、所定範囲における外部電源電位依存性が少ない領域と、外部電源電位VDDに対する依存性が比較的大きい領域とを有していることが好ましい。そこで、本実施形態の半導体集積回路装置においては、図13に示すように、高レベル領域においては、外部電源電位VDDの上限値を超えた領域である高レベル領域においては、外部電源電位VDDの変化に対する内部昇圧電位VPPの変化率と内部降圧電位VINTの変化率とをほぼ同じにすることにより、単位サブワード線駆動回路SWDを外部電源電位VDDの幅広い変化範囲で安定動作させるようにしている。
(サブワード線駆動回路の構成)
次に、サブワード線駆動部の回路構成とレイアウト構成との具体例について、図4に示すサブメモリセルアレイの周辺部の第2の具体例中のサブワード線駆動部SWLBを例にとって、図14〜図16を参照しながら説明する。図4に示す構成では、交差領域SDRにサブワード線非選択信号生成回路XWDG<0>とXWDG<2>が交互に配置されており、各交差領域SDRにはサブワード線非選択信号生成回路XWDGが1個ずつ配置されている。ここで、図4においては<>を用いた信号線名の表記は添え字を表すものであるが、図14〜図16においては、図4に示すWD<0>はWD0と、図4に示すXWD<0>はXWD0と表している。また、図14〜図16においては、簡単化のためWD25<0>の25などのブロック名の添え字を省略してWD0として説明する。
−第1の具体例−
図14は、第1及び第2具体例に共通のサブワード線駆動部SWLBの回路構成を示す図である。ここでは、4個の単位サブワード線駆動回路SWD0,SWD2,SWD4,SWD6のみが表示されている。
図14に示すように、各単位サブワード線駆動回路SWD0,SWD2,SWD4,SWD6は、それぞれ、インバータを構成するPチャンネル型MOSトランジスタP5,P6,P7,P8及びNチャンネル型MOSトランジスタP51,P61,P71,P81と、1個のNチャンネル型MOSトランジスタN52,N62,N72,N82とを備えている。そして、2つの単位サブワード線駆動回路SWD0,SWD2内の各Pチャンネル型MOSトランジスタP5,P6及びNチャンネル型MOSトランジスタP51,P61のゲート電極は、共通のメインワード線MWL0に接続されている。また、2つの単位サブワード線駆動回路SWD4,SWD6内の各Pチャンネル型MOSトランジスタP7,P8及びNチャンネル型MOSトランジスタP71,P81のゲート電極は、共通のメインワード線MWL1に接続されている。一方、1個おきの単位サブワード線駆動回路SWD0,SWD4において、各Nチャンネル型MOSトランジスタN52,N72のゲート電極に共通のサブワード線非選択信号XWD0用の配線が接続されており、各Pチャンネル型MOSトランジスタP5,P7のドレイン領域に共通のサブワード線選択信号WD0用の配線が接続されている。また、1個おきの単位サブワード線駆動回路SWD2,SWD6において、各Nチャンネル型MOSトランジスタN62,N82のゲート電極に共通のサブワード線非選択信号XWD2用の配線が接続されており、各Pチャンネル型MOSトランジスタP6,P8のドレイン領域に共通のサブワード線選択信号WD2用の配線が接続されている。
図15は、第1の具体例のサブワード線駆動部SWLBのレイアウト構成を示す平面図である。同図において、NSはソース領域を、NDはドレイン領域をそれぞれ表している。図15においては、交差領域SDR25,SDR35,SDR45と、各交差領域SDR25,SDR35,SDR45の間に配置されているサブワード線駆動部SWLB25,SWLB35内におけるNチャンネル型MOSトランジスタN51,N61,N71,N81とNチャンネル型MOSトランジスタN52,N62,N72,N82のレイアウト構成が示されている。
図15に示すように、サブワード線駆動部SWLB25,SWLB35内において、サブワード線非選択信号XWD0をゲート電極に受けるNチャンネル型MOSトランジスタN52,N72は、メインワード線MWL0,MWL1がそれぞれゲート接続されるNチャンネル型MOSトランジスタN51,N71と交互に、図中下側のN型拡散領域に配置されている。すなわち、図中左方からNチャンネル型MOSトランジスタN51,N52,N71,N72の順に配置されている。また、サブワード線非選択信号XWD2をゲート電極に受けるNチャンネル型MOSトランジスタN62,N82は、メインワード線MWL0,MWL1がそれぞれゲート接続されるNチャンネル型MOSトランジスタN61,N81と交互に図中上側のN型拡散領域に配置されている。すなわち、図中左方からNチャンネル型MOSトランジスタN61,N62,N81,N82の順に配置されている。
本具体例によると、図15に示す構成により、Nチャンネル型MOSトランジスタN52,N71同士と、Nチャンネル型MOSトランジスタN62,N81同士とは、いずれも接地に接続されるソース領域NSを共有化するようにレイアウトされているので、半導体集積回路装置のレイアウト面積の縮小化を図ることができる。
そして、交差領域SDR35で生成されたサブワード線非選択信号XWD2を伝達するための配線が、交差領域35に隣接する両側のサブワード線駆動部SWLB25,SWLB35内の共通のN型拡散領域上に設けられた各Nチャンネル型MOSトランジスタN62,N82のゲート電極に接続されている。また、交差領域SDR25で生成されたサブワード線非選択信号XWD0がその隣接する両側のサブワード線駆動部SWLB15,25(サブワード線駆動部SWLB15は図示せず)内の共通のN型拡散領域上に設けられた各Nチャンネル型MOSトランジスタN52,N72のゲート電極に接続されている。
このように、各交差領域SDRで生成されたサブワード線非選択信号XWDがその両側のサブワード線駆動部SWLB内の共通のN型拡散領域上に設けられた2つのNチャンネル型MOSトランジスタのゲート電極に接続されていることにより、各サブワード線駆動部SWLB25,SWLB35内におけるサブワード線SW0,SW2,SW4,SW6の位置関係が共通化されたレイアウトとすることができる。これによって、各サブワード線SWの配置順序がどのサブワード線駆動部SWLBにおいても共通化されていることから、各サブメモリセルアレイ内における物理的なアドレスの配置順序を同じくすることができ、解析及び検査を簡略化することができる。
−第2の具体例−
本具体例においても、サブワード線駆動部SWLBの回路構成は、図14に示す第1の具体例と同じあるが、レイアウト構成が第1の具体例とは異なる。
図16は、第2の具体例のサブワード線駆動部SWLBのレイアウト構成を示す平面図である。同図において、NSはソース領域を、NDはドレイン領域をそれぞれ表している。図16においても、交差領域SDR25,SDR35,SDR45と、各交差領域SDR25,SDR35,SDR45の間に配置されているサブワード線駆動部SWLB25,SWLB35内におけるNチャンネル型MOSトランジスタN51,N61,N71,N81とNチャンネル型MOSトランジスタN52,N62,N72,N82のレイアウト構成が示されている。
図16に示すように、サブワード線駆動部SWLB25内において、サブワード線非選択信号XWD0をゲート電極に受けるNチャンネル型MOSトランジスタN62,N82は、メインワード線MWL0,MWL1がそれぞれゲート接続されるNチャンネル型MOSトランジスタN61,N81と交互に、図中下側のN型拡散領域に配置されている。すなわち、図中左方からNチャンネル型MOSトランジスタN61,N62,N81,N82の順に配置されている。また、サブワード線非選択信号XWD2をゲート電極に受けるNチャンネル型MOSトランジスタN52,N72は、メインワード線MWL0,MWL1がそれぞれゲート接続されるNチャンネル型MOSトランジスタN51,N71と交互に図中上側のN型拡散領域に配置されている。すなわち、図中左方からNチャンネル型MOSトランジスタN51,N52,N71,N72の順に配置されている。
しかし、サブワード線駆動部SWLB35においては、サブワード線非選択信号XWD0,XWD2をゲート電極に受けるトランジスタの配置関係がサブワード線駆動部SWLB25内とは異なっている。サブワード線駆動部SWLB35内において、サブワード線非選択信号XWD0をゲート電極に受けるNチャンネル型MOSトランジスタN52,N72は、メインワード線MWL0,MWL1がそれぞれゲート接続されるNチャンネル型MOSトランジスタN51,N71と交互に、図中下側のN型拡散領域に配置されている。すなわち、図中左方からNチャンネル型MOSトランジスタN51,N52,N71,N72の順に配置されている。また、サブワード線非選択信号XWD2をゲート電極に受けるNチャンネル型MOSトランジスタN62,N82は、メインワード線MWL0,MWL1がそれぞれゲート接続されるNチャンネル型MOSトランジスタN61,N81と交互に図中上側のN型拡散領域に配置されている。すなわち、図中左方からNチャンネル型MOSトランジスタN61,N62,N81,N82の順に配置されている。つまり、図15に示す第1の具体例におけるサブワード線駆動部SWLB35と同じレイアウト構成を有する。
第2の具体例によっても、図16に示す構成により、Nチャンネル型MOSトランジスタN52,N71と、Nチャンネル型MOSトランジスタN62,N81とは、いずれも接地に接続されるソース領域NSを共有化するようにレイアウトされているので、半導体集積回路装置のレイアウト面積の縮小化を図ることができる。
ここで、本具体例によると、交差領域SDRで生成されたサブワード線非選択信号XWD0,XWD2を伝達するための配線は、いずれも交差領域SDRの右方で隣接するサブワード線駆動部SWLBにおいては上側のN型拡散領域上に設けられたNチャンネル型MOSトランジスタのゲート電極に入力され、左方で隣接するサブワード線駆動部SWLBにおいては下側のN型拡散領域上に設けられたNチャンネル型MOSトランジスタのゲート電極に接続されている。このような構成を採ることにより、各サブワード線駆動部SWLB25,SWLB35内におけるサブワード線SW0,SW2,SW4,SW6の位置関係は共通化されていないものの、サブワード線駆動部SWLB25,SWLB35内の上側の各N型拡散領域におけるサブワード線SW0,SW2,SW4,SW6の配置位置と、各サブワード線駆動部SWLB25,SWLB35内の下側の各N型拡散領域におけるサブワード線SW0,SW2,SW4,SW6の配置位置とが回転対称の関係にある。つまり、各交差領域SDRのレイアウト構成を共通化することができる。これによって、交差領域SDRのレイアウトセル数を1個にでき、レイアウト工数の削減を図ることができる。
(半導体集積回路装置の断面構造)
次に、半導体集積回路装置においてトリプルウェル構造を採用した場合におけるメモリセルアレイ及び周辺部の断面構造の具体例について、図17〜図19を参照しながら、説明する。
通常、ダイナミック型RAMでは、メモリセルへの少数キャリアの注入による記憶情報の破壊防止や、記憶情報保持特性の向上や、拡散容量の低減等のため、情報を記憶するメモリセルの基板領域であるPウェルの電位(基板電位VBB)として、接地電位VSSより低いレベルである負電位を用いている。ところが、負電圧である基板電位VBBも半導体集積回路装置内部で生成させる必要があり、この基板電位VBBを生成させる基板電位生成回路もチャージポンプ方式で構成されるのが一般的であるが、この基板電位生成回路は電流供給能力が比較的低い。そのため、基板電位VBBを生成するための電力消費量が大きくなる。
そこで、本実施形態においては、半導体集積回路装置の消費電力量をできるだけ低減するために、基板電位VBBが印加される負荷の容量をできるだけ低減するための工夫を行なっている。
また、DRAM等においては、周辺回路を構成するトランジスタの電流能力の増加のためや、ウェル分離のレイアウト面積の削減のために、周辺部のPウェルには接地電位VSSを印加することが多い。そのため、メモリセルアレイのPウェルと周辺回路部のPウェルとは比較的深いNウェルであるバリアーNウェルで分離されている。ところで、通常サブワード線駆動回部を構成するPチャンネル型MOSトランジスタはそのソース電位の有効レベルが内部昇圧電位VPPであるため、サブワード線駆動部のPチャンネル型MOSトランジスタの基板電位に等しい比較的浅いNウェルの電位は、内部昇圧電位VPP以上の電圧でなければならない。また、通常センスアンプを構成するPチャンネル型MOSトランジスタのソース電位の有効レベルが内部降圧電位VINTであるため、センスアンプのPチャンネル型MOSトランジスタの基板電位に等しい比較的浅いNウェルの電位は内部降圧電位VINT以上であればよい。ところが、上述のように、大メモリセルブロックMB全体の下部をバリアーNウェルで覆うような構成にすると、大メモリセルブロックMBの中に配置されている回路の全ての比較的浅いNウェルがバリアーNウェルを介して電気的に接続されるので、比較的浅い各Nウェルの電位は共通の電位となる。そして、内部昇圧電位VPPが内部降圧電位VINTより高いため、サブワード線駆動部のPチャンネル型MOSトランジスタの基板電位である比較的浅いNウェルの電位を内部昇圧電位VPPとすると、センスアンプのPチャンネル型MOSトランジスタの基板電位である比較的浅いNウェルの電位も内部昇圧電位VPPとなってしまう。この場合、センスアンプのPチャンネル型MOSトランジスタのソース電位の有効レベルは内部降圧電位VINTであり、基板電位が内部昇圧電位VPPであると、バックバイアス効果により、このMOSトランジスタのスレッシュホールド電圧の絶対値が大きくなり、電流供給能力が低下してしまう。
そこで、本実施形態においては、このような電流供給能力の低下を回避するために、以下の各具体例に示すような断面構造を採用している。
−第1の具体例−
図17(a),(b)は、第1の具体例のメモリセルアレイ及びサブワード線駆動部の断面構造と、メモリセルアレイ及びセンスアンプ列の断面構造とをそれぞれ示す断面図である。
図17(a)に示すように、P型半導体基板PSUBの基板本体部PBBの上には、トリプルウェル内の比較的浅いPウェルPWMと、このPウェルPWMと基板本体部PBBとを分離するための比較的深いバリアーNウェルNWDとが形成されており、メモリセルアレイ部の両端にトリプルウェル内の比較的浅いPウェルPWMとトリプルウェル外の比較的浅いPウェルPWWとを電気的に分離するための比較的浅いNウェルNW1が形成されている。また、トリプルウェル外のサブワード線駆動部には比較的浅いNウェルNWWと比較的浅いPウェルPWWとが形成されている。ここで、バリアーNウェルNWDとトリプルウェル内の比較的浅いNウェルNW1とは互いに電気的に接続されており、両者の電位は同電位となる。また、基板本体部PBBとトリプルウェル外の比較的浅いPウェルPWWとは互いに電気的に接続されており、両者の電位は同電位となる。
このウェル構成の半導体集積回路における各ウェルへの電圧の印加方法は、以下の通りである。上述のように、メモリセルアレイのPウェルPWMには負電位である基板電位VBBが印加されており、このPウェルPWMと基板本体部PBBとを分離するためのバリアーNウェルNWDと、それに接続されている比較的浅いNウェルNW1には内部昇圧電位VPPが印加される。サブワード線駆動部においては、比較的浅いNウェルNWWには内部昇圧電位VPPが印加され、比較的浅いPウェルPWWには接地電位VSSが印加される。
また、図17(b)に示すように、P型半導体基板PSUBの基板本体部PBの上には、トリプルウェル内の比較的浅いPウェルPWMと、このPウェルPWMと基板本体部PBBとを電気的に分離するための比較的深いバリアーNウェルNWDとが形成されており、メモリセルアレイ部の両端にトリプルウェル内の比較的浅いPウェルPWMとトリプルウェル外の比較的浅いPウェルPWSとを電気的に分離するための比較的浅いNウェルNW1が形成されている。また、トリプルウェル外のサセンスアンプ列には比較的浅いNウェルNWSと比較的浅いPウェルPWSとが形成されている。ここで、バリアーNウェルNWDとトリプルウェル内の比較的浅いNウェルNW1とは互いに電気的に接続されており、両者の電位は同電位となる。また、基板本体部PBBとトリプルウェル外の比較的浅いPウェルPWSとは互いに電気的に接続されており、両者の電位は同電位となる。
このウェル構成の半導体集積回路における各ウェルへの電圧の印加方法は、以下の通りである。上述のように、メモリセルアレイのPウェルPWMには負電位である基板電位VBBが印加され、このPウェルPWMと基板本体部PBBとを分離するためのバリアーNウェルNWDと、それに接続されている比較的浅いNウェルNW1とには内部昇圧電位VPPが印加される。サブワード線駆動部において、比較的浅いNウェルNWWには内部降圧電位VINTが印加され、比較的浅いPウェルPWWには接地電位VSSが印加される。
本具体例によると、このような構成を採ることにより、サブワード線駆動部のNウェルNWWとセンスアンプ列のNウェルNWSとがバリアーNウェルNWDを介して互いに電気的に接続されることがなく、両者の電位を相異ならせることができる。そのため、センスアンプ列のNウェルNWSには、内部昇圧電位VPPではなく内部降圧電位VINTを印加することが可能になり、センスアンプ内のPチャンネル型MOSトランジスタにおいて、バックバイアス効果によりMOSトランジスタのスレッシュホールド電圧の絶対値が大きくなることに起因する電流能力の低下を回避することができる。
また、図17(a),(b)にはあえて図示されていないが、周辺部における交差領域(SDR)は、サブワード線駆動部とセンスアンプ列と同様に、トリプルウェル外の領域でありバリアーNウェルMWDが形成される領域ではないため、交差領域のNウェルの電位も内部降圧電位VINTにするなど自由に設定できるので、上述したような電源投入時にラッチアップにいたるおそれを有効に回避することができる。
なお、図17(a),(b)においては、メモリセルアレイ部のバリアーNウェルNWDには内部昇圧電位VPPが印加されることを例示したが、これには特に制限がなく、バリアーNウェルNWDに外部電源電位VDDや内部降圧電位VINTを印加するようにしてもよい。
また、比較的浅いNウェルNW1上にダミーセルを形成することで、段差の低減などを図り、高集積化に適した構成とすることができる。
−第2の具体例−
図18(a),(b)は、第2の具体例のメモリセルアレイ及びサブワード線駆動部の断面構造と、メモリセルアレイ及びセンスアンプ列の断面構造とをそれぞれ示す断面図である。
本具体例の構造が図17(a),(b)に示す第1の具体例と異なる点は、サブワード線駆動部もトリプルウェル内に形成し、その比較的浅いNウェルNWWもバリアーNウェルNWDに接続されている構成としている点にある。
図18(a)に示すように、P型半導体基板PSUBの基板本体部PBBの上には、トリプルウェル内の比較的浅いPウェルPWM,PWWと、この比較的浅いPウェルPWM,PWWと基板本体部PBBとを電気的に分離するための比較的深いバリアーNウェルNWDとが形成されており、メモリセルアレイ部の両端にトリプルウェル内の比較的浅いPウェルPWMと比較的浅いPウェルPWWとを電気的に分離するための比較的浅いNウェルNW1が形成されている。また、トリプルウェル内にサブワード線駆動部の比較的浅いNウェルNWWと比較的浅いPウェルPWWとが形成されている。ここで、バリアーNウェルNWDとトリプルウェル内の比較的浅いNウェルNW1とサブワード線駆動部の比較的浅いNウェルNWWとは互いに電気的に接続されており、3者の電位は同電位となる。
このウェル構成の半導体集積回路における各ウェルへの電圧の印加方法は、以下の通りである。上述のように、メモリセルアレイのPウェルPWMには負電位である基板電位VBBが印加され、基板本体部PBBと分離するためのバリアーNウェルNWDとそれに接続されている比較的浅いNウェルNW1とサブワード線駆動部の比較的浅いNウェルNWWとには内部昇圧電位VPPが印加される。サブワード線駆動部において、比較的浅いNウェルNWWには内部昇圧電位VPPが印加され、比較的浅いPウェルPWWには接地電位VSSが印加される。
また、図18(b)に示すように、P型半導体基板PSUBの基板本体部PBBの上には、トリプルウェル内の比較的浅いPウェルPWMと、このPウェルPWMと基板本体部PBBとを電気的に分離するための比較的深いバリアーNウェルNWDとが形成されており、メモリセルアレイ部の両端にトリプルウェル内の比較的浅いPウェルPWNとトリプルウェル外の比較的浅いPウェルPWSとを電気的に分離するための比較的浅いNウェルNW1が形成されている。また、トリプルウェル外のセンスアンプ列には比較的浅いNウェルNWSと比較的浅いPウェルPWSとが形成されている。ここで、バリアーNウェルNWDとトリプルウェル内の比較的浅いNウェルNW1とは互いに電気的に接続されており、両者の電位は同電位となる。また、基板本体部PBBとトリプルウェル外の比較的浅いPウェルPWSとは互いに電気的に接続されており、両者の電位は同電位となる。
このウェル構成の半導体集積回路における各ウェルへの電圧の印加方法は、以下の通りである。上述のように、メモリセルアレイのPウェルPWMには負電位である基板電位VBBが印加され、P型半導体基板と分離するためのバリアーNウェルとそれに接続されている比較的浅いNウェルNW1には内部昇圧電位VPPが印加される。前述の通りサブワード線駆動部の比較的浅いNウェルNWWには内部降圧電位VINTが印加され、その比較的浅いPウェルPWWには接地電位VSSが印加される。
本具体例によると、このような構成を採ることにより、メモリセルアレイ部の両端のNウェルNW1とサブワード線駆動部のNウェルNWWとがバリアーNウェルNWDを介して接続されるだけで、サブワード線駆動部のNウェルNWWとセンスアンプ列のNウェルNWSとがバリアーNウェルNWDを介して互いに電気的に接続されることがなく、両者の電位を相異ならせることができる。そのため、センスアンプ列のNウェルNWSには、内部昇圧電位VPPではなく内部降圧電位VINTを印加することが可能になり、センスアンプ内のPチャンネル型MOSトランジスタにおいて、バックバイアス効果によりMOSトランジスタのスレッシュホールド電圧の絶対値が大きくなることに起因する電流能力の低下を回避することができる。
また、上記第1の具体例と同様に、交差領域のNウェルの電位も内部降圧電位VINTにするなど自由に設定できるので、上述したような電源投入時にラッチアップにいたるおそれを有効に回避することができる。
なお、図18(a),(b)においては、サブワード線駆動部の比較的浅いPウェルPWMには接地電位VSSが印加されることを例示したが、本発明はこれ二元て利されるものではなく、比較的浅いPウェルPWMに基板電位VBBを印加するようにしてもよい。
また、本具体例においても、比較的浅いNウェルNW1上にダミーセルを形成することで、段差の低減などを図り、高集積化に適した構成とすることができる。
−第3の具体例−
図19(a),(b)は、第3の具体例のメモリセルアレイ及びワード線裏打ち部の断面構造と、メモリセルアレイ及びセンスアンプ列の断面構造とをそれぞれ示す断面図である。
本具体例の構造が、図17(a),(b)に示す第1の具体例と異なる点は、第3の具体例は階層構成を有したワード線構成ではなく裏打ち構成のワード線構成を採用している点である。ワード線裏打ち構成は、階層構成と異なり、ワード線1本の長さが長い場合にメモリセルトランジスタのゲートを形成する比較的抵抗値の高いポリサイド配線とその抵抗による遅延を抑制すべくポリサイド配線と同電位で比較的抵抗値の低いメタル配線により各メモリセルアレイ部のポリサイド配線を接続するようにした構成である。このメモリセルアレイ部とワード線裏打ち部とをトリプルウェル内に形成し、その両端の比較的浅いNウェルNW1がバリアーNウェルNWDに接続された構成とするのである。
図19(a)に示すように、P型半導体基板PSUBの基板本体部PBBの上には、トリプルウェル内の比較的浅いPウェルPWMと、このPウェルPWMと基板本体部PBBとを電気的に分離するための比較的深いバリアーNウェルNWDとが形成されており、メモリセルアレイ部の両端にトリプルウェル内の比較的浅いPウェルPWMと周辺部の比較的浅いPウェルとを電気的に分離するための比較的浅いNウェルNW1が形成されている。
このウェル構成の半導体集積回路における各ウェルへ電圧の印加方法は、以下の通りである。上述のように、メモリセルアレイのPウェルPWMには負電位である基板電位VBBが印加され、PウェルPWMと基板本体部PBBとを電気的に分離するためのバリアーNウェルと、それに接続されている比較的浅いNウェルNW1とには内部昇圧電位VPPが印加される。
また、図19(b)に示すように、P型半導体基板PSUBの基板本体部PBBの上には、トリプルウェル内の比較的浅いPウェルPWMと、このPウェルPWMとP型半導体基板PSUBを分離するための比較的深いバリアーNウェルNWDとが形成されており、メモリセルアレイ部の両端にトリプルウェル内の比較的浅いPウェルPWMとトリプルウェル外の比較的浅いPウェルPWSとを分離するための比較的浅いNウェルNW1が形成されている。また、トリプルウェル外のセンスアンプ列には比較的浅いNウェルNWSと比較的浅いPウェルPWSとが形成されている。ここで、バリアーNウェルNWDとトリプルウェル内の比較的浅いNウェルNW1とは互いに電気的に接続されており、両者の電位は同電位となる。また、半導体基板PSUBとトリプルウェル外の比較的浅いPウェルPWSとは互いに電気的に接続されており、両者の電位は同電位となる。
このウェル構成の半導体集積回路における各ウェルへの電圧の印加方法は、以下の通りである。上述のように、メモリセルアレイのPウェルPWMには負電位である基板電位VBBが印加され、PウェルPWMと基板本体部PBBとを電気的に分離するためのバリアーNウェルNWDとそれに接続されている比較的浅いNウェルNW1には内部昇圧電位VPPが印加される。
本具体例によると、このような構成を採ることにより、裏打ち構成のワード線構成であってもメモリセルアレイ部の両端のNウェルNW1とサブワード線駆動部のNウェルNWWとがバリアーNウェルNWDにより接続されるだけで、サブワード線駆動部のNウェルNWWとセンスアンプ列のNウェルNWSとがバリアーNウェルNWDを介して互いに電気的に接続されることがなく、両者の電位を相異ならせることができる。そのため、センスアンプ列のNウェルNWSには、内部昇圧電位VPPではなく内部降圧電位VINTを印加することが可能になり、センスアンプ内のPチャンネル型MOSトランジスタにおいて、バックバイアス効果によりMOSトランジスタのスレッシュホールド電圧の絶対値が大きくなることに起因する電流能力の低下を回避することができる。
なお、本具体例においては、センスアンプ列の比較的浅いPウェルPWMには接地電位VSSが印加されることを例示したが、本発明はこれに限定されるものではなく、比較的浅いPウェルPWMに基板電位VBBを印加するようにしてもよい。
(その他の例)
以上、本発明の具体例について説明したが、この発明は、上記具体例に限定されるものではなく、それら以外の構成を採ることも可能であることは言うまでもない。
例えば、図1において、ダイナミック型RAMは、任意の記憶容量、任意数のメモリブロックを備えることができ、基板配置や半導体基板の形状等は、図1に示す構成に限定されるものではない。
また、外部電源電位VDDは任意の電位を採りうるし、さらに、ダイナミック型RAMのブロック構成や起動制御信号の名称及び組み合わせならびに各メモリブロックの構成等は、種々の構成を採りうる。
図2において、メモリブロックMB0〜MB3のそれぞれは、任意数のサブメモリセルアレイを備えることができるし、サブメモリセルアレイの対構成の組み合わせや各信号線の配置方向等は、種々の構成を採りうる。
また、図3,図4,図5,図6において、サブワード線駆動部の単位サブワード線駆動回路とメモリアレイのサブワード線との関係は、種々の組み合わせを採りうる。
さらに、メインワード線MWLは、例えば2,4,8,16本のサブワード線に対応して設けてもよい。
図7,図8において、サブワード線駆動部の各単位サブワード線駆動回路は、例えばメインワード線MWL0とサブワード線駆動信号WDとサブワード線非選択信号XWDを入力として受けるNMOSのみの構成としてもよい。この場合、サブワード線駆動回路において比較的浅いNウェル領域がなくなるためバリアーNウェルの電位を自由に設定することができる。単位サブワード線駆動回路の具体的構成は、種々の具体例を採りうる。
図11において、内部昇圧電位VPPと内部降圧電位VINTの外部電源電位特性は図の特性のみに制限されない。
図13,図14,図15は各ウェルの配置位置やその順序ならびに金属配線層等の素材等は、この具体例による制約を受けない。また、P型半導体基板上に設けられることがダイナミック型RAMの必須条件となる訳ではなくN型基板上でもかまわない。さらに、各具体例における具体的なウェル構造や基板電圧ならびにその組み合わせ等は、種々の構成を採りうる。
以上の説明では、本発明の半導体集積回路装置を主としてダイナミック型RAMに適用した場合について説明したが、本発明はそれに限定されるものではなく、例えば、シンクロナスDRAM,スタティック型RAM等の各種メモリ集積回路装置やこのようなメモリ集積回路を内蔵するデジタル集積回路装置に適用した場合にも、上記実施形態と同様の効果,つまり低消費電力化などの効果を発揮することができる。
また、この発明は、少なくともワード線の階層構造が効果的となる半導体記憶装置ならびにこのような半導体記憶装置を内蔵する装置及びシステムに広く適用でき、上記実施形態と同様の効果を発揮することができる。