JP2009123251A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2009123251A JP2009123251A JP2007292654A JP2007292654A JP2009123251A JP 2009123251 A JP2009123251 A JP 2009123251A JP 2007292654 A JP2007292654 A JP 2007292654A JP 2007292654 A JP2007292654 A JP 2007292654A JP 2009123251 A JP2009123251 A JP 2009123251A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- word line
- word
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】使い勝手が良くSMNが改善されたSRAMを提供する。
【解決手段】SRAMのワードドライバ部は、プリデコード信号によりメモリアレイ部のワード線選択信号を形成するゲート回路、その出力信号とタイミング信号によりワード線を選択するワード線駆動回路、及び全ワード線駆動回路にタイミング信号を伝えるワード線選択制御線を有する。入出力回路部は、相補ビット線のプリチャージ回路、ビット線選択回路で選択された相補ビット線に信号を入出力する入出力回路を有する。制御回路は、ワードドライバ部にプリデコード信号を伝えるプリデーコーダ回路、ビット線選択回路に選択信号を伝えるY系アドレス選択駆動回路、及びタイミング信号とプリチャージ信号を形成するタイミング生成回路を有する。ワード線数と相補ビット線数とが複数通りに設定可能にされる。
【選択図】図1
【解決手段】SRAMのワードドライバ部は、プリデコード信号によりメモリアレイ部のワード線選択信号を形成するゲート回路、その出力信号とタイミング信号によりワード線を選択するワード線駆動回路、及び全ワード線駆動回路にタイミング信号を伝えるワード線選択制御線を有する。入出力回路部は、相補ビット線のプリチャージ回路、ビット線選択回路で選択された相補ビット線に信号を入出力する入出力回路を有する。制御回路は、ワードドライバ部にプリデコード信号を伝えるプリデーコーダ回路、ビット線選択回路に選択信号を伝えるY系アドレス選択駆動回路、及びタイミング信号とプリチャージ信号を形成するタイミング生成回路を有する。ワード線数と相補ビット線数とが複数通りに設定可能にされる。
【選択図】図1
Description
この発明は、半導体集積回路装置に関し、システムLSI等に搭載されるスタティック型RAM(以下、SRAMという)のハードウェアIP(Intellectual Property)コアに利用して有効な技術に関するものである。
微細化技術の進展に伴ってMOSFETの微細化されると、素子の信頼性及び消費電力の観点から微細化に応じた電圧スケーリングが必要になる。このような微細化に対応したスタティック型RAM(ランダム・アクセス・メモリ、以下単にSRAMという)のスタティックノイズマージン(SNM)の改善に向けた技術の例として、特開2007−066493号公報がある。
特開2007−066493号公報
上記特許文献1に記載の技術では、SRAMのワード線の選択レベルを制御することで動作マージンの改善を行うものである。SRAM−IP製品(コンパイルドSRAM)としては、それが搭載されるシステムに応じて、多様なメモリアレイ構成とすることが必要とされる。例えば最大記憶容量が512Kビット程度のものから1/10の64Kビット程度の小さなものまで広範囲で提供することが必要とされる。このようなコンパイルドSRAMにおいて、メモリアレイの構成に応じて、SNMも様々な様相を示すものとなるので特許文献1に記載されているような一括した回路での効果的な対策が難しい。また、特許文献1の技術では、ワード線の選択レベルをPチャネルMOSFETのしきい値電圧分だけ低下させるので、ビット線に多数のメモリセルが接続されることにより、相補ビット線の負荷容量が増大した場合には、メモリセルの記憶情報に従って一方の相補ビット線をディスチャージさせるに要する時間が遅くなる。
この発明の1つの目的は、動作速度を維持しつつ、SNMが改善されたSRAMを搭載した半導体集積回路装置を提供することにある。この発明の他の1つの目的は、SNMの改善とコンパイルドSRAMに好適なSRAMを有する半導体集積回路装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される1つの実施例は、以下の通りである。半導体集積回路装置に搭載されるSRAMは、メモリアレイ部、ワードドライバ部、入出力回路部、及び制御回路部を有する。上記ワードドライバ部は、上記制御回路部で形成されたプリデコード信号を受けてメモリアレイ部の1つのワード線選択信号を形成するゲート回路、上記ゲート回路の出力信号とタイミング信号とを受けてワード線の選択信号を形成するワード線駆動回路、及び全ワード線駆動回路と共通に接続されるよう設けられ、上記タイミング信号を伝えるワード線選択制御線を有する。上記入出力回路部は、上記相補ビット線をプリチャージするプリチャージ回路、上記ビット線選択回路、選択された上記相補ビット線との間で信号を伝える入出力回路を有する。上記制御回路は、X系アドレス信号を受けて上記ワードドライバ部にプリデコード信号を伝えるプリデーコーダ回路、Y系アドレス信号を受けて上記ビット線選択回路に選択信号を伝えるY系アドレス選択駆動回路、及び上記タイミング信号とプリチャージ信号を形成するタイミング生成回路を有する。上記ワード線数と上記相補ビット線数とが複数通りに設定可能にされる。
ビット線に接続されたメモリセルの数(ワード線数)に対応したワード線選択制御線の負荷に追従してワード線が立ち上がりが制御できるので多様なメモリアレイ構成のコンパイルドSRAMにおいても確実にSNMを改善することができる。
図1には、この発明に係る半導体集積回路装置に搭載されるIPコアとしてのSRAM(SRAM−IP製品)の一実施例の概略回路図が示されている。この実施例のSRAMは、メモリアレイ部を中心にし、メモリアレイ部のワード線延長方向の一端側にワードドライバ部WDが配置され、メモリアレイ部のビット線延長方向の一端側に入出力回路部I/Oが配置される。そして、上記ワードドライバ部WD及び入出力回路部I/Oに隣接するように制御回路部CONTが配置される。
メモリアレイ部は、SRAMの用途に応じてアレイ構成が設定される。代表として例示的に示されているメモリアレイMARY00は、1つのワードドライバWD0、1つの入出力回路I/O−0に対応している。メモリアレイMARY00においては、1つのワード線WLと1対の相補ビット線BL,/BLが代表として例示的に示されている。メモリセルは、上記ワード線WLと相補ビット線BL,/BLの交点に設けられたものが代表として例示的に示されている。メモリセルは、CMOSラッチ回路を構成するMOSFETQ1〜Q4と、アドレス選択用のNチャネルMOSFETQ5とQ6から構成される。
PチャネルMOSFETQ1とNチャネルMOSFETQ2及びPチャネルMOSFETQ3とNチャネルMOSFETQ4は、2つのCMOSインバータ回路を構成する。これら2つのCMOSインバータ回路の入力と出力とが互いに交差接続されてCMOSラッチ回路が構成される。上記交差接続部の一方の記憶ノードHLとビット線BLの間には、NチャネルMOSFETQ5が設けられる。他方の記憶ノード/HLとビット線/BLの間には、NチャネルMOSFETQ6が設けられる。MOSFETQ5とQ6のゲートは、ワード線WLに接続される。特に制限されないが、上記メモリアレイMARY00には、上記同様な8対の相補ビット線と8個のメモリセルが設けられる。
メモリアレイ部は、1つの入出力回路I/O−0に着目するとワード線数に応じて上記ビット線延長方向(同図の横方向)にm+1個のメモリアレイMARY00、MARY01…MARY0mが設けられ、1つのワードドライバWD0に着目すると入出力回路数に応じて上記ワード線延長方向(同図の縦方向)にm+1個のメモリアレイMARY00…が設けられる。これらのメモリアレイMARY01…MARY0mやMARY0n等は、上記メモリアレイMARY00と同様な構成とされる。
1つの入出力回路I/O−0において、上記のように最大8対の相補ビット線が割り当てられ、それぞれの相補ビット線に対応してPチャネルMOSFETQ7とQ8からなるようなプリチャージ回路がそれぞれに設けられる。図示しないカラム選択回路は、カラム選択信号により上記8対の相補ビット線のうち一対を選択し、図示しないセンスアンプの入力端子、ライトアンプの出力端子に接続する。上記センスアンプの出力信号は、出力回路の入力端子に接続され、かかる出力回路の出力端子がデータ入出力端子に接続される。このデータ入出力端子は、入力回路の入力端子に接続され、かかる入力回路の出力端子は、上記ライトアンプの入力端子に接続される。上記センスアンプと出力回路は、読み出し動作モードのときに動作状態にされる。上記ライトアンプと入力回路は、書き込み動作モードのときに動作状態にされる。
上記データ入出力端子は、SRAMが搭載される半導体集積回路装置のデータバスに接続される。データバス幅が16ビットのときには、上記入出力回路部は、I/O−0〜I/O−15のように16個設けられる。この場合、入出力回路I/O−nは、I/O−15のようにされる。したがって、上記データバス幅が8ビットのときには、上記入出力回路I/O−0〜I/O−nは、I/O−0〜I/O−7にされ、上記データバス幅が32ビットのときには、I/O−0〜I/O−31のように様々に設定される。
同様に、ワード線数も必要な記憶容量に対応して設定される。例えば、上記16ビットのデータバスに接続され、128Kビットの記憶容量のSRAMを構成する場合、1つのメモリアレイMARY00には上記のように8対の相補ビット線が配置されて8個のメモリセルが設けられるとすると、ワード線数は1024本にされる。つまり、16×8×1024≒128Kビットとなる。この場合には、ワードドライバは、WD0〜WD1023のように1024個設けられる。同じ記憶容量のSRAMが32ビットのデータバスに接続されるとすると、ワード線数は512本のように半分になる。
1つのワードドライバWD0は、ナンド(NAND)構成のゲート回路G1、インバータ回路N5及びMOSFETQ9〜Q11により構成される。上記ゲート回路G1は、制御回路部CONTから供給されるプリデコード信号PDECとタイミング信号clkを受けてワード線WLの選択信号を形成する。NチャネルMOSFETQ10とPチャネルMOSFETQ11は、並列形態にされてCMOSスイッチ回路を構成する。このCMOSスイッチ回路の一端側は、ワード線選択線WSLに接続される。上記CMOSスイッチ回路の他端側は、ワード線WLに接続される。上記インバータ回路N5は、上記ゲート回路G1の出力信号の反転信号を形成する。このインバータ回路N5の出力信号は、上記CMOSスイッチ回路のNチャネルMOSFETQ10のゲートに伝えられる。上記CMOSスイッチ回路のPチャネルMOSFETQ11のゲートには、上記ゲート回路の出力信号が伝えられる。上記ワード線WLと回路の接地電位との間には、NチャネルMOSFETQ9が設けられる。このMOSFETQ9のゲートには、上記ゲート回路G1の出力信号が供給される。
上記CMOSスイッチ回路の一端側が接続されるワード線選択線WSLは、メモリアレイ部の相補ビット線BL,/BLの延長方向に伸びで、他のワードドライバWD1…WDmの上記同様なCMOSスイッチの一端側に共通に接続される。つまり、ワード線数に対応して設けられる上記ワードドライバの全てが上記ワード線選択線WSLに接続されることになる。
制御回路部CONTには、アドレス信号ADD、制御信号R/W、クロック信号CLK等が供給される。制御回路部CONTには、図示しないプリデコード回路が設けられており、アドレス信号ADDのうちのX系アドレス信号を受けてワードドライバ部に供給されるプリデコード信号PDECを形成する。図示しないタイミング生成回路は、内部クロックclkを形成し、ワードドライバWD0ゲート回路G1の制御信号とされる。この内部クロックclkは、インバータ回路N1の入力端子に伝えられる。インバータ回路N2は、ワード線選択線駆動回路を構成し、上記インバータ回路N1の出力信号を受けて、ワード線選択線WSLに伝えられるタイミング信号φwsを形成する。上記インバータ回路N2から出力されるタイミング信号φwsは、他方において遅延回路と駆動回路を兼ねたインバータ回路N3,N4を通してプリチャージ信号φpcとして前記入出力回路部のプリチャージ回路(Q7,Q8等)に伝えられる。
図2には、図1のSRAMのワード線選択動作の一例を説明する波形図が示されている。ゲート回路G1においてワード線選択信号が形成されて、CMOSスイッチ回路のNチャネルMOSFETQ10とPチャネルMOSFETQ11がオン状態にされる。インバータ回路N2は、内部クロック信号clkに対応して上記ワード線選択線WSLをロウレベルからハイレベルに立ち上げる。上記ワード線選択線WSLは、ワード線数に対応した数のワードドライバのCMOSスイッチ回路が接続されており、これらCMOSスイッチ回路を構成するMOSFETのソース,ドレイン拡散層の寄生容量及び配線長に対応した配線容量を有するので、これらの容量の大きさに対応して上記タイミング信号φwsの立ち上がりが設定される。上記のようにCMOSスイッチ回路は、上記ゲート回路G1の出力信号によりオン状態になっているので、ワード線WLの選択レベルへの立ち上がりは、上記タイミング信号φwsの立ち上がりに追従して立ち上がるものとされる。
選択されたメモリセルにおいて記憶ノードHLがハイレベルで、記憶ノード/HLがロウレベルのとき、上記ワード線WLが選択されると、MOSFETQ5、Q6のオン状態にされる。電源電圧VDDのようなプリチャージレベルにされていた相補ビット線/BLから、メモリセルの記憶ノード/HLに電流が流れ込む。これにより、記憶ノード/HLのレベルは、一時的に中間電位に向かって変化するが、記憶ノードHLのハイレベルによりオン状態のMOSFETQ4によってロウレベル側に引き抜かれる。そして、ビット線/BLのプリチャージレベルも上記MOSFETQ6、Q4を通してロウレベル側に引き抜かれてロウレベルの読み出しが行われる。
図7には、この発明に係る半導体集積回路装置に搭載されるIPコアとしてのSRAM(SRAM−IP製品)の一実施例の概略構成図が示されている。SRAMは、メモリアレイ部MARYを中心にし、メモリアレイ部MARYのワード線延長方向の一端側にワードドライバ部WDが配置され、メモリアレイ部MARYのビット線延長方向の一端側に入出力回路部I/Oが配置される。そして、上記ワードドライバ部WD及び入出力回路部I/Oに隣接するように制御回路部CONTが配置される。
同図の例では、方形のメモリアレイ部MARYの左側にワードドライバ部WDが配置され、メモリアレイ部MARYの下側に入出力回路部I/Oが配置される。そして、上記ワードドライバ部WDの下側と入出力回路部I/Oの左側に制御回路部CONTが配置される。それ故、上記メモリアレイ部MARYにおいては、複数のワード線が横方向に延長するように配置され、複数の相補ビット線が縦方向に延長されるよう配置される。上記メモリアレイ部MARYは、上記複数のワード線と複数の相補ビット線の交差部に、複数のスタティック型メモリセルがマトリックス配置されて構成される。
SRAM−IP製品において、それが接続されるデータバス幅(ビット数)に対応した数の入出力回路I/Oが設けられ、データバス幅が大きくなるのに対応して矢印で示したようなI/O拡張が行われる。一方、ワードドライバ部WDは、上記入出力回路I/Oの数が一定なら記憶容量が大きくなるのに対応して矢印で示したようにWD拡張が行われる。SRAM−IP製品では、このように入出力回路部I/Oと、ワードドライバ部WDとに対応して、メモリアレイMARYのワード線、相補ビット線数が設定される。
同図に代表として示された4通りのメモリアレイ構成について、以下に動作説明する。(1)の場合は相補ビット線が4/ワード線数が512本、(2)の場合は相補ビット線が256/ワード線数が512、(3)の場合は相補ビット線が4/ワード線数が16本、(4)の場合は相補ビット線が256/ワード線数が16本である。図8には、図7のメモリアレイ部MARYに設けられるメモリセルの一実施例の回路図が示されている。同図のメモリセルは、前記図1で説明したメモリセルと同様である。
図9〜図12には、図7の(1)〜(4)のそれぞれに対応したワード線選択動作の波形図が示されている。同図の各波形は、前記図1の実施例とは異なり、ゲート回路とインバータ回路等のような一般的なワードドライバによりワード線を駆動した場合である。これらの波形図は、前記(1)〜(4)の条件のもとにコンピュータシュミレーションにより求められたものである。
図9は、前記図7(1)の場合の波形図であり、上記のようにワード線に接続されるメモリセルの数が4個等のように小さく、相補ビット線に接続されるメモリセルが512個のように大きい。上記ワード線WLの負荷容量が小さいのでワード線WLの立ち上がりは急峻となる。相補ビット線BL,/BLには大きな負荷容量に電源電圧VDDがプリチャージされている。したがって、メモリセルの記憶ノードHLがハイレベルで、記憶ノード/HLがロウレベルのであるとすると、上記ワード線WLの立ち上がりに対応して上記図8の選択MOSFETQ5とQ6がオン状態になると、相補ビット線/BLから記憶ノード/HLに向かって急激に電荷移動が行われてハイレベルにする。記憶ノードHLはもともとハイレベルであるので、レベル低下分が上記MOSFETQ5のオン状態によって持ち上げられる。
MOSFETQ2とQ4のしきい値電圧が等しいなら、もともとオン状態にされていたMOSFETQ4が有利となって記憶ノード/HLの引き抜きが速くなり、記憶情報の反転は生じない。しかしながら、プロセスバラツキによりMOSFETQ2のしきい値電圧がMOSFETQ4のしきい値電圧よりも小さい場合、オフ状態であったMOSFETQ2のゲート電圧が上記記憶ノード/HLのハイレベルへの変化に対応してオン状態となり、そこに流れる電流が上記オン状態であったMOSFETQ4に流れる電流よりも大きくなると、記憶ノードHLのハイレベルを引き抜いて、MOSFETQ2がオン状態に、MOSFETQ4をオフ状態に反転させてデータ破壊が生じる。このようにワード線WLの選択動作により、ロウレベルであったメモリセルの記憶ノード/HLの浮き上がりによるデータ破壊が前記SNM減少によって生じる。
図10は、前記図7(2)の場合の波形図であり、上記のようにワード線及び相補ビット線に接続されるメモリセルの数が大きいので、ワード線及び相補ビット線の負荷容量が大きいものとなる。これにより、前記図(1)の場合と同様に、相補ビット線BL,/BLのプリチャージ電荷は大きいが、ワード線WLの立ち上がりが遅いので、MOSFETQ5とQ6のオン抵抗値が大きくて上記相補ビット線BL,/BLのから記憶ノードHL,/HLへの電荷注入を制限する。したがって、MOSFETQ2とQ4のしきい値電圧に前記のような差があったとしても、記憶ノードHLのハイレベルによりオン状態にされているMOSFETQ4での記憶ノード/HLの引き抜きが、MOSFETQ6からの電荷注入より大きくなって前記のようなデータ破壊は生じない。
図11は、前記図7(3)の場合の波形図であり、上記のようにワード線及び相補ビット線に接続されるメモリセルの数が小さいので、ワード線及び相補ビット線の負荷容量が小さい。これにより、前記図(1)の場合と異なり、相補ビット線BL,/BLのプリチャージ電荷も小さいので、ワード線WLの立ち上がりが急峻であったとしても、記憶ノード/HLへの電荷注入が少ない。したがって、MOSFETQ2とQ4のしきい値電圧に前記のような差があったとしても、記憶ノードHLのハイレベルによりオン状態にされているMOSFETQ4での記憶ノード/HLの引き抜きが、MOSFETQ6からの前記のような小さな電荷注入に勝るので前記のようなデータ破壊は生じない。
図12は、前記図7(4)の場合の波形図であり、上記のようにワード線に接続されるメモリセルの数が256個等のように大きく、相補ビット線に接続されるメモリセルが16個のように小さい。この場合は、上記のようにワード線の負荷容量が大きく、相補ビット線に接続される負荷容量が小さい。相補ビット線BL,/BLからの電荷注入量が小さく、かつ、ワード線WLの立ち上がりが緩やかでMOSFETQ5、Q6による相補ビット線BL,/BLからの電荷注入を制限するので、記憶ノード/HLの浮き上がりがほとんどなくデータ破壊は生じなく最もSNMが大きいものとなる。
以上の回路解析の結果から、SNMが最も減少するメモリアレイ構成は、前記図7(1)の場合である。このことに着目し、前記図1の実施例では、等価的に図7(2)と同様にしてSNM拡大を図るようにするものである。つまり、ワードドライバWD0〜WDmに対応して、ワード線選択線WSLの負荷容量が大きくなり、このワード線選択線WSLの立ち上がりに従ってワード線WLが立ち上がるように工夫するものである。このような工夫の結果、図2の波形図は、等価的に前記7(2)に対応した図10の波形図と同様なSNMを実現することができる。
SRAM−IP製品において、前記のように入出力回路部I/Oと、ワードドライバ部WDとに対応して、メモリアレイMARYのワード線、相補ビット線数が設定されるので、本願発明に係るワードドライバを採用することで、確実に必要なSNMを確保することができるので、使い勝手のよくSRAM−IP製品に好適なSRAMを実現することができる。
図3には、この発明に係るSRAMの他の一実施例の概略回路図が示されている。この実施例では、図1のSRAMのワードドライバ部WDと、それに対応した制御回路部CONTが変更されている。
1つのワードドライバWD0は、ノア(NOR)構成のゲート回路G2、インバータ回路N6及びMOSFETQ12〜Q14により構成される。上記ゲート回路G2は、制御回路部CONTから供給されるプリデコード信号PDECとタイミング信号clkを受けてワード線WLの選択信号を形成する。PチャネルMOSFETQ13とNチャネルMOSFETQ14は、直列形態にされてCMOSインバータ回路を構成する。このCMOSインバータ回路の電源電圧側は、ワード線選択線WSLに接続される。上記CMOSインバータ回路の出力端子は、ワード線WLに接続される。上記インバータ回路N6は、上記ゲート回路G2の出力信号の反転信号を形成する。このインバータ回路N6の出力信号は、上記CMOSインバータ回路の入力端子であるPチャネルMOSFETQ13及びNチャネルMOSFETQ14のゲートに伝えられる。上記ゲート回路G2の出力端子とワード線WLとの間には、ダイオード接続のNチャネルMOSFETQ12が設けられる。
上記CMOSスイッチ回路の電源電圧側が接続されるワード線選択線WSLは、メモリアレイ部の相補ビット線BL,/BLの延長方向に伸びで、他のワードドライバWD1…WDmの上記同様なCMOSインバータ回路の電源電圧側に共通に接続される。つまり、ワード線数に対応して設けられる上記ワードドライバの全てが上記ワード線選択線WSLに接続されることになる。
制御回路部CONTにおいては、ワードドライバ部に供給されるプリデコード信号PDECと、内部クロックclkを形成する。この内部クロック信号clkは、インバータ回路N1により反転されて、上記のようにノア構成の上記ゲート回路G2の制御信号とされる。インバータ回路N2は、ワード線選択線駆動回路を構成し、上記インバータ回路N1の出力信号を受けて、ワード線選択線WSLに伝えられるタイミング信号φwsを形成する。上記インバータ回路N2から出力されるタイミング信号φwsは、他方において遅延回路と駆動回路を兼ねたインバータ回路N3,N4を通してプリチャージ信号φpcとして前記入出力回路部のプリチャージ回路(Q7,Q8等)に伝えられる。
図4には、図3のSRAMのワード線選択動作の一例を説明する波形図が示されている。ゲート回路G2においてワード線選択信号が形成される。このワード線選択信号は、ダイオード形態のNチャネルMOSFETQ12によりワード線WLに伝えられる。これにより、ワード線WLはMOSFETQ12のしきい値電圧分だけレベルした中間電圧まで立ち上がる。一方、ワード線選択線WSLのタイミング信号φwsが、ワード線選択線WSLの負荷容量に対応して立ち上がる。このタイミング信号φwsのレベルが、上記ワード線WLの中間電圧よりも高くなると、CMOSインバータ回路のPチャネルMOSFETQ13を通してワード線WLが電源電圧VDDに向かって立ち上げられる。
このように、上記ワード線選択線WSLがワード線数に対応した数のワードドライバのCMOSインバータ回路が接続されており、これらCMOSインバータ回路を構成するMOSFETのソース,ドレイン拡散層の寄生容量及び配線長に対応した配線容量を有するので、これらの容量の大きさに対応して上記タイミング信号φwsの立ち上がりが設定される。上記のようにCMOSインバータ回路のPチャネルMOSFETQ13は、上記ゲート回路G2の出力信号によりオン状態になっているので、ワード線WLの中間選択レベルから上記タイミング信号φwsの立ち上がりに追従して立ち上がるものとされる。このようなワードドライバWDの動作によって、前記図1の実施例と同様に様々な構成のメモリアレイに対して確実に必要なSNMを確保することができるので、使い勝手のよくSRAM−IP製品に好適なSRAMを実現することができる。
図5には、この発明に係る半導体集積回路装置の一実施例の全体ブロック図が示されている。この実施例は、マイクロコンピュータユニット(システムLSI又はSOC)に向けらており、同図の各回路ブロックは、公知のCMOS(相補型MOS)半導体集積回路の製造技術によって、単結晶シリコンのような1個の基板上において形成される。この実施例のマイコンLSIは、例えばRISC(Reduced instruction set computer)タイプの中央処理装置CPUにより、高性能な演算処理を実現し、システム構成に必要な周辺機器を集積し、例えば携帯機器応用に向けられている。
CPUは前記中央処理装置であり、ROMはプログラムや固定データが格納されているリード・オンリー・メモリである。SRAM1やSRAM2は、本願発明に係るSRAM−IP製品としてのSRAMである。SRAM1は、半導体集積回路装置(SOC;システム・オン・チップ)のデータバスBUS1に接続され、データバスBUS1のバス幅に対応した入出力回路I/Oを持つ。DRAM1は、ダイナミック型RAMであり、上記データバスBUS1に対応した入出力端子を持つ。一般にDRAMの方が記憶容量が大きいので、SRAM1よりも大きなサイズで示されている。インターフェイス回路INFは、半導体集積回路装置(SOC)の外部との間での信号の授受を行う。の実施例では、特に制限されないが、中央処理装置CPUに直結されたSRAM2を持つ。このSRAM2は、上記データバスBUS2に直結されており、このデータバスBUS2に対応した入出力回路I/Oを持ち、前記SRAM−IP製品で構成される。
図5の半導体集積回路装置(SOC)においは、それに要求される機能に応じてSRAMやDRAMの記憶容量が設定される。例えば、データバスBUS1のバス幅が大きくなると、実線で示したSRAM1,DRAM1に代えて同図に点線で示したSRAM2、DRAM2のように入出力回路I/Oが拡張されたものが用いられる。
図6には、この発明に係る半導体集積回路装置の他の一実施例の全体ブロック図が示されている。この実施例は、データバスBUSのバス幅が32ビットのように大きい場合が示されている。DRAMやROMは、上記データバス幅に対応したものが用いられる。この実施例では、前記図7(2)の構成のように、データバス幅が大きいときには、ワード線に接続されるメモリセル数が多くなってワード線の立ち上がりが遅くなる。これにより、SNMは確保することができるが動作速度が遅いものとなる。したがって、本願発明のようなワード線選択線を利用したワードドライバは、前記SNMについては良好に作用するが、構成(2)のようにSNMが確保されているものについては、ワードドライバの構成は、ワード線の立ち上がりが遅くなってメモリサイクルを長くする。そこで、この実施例では、上記のようなビット幅が大きな半導体集積回路装置(SOC)では、SRAMが2つに分割される。つまり、SRAMUとSRAMLのように上位ビット側と回路ビット側に分割して上記データバスBUSに接続して1つのSRAMとして扱うようする。この実施例の構成により、動作速度とSNMの両立を図るようにすることができる。
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、SRAMに設けられる付加的な機能、例えば書き込み動作後の相補ビット線の大きな信号振幅をリセットさせるライトリカバリ機能、クロックに同期して入力信号の取り込みと、読み出し信号の出力出力動作を行うものでは、クロック入力回路及び同期化回路等が設けられる。半導体集積回路装置は、SRAMを有するものであれば何であってもよい。
この発明は、SRAMが搭載される半導体集積回路装置に広く利用でき、搭載されるSRAMがハードウェアIPコアに利用して有効なものとなる。
MARY…メモリアレイ部、WD…ワードドライバ部、I/O…入出力回路部、CONT…制御回路部、G1,G2…ゲート回路、N1〜N6…インバータ回路、Q1〜Q14…MOSFET、BL,/BL…相補ビット線、WL…ワード線、
CPU…中央処理装置、SRA1,2、SRAMU,L…スタティック型RAM、DRAM1,2…ダイナミック型RAM、ROM…リード・オンリ・メモリ、INF…インターフェイス回路。
CPU…中央処理装置、SRA1,2、SRAMU,L…スタティック型RAM、DRAM1,2…ダイナミック型RAM、ROM…リード・オンリ・メモリ、INF…インターフェイス回路。
Claims (5)
- スタティック型RAMを備え、
上記スタティック型RAMは、
複数のワード線と複数の相補ビット線の交差部に設けられた複数のスタティック型メモリセルを含むメモリアレイ部と、
上記複数のワード線の一端に対応して設けられたワードドライバ部と、
上記複数の相補ビット線の一端に対応して設けられた入出力回路部と、
上記ワードドライバ部及び入出力回路部のそれぞれに対応して配置された制御回路部とを有し、
上記ワードドライバ部は、
上記制御回路部で形成されたプリデコード信号を受けて1つのワード線選択信号を形成するゲート回路と、
上記ゲート回路の出力信号と、タイミング信号とを受けてワード線の選択信号を形成するワード線駆動回路と、
全ワード線駆動回路と共通に接続されるよう設けられ、上記タイミング信号を伝えるワード線選択制御線とを有し、
上記入出力回路部は、
上記相補ビット線をプリチャージするプリチャージ回路と、
上記ビット線選択回路と、
上記ビット線選択回路により選択された相補ビット線との間で読み出し信号と書き込み信号を入出力する入出力回路とを有し、
上記制御回路は、
X系アドレス信号を受けて上記ワードドライバ部にプリデコード信号を伝えるプリデーコーダ回路と、
Y系アドレス信号を受けて上記入出力回路部の上記ビット線選択回路に選択信号を伝えるY系アドレス選択駆動回路と、
上記ワードドライバ部の上記ワード線選択制御線に伝えられる上記タイミング信号及び上記入出力回路部の上記プリチャージ回路に供給されるプリチャージ信号を形成するタイミング生成回路と有し、
上記ワード線数と上記相補ビット線数とが複数通りに設定可能にされる半導体集積回路装置。 - 請求項1において、
上記ワード線駆動回路は、
インバータ回路と、並列接続されたPチャネル及びNチャネルMOSFETと、リセットMOSFETとを有し、
上記並列接続されたPチャネル及びNチャネルMOSFETの一端側は、上記ワード線選択制御線に接続され、
上記並列接続されたPチャネル及びNチャネルMOSFETの他端側は、上記ワード線に接続され、
上記リセットMOSFETは、上記ワード線と回路の接地電位との間に設けられ、上記ゲート回路の出力信号に基づいて上記ワード線に非選択レベルを供給し、
上記インバータ回路は、上記ゲート回路の出力信号の反転信号を形成して上記Pチャネル又はNチャネルMOSFETにゲート伝えられる選択信号を形成する半導体集積回路装置。 - 請求項1において、
上記ワード線駆動回路は、
インバータ回路と、直列接続されたPチャネル及びNチャネルMOSFETと、ダイオード接続されたMOSFETとを有し、
上記直列接続されたPチャネルMOSFETのソース側は、上記ワード線選択制御線に接続され、
上記直列接続されたNチャネルMOSFETのソース側は、回路の接地線に接続され、
上記ダイオード接続されたMOSFETは、上記ゲート回路の出力信号をレベルシフトして上記ワード線に伝え、
上記インバータ回路は、上記ゲート回路の出力信号の反転信号を形成して上記Pチャネル又はNチャネルMOSFETにゲート伝えられる選択信号を形成する半導体集積回路装置。 - 請求項1において、
上記半導体集積回路装置は、複数ビットからなるデータバスを有し、
上記スタティック型RAMは、
第1スタティック型RAMと第2スタティック型RAMからなり、
上記第1スタティック型RAMの入出力回路数と上記第2スタティック型RAMの入出力回路数とを合わせた数が上記データバスの複数ビット数に対応される半導体集積回路装置。 - 請求項1ないし4において、
上記スタティック型RAMは、ハードウェアIPコアとして提供される半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007292654A JP2009123251A (ja) | 2007-11-10 | 2007-11-10 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007292654A JP2009123251A (ja) | 2007-11-10 | 2007-11-10 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009123251A true JP2009123251A (ja) | 2009-06-04 |
Family
ID=40815261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007292654A Withdrawn JP2009123251A (ja) | 2007-11-10 | 2007-11-10 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009123251A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010225255A (ja) * | 2009-03-25 | 2010-10-07 | Renesas Electronics Corp | 半導体記憶装置 |
JP2011210334A (ja) * | 2010-03-30 | 2011-10-20 | National Institute Of Advanced Industrial Science & Technology | Sram装置 |
JP2013069372A (ja) * | 2011-09-22 | 2013-04-18 | Renesas Electronics Corp | 半導体装置 |
-
2007
- 2007-11-10 JP JP2007292654A patent/JP2009123251A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010225255A (ja) * | 2009-03-25 | 2010-10-07 | Renesas Electronics Corp | 半導体記憶装置 |
JP2011210334A (ja) * | 2010-03-30 | 2011-10-20 | National Institute Of Advanced Industrial Science & Technology | Sram装置 |
JP2013069372A (ja) * | 2011-09-22 | 2013-04-18 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6717842B2 (en) | Static type semiconductor memory device with dummy memory cell | |
JP2547615B2 (ja) | 読出専用半導体記憶装置および半導体記憶装置 | |
US7693004B2 (en) | Semiconductor memory device | |
US8630139B2 (en) | Dual power supply memory array having a control circuit that dynamically selects a lower of two supply voltages for bitline pre-charge operations and an associated method | |
US7286425B2 (en) | System and method for capacitive mis-match bit-line sensing | |
US10255970B2 (en) | Semiconductor device | |
US10325648B2 (en) | Write driver scheme for bit-writable memories | |
JP2010165415A (ja) | 半導体集積回路装置およびその動作方法 | |
JP2006324007A (ja) | Dramアレイ用ビット線プリチャージ手法 | |
US5668485A (en) | Row decoder with level translator | |
JP4245147B2 (ja) | 階層ワード線方式の半導体記憶装置と、それに使用されるサブワードドライバ回路 | |
US9721650B1 (en) | Architecture to improve write-ability in SRAM | |
JP2009123251A (ja) | 半導体集積回路装置 | |
US7489581B2 (en) | Semiconductor memory | |
US7095673B2 (en) | Semiconductor memory device capable of operating at high speed | |
US10706917B2 (en) | Semiconductor memory device | |
KR101531777B1 (ko) | Nor 로직 워드 라인 선택 | |
JP2016062625A (ja) | 半導体装置 | |
KR101522479B1 (ko) | Nand 논리 워드 라인 선택 | |
US10878855B1 (en) | Low cell voltage (LCV) memory write assist | |
EP3735690B1 (en) | Bitline-driven sense amplifier clocking scheme | |
JP2013131263A (ja) | 半導体装置 | |
KR102177549B1 (ko) | 멀티스텝 워드라인 기반의 정적 메모리 장치 및 그 제어 방법 | |
KR100765439B1 (ko) | 이중 승압 셀 바이어스 기법을 이용한 스태틱 램 | |
JP2986939B2 (ja) | ダイナミックram |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110201 |