JP2006269967A - 半導体複合装置、プリントヘッド、及びそれを用いた画像形成装置 - Google Patents

Abstract

【課題】 機能低下を防止しながらも、大幅なコストの低減を図ることができる半導体複合装置を提供する。
【解決手段】 半導体複合装置は、第１の基板１０１と、この第１の基板１０１上に設けられた第１の半導体材料群から構成される半導体薄膜層１０４と、この半導体薄膜層１０４内に形成された発光素子群とを備える。また、半導体複合装置は、第２の半導体材料群から構成され、発光素子群を駆動制御する第１の機能を有する第１の駆動回路群１０２と、第３の半導体材料群から構成され、発光素子群を駆動制御する第１の機能とは異なる第２の機能を有する第２の駆動回路群１０３とを備え、発光素子群を駆動制御するために必要な機能を、第１の駆動回路群１０２と第２の駆動回路群１０３とに分担する。
【選択図】 図１

Description

本発明は、例えば電子写真式プリンタに使用されるＬＥＤ（Light Emitting Diode）プリントヘッドのような半導体複合装置、並びにこの半導体複合装置を用いたプリントヘッド及びこのプリントヘッドを用いた画像形成装置に関する。

従来、所定の基板上に、発光素子とその駆動回路、及び半導体集積回路を実装した半導体複合装置として、例えば特許文献１等に記載されたものがある。具体的には、この特許文献１には、入射光を電気信号に変換するとともに電気信号を光信号に変換する半導体薄膜からなる受発光素子と、半導体集積回路素子、コンデンサ、及びインダクタを主要素として受発光素子からの電気信号に基づいて受発光素子と少なくとも表示情報の授受を行う電子回路とを、基板上に実装して構成されるカード型情報制御装置が開示されている。

特開平１０−６３８０７号公報

また、近年では、電子写真式プリンタの光源として用いられる光プリントヘッドとして、基板上に半導体薄膜を用いた発光素子やその駆動回路等を実装した半導体複合装置が提案されている（例えば、非特許文献１等参照。）。

武木田義祐 監修，「光プリンタ設計」，株式会社トリケップス，ｐ．１１４−１１６

具体的には、この非特許文献１には、発光素子として発光ダイオード（Light Emitting Diode；ＬＥＤ）を用いた図３９に示すような構造からなるＬＥＤユニット７０００が開示されている。このＬＥＤユニット７０００は、複数のＬＥＤ素子が配列された複数のＬＥＤチップ７００１と、これら複数のＬＥＤチップ７００１を駆動制御する駆動ＩＣ（Integrated Circuit）チップ７００２と、ＬＥＤチップ７００１と駆動ＩＣチップ７００２とを電気的に接続するためのＬＥＤ／ＩＣ間接続ワイヤ７００３と、このＬＥＤ／ＩＣ間接続ワイヤ７００３を介して電気的に接続されたＬＥＤチップ７００１及び駆動ＩＣチップ７００２を実装されたユニット基板７００４とから構成される。ＬＥＤチップ７００１及び駆動ＩＣチップ７００２は、それぞれ、例えば約３００μｍの厚さのチップとして構成され、ダイボンド・ペーストを用いてユニット基板７００４にダイボンドされている。

ＬＥＤチップ７００１は、図４０に示すように、複数のＬＥＤ素子からなる発光部７１０１と、これら発光部７１０１における各ＬＥＤ素子についての複数の個別電極７１０２と、これら個別電極７１０２と駆動ＩＣチップ７００２とをワイヤボンドによって接続するための個別電極パッド７１０３とから構成される。ここで、個別電極パッド７１０３は、例えば、Ａｕ線をワイヤボンドするための十分なスペースを確保する必要がある。そのため、個別電極パッド７１０３は、例えば１００μｍ×１００μｍ程度の大きさが必要とされる。

このようなＬＥＤチップ７００１は、例えば、ＧａＡｓ基板、ＧａＡｓＰエピタキシャル基板、Ｚｎ拡散領域、層間絶縁膜、個別電極、及び裏面電極から構成される。ここで、ＧａＡｓＰエピタキシャル基板の厚さは、ダイボンドの際にチップハンドリングしやすいように、また、ワイヤボンドの際にワイヤループを形成しやすいように、駆動ＩＣチップ７００２の厚さと同程度、すなわち、例えば約３００μｍ〜３５０μｍ程度に調整されている。なお、ＧａＡｓＰエピタキシャル基板の厚さは、接合を形成する領域の欠陥密度を低減するために、約５０μｍ〜１００μｍ程度に厚く形成されている。また、ＧａＡｓ基板の厚さは、チップハンドリングしやすい厚さを確保するために、例えば約２５０μｍ〜３００μｍ程度とされる。これに対して、接合が形成される領域、すなわち、Ｚｎ拡散領域は、基板表面から約３μｍ〜５μｍの深さとされる。

ところで、上述した特許文献１や非特許文献１をはじめとする従来の半導体複合装置においては、以下のような問題があった。

例えば、上述したＬＥＤユニット７０００においては、ＬＥＤチップ７００１と駆動ＩＣチップ７００２とをワイヤボンドによって接続することから、これらＬＥＤチップ７００１と駆動ＩＣチップ７００２とに、それぞれ、ワイヤボンド用の大きなパッドを設ける必要がある。このとき、ＬＥＤチップ７００１は、発光部７１０１の大きさと比較して、むしろワイヤボンド用のパッド面積の方が大きくなる。そのため、ＬＥＤユニット７０００においては、発光領域として機能している面積の割合が極めて低く、材料の有効利用率の観点から極めて不経済な形態であるといわざるを得なかった。また、駆動ＩＣチップ７００２についても、ＬＥＤチップ７００１と同様に、ＬＥＤチップ７００１とのワイヤ接続のために、大きなワイヤボンド用のパッドを設ける必要があることから、材料の有効利用率の観点から不経済な形態であった。したがって、かかるＬＥＤユニット７０００においては、チップ幅を削減してＬＥＤチップ７００１に要する材料コストの低減を図ろうとしても、ワイヤボンド用のパッドを設ける必要がある限り、チップ幅の削減には限界があり、大幅な材料コストの低減を図ることは極めて困難であった。

また、ＬＥＤユニット７０００における領域のうち、ＬＥＤチップ７００１における発光領域又は駆動ＩＣチップ７００２における駆動素子として機能している領域は、基板表面から高々５μｍ程度の領域である、そのため、ＬＥＤユニット７０００においては、ＬＥＤチップ７００１や駆動ＩＣチップ７００２の厚さが約３００μｍである場合には、材料の厚さ方向の有効利用率の観点からも、不経済な形態であった。

さらに、ＬＥＤチップ７００１の基材であるＧａＡｓ基板は、発光機能の観点からは、その発光機能を担うＧａＡｓＰエピタキシャル層の支持躯体としての機能を担っているにすぎない。また、ＬＥＤユニット７０００においては、上述したように、ワイヤボンドの際のワイヤとチップとの間に短絡等の不具合の発生を防止するために、ＬＥＤチップ７００１と駆動ＩＣチップ７００２の厚さを同程度にすることが必要である。したがって、ＬＥＤユニット７０００においては、ＧａＡｓ基板等の厚さを削減して材料コストを低減しようとしても、支持躯体としての機能と安定したワイヤボンド歩留りとを確保するためには、基板として必然的に数百μｍ程度の厚さのものが必要となり、基板の厚さを削減することによる大幅なコスト低減を図るのは極めて困難であった。

本発明は、このような実情に鑑みてなされたものであり、機能低下を防止しながらも、大幅なコストの低減を図ることができる半導体複合装置、プリントヘッド、及びそれを用いた画像形成装置を提供することを目的とする。

上述した目的を達成する本発明にかかる半導体複合装置は、第１の基板と、前記第１の基板上に設けられた第１の半導体材料から構成される半導体薄膜層と、前記半導体薄膜層内に形成された能動素子群と、第２の半導体材料から構成され、前記能動素子群を駆動制御する第１の機能を有する第１の駆動回路群と、第３の半導体材料から構成され、前記能動素子群を駆動制御する前記第１の機能とは異なる第２の機能を有する第２の駆動回路群とを備えることを特徴としている。

このような本発明にかかる半導体複合装置においては、能動素子群を駆動制御するために必要な機能を、第１の駆動回路群と第２の駆動回路群とに分担することができる。

具体的には、前記第２の駆動回路群は、前記能動素子群に電気的に接続され、当該能動素子群を直接駆動するために高速に応答する回路群として構成され、前記第１の駆動回路群は、前記第２の駆動回路群に電気的に接続され、当該第２の駆動回路群を制御するために前記第２の駆動回路群よりも低速で応答する回路群として構成される。ここで、高速とは、動作周波数が５ＭＨｚ以上であることを意味する。また、本発明にかかる半導体複合装置においては、前記第２の駆動回路群を、前記能動素子群を直接駆動するために大きい駆動電流を制御することができる回路群として構成し、前記第１の駆動回路群を、前記第２の駆動回路群よりも制御することができる駆動電流が小さい回路群として構成することもできる。ここで、大きい駆動電流とは、５×１０^−５Ａ以上の電流を意味する。

このように、本発明にかかる半導体複合装置においては、高価ではあるものの、能動素子群を直接駆動するために比較的高速に応答する高速回路を形成可能な第３の半導体材料で高速回路群を形成する一方で、安価ではあるものの、高速回路群を制御するために比較的低速で応答する低速回路しか形成できない第２の半導体材料で低速回路群を形成し、これら高速回路群と低速回路群とによって駆動回路の機能を分担することができる。また、本発明にかかる半導体複合装置においては、比較的大きい駆動電流を制御することができる大電流駆動回路を形成可能な第３の半導体材料で大電流駆動回路群を形成する一方で、大電流駆動回路群を制御するために比較的大きい駆動電流を制御することができない小電流駆動回路しか形成できない第２の半導体材料で小電流駆動回路群を形成し、これら大電流駆動回路群と小電流駆動回路群とによって駆動回路の機能を分担することもできる。なお、高速とは、上述したように、５ＭＨｚ以上の動作周波数領域を意味し、低速とは、５ＭＨｚよりも小さい動作周波数領域を意味し、大電流とは、５×１０^−５Ａ以上の駆動電流領域を意味し、小電流とは、５×１０^−５Ａよりも小さい駆動電流領域であることを意味する。

また、本発明にかかる半導体複合装置においては、各部の構成を以下のようにすることができる。

まず、前記第１の基板としては、例えばガラス等の無機材料や、その他の有機材料を用いて構成することができる。

また、前記能動素子群としては、発光素子群を用いることができる。

この場合、前記第１の基板は、前記発光素子群の発光波長に対して光学的に透明な材料から構成されるのが望ましい。また、本発明にかかる半導体複合装置は、前記発光素子群が形成されている前記第１の基板の面とは反対側の面に、当該発光素子群から放射された光を集光する光学レンズを備えることもできる。さらに、この光学レンズとしては、ロッドレンズを用いることができ、前記第１の基板の厚さは、前記光学レンズの焦点距離と等しくするのが望ましい。

これにより、本発明にかかる半導体複合装置においては、光学レンズの焦点距離の調整や、光学レンズと発光素子とのアライメント調整、さらには、光学レンズを含む組み立て実装工程の簡略化を図ることができる。

さらに、前記第１の基板を構成する前記第１の半導体材料としては、例えば、Ａｌ_ｘＧａ_１−ｘＡｓ、Ａｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｐ、Ｇａ_ｘＩｎ_１−ｘＡｓ_ｙＰ_１−ｙ（１≧ｘ≧０、１≧ｙ≧０）等の化合物半導体材料を用いることができる。この場合、前記半導体薄膜層は、前記化合物半導体材料の単層又はパラメータｘ，ｙが異なる複数の層の積層構造を含むものとして構成される。また、前記化合物半導体材料としては、ＧａＡｓ_１−ｘＮ_ｘ、ＧａＰ_１−ｘＮ_ｘ、ＩｎＡｓ_１−ｘＮ_ｘ、ＩｎＰ_１−ｘＮ_ｘ、ＩｎＧａ_１−ｘＡｓ_１−ｙＮ_ｙ、ＩｎＰ_{１−ｘ−ｙ}Ａｓ_ｘＮ_ｙ、ＧａＰ_{１−ｘ−ｙ}Ａｓ_ｘＮ_ｙ、Ｉｎ_ｘＧａ_１−ｘＮ、Ａｌ_ｘＧａ_１−ｘＮ、Ｉｎ_ｘＡｌ_１−ｘＮ、ＧａＮ（１≧ｘ≧０、１≧ｙ≧０）のいずれか１つ又は複数の材料を含むものを用いてもよい。

なお、本発明にかかる半導体複合装置においては、半導体薄膜層を構成する各層の厚さが薄い方が光吸収が少なく、また、各層の厚さが薄過ぎる場合には、欠陥が生じたり、積層界面のだれによって必要な機能を達成できない場合があることから、前記半導体薄膜層の層厚は、０．１μｍ以上２０μｍ以下とするのが望ましい。

さらにまた、前記発光素子群としては、発光ダイオードを含むものを用いることができる。より具体的には、前記発光素子群としては、複数の発光ダイオードから構成されるものを用いることができる。この場合、複数の発光ダイオードは、所定間隔をもって配列することができる。

また、前記発光素子群としては、半導体レーザを含むものを用いることができる。より具体的には、前記発光素子群としては、複数の半導体レーザから構成されるものを用いることができる。この場合、複数の半導体レーザは、所定間隔をもって配列することができる。

さらに、本発明にかかる半導体複合装置は、前記発光素子群の下方に、当該発光素子群から放射された光を反射する例えば金属材料から構成される反射層を備えることができる。これにより、本発明にかかる半導体複合装置においては、発光素子から第１の基板の下面方向へと放射された光を上面方向へと反射することができる。これに対して、本発明にかかる半導体複合装置は、前記発光素子群の上方に、当該発光素子群から放射された光を反射する例えば金属材料から構成される反射層を備えるようにしてもよい。この場合、本発明にかかる半導体複合装置においては、発光素子から第１の基板の上面方向へと放射された光を下面方向へと反射することができる。

さらにまた、前記第２の駆動回路群としては、前記発光素子群を点灯制御するための電流を制御する機能を有するものを用いることができる。ここで、前記第３の半導体材料は、単結晶Ｓｉを母材料としたものとすることができる。このような前記第２の駆動回路群は、前記第１の基板上に設けられた配線領域上の接続領域に、フリップチップやワイヤボンディングによって電気的に接続されることにより、前記第１の基板上に設けられる。

また、前記第２の駆動回路群は、半導体薄膜として構成することもできる。この場合、前記第２の駆動回路群は、他の素子群と薄膜配線によって電気的に接続することができる。これにより、本発明にかかる半導体複合装置においては、配線の形成及び接続を容易とすることができ、また、接続において高い信頼性を得ることができる。

さらに、前記第２の駆動回路群を構成する前記第３の半導体材料は、多結晶Ｓｉを母材料としたものとすることができる。この場合、前記第２の駆動回路群は、半導体薄膜として構成することができ、他の素子群と薄膜配線によって電気的に接続することができる。

一方、前記第１の駆動回路群としては、外部から入力された信号のディジタル処理を行い、前記発光素子群の駆動信号を生成する機能を有するものを用いることができる。ここで、前記第２の半導体材料は、多結晶Ｓｉを母材料としたものとすることができ、この場合、前記第３の半導体材料は、単結晶Ｓｉを母材料としたものとすることができる。また、前記第２の半導体材料は、有機物半導体材料を母材料としたものとすることもでき、この場合、前記第３の半導体材料は、多結晶Ｓｉを母材料としたものとすることができる。このような前記第１の駆動回路群は、他の素子群と薄膜配線によって電気的に接続することができる。これにより、本発明にかかる半導体複合装置においては、第１の駆動回路群及び第２の駆動回路群を大面積の領域に一括形成することができることから、全体として必要な機能を維持しつつ、大幅なコストの低減を図ることができる。

さらにまた、本発明にかかる半導体複合装置は、前記第１の基板上に、前記第１の駆動回路群及び／又は前記第２の駆動回路群に対して信号及び電力を入出力するための配線領域や、外部からの信号及び電力の入出力を中継するコネクタを備えるのも望ましい。これにより、本発明にかかる半導体複合装置においては、信号や電力を供給する外部回路を簡素化することができる。

また、本発明にかかる半導体複合装置は、前記第１の駆動回路群及び／又は前記第２の駆動回路群に対して信号及び電力を入出力するための配線領域が設けられた第２の基板を備えてもよい。ここで、前記半導体薄膜層、前記第１の駆動回路群、及び前記第２の駆動回路群は、前記第１の基板上に設けられる。このような本発明にかかる半導体複合装置において、前記第２の基板は、前記第１の駆動回路群及び／又は前記第２の駆動回路群に対する外部からの信号及び電力の入出力を中継する。

これにより、本発明にかかる半導体複合装置においては、容易に外部回路との間で信号や電力の入出力を行うことができ、また、第１の基板の基板幅を小さくすることができ、コストの低減を図ることができる。さらに、本発明にかかる半導体複合装置においては、基板上の配線を多層にする等、基板設計の自由度を大幅に高めることができ、さらには、配線領域の信頼性をより高めることができる。

なお、この場合、前記第２の基板は、前記第１の基板にワイヤボンディングによって電気的に接続することができる。また、本発明にかかる半導体複合装置においては、前記第１の基板上に設けられた接続パッド又は接続ポストと、前記第２の基板上に設けられた接続パッド又は接続ポストとを、直接又はボンディングペーストを介して電気的に接続してもよい。これにより、本発明にかかる半導体複合装置においては、当該半導体複合装置の幅をより小さくすることができるとともに、第２の基板の基板幅を、第１の基板の基板幅よりも小さくすることができる。

さらに、本発明にかかる半導体複合装置は、外部回路の簡素化を図るべく、前記第１の基板上に、外部から入力された信号を処理し、前記第１の駆動回路群及び前記第２の駆動回路群との間で信号を入出力する第３の駆動回路群を備えてもよい。ここで、前記第３の駆動回路群は、第３の基板を設けてもよい。この場合、前記第３の駆動回路群を含む第３の基板は、前記第１の基板に、ワイヤボンディング又はフリップチップによって電気的に接続することができる。

なお、前記第３の駆動回路群についても、半導体薄膜として構成することができる。この場合、前記第３の駆動回路群は、前記第１の駆動回路群上にボンディングすることができ、また、平坦化のための薄膜を介してボンディング領域に設けることもできる。さらに、前記第３の駆動回路群は、前記第１の基板ではなく、当該第１の基板とは異なる基板上に設けることもできる。このような前記第３の駆動回路群は、単結晶Ｓｉ及び多結晶Ｓｉの両方を母材料として構成したり、単結晶Ｓｉ、多結晶Ｓｉ、及び有機物半導体材料を母材料として構成したりすることができる。

また、上述した目的を達成する本発明にかかるプリントヘッドは、上述した本発明にかかる半導体複合装置を配列したことを特徴としている。具体的には、本発明にかかるプリントヘッドは、前記半導体複合装置を支持する支持フレームと、前記半導体複合装置から出射された光を集光する前記支持フレームに支持された光学素子とを備え、前記光学素子の光軸を、前記半導体複合装置における発光素子と位置合わせたものとすることができる。

このような本発明にかかるプリントヘッドにおいては、小型化を図ることができるとともに、高品質な画像形成を行うことができる。また、本発明にかかるプリントヘッドにおいては、発光素子の駆動回路として必要な機能を分割し、各駆動回路の仕様に合わせて部分的に低コスト化を図ることができることから、低コストで優れた特性を実現することができる。

さらに、上述した目的を達成する本発明にかかる画像形成装置は、上述した本発明にかかる半導体複合装置を配列したプリントヘッドを備えることを特徴としている。

このような本発明にかかる画像形成装置においては、プリントヘッドの小型化にともないスペース効率を向上させることができるとともに、高品質の画像を形成することができ、また、機能低下を防止しながらも、大幅なコストの低減を図ることができる。

本発明においては、能動素子群を駆動制御するために必要な機能を、第１の駆動回路群と第２の駆動回路群とに分担することができることから、機能低下を防止しながらも、大幅なコストの低減を図ることができる。

以下、本発明を適用した具体的な実施の形態について図面を参照しながら詳細に説明する。

この実施の形態は、半導体薄膜を用いた半導体複合装置である。特に、この半導体複合装置は、駆動回路等を形成する際に、単結晶半導体といった高価ではあるものの、能動素子群を直接駆動するために比較的高速に応答する高速回路を形成可能な材料で高速回路群を形成する一方で、多結晶半導体といった安価ではあるものの、高速回路群を制御するために比較的低速で応答する低速回路しか形成できない材料で低速回路群を形成し、これら高速回路群と低速回路群とによって駆動回路の機能を分担することにより、機能低下を防止しつつ安価に構成することができるものである。また、この半導体複合装置は、比較的大きい駆動電流を制御することができる大電流駆動回路を形成可能な材料で大電流駆動回路群を形成する一方で、大電流駆動回路群を制御するために比較的大きい駆動電流を制御することができない小電流駆動回路しか形成できない材料で小電流駆動回路群を形成し、これら大電流駆動回路群と小電流駆動回路群とによって駆動回路の機能を分担することにより、機能低下を防止しつつ安価に構成することができるものである。ここで、高速とは、５ＭＨｚ以上の動作周波数領域を意味し、低速とは、５ＭＨｚよりも小さい動作周波数領域を意味し、大電流とは、５×１０^−５Ａ以上の駆動電流領域を意味し、小電流とは、５×１０^−５Ａよりも小さい駆動電流領域を意味する。

なお、以下では、説明の便宜上、例えば電子写真式プリンタに使用されるＬＥＤ（Light Emitting Diode）プリントヘッドに適用可能な半導体複合装置について説明するものとする。

まず、第１の実施の形態として示す半導体複合装置について説明する。

図１に、半導体複合装置の要部平面図を示す。また、図２に、図１中Ａ−Ａ断面図を示し、図３に、図１中Ｂ−Ｂ断面図を示す。なお、同図における各部の寸法関係、電極や電極パッドの個数や配置位置等は、本発明を限定するものではない。

すなわち、半導体複合装置は、図１に示すように、例えばガラス基板等の無機材料やプラスチック基板等の有機材料から構成される第１の基板１０１の上に、第１の半導体材料群としての例えばＡｌ_ｘＧａ_１−ｘＡｓ、Ａｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｐ、又はＧａ_ｘＩｎ_１−ｘＡｓ_ｙＰ_１−ｙ（１≧ｘ≧０、１≧ｙ≧０）といった化合物半導体群の単層又はパラメータｘ，ｙが異なる複数の層の積層構造を含むものとして構成される半導体薄膜層１０４を備える。この半導体薄膜層１０４内には、ｐｎ接合を含む能動素子群としての発光部１０４'が形成される。なお、同図においては、メサエッチングによって各ｐｎ接合を素子分離した形態からなる複数の発光部１０４'を所定間隔をもって１列に配列した様子を示しているが、半導体複合装置においては、複数の発光部１０４'を１列に配列する必要はなく、例えば、複数の発光部１０４'をその配列方向に対して直交する方向に規則的にずらすような配列とすることもできる。

さらに、第１の基板１０１の上には、発光部１０４'から当該第１の基板１０１の下面方向へと放射された光を上面方向へと反射する反射層１０５が形成されている。この反射層１０５は、例えば、Ｔｉ、Ｐｔ、Ａｕ、Ｇｅ、Ｎｉ、Ａｌ、Ｃｕ、Ｐｄ、Ｗを含む単層、積層、又は合金層といった金属材料から構成される。なお、反射層１０５は、後述する第２の駆動回路群１０３を介して接地電位と接続するための接続パッド１２３に接続された共通電極コンタクト１０８に電気的に接続され、共通配線としての役割も担っている。また、第１の基板１０１の上には、配線層として、各発光部１０４'毎に設けられた個別配線１０６と、共通配線１０７とが形成されている。個別配線１０６は、例えば、Ｔｉ／Ｐｔ／Ａｕ、Ａｕ、Ｇｅ、Ｎｉを含む合金及びＡｕの積層、ＡｌＳｉＣｕ、Ｎｉ／Ａｌ、Ａｌ等から構成される。また、共通配線１０７は、例えば、Ａｕ、Ｇｅ、Ｎｉを含む合金及びＡｕの積層等から構成され、例えば発光部１０４'の上面がｐ型半導体層であるものとすると、ｎ型半導体層上に形成したコンタクトである。この共通配線１０７は、反射層１０５と電気的に接続されている。これら配線層は、例えばリフトオフプロセス等の半導体フォトリソプロセスを用いて形成することができる。

さらにまた、第１の基板１０１の上には、発光素子としての各ＬＥＤ素子を駆動する第１の駆動回路群１０２が形成されている。この第１の駆動回路群１０２は、第２の半導体材料群としての例えば多結晶Ｓｉを母材料として構成される半導体素子であり、ガラス基板上で全てのＬＥＤ素子に対応する回路が一括形成されたものである。このような第１の駆動回路群１０２は、ＬＥＤ素子を点灯制御するにあたり、図示しない電源から接続パッド１０９を介して入力された電力に基づいて動作し、図示しない外部回路から当該接続パッド１０９を介して入力された入力信号を論理処理し、駆動信号を生成する機能を有する。例えば、第１の駆動回路群１０２としては、入力した信号を加工して保持するディジタル回路等であって入力から出力までに高速な応答を必要としない回路を用いることができる。この第１の駆動回路群１０２の出力は、配線１３１及び接続パッド１２１を介して後述する第２の駆動回路群１０３の入力に接続され、当該第２の駆動回路群１０３を制御する。

一方、第２の駆動回路群１０３は、第３の半導体材料群としての例えば単結晶Ｓｉを母材料として構成される一般的な半導体チップとして構成される。この第２の駆動回路群１０３は、第１の基板１０１の上に設けられた配線領域上の接続領域に、例えばフリップチップやワイヤボンディングによって電気的に接続される。具体的には、第２の駆動回路群１０３は、その出力が接続パッド１２２を介して、各ＬＥＤ素子の個別配線１０６に電気的に接続されている。すなわち、第２の駆動回路群１０３は、上述した３つの接続パッド１２１，１２２，１２３に電気的に接続されている。このような第２の回路駆動１０３は、ＬＥＤ素子を点灯制御するための電流を制御する機能を有し、例えば第１の駆動回路群１０２によって論理処理されて得られた駆動信号を、ＬＥＤ素子の駆動電力に変換する駆動回路（又は増幅回路）として用いることができる。なお、ここでは、第２の駆動回路群１０３は、第１の駆動回路群１０２によって制御され、入力された駆動信号に応答して、この出力と電気的に接続されているＬＥＤ素子を選択的に発光させるような駆動制御を行うものとする。

このような半導体複合装置においては、図２に示すように、第１の基板１０１の上に層間絶縁膜（パッシベーション膜）２１０，２１２が形成されている。半導体複合装置は、電気的に短絡してはならない領域に絶縁膜を設けることにより、正常な動作を確保できる構造とされる。なお、これら層間絶縁膜２１０，２１２としては、段差領域等で短絡及び断線が生じないように良好な被覆が可能なプラズマ化学気相蒸着（Plasma activated Chemical Vapor Deposition；ＰＣＶＤ）法で形成したものを用いたり、ポリイミド膜又はスピン・オン・グラス膜等で段差を平坦化したり等、段差領域の形状に応じて適切なものを選択するのが望ましい。具体的には、層間絶縁膜２１０としては、例えば、ポリイミド膜、塗布有機膜、又はスピン・オン・グラス膜等が好適である。また、層間絶縁膜２１２としては、例えばＳｉＮ膜等が好適である。

また、半導体薄膜層１０４には、メサエッチングによってｐｎ接合を含む上層領域と共通電極を形成する下層領域とが形成されている。第２の駆動回路群１０３は、接続パッド（接続ポスト）１２１ａ，１２１ｃ，１２２ａ，１２２ｃを有し、これら接続パッド１２１ａ，１２１ｃ，１２２ａ，１２２ｃは、ペースト１２１ｂ，１２２ｂを介して互いに電気的に接続されている。また、半導体複合装置においては、図３に示すように、反射層１０５を共通電極と第２の駆動回路群１０３との間の電気的な接続にもあてている。

さて、半導体薄膜層１０４は、以下のような構成からなる。図４に、半導体薄膜層１０４を含む要部断面図を示す。

具体的には、半導体薄膜層１０４は、当該半導体薄膜層１０４を層間絶縁膜２１０の上面に良好な状態で貼付するための貼り付け層１０４ａと、導通層１０４ｂと、第２の導電型コンタクト層１０４ｃと、この第２の導電型コンタクト層１０４ｃを良好な状態で安定して露出させるための作製プロセスに用いられるエッチング停止層１０４ｄと、このエッチング停止層１０４ｄと下側クラッド層１０４ｆとを分離するための分離層１０４ｅと、下側クラッド層１０４ｆと、活性層１０４ｇと、上側クラッド層１０４ｈと、第１の導電型コンタクト層１０４ｉとが、下側からこの順序で積層されて構成される。

貼り付け層１０４ａは、活性層１０４ｇのエネルギーバンドギャップよりも小さいエネルギーバンドギャップを有する半導体層であり、例えばｎ型ＧａＡｓ層からなる。また、導通層１０４ｂは、例えば、ｎ型Ａｌ_ｔＧａ_１−ｔＡｓ（１＞ｔ＞０）層からなり、第２の導電型コンタクト層１０４ｃは、ｎ型ＧａＡｓ層からなる。さらに、エッチング停止層１０４ｄは、第２の導電型コンタクト層１０４ｃ及び当該エッチング停止層１０４ｄよりも上の層構造を構成する材料と選択的にエッチングが可能な層であり、第２の導電型コンタクト層１０４ｃとしてｎ型ＧａＡｓ層を用いた場合には、例えばｎ型Ｉｎ_ｓＧａ_１−ｓＰ（１≧ｓ≧０）層からなるものが好適である。さらにまた、分離層１０４ｅは、活性層１０４ｇのエネルギーバンドギャップよりも小さいエネルギーバンドギャップを有する例えばｎ型ＧａＡｓ層からなる半導体層であり、エッチング停止層１０４ｄよりも上層でのエピタキシャル成長層の品質を向上させる上で重要な役割を果たすものである。また、下側クラッド層１０４ｆは、例えば、ｎ型Ａｌ_ｚＧａ_１−ｚＡｓ（１＞ｚ＞０）層からなり、活性層１０４ｇは、ｎ型Ａｌ_ｙＧａ_１−ｙＡｓ（１＞ｙ＞０）層からなり、上側クラッド層１０４ｈは、ｐ型Ａｌ_ｘＧａ_１−ｘＡｓ（１＞ｘ＞０）層からなり、第１の導電型コンタクト層１０４ｉは、ｐ型ＧａＡｓ層からなる。なお、各層の混晶比は、例えば、ｔ＞ｙ，ｚ＞ｙ，ｘ＞ｙとされる。勿論、半導体薄膜層１０４においては、これらパラメータｘ，ｙ，ｚ，ｔの大小関係を満たすように、適宜混晶比を定めることができる。

このような半導体薄膜層１０４を備える半導体複合装置において、活性層１０４ｇによって発光した光のうち下面方向に向かう光は、分離層１０４ｅ、第２の導電型コンタクト層１０４ｃ、及び貼り付け層１０４ａを通過して反射層１０５に到達すると、当該反射層１０５によって反射され、再度、貼り付け層１０４ａ、第２の導電型コンタクト層１０４ｃ、分離層１０４ｅ、及び最上層の第１の導電型コンタクト層１０４ｉを通過して外部へと取り出される。したがって、半導体複合装置においては、各層の厚さが薄い方が光吸収が少ない。ただし、半導体複合装置においては、各層の厚さが薄過ぎる場合には、欠陥が生じたり、積層界面のだれによって必要な機能を達成できない可能性がある。このような観点からの分離層１０４ｅ、第２の導電型コンタクト層１０４ｃ、及び貼り付け層１０４ａの層厚は、それぞれ、５ｎｍ以上１００ｎｍ以下の範囲が好適である。また、エッチング停止層１０４ｄの層厚は、５ｎｍ以上１００ｎｍ以下がより好適である。そして、半導体薄膜層１０４の層厚は、０．１μｍ以上２０μｍ以下が好適である。

このような半導体複合装置においては、図示しない外部回路から第１の駆動回路群１０２に信号が入力されると、当該第１の駆動回路群１０２により、点灯するＬＥＤ素子のアドレス設定、点灯時間、点灯タイミング、当該ＬＥＤ素子に流す電流レベルの設定、点灯データのリセット等の信号処理（ディジタル処理）を行い、生成した駆動信号を第２の駆動回路群１０３に出力する。これに応じて、第２の駆動回路群１０３は、第１の駆動回路群１０２から供給された駆動信号に基づいて、ＬＥＤ素子に流す電流を出力制御する。これにより、半導体複合装置においては、第２の駆動回路群１０３から出力された電流に基づいて、ＬＥＤ素子が点灯する。

ここで、第１の駆動回路群１０２は、多結晶Ｓｉを母材料として構成されていることから、大面積の領域に対する一括形成が可能であるが、結晶粒の大きさがあまり大きくない場合には、粒界が多くてキャリアの寿命が短く、抵抗が高くなり、さらに、キャリアの易動度が小さく、高速動作にも適さない。また、多結晶Ｓｉは、再結晶化によって結晶を大きくしたとしても、単結晶Ｓｉと比較して大きな電流の駆動や高速動作は劣る。しかしながら、半導体複合装置においては、ＬＥＤ素子に対する電流制御までも多結晶Ｓｉ回路素子に担わせることはない。

そこで、半導体複合装置においては、ＬＥＤ素子に対する電流制御については単結晶Ｓｉを母材料として構成される第２の駆動回路群１０３に担わせるように、ＬＥＤ素子の駆動回路として必要な機能を、第１の駆動回路群１０２と第２の駆動回路群１０３とに分担し、ディジタル処理（論理処理）のみを多結晶Ｓｉ回路素子である第１の駆動回路群１０２に担わせることにより、全体として必要な機能を維持しつつ、低コスト化を図ることができる。

以上説明したように、本発明の第１の実施の形態として示す半導体複合装置においては、半導体薄膜層１０４に含まれるＬＥＤ素子とこのＬＥＤ素子を駆動する駆動回路を薄膜配線によって電気的に接続することから、ＬＥＤ素子を有している半導体薄膜層１０４を大幅に薄型化することができる。また、この半導体複合装置においては、ＬＥＤ素子を駆動する駆動回路として、電流制御を行う半導体回路群を単結晶Ｓｉを母材料として作製するとともに、駆動制御のための信号処理を行う半導体回路群を多結晶Ｓｉを母材料として作製し、異なる半導体材料群から構成される素子群に機能を分担したことから、ＬＥＤ素子の点灯制御に必要な電流を十分に制御することができる。さらに、半導体複合装置においては、多結晶Ｓｉを母材料とした回路素子群は大面積の領域に一括形成することが可能であるため、全ての回路素子群を単結晶Ｓｉを母材料として作製する場合と比較して、大幅なコスト低減を図ることが可能となる。

なお、半導体複合装置においては、半導体薄膜層１０４の構成を異なるものとしてもよい。

具体的には、半導体薄膜層としては、図５に示すように、半導体薄膜層１０４と接合形態が異なる半導体薄膜層３０４を用いることができる。すなわち、この半導体薄膜層３０４は、第２の導電型半導体層（ｎ型半導体層）へ第１の導電型不純物（ｐ型不純物）を選択的に拡散することによってｐ型拡散領域３３０（第１の導電型コンタクト層）、すなわち、ｐｎ接合を形成したものである。このｐ型拡散領域３３０は、その拡散フロントが活性層１０４ｇ内に到達している。このうち、活性層１０４ｇ内に到達した拡散領域３３０ａは、例えば、ｐ型Ａｌ_ｙＧａ_１−ｙＡｓ層からなり、上側クラッド層１０４ｈ内に形成された拡散領域３３０ｂは、ｐ型Ａｌ_ｘＧａ_１−ｘＡｓ層からなり、最上層の第１の導電型コンタクト層（ｐ型コンタクト層）３３０ｃは、第２の導電型コンタクト層（ｎ型コンタクト層）と分離されている。また、共通配線１０７は、第２の導電型コンタクト層１０４ｃの上に形成されている。また、半導体薄膜層としては、図６に示すように、共通配線（共通コンタクト層）１０７が最上層の第２の導電型コンタクト層（ｎ型コンタクト層）の上に形成された半導体薄膜層４０４を用いることもできる。

その他、半導体複合装置においては、半導体薄膜層内に形成されているｐｎ接合の形態として、各発光部が最下層までエッチングによって分離されているものを用いてもよい。また、半導体複合装置においては、ＬＥＤ素子アレイの駆動形態についても、一斉駆動の駆動方式の他、時分割駆動を採用してもよい。

なお、半導体複合装置においては、上述した第１の駆動回路群１０２と第２の駆動回路群１０３とによる駆動回路群の切り分けを、上述したものの他に、単に第１の駆動回路群１０２を低速回路とし、第２の駆動回路群１０３を高速回路とすることもでき、また、第１の駆動回路群１０２をディジタル回路とし、第２の駆動回路群１０３をアナログ回路とすることもできる。さらに、半導体複合装置においては、第１の駆動回路群１０２を極めて大規模な論理回路群とし、第２の駆動回路群１０３を比較的小規模な回路群に分けることもできる。半導体複合装置においては、このような構成にした場合には、第１の駆動回路群１０２を、ガラス基板上等に一括して非常に大面積に加工できる多結晶Ｓｉ上に形成することができることから、回路規模の制約をなくすことができるとともに安価に形成することができる。一方、第２の駆動回路群１０３は、高速化を必要とするため、電子移動度の高い半導体単結晶（単結晶シリコン又は単結晶ＧａＡｓ等の単結晶化合物半導体）中に形成するのが望ましい。

つぎに、第２の実施の形態として示す半導体複合装置について説明する。

この第２の実施の形態として示す半導体複合装置は、第１の実施の形態として示した半導体複合装置において第３の半導体材料群から構成される第２の駆動回路群が基板上に設けられた回路素子群であったのに対して、当該第３の半導体材料群から構成される第２の駆動回路群が半導体薄膜内に形成されている点で異なるものである。したがって、この第２の実施の形態の説明においては、第１の実施の形態の説明と同様の構成については同一符号を付し、その詳細な説明を省略するものとする。

図７に、半導体複合装置の要部平面図を示す。また、図８に、図７中Ａ−Ａ断面図を示し、図９に、図７中Ｂ−Ｂ断面図を示す。なお、図７に示す要部平面図においては、明瞭化のため、層間絶縁膜を省略している。

すなわち、半導体複合装置は、例えばガラス基板やプラスチック基板からなる第１の基板１０１の上に、第２の半導体材料群としての多結晶Ｓｉや有機物半導体材料といった第１の基板１０１の上に大面積での一括形成が可能な材料を用いて構成される第１の駆動回路群１０２と、上述した半導体薄膜層１０４とを備える。なお、半導体複合装置においては、半導体薄膜層１０４に代えて、上述した半導体薄膜層３０４，４０４を用いてもよい。第１の駆動回路群１０２は、ＬＥＤ素子を点灯制御するにあたり、図示しない電源から接続パッド１０９を介して入力された電力に基づいて動作し、図示しない外部回路から当該接続パッド１０９を介して入力された入力信号を論理処理し、駆動信号を生成する機能を有する。

また、半導体複合装置は、上述した第２の駆動回路群１０３に代えて、ＬＥＤ素子を点灯制御するための電流を制御する機能を有する第２の駆動回路群５０３を備える。この第２の駆動回路群５０３は、第３の半導体材料群としての単結晶Ｓｉを母材料として構成され、且つ半導体薄膜として構成される。個別配線１０６、共通配線１０７、及び共通電極コンタクト１０８は、この第２の駆動回路群５０３に電気的に接続され、第１の駆動回路群１０２と第２の駆動回路群１０３は、配線１３１を介して電気的に接続されている。なお、反射層１０５、個別配線１０６、及び共通配線１０７の各材料は、第１の実施の形態にて述べたものを用いることができる。

このような半導体複合装置において、第２の駆動回路群５０３と、ＬＥＤ素子及び第１の駆動回路群１０２との間は、半導体フォトリソプロセスで形成した薄膜配線によって電気的に接続するのが望ましい。そのため、第２の駆動回路５０３の半導体薄膜の厚さは、２０μｍ以下が望ましい。

このように、本発明の第２の実施の形態として示す半導体複合装置においては、単結晶Ｓｉを母材料として構成される第２の駆動回路群５０３を半導体薄膜の形態で第１の基板１０１の上にボンディングしていることから、各素子間を全て薄膜配線によって形成することができる。したがって、この半導体複合装置においては、配線の形成及び接続を容易とすることができ、また、接続において高い信頼性を得ることができる。

なお、この半導体複合装置においても、第１の実施の形態として示した半導体複合装置と同様に、半導体材料、金属材料、及び／又は基板材料等について適宜変更することができる。

つぎに、第３の実施の形態として示す半導体複合装置について説明する。

この第３の実施の形態として示す半導体複合装置は、第１の実施の形態及び第２の実施の形態として示した半導体複合装置における第１の駆動回路群及び第２の駆動回路群の構成を異なるものとしたものである。したがって、この第３の実施の形態の説明においては、第１の実施の形態及び第２の実施の形態の説明と同様の構成については同一符号を付し、その詳細な説明を省略するものとする。

図１０に、半導体複合装置の要部平面図を示す。また、図１１に、図１０中Ａ−Ａ断面図を示し、図１２に、図１０中Ｂ−Ｂ断面図を示す。なお、図１０に示す要部平面図においては、明瞭化のため、層間絶縁膜を省略している。また、ここでは、上述した半導体薄膜層１０４を用いるものとして説明するが、半導体複合装置においては、半導体薄膜層１０４に代えて、上述した半導体薄膜層３０４，４０４を用いてもよい。

第１の実施の形態及び第２の実施の形態として示した半導体複合装置においては、ＬＥＤ素子を点灯制御するための電流を制御する機能を有する第２の駆動回路群１０３，５０３が、単結晶Ｓｉを母材料として基板上又は半導体薄膜内に形成されていた。これに対して、第３の実施の形態として示す半導体複合装置においては、第２の駆動回路群６０３が多結晶Ｓｉを母材料とする半導体薄膜内に形成される。

また、第１の実施の形態及び第２の実施の形態として示した半導体複合装置においては、駆動信号を生成する機能を有する第１の駆動回路群１０２が、多結晶Ｓｉを母材料とする材料から構成されていた。これに対して、第３の実施の形態として示す半導体複合装置においては、第２の半導体材料群としての有機物半導体材料を母材料として構成される第１の駆動回路群６０２を用いる。

第２の駆動回路群６０３を構成する多結晶Ｓｉは、第１の基板１０１の上に形成したポリＳｉをレーザによって再結晶化したものである。このようにして形成される第２の駆動回路群６０３は、高速動作が可能であり且つ駆動制御可能な電流が１ｍＡオーダまでの範囲となるように、当該材料の易動度が３００Ｖｃｍ／ｓ以上とされる。

また、第１の駆動回路群６０２を構成する有機物半導体材料においても、高速制御が可能なように、当該材料の易動度が１Ｖｃｍ／ｓ以上とされる。

半導体複合装置においては、これら多結晶Ｓｉを母材料として構成される第２の駆動回路群６０３及び有機物半導体材料を母材料として構成される第１の駆動回路群６０２を、第１の基板１０１の上で一括形成する。そして、半導体複合装置において、第２の駆動回路群６０３と、ＬＥＤ素子及び第１の駆動回路群６０２との間は、半導体フォトリソプロセスで形成した薄膜配線によって電気的に接続することができる。

このように、本発明の第３の実施の形態として示す半導体複合装置においては、第１の駆動回路群６０２及び第２の駆動回路群６０３を、それぞれ、有機物半導体材料及び多結晶Ｓｉを母材料として構成することにより、これら第１の駆動回路群６０２及び第２の駆動回路群６０３を大面積の領域に一括形成することができる。したがって、この半導体複合装置においては、全体として必要な機能を維持しつつ、大幅なコストの低減を図ることができる。

つぎに、第４の実施の形態として示す半導体複合装置について説明する。

この第４の実施の形態として示す半導体複合装置は、第１の実施の形態乃至第３の実施の形態として示した半導体複合装置における第１の基板の下面に、ＬＥＤ素子から放射された光を集光する光学レンズを設けたものである。したがって、この第４の実施の形態の説明においては、第１の実施の形態乃至第３の実施の形態の説明と同様の構成については同一符号を付し、その詳細な説明を省略するものとする。

図１３に、半導体複合装置の要部平面図を示す。また、図１４に、図１３中Ａ−Ａ断面図を示し、図１５に、図１３中Ｂ−Ｂ断面図を示す。なお、図１３に示す要部平面図においては、明瞭化のため、層間絶縁膜を省略している。また、ここでは、第３の実施の形態にて説明した半導体薄膜層１０４並びに第１の駆動回路群６０２及び第２の駆動回路群６０３を用いるものとして説明するが、半導体複合装置においては、半導体薄膜層１０４に代えて、上述した半導体薄膜層３０４，４０４を用いてもよく、また、第１の駆動回路群６０２に代えて、第１の駆動回路群１０２を用いるとともに、第２の駆動回路群６０３に代えて、第２の駆動回路群１０３，５０３を用いてもよい。

第１の実施の形態乃至第３の実施の形態として示した半導体複合装置においては、ＬＥＤ素子を含む半導体薄膜層１０４の下方に反射層１０５を設け、第１の基板１０１の下面方向へと放射された光を上面方向へと反射していた。

これに対して、第４の実施の形態として示す半導体複合装置においては、ＬＥＤ素子の上面に反射層を設けるとともに、ＬＥＤ素子が形成されている第１の基板１０１の面とは反対側の面に、当該ＬＥＤ素子から放射された光を集光し、画像形成面に収束させる光学レンズを設ける。

具体的には、この半導体複合装置においては、半導体薄膜層１０４の上面を個別電極７４４によって被覆している。これにより、半導体複合装置においては、上方に放射された光が個別電極７４４によって下面方向へと反射されることになる。また、半導体複合装置においては、反射層１０５が設けられていた位置に、ＬＥＤ素子から放射された光を透過する例えばＩＴＯやＺｎＯ等の透明導電膜７４０が設けられる。そして、共通電極コンタクト１０８は、透明導電膜７４０を介して、共通電極を第２の駆動回路群６０３に電気的に接続している。これにより、半導体複合装置においては、共通電極コンタクト１０８と反対側に共通配線を引き回すことができる。なお、ここでは、透明導電膜７４０を用いて共通配線を引き回しているが、半導体複合装置においては、半導体薄膜層１０４の上方に配線を設ける等の他の形態としてもよく、この場合には、透明導電膜７４０に導電性機能を持たせる必要はなく、光学的に透明な薄膜であればいかなるものを用いてもよい。

さらに、半導体複合装置においては、第１の基板１０１の下面に、個別電極７４４によって下面方向へと反射された光を集光して画像形成面に収束させる光学レンズ７５０が設けられる。この光学レンズ７５０は、例えばＬＥＤ素子の配列幅の分だけ設けられたロッドレンズアレイとして構成される。第１の基板１０１の厚さは、この光学レンズ７５０を介して画像形成面に光を収束させるように、当該光学レンズ７５０の焦点距離と等しくするのが望ましい。これにより、半導体複合装置においては、光学レンズ７５０とＬＥＤ素子との間の距離を調整する必要がなく、当該光学レンズ７５０の実装工程を簡略化することができる。

なお、半導体複合装置においては、ＬＥＤ素子から放射される光を、第１の基板１０１を通過して光学レンズ７５０に入射させる必要があることから、第１の基板１０１は、発光波長に対してできる限り光学的に透明な材料であるのが望ましく、例えば、光学的に透明なガラス基板やプラスチック基板を用いることができる。

このように、本発明の第４の実施の形態として示す半導体複合装置においては、第１の基板１０１の下面に光学レンズ７５０を設け、当該光学レンズ７５０の焦点距離と等しい厚さからなる第１の基板１０１を用いることにより、光学レンズ７５０の焦点距離の調整や、光学レンズ７５０とＬＥＤ素子とのアライメント調整、さらには、光学レンズ７５０を含む組み立て実装工程の簡略化を図ることができる。

つぎに、第５の実施の形態として示す半導体複合装置について説明する。

この第５の実施の形態として示す半導体複合装置は、第１の基板上に設けられた第１の駆動回路群及び第２の駆動回路群並びに半導体薄膜層から構成されるＬＥＤ素子群に加えて、外部回路から入力される信号や電力等の入出力を中継するコネクタと、各素子群と、コネクタ間を電気的に接続する配線群とを備えるとともに、外部からの入力信号を処理し、第１の駆動回路群及び第２の駆動回路群との間で信号を出力／入力する第３の駆動回路群を備えるものである。したがって、この第５の実施の形態の説明においては、第１の実施の形態乃至第４の実施の形態の説明と同様の構成については同一符号を付し、その詳細な説明を省略するものとする。

図１６に、半導体複合装置の概略平面図を示す。また、図１７に、図１６中Ａ−Ａ断面図を示す。なお、ここでは、第１の実施の形態にて説明した半導体薄膜層１０４並びに第１の駆動回路群１０２及び第２の駆動回路群１０３を用いるものとして説明するが、半導体複合装置においては、半導体薄膜層１０４に代えて、上述した半導体薄膜層３０４，４０４を用いてもよく、また、第１の駆動回路群１０２に代えて、第１の駆動回路群６０２を用いるとともに、第２の駆動回路群１０３に代えて、第２の駆動回路群５０３，６０３を用いてもよい。

具体的には、この半導体複合装置においては、図１６に示すように、第１の基板１０１の上に、配線領域８６０，８６２が設けられる。半導体複合装置においては、これら配線領域８６０，８６２を介して、外部回路からの信号や電力等の入出力を中継するコネクタ８６４を介して入力される信号を第１の駆動回路群１０２に供給したり、第１の駆動回路群１０２及び第２の駆動回路群１０３に電力や接地電位を供給したり、さらには、第１の駆動回路群１０２から外部回路に信号を出力したりする。また、これら配線領域８６０，８６２は、信号処理、電源の安定化、電源電圧の分圧、及び／又は温度補償行う電子部品やメモリ等を実装する領域としても用いられる。

また、半導体複合装置は、外部からの入力信号を処理し、第１の駆動回路群１０２及び第２の駆動回路群１０３との間で信号を入出力する集積回路として、第３の駆動回路群８５０を備える。この第３の駆動回路群８５０は、例えば単結晶Ｓｉ及び多結晶Ｓｉの両方を母材料としたり、単結晶Ｓｉ、多結晶Ｓｉ、及び有機物半導体材料を母材料として含むものとして構成され、外部からの入力信号に対してＬＥＤ素子が駆動できるように論理処理を行う機能を有する。より具体的には、第３の駆動回路群８５０は、図１７に示すように、絶縁層８７０、及び選択的に電極８７２に接続する配線層８７１を介して第１の基板１０１の上に設けられた接続ポスト上にボンディング実装されている。接続ポストは、ペースト８７３を介して、第３の駆動回路群８５０の電極８５１に電気的に接続されている。なお、第３の駆動回路群８５０の実装方法や形態は、種々の変形が可能であり、例えばボンディングワイヤによる接続を用いることもできる。

このように、本発明の第５の実施の形態として示す半導体複合装置においては、第１の基板１０１の上に設けられた第１の駆動回路群１０２及び第２の駆動回路群１０３並びに半導体薄膜層１０４から構成されるＬＥＤ素子群に加えて、外部回路から入力される信号や電力等の入出力を中継するコネクタ８６４と、各素子群と、コネクタ間を電気的に接続する配線群８６０，８６２とを備えるとともに、外部からの入力信号を処理し、第１の駆動回路群１０２及び第２の駆動回路群１０３との間で信号を出力／入力する第３の駆動回路群８５０を備えることにより、外部回路を簡素化することができる。

つぎに、第６の実施の形態として示す半導体複合装置について説明する。

この第６の実施の形態として示す半導体複合装置は、第５の実施の形態として示した半導体複合装置において第３の駆動回路群が基板上に設けられていたのに対して、当該第３の駆動回路群を含む半導体薄膜を設けた点で異なるものである。したがって、この第６の実施の形態の説明においては、第５の実施の形態の説明と同様の構成については同一符号を付し、その詳細な説明を省略するものとする。

図１８に、半導体複合装置の概略平面図を示す。また、図１９に、図１８中Ａ−Ａ断面図を示す。なお、ここでは、第１の実施の形態にて説明した半導体薄膜層１０４並びに第１の駆動回路群１０２及び第２の駆動回路群１０３を用いるものとして説明するが、半導体複合装置においては、半導体薄膜層１０４に代えて、上述した半導体薄膜層３０４，４０４を用いてもよく、また、第１の駆動回路群１０２に代えて、第１の駆動回路群６０２を用いるとともに、第２の駆動回路群１０３に代えて、第２の駆動回路群５０３，６０３を用いてもよい。

具体的には、この半導体複合装置においては、外部からの入力信号に対してＬＥＤ素子が駆動できるように論理処理を行う機能を有する第３の駆動回路群９５０を備える。この第３の駆動回路群９５０は、図１９に示すように、半導体薄膜として構成される。

このように、本発明の第６の実施の形態として示す半導体複合装置においては、第３の駆動回路群９５０を半導体薄膜として構成することにより、当該第３の駆動回路群９５０と他の回路群や配線領域との電気的な接続を薄膜配線によって形成することができる。これにより、半導体複合装置においては、配線構造を単純化して高信頼性を確保することができる。また、半導体複合装置においては、大面積での一括形成が可能となることから、製造工程の省略化も図ることができる。

なお、半導体複合装置においては、半導体薄膜として構成される第３の駆動回路群９５０を用いて、以下のように変形することも可能である。

まず、半導体複合装置においては、図２０に示すように、薄膜形態の第３の駆動回路群９５０の上面に基板９５１を設けてもよい。この基板９５１としては、例えばサファイア基板を用いることができる。半導体複合装置においては、このような第３の駆動回路群９５０を含む基板９５１が、例えばフリップチップ実装やワイヤボンドによって第１の基板１０１に電気的に接続される。

このような半導体複合装置においては、基板９５１を設けることにより、第３の駆動回路群９５０を確実に支持することができるとともに、第３の駆動回路群９５０と第１の基板１０１とが絶縁されることにより、リーク電流の低減等を図ることができ、特性向上に有利となる。

また、半導体複合装置においては、図２１に示すように、薄膜形態の第３の駆動回路群９５０を第１の駆動回路群１０２の上にボンディングすることもできる。さらに、半導体複合装置においては、図２２に示すように、薄膜形態の第３の駆動回路群９５０を、平坦化のための薄膜である平坦化膜９５２を介して第１の駆動回路群１０２の上に設けてもよい。これにより、半導体複合装置においては、第３の駆動回路群９５０を設けるスペースの分だけ、第１の基板１０１の材料を節約することができ、低コスト化を図ることができる。

つぎに、第７の実施の形態として示す半導体複合装置について説明する。

この第７の実施の形態として示す半導体複合装置は、第５の実施の形態及び第６の実施の形態として示した半導体複合装置における第３の駆動回路群を設けず、異なる構成としたものである。したがって、この第７の実施の形態の説明においては、第５の実施の形態及び第６の実施の形態の説明と同様の構成については同一符号を付し、その詳細な説明を省略するものとする。

図２３に、半導体複合装置の概略平面図を示し、図２４に、当該半導体複合装置の要部平面図を示す。また、図２５に、図２４中Ａ−Ａ断面図を示す。なお、ここでは、第１の実施の形態にて説明した半導体薄膜層１０４並びに第１の駆動回路群１０２及び第２の駆動回路群１０３を用いるものとして説明するが、半導体複合装置においては、半導体薄膜層１０４に代えて、上述した半導体薄膜層３０４，４０４を用いてもよく、また、第１の駆動回路群６０２に代えて、第１の駆動回路群１０２を用いるとともに、第２の駆動回路群６０３に代えて、第２の駆動回路群１０３，５０３を用いてもよい。

第７の実施の形態として示す半導体複合装置においては、図２３及び図２４に示すように、第５の実施の形態及び第６の実施の形態にて説明した第３の駆動回路群８５０，９５０を設けず、第１の基板１０１の上に、配線領域８６０，８６２のみを設けている。ここで、半導体複合装置においては、第１の駆動回路群１０２と配線領域とを一部共有した構成とすることもできる。すなわち、配線領域８６０は、図２５に示すように、第１の駆動回路群１０２の下方に設けることができる。半導体複合装置においては、これら配線領域８６０，８６２を介して、外部回路からの信号や電力等の入出力を中継するコネクタ８６４を介して入力される信号を第１の駆動回路群１０２に供給したり、第１の駆動回路群１０２及び第２の駆動回路群１０３に電力や接地電位を供給したり、さらには、第１の駆動回路群１０２から外部回路に信号を出力したりする。

このような本発明の第７の実施の形態として示す半導体複合装置においては、第３の駆動回路群８５０，９５０を設けずに他の基板等に設けることから、当該第３の駆動回路群８５０，９５０を設ける場合と比較して、構成を簡略化することができ、低コストでの製造が可能となる。

なお、半導体複合装置においては、図２６に示すように、多結晶Ｓｉを母材料とする第１の駆動回路群１０２に代えて、第３の実施の形態にて説明した有機物半導体材料を母材料として構成される第１の駆動回路群６０２を設けてもよい。このような半導体複合装置においては、多結晶Ｓｉを母材料とする第１の駆動回路群１０２を用いる場合と比較して動作速度は減少するものの、当該第１の駆動回路群６０２を一括形成する際に、例えば印刷等の簡便な方法を用いることができ、大幅なコストの低減を図ることができる。

また、半導体複合装置においては、図２７に示すように、単結晶Ｓｉを母材料とする第２の駆動回路群１０３に代えて、第３の実施の形態にて説明した多結晶Ｓｉを母材料として構成される第２の駆動回路群６０３を設けてもよい。このような半導体複合装置においては、単結晶Ｓｉを母材料とする第２の駆動回路群１０３を用いる場合と比較して、駆動可能な電流範囲は減少するものの、高い発光効率のＬＥＤ素子を用いることによって多結晶Ｓｉでの駆動が可能となり、大幅なコストの低減を図ることができる。

さらに、半導体複合装置においては、図２８に示すように、図２７に示した変形例をさらに変形し、第４の実施の形態にて説明した個別電極７４４によって半導体薄膜層１０４の上面を被覆するとともに、反射層１０５が設けられていた位置に、透明導電膜７４０を設け、さらに、第１の基板１０１に対してＬＥＤ素子と反対側の面に、当該ＬＥＤ素子から放射された光を集光し、画像形成面に収束させる光学レンズ７５０を設けることもできる。このような半導体複合装置においては、光学レンズ一体型のプリントヘッドを容易に構成することが可能となり、組み立て実装工程の簡略化を図ることができる。

つぎに、第８の実施の形態として示す半導体複合装置について説明する。

この第８の実施の形態として示す半導体複合装置は、第５の実施の形態乃至第７の実施の形態として示した半導体複合装置におけるコネクタや配線構造が実装された第２の基板を備えるものである。したがって、この第８の実施の形態の説明においては、第５の実施の形態乃至第７の実施の形態の説明と同様の構成については同一符号を付し、その詳細な説明を省略するものとする。

図２９に、半導体複合装置の概略平面図を示し、図３０に、図２９中Ａ−Ａ断面図を示す。なお、ここでは、第３の実施の形態にて説明した半導体薄膜層１０４並びに第１の駆動回路群６０２及び第２の駆動回路群６０３を用いるものとして説明するが、半導体複合装置においては、半導体薄膜層１０４に代えて、上述した半導体薄膜層３０４，４０４を用いてもよく、また、第１の駆動回路群６０２に代えて、第１の駆動回路群１０２を用いるとともに、第２の駆動回路群６０３に代えて、第２の駆動回路群１０３，５０３を用いてもよい。

この半導体複合装置においては、図２９に示すように、第５の実施の形態乃至第７の実施の形態にて説明したコネクタ８６４や配線領域８６０，８６２の機能を実装した第２の基板１００１を備える。具体的には、第２の基板１００１には、上述した配線領域８６０，８６２と同様の配線領域及び電子部品実装領域１００２と、上述したコネクタ８６４と同様のコネクタ１００３とが設けられる。このような第２の基板１００１としては、例えば、ガラス基板等の無機材料から構成される基板や、ガラスエポキシ基板、セラミック基板、又はプラスチック基板等の有機材料から構成される基板が用いられる。

このような第２の基板１００１の上には、図３０に示すように、接着剤等を用いて第１の基板１０１を貼付することにより、先に図１１に示した半導体複合装置１０１０が搭載される。そして、半導体複合装置１０１０は、当該半導体複合装置１０１０に設けられた接続パッド１０９と、第２の基板１００１上の配線領域及び電子部品実装領域１００２内に設けられた接続パッド１００５との間をボンディングワイヤ１００６等によって結線することにより、第２の基板１００１に電気的に接続される。

これにより、半導体複合装置においては、配線領域及び電子部品実装領域１００２を介して、外部回路からの信号や電力等の入出力を中継するコネクタ１００３を介して入力される信号を第１の駆動回路群６０２に供給したり、第１の駆動回路群６０２及び第２の駆動回路群６０３に電力や接地電位を供給したり、さらには、第１の駆動回路群６０２から外部回路に信号を出力したりすることができる。

このような本発明の第８の実施の形態として示す半導体複合装置においては、コネクタや配線構造が実装された第２の基板１００１を備えることにより、容易に半導体複合装置１０１０と外部回路との間で信号や電力の入出力を行うことができる。また、この半導体複合装置においては、第１の基板１０１の基板幅を小さくすることができ、コストの低減を図ることができる。さらに、この半導体複合装置においては、基板上の配線を多層にする等、基板設計の自由度を大幅に高めることができる。さらにまた、この半導体複合装置においては、配線を半導体複合装置１０１０と別個に設けることから、配線領域の信頼性をより高めることができる。

つぎに、第９の実施の形態として示す半導体複合装置について説明する。

この第９の実施の形態として示す半導体複合装置は、第８の実施の形態として示した半導体複合装置における第２の基板上に対する半導体複合装置の搭載方法が異なるものである。したがって、この第９の実施の形態の説明においては、第８の実施の形態の説明と同様の構成については同一符号を付し、その詳細な説明を省略するものとする。

図３１に、半導体複合装置の概略平面図を示す。また、図３２に、図３１中Ａ−Ａ断面図を示し、図３３に、図３１中Ｂ−Ｂ断面図を示す。なお、ここでは、第３の実施の形態にて説明した半導体薄膜層１０４並びに第１の駆動回路群６０２及び第２の駆動回路群６０３を用いるものとして説明するが、半導体複合装置においては、半導体薄膜層１０４に代えて、上述した半導体薄膜層３０４，４０４を用いてもよく、また、第１の駆動回路群６０２に代えて、第１の駆動回路群１０２を用いるとともに、第２の駆動回路群６０３に代えて、第２の駆動回路群１０３，５０３を用いてもよい。

第８の実施の形態として示した半導体複合装置においては、第１の基板１０１を第２の基板１００１の上に貼付することにより、半導体複合装置１０１０を実装するものであった。これに対して、第９の実施の形態として示す半導体複合装置においては、コネクタ付き配線実装基板である第２の基板１００１の上に第１の基板１０１を電気的に接続するものである。

具体的には、この半導体複合装置においては、図３２及び図３３に示すように、半導体複合装置１０１０に設けられた接続パッド１０９と、第２の基板１００１上の配線領域及び電子部品実装領域１００２内に設けられた接続パッド１００５との位置をあわせた状態で、直接又はボンディングペースト１１０１を介して電気的に接続することにより、図３１に示すように、接続領域１１１０にわたって、半導体複合装置１０１０の上に第２の基板１００１をボンディングする。なお、半導体複合装置においては、第２の基板１００１と半導体複合装置１０１０とを接続した後に、光硬化樹脂等を用いて当該第２の基板１００１を硬化して固定するようにしてもよい。

このような本発明の第９の実施の形態として示す半導体複合装置においては、第８の実施の形態として示した半導体複合装置と比較して、当該半導体複合装置の幅を小さくすることができるとともに、第２の基板１００１の基板幅を、第１の基板１０１の基板幅よりも小さくすることができる。

なお、半導体複合装置においては、図３４に示すように、第４の実施の形態にて説明した個別電極７４４によって半導体薄膜層１０４の上面を被覆するとともに、反射層１０５が設けられていた位置に、透明導電膜７４０を設け、さらに、第１の基板１０１に対してＬＥＤ素子と反対側の面に、当該ＬＥＤ素子から放射された光を集光し、画像形成面に収束させる光学レンズ７５０を設けた半導体複合装置を、第２の基板１００１の上に電気的に接続するようにしてもよい。

つぎに、第１０の実施の形態として、第１の実施の形態乃至第３の実施の形態、又は第５の実施の形態乃至第８の実施の形態として示した半導体複合装置を適用したＬＥＤプリントヘッドについて説明する。

この第１０の実施の形態として示すＬＥＤプリントヘッドは、例えば電子写真プリンタや電子写真複写機等の露光装置として用いられるものである。具体的には、ＬＥＤプリントヘッドは、図３５に示すように、所定のベース部材１５０１上にＬＥＤ素子を有するＬＥＤユニット１５０２が支持されて構成される。このＬＥＤユニット１５０２は、第１の実施の形態乃至第３の実施の形態、又は第５の実施の形態乃至第８の実施の形態として示した半導体複合装置が実装基板上に搭載されて構成されるものである。ＬＥＤユニット１５０２に設けられた発光部ユニット１５０２ａにおける発光部の上方には、当該発光部から出射された光を集光する光学素子としてのロッドレンズアレイ１５０３が配設されている。このロッドレンズアレイ１５０３は、柱状の光学レンズの光軸を、発光部ユニット１５０２ａにおける直線状に配列された発光部と位置合わせて多数配列したものであり、光学素子ホルダに相当するレンズホルダ１５０４によって所定位置に支持されている。なお、発光部ユニット１５０２ａにおける発光部とは、上述した半導体薄膜層１０４，３０４，４０４のいずれかである。

レンズホルダ１５０４は、ベース部材１５０１及びＬＥＤユニット１５０２を覆うように形成されている。そして、ベース部材１５０１、ＬＥＤユニット１５０２、及びレンズホルダ１５０４は、ベース部材１５０１に形成された開口部１５０１ａ及びレンズホルダ１５０４に形成された開口部１５０４ａに挿通されて配設されるクランパ１５０５によってベース部材１５０１と一体的に狭持されている。すなわち、ベース部材１５０１とレンズホルダ１５０４は、半導体複合装置から構成されるＬＥＤユニット１５０２とロッドレンズアレイ１５０３とを支持する支持フレームとして構成される。

このようなＬＥＤプリントヘッドにおいては、ＬＥＤユニット１５０２によって発生した光が、ロッドレンズアレイ１５０３によって集光され、所定の外部部材に照射されることになる。

このように、本発明の第１０の実施の形態として示すＬＥＤプリントヘッドにおいては、ＬＥＤユニット１５０２として、第１の実施の形態乃至第３の実施の形態、又は第５の実施の形態乃至第８の実施の形態として示した半導体複合装置を用いていることから、小型化を図ることができるとともに、高品質な画像形成を行うことができる。また、このＬＥＤプリントヘッドにおいては、ＬＥＤ素子の駆動回路として必要な機能を分割し、各駆動回路の仕様に合わせて部分的に低コスト化を図ることができることから、低コストで優れた特性を実現することができる。

つぎに、第１１の実施の形態として、第９の実施の形態として示した半導体複合装置を適用したＬＥＤプリントヘッドについて説明する。

この第１１の実施の形態として示すＬＥＤプリントヘッドも、例えば電子写真プリンタや電子写真複写機等の露光装置として用いられるものである。具体的には、ＬＥＤプリントヘッドは、図３６に示すように、所定のベース部材１６０１上にＬＥＤ素子を有するＬＥＤユニット１６０２が支持されて構成される。このＬＥＤユニット１６０２は、同図に概略を示すように、所定のベース部材１６０１上に第１の基板１０１が固定されることにより、第９の実施の形態として示した半導体複合装置が搭載されて構成されるものである。上述した半導体薄膜層１０４，３０４，４０４のいずれかによって構成される発光部の上方には、当該発光部から出射された光を集光する光学素子としてのロッドレンズアレイ１６０３が配設されている。このロッドレンズアレイ１６０３は、第１０の実施の形態にて説明したロッドレンズアレイ１５０３と同様に、柱状の光学レンズの光軸を、発光部ユニット１６０２ａにおける直線状に配列された発光部と位置合わせて多数配列したものであり、光学素子ホルダに相当するレンズホルダ１６０４によって所定位置に支持されている。

レンズホルダ１６０４は、ベース部材１６０１及びＬＥＤユニット１６０２を覆うように形成されている。そして、ベース部材１６０１、ＬＥＤユニット１６０２、及びレンズホルダ１６０４は、ベース部材１６０１に形成された開口部１６０１ａ及びレンズホルダ１６０４に形成された開口部１６０４ａに挿通されて配設されるクランパ１６０５によってベース部材１６０１と一体的に狭持されている。すなわち、ベース部材１６０１とレンズホルダ１６０４は、半導体複合装置から構成されるＬＥＤユニット１６０２とロッドレンズアレイ１６０３とを支持する支持フレームとして構成される。

このような本発明の第１１の実施の形態として示すＬＥＤプリントヘッドにおいては、ＬＥＤユニット１６０２として、第９の実施の形態として示した半導体複合装置を用いていることから、配線領域の信頼性を大幅に高めることができる。

つぎに、第１２の実施の形態として、第４の実施の形態、第７の実施の形態において光学レンズを用いた変形例、又は第９の実施の形態において光学レンズを用いた変形例として示した半導体複合装置を適用したＬＥＤプリントヘッドについて説明する。

この第１２の実施の形態として示すＬＥＤプリントヘッドも、例えば電子写真プリンタや電子写真複写機等の露光装置として用いられるものである。具体的には、ＬＥＤプリントヘッドは、図３７に示すように、所定の支持フレーム１７０１，１７０２にＬＥＤ素子を有するＬＥＤユニット１７０３が支持されて構成される。このＬＥＤユニット１７０３は、同図に概略を示すように、支持フレーム１７０１，１７０２によって第１の基板１０１を支持した上で、これら支持フレーム１７０１，１７０２を固定ピン１７０４によって一体的に固定することにより、光学レンズ７５０が設けられた半導体複合装置が搭載されて構成されるものである。

このような本発明の第１２の実施の形態として示すＬＥＤプリントヘッドにおいては、ＬＥＤユニット１７０３として、光学レンズ７５０が設けられた半導体複合装置を用いていることから、第１０の実施の形態又は第１１の実施の形態として示したＬＥＤプリントヘッドのように、ロッドレンズアレイを支持するレンズホルダ等を設ける必要がないことから、組み立てが容易であり、小型且つ簡便な構造とすることができる。なお、このＬＥＤヘッドにおいては、特に図示しないが、支持フレーム１７０１，１７０２に適宜放熱フィン等を設けてもよい。

最後に、第１３の実施の形態として、第１０の実施の形態乃至第１２の実施の形態として示したＬＥＤプリントヘッドを適用した画像形成装置について説明する。

この第１３の実施の形態として示す画像形成装置は、所定の記録媒体にトナーを定着して画像を形成する画像形成装置であり、転写式電子写真プロセスを利用したプリンタや複写機に適用可能なものである。

画像形成装置は、図３８に示すように、画像が記録されていない記録媒体Ｐを堆積した状態で収納する用紙カセット２００１を備える。用紙カセット２００１に収納された記録媒体Ｐは、その表面に接触するように配設されているホッピングローラ２００２が回転することによって当該用紙カセット２００１から１枚ずつ分離されて給紙され、媒体搬送経路におけるホッピングローラ２００２の下流側に配設されたピンチローラ２００３及びレジストローラ２００４、並びにピンチローラ２００５及びレジストローラ２００６の回転に応じて、後述するプロセスユニット２００７Ｙ，２００７Ｍ，２００７Ｃ，２００７Ｂへと搬送される。このとき、画像形成装置は、ピンチローラ２００３及びレジストローラ２００４、並びにピンチローラ２００５及びレジストローラ２００６によって記録媒体Ｐを挟持することにより、当該記録媒体Ｐの斜行を修正しながらプロセスユニット２００７Ｙ，２００７Ｍ，２００７Ｃ，２００７Ｂへと搬送する。

また、画像形成装置においては、媒体搬送経路におけるピンチローラ２００５及びレジストローラ２００６の下流に、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の４色のそれぞれの画像を形成する４つのプロセスユニット２００７Ｙ，２００７Ｍ，２００７Ｃ，２００７Ｂが、媒体搬送経路に沿ってその上流側から順次配設されている。なお、これらプロセスユニット２００７Ｙ，２００７Ｍ，２００７Ｃ，２００７Ｂは、共通の構成とされることから、ここでは、プロセスユニット２００７と総称して説明するものとする。

プロセスユニット２００７は、図示しない駆動源及びギヤによって媒体搬送方向に回転駆動する像担持体としての感光体ドラム２００７ａを備える。この感光体ドラム２００７ａの周囲には、その回転方向上流側から順に、当該感光体ドラム２００７ａの表面を帯電させる帯電装置２００７ｂと、この帯電装置２００７ｂによって帯電された感光体ドラム２００７ａの表面に選択的に光を照射して静電潜像を形成する露光装置２００７ｃとが配設されている。ここで、露光装置２００７ｃとしては、第１０の実施の形態乃至第１２の実施の形態として示したＬＥＤプリントヘッドが用いられる。また、プロセスユニット２００７は、静電潜像が形成された感光体ドラム２００７ａの表面にトナーを供給してトナー画像を形成させる現像装置２００７ｄと、感光体ドラム２００７ａの表面に残留したトナーを除去するクリーニング装置２００７ｅとを備える。

さらに、画像形成装置は、プロセスユニット２００７における各感光体ドラム２００７ａと対向する位置に、半導電性のゴム等によって形成された転写ローラ２００８が配設されている。画像形成装置は、感光体ドラム２００７ａ上のトナーを記録媒体Ｐに付着させるために、当該感光体ドラム２００７ａの表面とこれら各転写ローラ２００８の表面との間に、所定の電位差を生じさせる。

さらにまた、画像形成装置は、媒体搬送経路におけるプロセスユニット２００７Ｙ，２００７Ｍ，２００７Ｃ，２００７Ｂの下流に、媒体搬送方向に回転駆動する加熱ローラ及びこの加熱ローラと略当接して回転駆動するバックアップローラを搭載した定着装置２００９を備える。定着装置２００９は、加熱ローラ及びバックアップローラによって記録媒体Ｐを挟持して加圧及び加熱することにより、当該記録媒体Ｐ上に転写されたトナーを定着させる。

このような画像形成装置は、記録媒体Ｐを所定の媒体搬送速度でプロセスユニット２００７へと搬送し、これにともない、これらプロセスユニット２００７によって当該記録媒体Ｐ上に画像を形成する。具体的には、画像形成装置は、記録媒体Ｐを搬送した状態で、記録すべき画像信号がプロセスユニット２００７に入力されると、露光装置２００７ｃに形成された図示しないＬＥＤ素子を発光させて、帯電装置２００７ｂによって帯電された感光体ドラム２００７ａを露光し、当該感光体ドラム２００７ａの表面に静電潜像を形成する。そして、画像形成装置は、プロセスユニット２００７に格納されたトナーをその静電潜像に帯電させて付着させ、このトナー画像を転写ローラ２００８を用いて記録媒体Ｐ上に転写する。

画像形成装置は、記録媒体Ｐを順次プロセスユニット２００７Ｙ，２００７Ｍ，２００７Ｃ，２００７Ｂに通過させ、その通過過程でこのような動作を行うことにより、各色のトナー画像を当該記録媒体Ｐ上に順次転写して重ね合わせる。

さらに、画像形成装置は、未定着トナーが転写された記録媒体Ｐが定着装置２００９へと搬送されると、当該定着装置２００９によって当該記録媒体Ｐ上のトナー画像を定着させて画像を形成する。そして、画像形成装置は、媒体搬送経路における定着装置２００９の下流側に配設されたピンチローラ２０１０及び排出ローラ２０１１、並びにピンチローラ２０１２及び排出ローラ２０１３の回転に応じて、当該記録媒体Ｐを搬送し、記録媒体スタッカ部２０１４へと排出する。

画像形成装置は、このようにして記録媒体Ｐ上にカラー画像を形成することができる。

以上説明したように、本発明の第１３の実施の形態として示す画像形成装置においては、露光装置２００７ｃとして、第１０の実施の形態乃至第１２の実施の形態として示したＬＥＤプリントヘッドを用いていることから、スペース効率に優れた上で、高品質の画像を形成することができ、製造コストの低減を図ることができる。

なお、本発明は、上述した実施の形態に限定されるものではない。例えば、上述した実施の形態では、ＬＥＤプリントヘッドに適用可能な半導体複合装置について説明したが、本発明は、ＬＥＤ素子等の発光素子に限らず、任意の能動素子群を駆動制御するものであれば、いかなるものであっても適用することができる。また、本発明は、発光素子についても、ＬＥＤ素子に限らず、例えば半導体レーザ等の任意の発光素子を適用することができる。

また、本発明は、半導体薄膜層の導電型として、ｎ型のものをｐ型に、また、ｐ型のものをｎ型に変更してもよく、その他、活性層の導電型をｎ型、ｐ型、ノンドープ等、適宜変更する等、種々の変更が可能である。

さらに、上述した実施の形態では、半導体薄膜を構成する第１の半導体材料群として、ＧａＡｓ、ＡｌＧａＡｓ、及びＡｌＧａＡｓＰを用いて説明したが、本発明は、例えば、ＧａＡｓ_１−ｘＮ_ｘ、ＧａＰ_１−ｘＮ_ｘ、ＩｎＡｓ_１−ｘＮ_ｘ、ＩｎＰ_１−ｘＮ_ｘ、ＩｎＧａ_１−ｘＡｓ_１−ｙＮ_ｙ、ＩｎＰ_{１−ｘ−ｙ}Ａｓ_ｘＮ_ｙ、ＧａＰ_{１−ｘ−ｙ}Ａｓ_ｘＮ_ｙ、Ｉｎ_ｘＧａ_１−ｘＮ、Ａｌ_ｘＧａ_１−ｘＮ、Ｉｎ_ｘＡｌ_１−ｘＮ、ＧａＮ（１≧ｘ≧０、１≧ｙ≧０）等、窒化物半導体材料のいずれか１つ又は複数の材料を含むものを用いてもよい。

さらにまた、上述した実施の形態では、ＬＥＤ素子を形成する接合構造として、ダブルヘテロ接合構造を用いて説明したが、本発明は、かかる接合構造に限定されるものではなく、例えばシングルヘテロ接合やホモ接合の構造であってもよい。

また、上述した実施の形態では、半導体複合装置の半導体薄膜として、ＬＥＤエピタキシャルフィルムを用いて説明したが、本発明は、任意の発光素子に適用することができ、また、発光素子に代えて受光素子を形成する等、種々の態様をとり得るものである。

さらに、本発明は、ＬＥＤプリンタヘッドや画像形成装置の構成として、図３５乃至図３８に示した構成に限らず、任意の構成を適用することができる。

このように、本発明は、その趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。

本発明の第１の実施の形態として示す半導体複合装置の構成を説明する要部平面図である。 本発明の第１の実施の形態として示す半導体複合装置の構成を説明する要部断面図であり、図１中Ａ−Ａ断面図である。 本発明の第１の実施の形態として示す半導体複合装置の構成を説明する要部断面図であり、図１中Ｂ−Ｂ断面図である。 本発明の第１の実施の形態として示す半導体複合装置における半導体薄膜層の構成を説明する要部断面図である。 本発明の第１の実施の形態として示す半導体複合装置の変形例として、図４に示す半導体薄膜層と接合形態が異なる半導体薄膜層の構成を説明する要部断面図である。 本発明の第１の実施の形態として示す半導体複合装置の変形例として、図４及び図５に示す半導体薄膜層と接合形態が異なる半導体薄膜層の構成を説明する要部断面図である。 本発明の第２の実施の形態として示す半導体複合装置の構成を説明する要部平面図である。 本発明の第２の実施の形態として示す半導体複合装置の構成を説明する要部断面図であり、図７中Ａ−Ａ断面図である。 本発明の第２の実施の形態として示す半導体複合装置の構成を説明する要部断面図であり、図７中Ｂ−Ｂ断面図である。 本発明の第３の実施の形態として示す半導体複合装置の構成を説明する要部平面図である。 本発明の第３の実施の形態として示す半導体複合装置の構成を説明する要部断面図であり、図１０中Ａ−Ａ断面図である。 本発明の第３の実施の形態として示す半導体複合装置の構成を説明する要部断面図であり、図１０中Ｂ−Ｂ断面図である。 本発明の第４の実施の形態として示す半導体複合装置の構成を説明する要部平面図である。 本発明の第４の実施の形態として示す半導体複合装置の構成を説明する要部断面図であり、図１３中Ａ−Ａ断面図である。 本発明の第４の実施の形態として示す半導体複合装置の構成を説明する要部断面図であり、図１３中Ｂ−Ｂ断面図である。 本発明の第５の実施の形態として示す半導体複合装置の構成を説明する概略平面図である。 本発明の第５の実施の形態として示す半導体複合装置の構成を説明する要部断面図であり、図１６中Ａ−Ａ断面図である。 本発明の第６の実施の形態として示す半導体複合装置の構成を説明する概略平面図である。 本発明の第６の実施の形態として示す半導体複合装置の構成を説明する要部断面図であり、図１８中Ａ−Ａ断面図である。 本発明の第６の実施の形態として示す半導体複合装置の変形例として、薄膜形態の第３の駆動回路群の上面に基板を設けた半導体複合装置の構成を説明する要部断面図である。 本発明の第６の実施の形態として示す半導体複合装置の変形例として、薄膜形態の第３の駆動回路群を第１の駆動回路群上に設けた半導体複合装置の構成を説明する要部断面図である。 本発明の第６の実施の形態として示す半導体複合装置の変形例として、薄膜形態の第３の駆動回路群を、平坦化膜を介して第１の駆動回路群上に設けた半導体複合装置の構成を説明する要部断面図である。 本発明の第７の実施の形態として示す半導体複合装置の構成を説明する概略平面図である。 本発明の第７の実施の形態として示す半導体複合装置の構成を説明する要部平面図である。 本発明の第７の実施の形態として示す半導体複合装置の構成を説明する要部断面図であり、図２４中Ａ−Ａ断面図である。 本発明の第７の実施の形態として示す半導体複合装置の変形例として、有機物半導体材料を母材料として構成される第１の駆動回路群を設けた半導体複合装置の構成を説明する要部平面図である。 本発明の第７の実施の形態として示す半導体複合装置の変形例として、多結晶Ｓｉを母材料として構成される第２の駆動回路群を設けた半導体複合装置の構成を説明する要部平面図である。 本発明の第７の実施の形態として示す半導体複合装置の変形例として、光学レンズを設けた半導体複合装置の構成を説明する要部断面図である。 本発明の第８の実施の形態として示す半導体複合装置の構成を説明する概略平面図である。 本発明の第８の実施の形態として示す半導体複合装置の構成を説明する要部断面図であり、図２９中Ａ−Ａ断面図である。 本発明の第９の実施の形態として示す半導体複合装置の構成を説明する概略平面図である。 本発明の第９の実施の形態として示す半導体複合装置の構成を説明する要部断面図であり、図３１中Ａ−Ａ断面図である。 本発明の第９の実施の形態として示す半導体複合装置の構成を説明する要部断面図であり、図３１中Ｂ−Ｂ断面図である。 本発明の第９の実施の形態として示す半導体複合装置の変形例として、光学レンズを設けた半導体複合装置の構成を説明する要部断面図である。 本発明の第１０の実施の形態として示すＬＥＤプリントヘッドの構成を説明する断面図である。 本発明の第１１の実施の形態として示すＬＥＤプリントヘッドの構成を説明する断面図である。 本発明の第１２の実施の形態として示すＬＥＤプリントヘッドの構成を説明する断面図である。 本発明の第１３の実施の形態として示す画像形成装置の概略構成を説明する断面図である。 従来のＬＥＤユニットの構成を説明する要部斜視図である。 従来のＬＥＤユニットにおけるＬＥＤチップの構成を説明する要部平面図である。

符号の説明

１０１ 第１の基板
１０２，６０２ 第１の駆動回路群
１０３，５０３，６０３ 第２の駆動回路群
１０４，３０４，４０４ 半導体薄膜層
１０４' 発光部
１０４ａ 貼り付け層
１０４ｂ 導通層
１０４ｃ 第２の導電型コンタクト層
１０４ｄ エッチング停止層
１０４ｅ 分離層
１０４ｆ 下側クラッド層
１０４ｇ 活性層
１０４ｈ 上側クラッド層
１０４ｉ 第１の導電型コンタクト層
１０５ 反射層
１０６ 個別配線
１０７ 共通配線
１０８ 共通電極コンタクト
１０９，１２１，１２１ａ，１２１ｃ，１２２ａ，１２２ｃ，１２２，１２３，１００５ 接続パッド
１２１ｂ，１２２ｂ，８７３ ペースト
１３１ 配線
２１０，２１２ 層間絶縁膜（パッシベーション膜）
３３０ ｐ型拡散領域
３３０ａ，３３０ｂ 拡散領域
３３０ｃ 第１の導電型コンタクト層
７４０ 透明導電膜
７４４ 個別電極
７５０ 光学レンズ
８５０，９５０ 第３の駆動回路群
８５１，８７２ 電極
８６０，８６２ 配線領域
８６４，１００３ コネクタ
８７０ 絶縁層
８７１ 配線層
９５１ 基板
９５２ 平坦化膜
１００１ 第２の基板
１００２ 配線領域及び電子部品実装領域
１００６ ボンディングワイヤ
１０１０ 半導体複合装置
１１０１ ボンディングペースト
１１１０ 接続領域
１５０１，１６０１ ベース部材
１５０２，１６０２，１７０３ ＬＥＤユニット
１５０２ａ，１６０２ａ 発光部ユニット
１５０３，１６０３ ロッドレンズアレイ
１５０４，１６０４ レンズホルダ
１５０１ａ，１５０４ａ，１６０１ａ，１６０４ａ 開口部
１５０５，１６０５ クランパ
１７０１，１７０２ 支持フレーム
１７０４ 固定ピン
２００１ 用紙カセット
２００２ ホッピングローラ
２００３，２００５，２０１０，２０１２ ピンチローラ
２００４，２００６ レジストローラ
２００７，２００７Ｙ，２００７Ｍ，２００７Ｃ，２００７Ｂ プロセスユニット
２００７ａ 感光体ドラム
２００７ｂ 帯電装置
２００７ｃ 露光装置
２００７ｄ 現像装置
２００７ｅ クリーニング装置
２００８ 転写ローラ
２００９ 定着装置
２０１１，２０１３ 排出ローラ
２０１４ 記録媒体スタッカ部
Ｐ 記録媒体

Claims (56)

1. 第１の基板と、
   前記第１の基板上に設けられた第１の半導体材料から構成される半導体薄膜層と、
   前記半導体薄膜層内に形成された能動素子群と、
   第２の半導体材料から構成され、前記能動素子群を駆動制御する第１の機能を有する第１の駆動回路群と、
   第３の半導体材料から構成され、前記能動素子群を駆動制御する前記第１の機能とは異なる第２の機能を有する第２の駆動回路群とを備えること
   を特徴とする半導体複合装置。
2. 前記第２の駆動回路群は、前記能動素子群に電気的に接続され、当該能動素子群を直接駆動するために高速に応答する回路群であり、
   前記第１の駆動回路群は、前記第２の駆動回路群に電気的に接続され、当該第２の駆動回路群を制御するために前記第２の駆動回路群よりも低速で応答する回路群であること
   を特徴とする請求項１記載の半導体複合装置。
3. 前記第２の駆動回路群は、前記能動素子群に電気的に接続され、当該能動素子群を直接駆動するために大きい駆動電流を制御することができる回路群であり、
   前記第１の駆動回路群は、前記第２の駆動回路群よりも制御することができる駆動電流が小さい回路群であること
   を特徴とする請求項１記載の半導体複合装置。
4. 前記第１の基板は、無機材料から構成されること
   を特徴とする請求項１記載の半導体複合装置。
5. 前記無機材料は、ガラスであること
   を特徴とする請求項４記載の半導体複合装置。
6. 前記第１の基板は、有機材料から構成されること
   を特徴とする請求項１記載の半導体複合装置。
7. 前記能動素子群は、発光素子群であること
   を特徴とする請求項１記載の半導体複合装置。
8. 前記第１の基板は、前記発光素子群の発光波長に対して光学的に透明な材料から構成されること
   を特徴とする請求項７記載の半導体複合装置。
9. 前記発光素子群が形成されている前記第１の基板の面とは反対側の面に、当該発光素子群から放射された光を集光する光学レンズを備えること
   を特徴とする請求項８記載の半導体複合装置。
10. 前記光学レンズは、ロッドレンズであり、
    前記第１の基板の厚さは、前記光学レンズの焦点距離と等しいこと
    を特徴とする請求項９記載の半導体複合装置。
11. 前記第１の半導体材料は、化合物半導体材料であること
    を特徴とする請求項１記載の半導体複合装置。
12. 前記化合物半導体材料は、Ａｌ_ｘＧａ_１−ｘＡｓ、Ａｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｐ、Ｇａ_ｘＩｎ_１−ｘＡｓ_ｙＰ_１−ｙ（１≧ｘ≧０、１≧ｙ≧０）のいずれか１つ又は複数の材料を含み、
    前記半導体薄膜層は、前記化合物半導体材料の単層又はパラメータｘ，ｙが異なる複数の層の積層構造を含むこと
    を特徴とする請求項１１記載の半導体複合装置。
13. 前記化合物半導体材料は、ＧａＡｓ_１−ｘＮ_ｘ、ＧａＰ_１−ｘＮ_ｘ、ＩｎＡｓ_１−ｘＮ_ｘ、ＩｎＰ_１−ｘＮ_ｘ、ＩｎＧａ_１−ｘＡｓ_１−ｙＮ_ｙ、ＩｎＰ_{１−ｘ−ｙ}Ａｓ_ｘＮ_ｙ、ＧａＰ_{１−ｘ−ｙ}Ａｓ_ｘＮ_ｙ、Ｉｎ_ｘＧａ_１−ｘＮ、Ａｌ_ｘＧａ_１−ｘＮ、Ｉｎ_ｘＡｌ_１−ｘＮ、ＧａＮ（１≧ｘ≧０、１≧ｙ≧０）のいずれか１つ又は複数の材料を含むこと
    を特徴とする請求項１１記載の半導体複合装置。
14. 前記半導体薄膜層の層厚は、０．１μｍ以上２０μｍ以下であること
    を特徴とする請求項１記載の半導体複合装置。
15. 前記発光素子群は、発光ダイオードを含むこと
    を特徴とする請求項７記載の半導体複合装置。
16. 前記発光素子群は、複数の前記発光ダイオードから構成されること
    を特徴とする請求項１５記載の半導体複合装置。
17. 複数の前記発光ダイオードは、所定間隔をもって配列されていること
    を特徴とする請求項１６記載の半導体複合装置。
18. 前記発光素子群は、半導体レーザを含むこと
    を特徴とする請求項７記載の半導体複合装置。
19. 前記発光素子群は、複数の前記半導体レーザから構成されること
    を特徴とする請求項１８記載の半導体複合装置。
20. 複数の前記半導体レーザは、所定間隔をもって配列されていること
    を特徴とする請求項１９記載の半導体複合装置。
21. 前記発光素子群の下方に、当該発光素子群から放射された光を反射する反射層を備えること
    を特徴とする請求項７記載の半導体複合装置。
22. 前記反射層は、金属材料から構成されること
    を特徴とする請求項２１記載の半導体複合装置。
23. 前記発光素子群の上方に、当該発光素子群から放射された光を反射する反射層を備えること
    を特徴とする請求項７又は請求項９記載の半導体複合装置。
24. 前記反射層は、金属材料から構成されること
    を特徴とする請求項２３記載の半導体複合装置。
25. 前記第２の駆動回路群は、前記発光素子群を点灯制御するための電流を制御する機能を有すること
    を特徴とする請求項７記載の半導体複合装置。
26. 前記第３の半導体材料は、単結晶Ｓｉを母材料としていること
    を特徴とする請求項２５記載の半導体複合装置。
27. 前記第２の駆動回路群は、前記第１の基板上に設けられていること
    を特徴とする請求項２６記載の半導体複合装置。
28. 前記第２の駆動回路群は、前記第１の基板上に設けられた配線領域上の接続領域に、フリップチップによって電気的に接続されていること
    を特徴とする請求項２７記載の半導体複合装置。
29. 前記第２の駆動回路群は、前記第１の基板上に設けられた配線領域上の接続領域に、ワイヤボンディングによって電気的に接続されていること
    を特徴とする請求項２７記載の半導体複合装置。
30. 前記第２の駆動回路群は、半導体薄膜として構成されていること
    を特徴とする請求項２６記載の半導体複合装置。
31. 前記第２の駆動回路群は、他の素子群と薄膜配線によって電気的に接続されていること
    を特徴とする請求項３０記載の半導体複合装置。
32. 前記第３の半導体材料は、多結晶Ｓｉを母材料としていること
    を特徴とする請求項２５記載の半導体複合装置。
33. 前記第２の駆動回路群は、半導体薄膜として構成されていること
    を特徴とする請求項３２記載の半導体複合装置。
34. 前記第２の駆動回路群は、他の素子群と薄膜配線によって電気的に接続されていること
    を特徴とする請求項３３記載の半導体複合装置。
35. 前記第１の駆動回路群は、外部から入力された信号のディジタル処理を行い、前記発光素子群の駆動信号を生成する機能を有すること
    を特徴とする請求項７記載の半導体複合装置。
36. 前記第２の半導体材料は、多結晶Ｓｉを母材料としていること
    を特徴とする請求項３５記載の半導体複合装置。
37. 前記第３の半導体材料は、単結晶Ｓｉを母材料としていること
    を特徴とする請求項３６記載の半導体複合装置。
38. 前記第２の半導体材料は、有機物半導体材料を母材料としていること
    を特徴とする請求項３５記載の半導体複合装置。
39. 前記第３の半導体材料は、多結晶Ｓｉを母材料としていること
    を特徴とする請求項３８記載の半導体複合装置。
40. 前記第１の駆動回路群は、他の素子群と薄膜配線によって電気的に接続されていること
    を特徴とする請求項３５記載の半導体複合装置。
41. 前記第１の基板上に、前記第１の駆動回路群及び／又は前記第２の駆動回路群に対して信号及び電力を入出力するための配線領域を備えること
    を特徴とする請求項１記載の半導体複合装置。
42. 前記第１の基板上に、外部からの信号及び電力の入出力を中継するコネクタを備えること
    を特徴とする請求項４１記載の半導体複合装置。
43. 前記第１の駆動回路群及び／又は前記第２の駆動回路群に対して信号及び電力を入出力するための配線領域が設けられた第２の基板を備え、
    前記半導体薄膜層、前記第１の駆動回路群、及び前記第２の駆動回路群は、前記第１の基板上に設けられており、
    前記第２の基板は、前記第１の駆動回路群及び／又は前記第２の駆動回路群に対する外部からの信号及び電力の入出力を中継すること
    を特徴とする請求項１記載の半導体複合装置。
44. 前記第２の基板は、前記第１の基板にワイヤボンディングによって電気的に接続されていること
    を特徴とする請求項４３記載の半導体複合装置。
45. 前記第１の基板上に設けられた接続パッド又は接続ポストと、前記第２の基板上に設けられた接続パッド又は接続ポストとが、直接又はボンディングペーストを介して電気的に接続されていること
    を特徴とする請求項４４記載の半導体複合装置。
46. 前記第１の基板上に、外部から入力された信号を処理し、前記第１の駆動回路群及び前記第２の駆動回路群との間で信号を入出力する第３の駆動回路群を備えること
    を特徴とする請求項４１記載の半導体複合装置。
47. 前記第３の駆動回路群を含む第３の基板は、前記第１の基板に、ワイヤボンディング又はフリップチップによって電気的に接続されていること
    を特徴とする請求項４６記載の半導体複合装置。
48. 前記第３の駆動回路群は、半導体薄膜として構成されていること
    を特徴とする請求項４６記載の半導体複合装置。
49. 前記第３の駆動回路群は、前記第１の駆動回路群上にボンディングされていること
    を特徴とする請求項４８記載の半導体複合装置。
50. 前記第３の駆動回路群は、平坦化のための薄膜を介してボンディング領域に設けられること
    を特徴とする請求項４９記載の半導体複合装置。
51. 前記第３の駆動回路群は、前記第１の基板ではなく、当該第１の基板とは異なる基板上に設けられること
    を特徴とする請求項４８記載の半導体複合装置。
52. 前記第３の駆動回路群は、単結晶Ｓｉ及び多結晶Ｓｉの両方を母材料として構成されること
    を特徴とする請求項４６記載の半導体複合装置。
53. 前記第３の駆動回路群は、単結晶Ｓｉ、多結晶Ｓｉ、及び有機物半導体材料を母材料として構成されること
    を特徴とする請求項４６記載の半導体複合装置。
54. 請求項１乃至請求項５３のうちいずれか１項記載の半導体複合装置を配列したこと
    を特徴とするプリントヘッド。
55. 前記半導体複合装置を支持する支持フレームと、
    前記半導体複合装置から出射された光を集光する前記支持フレームに支持された光学素子とを備え、
    前記光学素子の光軸は、前記半導体複合装置における発光素子と位置合わせられていること
    を特徴とする請求項５４記載のプリントヘッド。
56. 請求項５５記載のプリントヘッドを備えること
    を特徴とする画像形成装置。