JP2006253997A - グラフィックイコライザ制御装置 - Google Patents

グラフィックイコライザ制御装置 Download PDF

Info

Publication number
JP2006253997A
JP2006253997A JP2005066731A JP2005066731A JP2006253997A JP 2006253997 A JP2006253997 A JP 2006253997A JP 2005066731 A JP2005066731 A JP 2005066731A JP 2005066731 A JP2005066731 A JP 2005066731A JP 2006253997 A JP2006253997 A JP 2006253997A
Authority
JP
Japan
Prior art keywords
level
band
mode
graphic equalizer
operator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005066731A
Other languages
English (en)
Other versions
JP4258479B2 (ja
Inventor
Masaaki Okabayashi
昌明 岡林
Shigeki Takahashi
茂樹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2005066731A priority Critical patent/JP4258479B2/ja
Priority to US11/367,087 priority patent/US8068621B2/en
Priority to AT06110629T priority patent/ATE434286T1/de
Priority to EP06110629A priority patent/EP1701439B1/en
Priority to DE602006007253T priority patent/DE602006007253D1/de
Priority to CNB2006100573494A priority patent/CN100495914C/zh
Publication of JP2006253997A publication Critical patent/JP2006253997A/ja
Application granted granted Critical
Publication of JP4258479B2 publication Critical patent/JP4258479B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G5/00Tone control or bandwidth control in amplifiers
    • H03G5/02Manually-operated control
    • H03G5/025Equalizers; Volume or gain control in limited frequency bands

Abstract

【課題】 ディジタルフィルタを効率よく使用するグラフィックイコライザ制御装置を提供する。
【解決手段】 グラフィックイコライザの制御部4は、モード2においては、信号処理部2における総数31個のフィルタに対し、これらを2分割し、フィルタ211〜2115,フィルタ2116〜2131として、2個のグラフィックイコライザGEQ1,GEQ2を作成させる。ディジタルフィルタの数15は、バンドの総数31よりも少なくされている。制御部4は、各15個のディジタルフィルタを、フェーダ操作子141〜1431により基準レベル以外のレベルが指示されたバンドに動的に割り当てる。制御部4は、モード1においては、信号処理部2における31個のディジタルフィルタ211〜2131に対し、1個のグラフィックイコライザGEQ1を作成させる。
【選択図】 図4

Description

本発明は、複数の周波数帯域に対応して各周波数帯域のレベルを指示する複数の操作子を用いたグラフィックイコライザの制御装置に関するものである。
グラフィックイコライザ(graphic equalizer)は、複数の周波数帯域(以下、バンドという)に対応して各バンドのレベルを個別に指示する複数の操作子を用いたトーンコントローラである。各操作子の操作位置を見るだけで、その周波数特性がわかる。
以下、バンドおよび操作子の総数jをj=31とし、操作子としてフェーダ操作子を用いる例を説明する。
図9は、従来のグラフィックイコライザを示す説明図である。
複数のフェーダ操作子が表示装置の画面上に画像として表示され、各フェーダ操作子をマウスにより操作する場合について説明する。
図9(a),図9(b)は、操作パネル表示画面を示す説明図である。
11は操作パネル表示画面、12はグラフィックイコライザ番号の表示部、13は基準レベル(レベル0、通常は0dB)を示す基準線、141〜1431はバンド1〜バンド31に対応したフェーダ操作子である。
図9(b)において、ポインタ15をマウス操作により移動させて、フェーダ操作子145に合わせ、マウスボタンを押すと、このフェーダ操作子145が選択され、その輪郭が赤く太くされるなどしてフォーカス表示される。ドラッグ操作により、フェーダ操作子145を上下に移動させ、移動後の操作位置に応じたレベルを、このフェーダ操作子145に対応したバンド5に設定するように指示する。
図9(c)は、バンドの総数j個に等しい個数のディジタルフィルタを用いたグラフィックイコライザGEQ1を示すブロック図である。
グラフィックイコライザGEQ1は、一般的に、複数のディジタルフィルタ211〜2131が直列接続されることにより作成される。その伝達関数は、各ディジタルフィルタ211〜2131の伝達関数を乗算したものとなる。
各ディジタルフィルタ211〜2131は、順番に、バンド1〜バンド31に割り当てられるが、その割当ては固定的である。個々のディジタルフィルタは、対応する1つのバンドのレベルGを基準レベル(0dB)から上下させるピーキングフィルタとして機能する。
図9(d)は、個々のディジタルフィルタの内部構成例を示すブロック図である。例えば、IIRフィルタ(Infinite Impulse Response)で構成される。
図中、101,102,107,108は伝達関数がz-1であるディレイ手段、103,104,105,109,110は係数乗算器、106は加算器である。
フェーダ操作子141〜1431により各バンドに指示されたレベルに応じて、バンド毎に用意された係数値テーブルを参照することにより、係数乗算器103,104,105,109に設定するパラメータ値(係数値)が取得されて、各バンドに割り当てられたディジタルフィルタ211〜2131が制御される。
レベルGを基準レベルより大きくまたは小さくする場合は、それにつれて選択度Qを上げ、逆に、レベルGを基準レベルに近づける場合は、選択度Qを下げるようにして、レベルGが変化してもバンド幅が保たれるように制御される。
非特許文献1に示されたディジタルミキサにおいては、DSP(Digital Signal Processor)を用い、最大24基の31バンドグラフィックイコライザGEQを、それぞれ、任意の入力チャンネル,出力チャンネルに挿入することができる。
複数のディジタルフィルタを備えるグラフィックイコライザGEQをDSPを用いて実現する場合、DSPの処理能力に限りがある。
ところが、グラフィックイコライザGEQは、いつも全てのバンドを操作するわけではない。例えば、マイクロフォンで拾った音声のハウリングを抑制するために、グラフィックイコライザGEQを挿入する場合は、一部のバンドについて操作するだけである。
しかし、そのような場合でも、DSPは全てのディジタルフィルタの信号処理をしなければならないため、DSPは無駄な処理をしているという問題があった。
「CS1Dリファレンスマニュアル(ソフトウエア編)Ver.1.41」、[online]、p.13-16、ヤマハ株式会社、インターネット<http://www2.xamaha.co.jp/manual/pdf/pa/japan/mixers/CS1DJ.pdf>
本発明は、上述した問題点を解決するためになされたもので、ディジタルフィルタを効率よく使用するグラフィックイコライザ制御装置を提供することを目的とするものである。
本発明は、請求項1に記載の発明においては、複数のj個のバンドに対応し各バンドのレベルを指示するj個の操作子を用いるとともに、前記バンドの総数j個よりも少ないk個のディジタルフィルタを備えるグラフィックイコライザを制御するグラフィックイコライザ制御装置であって、前記ディジタルフィルタを、前記操作子により基準レベル以外のレベルが指示されたバンドに少なくとも割り当てる割当て手段と、前記基準レベル以外のレベルが指示されたバンドに割り当てられたディジタルフィルタを、当該バンドのレベルが、対応する操作子により指示されたレベルになるように、かつ、残りの前記ディジタルフィルタを、スルー状態になるように制御する特性制御手段と、全ての前記ディジタルフィルタが、前記基準レベル以外のレベルを指示されたバンドに割り当てられたときは、前記基準レベルを指示している操作子を操作できなくするとともに操作できないことを表示させる操作無効化手段を有するものである。
従って、バンドの総数よりも少ない数のディジタルフィルタを効率よく使用してグラフィックイコライザを実現できる。そのレベルを操作するバンドの数がディジタルフィルタの数と等しくなれば、基準レベルにあるバンドのレベルを操作できなくするとともに操作できないことを表示させるので、ユーザは、以後、基準レベルにあるバンドの操作ができないことを事前に知ることができる。
請求項2に記載の発明においては、請求項1に記載の発明における操作無効化手段に代えて、前記割当て手段により全ての前記ディジタルフィルタが、前記基準レベル以外のレベルを指示されたバンドに割り当てられていて、前記基準レベルを指示している操作子を操作しようとしたときは、当該操作子を操作できなくするとともに操作できないことを表示させる操作禁止手段を有するものである。
従って、そのレベルを操作するバンドの数がディジタルフィルタの数と等しくなっているときに、さらに、基準レベルにあるバンドの操作子を操作しようとしたときは、この操作をできなくするとともに操作できないことを表示させるので、ユーザは、今回の操作ができないことに対処することができる。
請求項3に記載の発明においては、請求項2に記載のグラフィックイコライザ制御装置において、前記j個の操作子に対応してj個の表示部が設けられ、対応するバンドに前記基準レベルを指示している操作子に対応した表示部を第1の表示態様とし、前記対応するバンドに前記基準レベル以外のレベルを指示している操作子に対応した表示部を、前記第1の表示態様とは異なる第2の表示態様にさせる表示態様制御手段を有するものである。
従って、表示部が第1の表示態様となっているか、第2の表示態様になっているかにより、バンドのレベルを自由に操作できる操作子と、そうでない操作子とを簡単に識別できる。
特に、今回の操作ができないことが表示された時点、あるいは、それ以前において、このような表示態様の制御がなされているときは、レベル操作をやめて基準レベルに戻す操作子を選択することが容易になる。
請求項4に記載の発明においては、複数のj個のバンドに対応し、各バンドのレベルを指示するj個の操作子を用いるとともに、前記バンドの総数j個以上であるk個のディジタルフィルタを備える1個または複数のi個のグラフィックイコライザを制御するグラフィックイコライザ制御装置であって、2つのモードを備え、ユーザの選択により、いずれか一方のモードを設定するモード設定手段と、第1のモードが設定されたときは、j個のディジタルフィルタに対し、1個のグラフィックイコライザを作成させ、かつ、第2のモードが設定されたときは、k個以下のディジタルフィルタに対し、m個ずつi個に分割し、i個のグラフィックイコライザを作成させる作成制御手段と、少なくとも第2のモードが設定されているときは、i個のグラフィックイコライザの各m個のディジタルフィルタを、前記操作子により基準レベル以外のレベルが指示されたバンドに少なくとも割り当てる割当て手段と、第1のモードが設定されているときは、j個のディジタルフィルタを、各バンドのレベルが、対応する操作子により指示されたレベルになるように制御し、かつ、第2のモードが設定されているときは、前記基準レベル以外のレベルが指示されたバンドに割り当てられたディジタルフィルタを、当該バンドのレベルが、対応する操作子により指示されたレベルになるように、かつ、残りのディジタルフィルタを、スルー状態になるように制御する特性制御手段を有するものである。
従って、ユーザは、第1のモードを選択すれば、1個のグラフィックイコライザについて全てのバンドのレベルを自由に操作することができる。一方、第2のモードを選択すれば、i個までのグラフィックイコライザについて、最大m個までのバンドのレベルを操作することができる。
第2のモードにおいて、請求項1に記載の発明のように操作無効化手段を設けたり、請求項2,3に記載の発明のように操作禁止手段を設けたりすることができる。
本発明によれば、グラフィックイコライザを、ディジタルフィルタを効率よく使用して実現できるという効果がある。特に、レベル操作するバンドの数がディジタルフィルタの総数以下であれば、全バンドのディジタルフィルタを備えたグラフィックイコライザと全く変わりなく使用できる。
その結果、ディジタルフィルタの総数が少なくてすむので、DSPの処理能力のために、備えているディジタルフィルタの総数が限られていても、そのバンドの細かさを変えることなく、1個のグラフィックイコライザを実現したり、同時に使用できるグラフィックイコライザの数を増やしたりできるようになる。
図1は、本発明の実施の形態を説明するためのハードウエア構成例を示すブロック図である。
図中、11,12は信号入力端子である。図示の例では、2個の処理チャンネルが示されている。上述した処理チャンネルは、例えば、ディジタルオーディオミキサ内において、複数の入力チャンネル、複数の出力チャンネルのうち、任意のチャンネルに挿入して使用される。
2は信号処理部であり、信号入力端子11,12から入力されたディジタルオーディオ信号を、グラフィックイコライザを構成する複数のディジタルフィルタの総合周波数特性に従って信号処理し、対応する信号出力端子31,32から出力する。
信号処理部2は、複数k個のディジタルフィルタ(以下、単にフィルタという)の機能を備え、1個のjバンドグラフィックイコライザGEQ1または複数i個のjバンドグラフィックイコライザGEQ1,GEQ2…を作成する機能を備えている。
信号処理部2は、例えば、DSPをマイクロプログラムに従って動作させることにより実現される。マイクロプログラムにより、任意の個数kのフィルタを形成する(j≦k)とともに、複数m個のフィルタを接続して、任意の個数iのグラフィックイコライザGEQを作成できる(m×i≦k)。
ただし、DSPの処理能力には限界があるので、実現するフィルタの総数k個には限度がある。以下では、具体的にk=31,j=31,m=15,i=2として説明する。
操作子5としてマウス等のポインティングデバイスを備え、表示部6として液晶ディスプレイ等の画像表示装置を備えている。両者はGUI(Graphical User Interface)として機能する。
制御部4は、グラフィックイコライザ制御装置として機能し、操作子5により所望のグラフィックイコライザを選択させて表示部6に表示させ、フェーダ操作子の位置を移動させるとともに、各バンドのレベルを設定し、設定したパラメータを信号処理部2に渡すことにより信号処理部2を制御する。
制御部4は、モード設定機能、グラフィックイコライザ作成制御機能、バンド割当て機能、フィルタ特性制御機能等を有し、マイコン(マイクロプロセッサ)をプログラムに従って動作させることにより実現される。
図2,図3は、図1の表示部6に表示される操作パネル表示画面を示す説明図である。
図1の制御部4のモード設定機能は、ユーザの選択により、一方のモードを設定する。
図2は、モード1における操作パネル表示画面を示す説明図である。
モード表示部16を設けた以外は、図9(a),(b)に示したものと同じである。
モード1におけるグラフィックイコライザGEQ1の機能ブロック図は、図9(c)と同様である。
制御部4は、モード1において、信号処理部2における31個のディジタルフィルタ211〜2131に対し、1個のグラフィックイコライザGEQ1を作成させる作成制御機能を有する。
制御部4は、また、図9を参照して説明した従来技術と同様に、各フィルタ211〜2131を、バンド1〜バンド31に固定的に割り当てるバンド割当て機能を有する。
制御部4は、各バンド1〜バンド31のレベルが、対応するフェーダ操作子141〜1431により指示されたレベルになるように信号処理部2を制御する特性制御機能を有する。
図3は、モード2における操作パネル表示画面を示す説明図である。
図3(a)は、基準レベル以外のレベルを指示しているフェーダ操作子の総数が、このグラフィックイコライザGEQ1に割当て可能なディジタルフィルタの総数15未満であるときの表示画面を示し、図2に示したモード1の場合と変わらない。
これに対し、図3(b)は、基準レベル以外のレベルを指示しているフェーダ操作子の総数が、このグラフィックイコライザGEQ1に割当て可能なディジタルフィルタの総数15に等しくなったときの表示画面を示す。
図4は、図1の信号処理部2により実現されるモード2におけるグラフィックイコライザの説明図である。
図4(a)は、モード2におけるグラフィックイコライザを示すブロック図である。
図1の制御部4は、モード2において、信号処理部2における31個のフィルタに対し、15個ずつ2個に分割し、フィルタ211〜2115,フィルタ2116〜2131とし、2個のグラフィックイコライザGEQ1,GEQ2を作成させる作成制御機能を有する。余った1個のフィルタ2131は不使用とする。
ディジタルミキサの用途では、2個のグラフィックイコライザGEQ1,GEQ2を、それぞれ、入力チャンネルあるいは出力チャンネルの中の任意のチャンネルに挿入し、独立して制御できるようになる。
ここで、ディジタルフィルタの総数15は、バンドの総数31よりも少なくされている。そのため、バンドにフィルタを動的に割り当てるようにした。
図1に示した制御部4は、作成されたグラフィックイコライザGEQ1,GEQ2の各15個のフィルタを、フェーダ操作子141〜1431により基準レベル以外のレベルが指示されたバンドに少なくとも割り当てる割当て機能を有する。
図4(b),図4(c)は、それぞれ、グラフィックイコライザGEQ1,GEQ2において、バンドx(フェーダ操作子14x)に割り当てるフィルタAF(x)を示す対応テーブルの説明図である。
以下、変数x(x=1〜31)を用いて、バンド,バンドに対応するフェーダ操作子14xを特定し、関数AF(x)(Assigned Filter AF(x)=1〜15)を用いてバンドxに対応するフィルタを特定する。
フェーダ操作子14xにより基準レベルを指示しているバンドxにフィルタAF(x)を割り当てたとしても、そのフィルタの伝達関数を1(スルー状態)に設定するだけであるから、フィルタを割り当てなくてもすむ。
そこで、基準レベル以外のレベルを指示しているフェーダ操作子、例えば、144,145,…,1429,1430に対してのみ、対応するバンド4,5,…,29,30を、任意のフィルタ、例えば、フィルタAF(x)=1,2,…,13,14に割り当てるようにした。基準レベル以外のレベルのバンドに割り当てられていないフィルタ(いわば、空きのフィルタ)であれば、何番目のフィルタに割り当ててもよい。
基準レベルを指示しているバンドxに対しては、AF(x)=0とし、フィルタを割り当てないことを示す。
なお、上述した空きのフィルタがあれば、これを基準レベルが指示されたバンドに、このフィルタが必要になるまで割り当てておいても差し支えない。
上述した割当て機能を実現するために、制御部4は、図4(b),図4(c)に示した対応テーブルを、RAM(Random Access Memory)上のカレントメモリに保持しておく。
なお、上述した対応テーブルに代えて、逆に、フィルタAF(x)=1〜15の側から見て、各々に割り当てられたバンドx(フェーダ操作子14x)を示す対応テーブルを用いてもよい。この場合、空きのフィルタAF(x)に対しては、バンドx=0とおけばよい。
制御部4は、対応する操作子144,145,…,1429,1430により基準レベル以外のレベルを指示しているバンド4,5,…,29,30が割り当てられたフィルタ214,215,…,2129,2130については、そのバンドのレベルが指示されたレベルになるように、かつ、割り当てられないフィルタが残る場合は、これらを伝達関数=1、すなわち、スルー状態になるように、信号処理部2を制御する特性制御機能を有する。
上述した特性制御機能を実現するために、モード2では、各グラフィックイコライザGEQ1,GEQ2別に、そのフィルタAF(x)(AF(x)=1〜15)に対応して、このフィルタに割り当てられたバンドxのレベル値に応じたパラメータ値を取得し、カレントメモリに設定するとともに、信号処理部2に転送し、これを制御する。
対応するバンドが基準レベルである場合のフィルタ、あるいは、スルー状態にされたフィルタは、図9(d)の例では、係数乗算器113の係数を1、その他の係数乗算器114,115,119,120の係数を0とする。
信号処理部2を実現するDSPは、マイクロプログラムを変更することにより、任意の個数のフィルタを作成し、任意に接続して、任意の個数のグラフィックイコライザを実現できる。
信号処理部2で行う個々のフィルタ処理のアルゴリズムは、モード1とモード2とで同じであり、入力信号を受けるフィルタと信号出力を取り出すフィルタとが、それぞれで異なるために、フィルタ間の結線を変更するだけである。従って、フィルタ処理のマイクロプログラム自体は、モード1とモード2とで同じになる。
なお、上述した説明では、モード1においては、従来技術と同様に、全てのバンドにフィルタを固定的に割り当てたので、割当て処理が簡単になっている。しかし、モード2と同様に、あるバンドに基準レベル以外のレベルが指示される都度、そのバンドに未割当てのフィルタを割り当てるようにしてもよい。その後、そのバンドが基準レベルに戻されても、モード1ではフィルタが足りているので、割り当てられているフィルタを基準レベルに設定する特性制御をするだけで割当ては解除しなくてもよい。
グラフィックイコライザGEQは、全周波数帯域を多数の細かなバンドに分けてそのレベルを操作することができる。しかし、ユーザは、一部のバンドに対してしか基準レベルから動かす操作をしない場合が多い。
従って、ユーザは、全バンドの同時操作が必要であればモード1を選択し、1つのグラフィックイコライザとして使用する。また、全バンドの同時操作が不要であればモード2を選択し、複数個のグラフィックイコライザとして使用できる。
しかし、モード2で使用している途中で、フィルタの総数が不足したときの対策をとっておくことが望ましい。
そのため、図1の制御部4に操作無効化機能を備える。この場合、操作パネルは、図3(b)に示したような表示になる。
操作無効化機能は、全てのフィルタ211〜2115が、基準レベル以外のレベルを指示されたバンドに割り当てられたときは、基準レベルを指示しているフェーダ操作子141,143,146,148,…,1428,1431については、新たに、基準レベル以外のレベルを指示する操作をできなくするとともに、これらの操作子が操作できないことを操作パネル面に表示させる。図示の例では、表示をグレイアウト(破線で示している)する。
グレイアウトされたフェーダ操作子は、ユーザがそのフェーダ操作子を操作しようとしても、その操作は受け付けられない。グレイアウト表示に限らず、フェーダ操作子の色や形を変える方法、あるいは、フェーダ操作子の外見は変わらないが、ポインティングデバイスで選択できないようにしてもよい。
この後も、基準レベルを指示していないフェーダ操作子142,144,145,…,1429,1430については、自由に動かすことができる。これらのフェーダ操作子の1つを基準レベルに戻せば、グレイアウトされていた1つのフェーダ操作子を基準レベルから動かすことができるようになる。
この操作無効化の具体的な動作の説明は、図6のフローチャートを参照して後述する。
制御部4は、また、操作無効化機能に代えて、操作禁止機能を備えるようにしてもよい。
図5は、図1の表示部6に表示されるモード2における操作パネル表示画面の他の例を示す説明図である。
図5(a)は、グラフィックイコライザGEQ1において、そのフィルタ数以下のバンドが、対応するフェーダ操作子により基準レベル以外に設定されているときの操作パネル表示画面の説明図であり、図3(a)と変わらない。
これに対し、図5(b)に示すように、操作禁止機能は、グラフィックイコライザGEQ1の全てのフィルタ211〜2115が、基準レベル以外のレベルを指示されたバンドに割り当てられていて、今回、基準レベルを指示しているフェーダ操作子143を操作して基準レベル以外のレベルを指示しようとしたとき、今回操作しようとしたフェーダ操作子143を操作できなくするとともに、操作できないことを表示させる。
例えば、フェーダ操作子143を移動させないで、操作パネル表示画面11に、ポップアップウインドウ31を立ち上げ、フィルタが足りないので、操作された操作子により基準レベルとは異なるレベルの指示ができないことを示す警告メッセージを表示させる。「OKボタン」32をマウスボタンでクリックすれば、ポップアップウインドウ31自体は消える。
警告メッセージは、他の表示方法で表示してもよいし、警告音や音声メッセージで可聴表示を行ってもよい。
この操作禁止の具体的な動作の説明は、図7,図8を参照して後述する。
図6は、図1に示した制御部4の動作を説明する第1のフローチャートである。
図6(a)は、モード1、グラフィックイコライザGEQ1が設定されており、バンドxに対応するフェーダ操作子14xを動かす操作イベントが検出されたときに起動する。
S41において、その操作量に応じて、フィルタAF(x)(フィルタ21x:x=1〜31)のパラメータをカレントメモリに設定し、信号処理部2に渡す。
S42において、図2に示された操作パネル表示画面11の表示内容を更新する。すなわち、フェーダ操作子14xを移動させる。
図6(b)は、モード2、グラフィックイコライザGEQ2が設定されており、マウスによりフェーダ操作子14xを動かすイベントが検出されたときに起動する。
S51において、フェーダ操作子14xが無効化中か否かを判定し、そうであれば処理を終了し、そうでなければS52に処理を進める。
例えば、図4(b)に示された対応テーブルを用いる場合、全てのフィルタ番号1〜15をフィルタAF(1)〜AF(31)の値として割当て済であって、かつ、フェーダ操作子14xに対応したバンドxが割り当てられているフィルタAF(x)の値が0のときは、フェーダ操作子14xが無効化中であることを表している。
S52において、操作子14xにより、今回、バンドxをレベル0(基準レベル)に設定するのか否かを判定する。そうであればS53に処理を進め、そうでなければS54に処理を進める。
まず、レベル0とは異なるレベルに設定する場合を説明する。図3(a)の例では、フェーダ操作子147が操作されて、レベル0とは異なるレベルを指示している。
S54において、図4(b)の対応テーブルを参照し、フィルタAF(x)が0でないか否かを判定する。言い換えれば、フェーダ操作子14xが操作される前において、操作子14xによりレベル0以外のレベルが指示されていたか否かを判定する。
フィルタAF(x)が0でなければS55に処理を進め、フェーダ操作子14xの操作量に応じて、フィルタAF(x)(21x:x=1〜15)のパラメータをカレントメモリに設定し、信号処理部2に渡す。
一方、S54において、フィルタAF(x)が0であればS56に処理を進め、新たにフィルタAF(x)を割り当て、図4(b)の対応テーブルを更新する。
図3(a)の例では、フェーダ操作子147が操作されたが、図4(b)においてAF(7)=0であったので、バンド7に未割当てのフィルタ、例えば3を割当て、AF(7)=3とする。
S58において、全フィルタAF(x)=1〜15(フィルタ211〜2115)を、いずれかのバンドxに割当て済みか否かを判定する。割当て済みであればS59に処理を進めるが、割当て済みでなければ、先に説明したS55に処理を進める。
先に説明した図3(b)は、フェーダ操作子142が操作されたときに、全てのフィルタ211〜2115が割当て済みであった場合を示していた。
S59において、レベル0を指示している全てのフェーダ操作子141,143,146,148,…,1428,1431の表示をグレイアウトにして、S55に処理を進める。
一方、S52において、操作子14xにより、バンドxにレベル0を指示するのであれば、S53に処理を進める。
S53において、フィルタAF(x)=0であるか否かを判定する。
AF(x)=0であれば、レベル0を指示する操作イベントが検出される前も、レベル0が設定されていたことになる。このような場合はあり得ないが、誤動作対策として、このステップを設けている。
S53において、フィルタAF(x)=0でなければ、S60に処理を進め、フィルタAF(x)をスルーにするパラメータをカレントメモリに設定し、このパラメータを信号処理部2に渡す。
その結果、バンドxに割当てられていたフィルタAF(x)(フィルタ21x)を開放することにより、等価的に、バンドxをレベル0にする制御をしている。
S61において、図4(b)の対応テーブルにおけるバンドxが割り当てられていたフィルタAF(x)を0に設定する。
S62において、図3(b)に示したような、レベル0を指示している全てのフェーダ操作子を無効化している状態であるか否かを判定し、無効化しているのであればS63に処理を進め、そうでなければS57に処理を進める。
S63において、無効化されていたフェーダ操作子を有効化する、すなわち、以後の操作で、これらのフェーダ操作子の操作イベントが検出できるようにする処理を行う。その結果、レベル0を指示するフェーダ操作子を通常の表示にさせる。
S57において、操作子14xの位置をレベル0の位置に戻した表示をさせる。
図7は、図1に示した制御部4の動作を説明する第2のフローチャートである。
操作無効化機能に代えて操作禁止機能を備えた場合の動作を示す。
モード1については、図6(a)と同じであるので、説明を省略する。
このフローチャートは、モード2、グラフィックイコライザGEQ1が設定されており、フェーダ操作子14xを動かすイベントが検出されたときに起動する。
S71において、フェーダ操作子14xにより、今回、バンドxをレベル0に設定するのか否かを判定し、そうであればS72に処理を進める。
レベル0に設定しない場合は、S73に処理を進め、フィルタAF(x)が0でないか否かを判定する。言い換えれば、フェーダ操作子14xの操作が検出される前において、バンドxに対しレベル0以外のレベルが設定されていたか否かを判定する。
フィルタAF(x)が0でなければ、レベル0以外のレベルが設定されていたのであり、そのままS74に処理を進め、フェーダ操作子14xの操作量に応じて、フィルタAF(x)(フィルタ21x)のパラメータをカレントメモリに設定し、信号処理部2に渡し、S76において表示部6の表示内容を更新させる。
一方、フィルタAF(x)が0であれば、レベル0が設定されていたのであり、S75に処理を進め、未割当てフィルタがあるか否かをチェックする。
例えば、図4(b)に示した対応テーブル対応テーブルにおいて、まだバンドが割り当てられていない未割当てのフィルタを探す。
S77において、未割当てのフィルタが見つかれば、S78に処理を進め、未割当てのフィルタ番号をAF(x)に割当て、先に説明したS74に処理を進める。
図4(b)に示した対応テーブルでは、フェーダ操作子147は、バンドx=7をレベル0に設定していたので、未割当てのフィルタ番号3が見つかれば、AF(x)=3とする。
一方、未割当てのフィルタがなければ、S79に処理を進め、操作パネル表示画面11に、図5(b)に示した警告を表示する。
一方、S71において、今回、バンドxをレベル0に設定するのであれば、S72に処理を進める。
S72において、フィルタAF(x)=0であるか否かを判定する。すなわち、操作イベントが検出される前も、レベル0が設定されていたか否かを判定する。通常はS80に処理を進める。
S80において、フィルタAF(x)の示すフィルタをスルーにするパラメータをカレントメモリに設定し、このパラメータを信号処理部2に渡す。
その結果、フィルタAF(x)により特定されていたフィルタ21xが開放される。
S81において、図4(b)に示した対応テーブルにおけるバンドxが割り当てられたフィルタAF(x)を0に設定する。
S76において、操作子14xの位置をレベル0にした表示を表示部6にさせる。
ここで、上述したS79における警告表示後は、レベル0を指示しているフェーダ操作子141,143,1431等については、操作できない。
ところが、フェーダ操作子141〜1431が、レベル0をわずかに外れたレベルを指示しているような場合があると、レベル0を指示しているのか否かが、一見しただけではわからない。従来のグラフィックイコライザでも、各バンドのレベルを数値で表示する表示部がある。しかし、個々の数値を読み取らなければ、基準レベルになっているかどうかがわからない。
従って、警告が出されても、その先、ユーザは、他の操作子を基準レベルから動かしたいために、基準レベルに戻せるフェーダ操作子を選択するようなことが難しい。
そのため、各フェーダ操作子に対応した表示部を操作パネル表示画面に設け、図1の制御部4は、レベル0を指示しているフェーダ操作子に対応した表示部を第1の表示態様とし、レベル0以外のレベルを指示しているフェーダ操作子に対応した表示部を、第1の表示態様とは異なる第2の表示態様にさせる表示態様制御機能を備えるとよい。
図8は、図1の表示部6に表示されるモード2における操作パネル表示画面のさらに他の例を示す説明図であって、操作禁止機能を備える場合を示すものである。
図8(a)において、レベル0を指示し、そのバンドにフィルタが割り当てられていないフェーダ操作子911,913,916,918,…,9128,9131と、レベル0とは異なるレベルを指示し、そのバンドにフィルタが割り当てられているフェーダ操作子912,914,915,917,…,9129,9130とが、操作子を表す表示部の色を変えて識別できるようにしている。操作子の表示部の形を変えもよい。
図8(b)においては、フェーダ操作子141〜1430の近傍位置に、ランプ状の表示部921〜9230を設けておき、これらの表示部921〜9230の表示態様、例えば、色の相違によって、フェーダ操作子がレベル0を指示しているかいないかを識別できるようにしている。
なお、警告が出てからこのような表示態様に制御する利点を説明したが、操作パネル表示画面11の常時の表示態様とする表示態様制御機能としてもよい。警告が出る前であっても、フェーダ操作子が基準レベルを指示しているのか否かが見やすいからである。
また、警告表示機能を有しない、図3に示したモード2の操作パネル表示画面11でも、同様に、図8に示したフェーダ操作子911,〜9131のような表示にしたり、表示部921〜9230を設けたりして、表示態様を制御してもよい。
図5(b)に戻って説明する。警告とともに、基準レベルとは異なるレベルに設定されている1または複数のバンドの中から、強制的に基準レベルに戻しても影響が少ない(例えば、基準レベルに近いレベルである)バンドの候補を自動的に選択して、候補のバンドを表示させてもよい。ユーザが候補のバンドの中から1つを選択すると、そのバンドに割り当てられていたフィルタをスルー状態にしたり、さらに、そのフィルタの割当てを横取りして、先に基準レベルから動かそうとしたフェーダ操作子143に対応したバンドにフィルタを割り当てて、その操作子の操作ができるようにしたりしてもよい。
候補を表示することなく、スルー状態にしたり割当て変更をしたりしてもよい。
上述した説明では、2つのモードを設けていた。しかし、モード2のみとして、バンド数よりも少ない数のディジタルフィルタを用いるグラフィックイコライザ制御装置であってもよい。その際、1個のグラフィックイコライザのみが作成制御されるものとしてもよい。DSPの処理能力が余れば、その処理能力を、フィルタ機能以外の他の機能を実現するための信号処理に割り振ることができる。
上述した説明では、第2モードでのグラフィックイコライザGEQ1,GEQ2を構成するフィルタ総数mを一致させて、ユーザにとってわかりやすいフィルタ構成としていた。
しかし、例えば、グラフィックイコライザGEQ1を15個のフィルタで構成し、グラフィックイコライザGEQ2を16個のフィルタで構成するようにしてもよい。また、グラフィックイコライザGEQ1,GEQ2のバンド数を異ならせてもよい。
第2モードで備えるグラフィックイコライザGEQの数は、2個に限らず、それ以上であってもよい。
モード1においては、用意されている全てのフィルタを使用する必要はない。例えば、32個のフィルタを用意し、モード1においては31個のフィルタを用いた31バンドグラフィックイコライザGEQ1とし、モード2においては、16個のフィルタを用いた31バンドグラフィックイコライザGEQ1,GEQ2としてもよい。
3以上のモードを設定し、モードによって、グラフィックイコライザの個数を変えたりしてもよい。
上述した説明では、用意された複数個のフィルタを、モード設定時にあらかじめ所定の個数のフィルタグループに分割して1または複数のグラフィックイコライザを作成しておき、その後で、各グラフィックイコライザについて、バンドの割当てをしていた。
この場合、複数のグラフィックイコライザを作成したモード2では、グラフィックイコライザによって、割り当てるバンド数が異なる場合がありうるから、フィルタの使用効率が悪くなるおそれがある。
そのため、フィルタを割当てながら、フィルタ間の接続を行うことにより、複数のグラフィックイコライザを作成する方法を採用してもよい。
例えば、n個のフィルタが用意されており、これらを、個数が可変のi個のjバンドグラフィックイコライザGEQの各々に割り当てる。
その割当ては、あるグラフィックイコライザGEQのあるバンドに対し、フェーダ操作子が、そのバンドのレベルを基準レベルとは異なるレベルにするように指示する都度、そのグラフィックイコライザGEQのそのバンドに、未割当てのフィルタを割り当てる。
この方法では、n個のフィルタを、あらかじめグループ化していないし、jバンドグラフィックイコライザGEQの数を固定化してなくてもよい。従って、各グラフィックイコライザGEQの構成を見ると、フィルタ数が一定でなく、必要なバンドにのみフィルタを使っており、スルー状態のフィルタがないので、使用効率を上げることができる。
ただし、フィルタの割当てをしながらグラフィックイコライザGEQを作成して行くので、割当てする毎に、動的にフィルタの結線を変えなければならない。そのため、信号を処理しながら結線を変えてもノイズが発生しない対策をとる必要がある。
上述した説明では、図1に示した信号処理部2として、マイクロプログラムで動作させるDSPを用いていた。これに代えて、係数値を自由に設定できるものであれば、演算回路で個々のフィルタを構成する半導体集積回路を用いてもよい。なお、外見上は専用の半導体集積回路であっても、その内部構成は、固定のマイクロプログラムを用いて動作するDSPである場合もある。
いずれの半導体集積回路でも、ハードウエア的に使用可能なフィルタ総数に制約があるので、上述したDSPを用いた実施の形態と同様に、バンド数よりも少ない個数のフィルタを効率よく使用することができる。
上述した説明では、図1の表示部6の操作パネル表示画面11に複数のフェーダ操作子141〜1431を表示させ、ポインティングデバイスで操作していた。しかし、異なる形状の操作子を表示させてもよい。
さらに、複数のフェーダ操作子141〜1431は、機器筐体のフロントパネルに設置された物理的実体の操作子としてもよい。ユーザはこの操作子を直接に操作する。操作子は一般的にはフェーダ操作子が用いられているが、これに限らない。
物理的実体の操作子を用いた場合、図3(b)に示したようにフェーダ操作子の操作を無効にしたり、図5(b)に示したようにフェーダ操作子の操作を禁止したりするに代えて、フェーダ操作子が動かないようにする機械的ブレーキ機構を設ければよい。モータドライブのフェーダ操作子を用いるのであれば、モータドライブでフェーダ操作子の位置を基準レベルに位置決めして手動操作できないようにすればよい。
機械的なフェーダ操作子にランプを埋め込んで自照式にして、フェーダ操作子の表示態様を変化させたり、フェーダ操作子の近傍のコントロールパネル部にランプを取り付けたりすることにより、図3(b)のグレイアウトに代えて、フェーダ操作子の無効状態を表示したり、図8の表示画面の制御に代えて、基準レベルを指示している操作子であるか否かを識別するようにできる。
図5(b)に示した警告は、表示部6に表示させてもよいが、フロントパネルに警告ランプを設けてもよい。
本発明の実施の形態を説明するためのハードウエア構成例を示すブロック図である。 図1の表示部に表示されるモード1における操作パネル表示画面を示す説明図である。 図1の表示部に表示されるモード2における操作パネル表示画面を示す説明図である。 図1の信号処理部により実現されるモード2におけるグラフィックイコライザの説明図である。 図1の表示部に表示されるモード2における操作パネル表示画面の他の例を示す説明図である。 図1に示した制御部の動作を説明する第1のフローチャートである。 図1に示した制御部の動作を説明する第2のフローチャートである。 図1の表示部に表示されるモード2における操作パネル表示画面のさらに他の例を示す説明図である。 従来のグラフィックイコライザを示す説明図である。
符号の説明
1,12…信号入力端子、2…信号処理部、31,32…信号出力端子、4…制御部、5…操作子、6…表示部、11…操作パネル表示画面、12…グラフィックイコライザ名の表示部、14…ゲインの基準レベルを示す基準線、141〜1431…バンド1〜バンド31に対応したフェーダ操作子、15…ポインタ、211〜2131…ディジタルフィルタ

Claims (4)

  1. 複数のj個のバンドに対応し各バンドのレベルを指示するj個の操作子を用いるとともに、前記バンドの総数j個よりも少ないk個のディジタルフィルタを備えるグラフィックイコライザを制御するグラフィックイコライザ制御装置であって、
    前記ディジタルフィルタを、前記操作子により基準レベル以外のレベルが指示されたバンドに少なくとも割り当てる割当て手段と、
    該割当て手段により前記基準レベル以外のレベルが指示されたバンドに割り当てられたディジタルフィルタを、当該バンドのレベルが、対応する操作子により指示されたレベルになるように、かつ、残りの前記ディジタルフィルタを、スルー状態になるように制御する特性制御手段と、
    前記割当て手段により全ての前記ディジタルフィルタが、前記基準レベル以外のレベルを指示されたバンドに割り当てられたときは、前記基準レベルを指示している操作子を操作できなくするとともに操作できないことを表示させる操作無効化手段、
    を有することを特徴とするグラフィックイコライザ制御装置。
  2. 複数のj個のバンドに対応し各バンドのレベルを指示するj個の操作子を用いるとともに、前記バンドの総数j個よりも少ないk個のディジタルフィルタを備えるグラフィックイコライザを制御するグラフィックイコライザ制御装置であって、
    前記ディジタルフィルタを、前記操作子により基準レベル以外のレベルが指示されたバンドに少なくとも割り当てる割当て手段と、
    該割当て手段により前記基準レベル以外のレベルが指示されたバンドに割り当てられたディジタルフィルタを、当該バンドのレベルが、対応する操作子により指示されたレベルになるように、かつ、残りの前記ディジタルフィルタを、スルー状態になるように制御する特性制御手段と、
    前記割当て手段により全ての前記ディジタルフィルタが、前記基準レベル以外のレベルを指示されたバンドに割り当てられていて、前記基準レベルを指示している操作子を操作しようとしたときは、当該操作子を操作できなくするとともに操作できないことを表示させる操作禁止手段、
    を有することを特徴とするグラフィックイコライザ制御装置。
  3. 前記j個の操作子に対応してj個の表示部が設けられ、対応するバンドに前記基準レベルを指示している操作子に対応した表示部を第1の表示態様とし、前記対応するバンドに前記基準レベル以外のレベルを指示している操作子に対応した表示部を、前記第1の表示態様とは異なる第2の表示態様にさせる表示態様制御手段、
    を有することを特徴とする請求項2に記載のグラフィックイコライザ制御装置。
  4. 複数のj個のバンドに対応し、各バンドのレベルを指示するj個の操作子を用いるとともに、前記バンドの総数j個以上であるk個のディジタルフィルタを備える1個または複数のi個のグラフィックイコライザを制御するグラフィックイコライザ制御装置であって、
    2つのモードを備え、ユーザの選択により、いずれか一方のモードを設定するモード設定手段と、
    第1のモードが設定されたときは、j個のディジタルフィルタに対し、1個のグラフィックイコライザを作成させ、かつ、第2のモードが設定されたときは、k個以下のディジタルフィルタに対し、m個ずつi個に分割し、i個のグラフィックイコライザを作成させる作成制御手段と、
    少なくとも第2のモードが設定されているときは、前記作成制御手段により作成させたi個のグラフィックイコライザの各m個のディジタルフィルタを、前記操作子により基準レベル以外のレベルが指示されたバンドに少なくとも割り当てる割当て手段と、
    第1のモードが設定されているときは、前記作成制御手段により作成させたj個のディジタルフィルタを、各バンドのレベルが、対応する操作子により指示されたレベルになるように制御し、かつ、第2のモードが設定されているときは、前記割当て手段により、前記基準レベル以外のレベルが指示されたバンドに割り当てられたディジタルフィルタを、当該バンドのレベルが、対応する操作子により指示されたレベルになるように、かつ、残りのディジタルフィルタを、スルー状態になるように制御する特性制御手段、
    を有することを特徴とするグラフィックイコライザ制御装置。

JP2005066731A 2005-03-10 2005-03-10 グラフィックイコライザ制御装置 Expired - Fee Related JP4258479B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005066731A JP4258479B2 (ja) 2005-03-10 2005-03-10 グラフィックイコライザ制御装置
US11/367,087 US8068621B2 (en) 2005-03-10 2006-03-02 Controller of graphic equalizer
AT06110629T ATE434286T1 (de) 2005-03-10 2006-03-03 Steuerung für graphischen equalizer
EP06110629A EP1701439B1 (en) 2005-03-10 2006-03-03 Controller of graphic equalizer
DE602006007253T DE602006007253D1 (de) 2005-03-10 2006-03-03 Steuerung für graphischen Equalizer
CNB2006100573494A CN100495914C (zh) 2005-03-10 2006-03-10 图形均衡器的控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005066731A JP4258479B2 (ja) 2005-03-10 2005-03-10 グラフィックイコライザ制御装置

Publications (2)

Publication Number Publication Date
JP2006253997A true JP2006253997A (ja) 2006-09-21
JP4258479B2 JP4258479B2 (ja) 2009-04-30

Family

ID=36600259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005066731A Expired - Fee Related JP4258479B2 (ja) 2005-03-10 2005-03-10 グラフィックイコライザ制御装置

Country Status (6)

Country Link
US (1) US8068621B2 (ja)
EP (1) EP1701439B1 (ja)
JP (1) JP4258479B2 (ja)
CN (1) CN100495914C (ja)
AT (1) ATE434286T1 (ja)
DE (1) DE602006007253D1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008041387A1 (fr) * 2006-10-02 2008-04-10 Panasonic Corporation Appareil de conversation téléphonique mains-libres
WO2008090899A1 (ja) * 2007-01-22 2008-07-31 Toa Corporation 音響調整装置、音響装置及び音声編集プログラム
JP2009010809A (ja) * 2007-06-29 2009-01-15 Yamaha Corp 音声信号処理装置
JP2010103590A (ja) * 2008-10-21 2010-05-06 Clarion Co Ltd 音響制御装置、及び、音響制御装置の制御方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11431312B2 (en) 2004-08-10 2022-08-30 Bongiovi Acoustics Llc System and method for digital signal processing
US8284955B2 (en) 2006-02-07 2012-10-09 Bongiovi Acoustics Llc System and method for digital signal processing
US9413321B2 (en) 2004-08-10 2016-08-09 Bongiovi Acoustics Llc System and method for digital signal processing
US10158337B2 (en) 2004-08-10 2018-12-18 Bongiovi Acoustics Llc System and method for digital signal processing
US9281794B1 (en) * 2004-08-10 2016-03-08 Bongiovi Acoustics Llc. System and method for digital signal processing
US10848118B2 (en) 2004-08-10 2020-11-24 Bongiovi Acoustics Llc System and method for digital signal processing
US9348904B2 (en) 2006-02-07 2016-05-24 Bongiovi Acoustics Llc. System and method for digital signal processing
US10848867B2 (en) 2006-02-07 2020-11-24 Bongiovi Acoustics Llc System and method for digital signal processing
US10069471B2 (en) 2006-02-07 2018-09-04 Bongiovi Acoustics Llc System and method for digital signal processing
US11202161B2 (en) 2006-02-07 2021-12-14 Bongiovi Acoustics Llc System, method, and apparatus for generating and digitally processing a head related audio transfer function
US10701505B2 (en) 2006-02-07 2020-06-30 Bongiovi Acoustics Llc. System, method, and apparatus for generating and digitally processing a head related audio transfer function
US9195433B2 (en) 2006-02-07 2015-11-24 Bongiovi Acoustics Llc In-line signal processor
US9615189B2 (en) 2014-08-08 2017-04-04 Bongiovi Acoustics Llc Artificial ear apparatus and associated methods for generating a head related audio transfer function
EP2437516A4 (en) * 2009-05-25 2012-11-14 Pioneer Corp OVERFLOW, MIXER DEVICE AND PROGRAM
JP5454405B2 (ja) * 2010-07-21 2014-03-26 ヤマハ株式会社 音響調整卓
JP5854714B2 (ja) * 2011-09-05 2016-02-09 キヤノン株式会社 表示制御装置、表示制御装置の制御方法、プログラム
US9344828B2 (en) 2012-12-21 2016-05-17 Bongiovi Acoustics Llc. System and method for digital signal processing
US9398394B2 (en) 2013-06-12 2016-07-19 Bongiovi Acoustics Llc System and method for stereo field enhancement in two-channel audio systems
US9883318B2 (en) 2013-06-12 2018-01-30 Bongiovi Acoustics Llc System and method for stereo field enhancement in two-channel audio systems
US9264004B2 (en) 2013-06-12 2016-02-16 Bongiovi Acoustics Llc System and method for narrow bandwidth digital signal processing
US9397629B2 (en) 2013-10-22 2016-07-19 Bongiovi Acoustics Llc System and method for digital signal processing
US9906858B2 (en) 2013-10-22 2018-02-27 Bongiovi Acoustics Llc System and method for digital signal processing
US9615813B2 (en) 2014-04-16 2017-04-11 Bongiovi Acoustics Llc. Device for wide-band auscultation
US10639000B2 (en) 2014-04-16 2020-05-05 Bongiovi Acoustics Llc Device for wide-band auscultation
US10820883B2 (en) 2014-04-16 2020-11-03 Bongiovi Acoustics Llc Noise reduction assembly for auscultation of a body
US9564146B2 (en) 2014-08-01 2017-02-07 Bongiovi Acoustics Llc System and method for digital signal processing in deep diving environment
US9638672B2 (en) 2015-03-06 2017-05-02 Bongiovi Acoustics Llc System and method for acquiring acoustic information from a resonating body
JP6103487B2 (ja) * 2015-03-25 2017-03-29 ヤマハ株式会社 パラメータセットの設定方法および設定装置
US9621994B1 (en) 2015-11-16 2017-04-11 Bongiovi Acoustics Llc Surface acoustic transducer
JP2018537910A (ja) 2015-11-16 2018-12-20 ボンジョビ アコースティックス リミテッド ライアビリティー カンパニー 表面音響変換器
KR20200143707A (ko) 2018-04-11 2020-12-24 본지오비 어커스틱스 엘엘씨 오디오 향상 청력 보호 시스템
US10959035B2 (en) 2018-08-02 2021-03-23 Bongiovi Acoustics Llc System, method, and apparatus for generating and digitally processing a head related audio transfer function

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939782A (en) * 1987-06-24 1990-07-03 Applied Research & Technology, Inc. Self-compensating equalizer
JPH07114337B2 (ja) * 1989-11-07 1995-12-06 パイオニア株式会社 ディジタルオーディオ信号処理装置
AU653736B2 (en) * 1990-06-13 1994-10-13 Sabine Musical Manufacturing Company, Inc. Method and apparatus for adaptive audio resonant frequency filtering
CA2112171C (en) * 1993-02-25 2003-10-21 Bradley Anderson Ballard Dsp-based vehicle equalization design system
JP3285432B2 (ja) 1993-10-01 2002-05-27 松下電器産業株式会社 グラフィック・イコライザ装置
JP3150910B2 (ja) 1996-09-09 2001-03-26 日本たばこ産業株式会社 小麦粉製品
US6721428B1 (en) 1998-11-13 2004-04-13 Texas Instruments Incorporated Automatic loudspeaker equalizer
JP4257079B2 (ja) 2002-07-19 2009-04-22 パイオニア株式会社 周波数特性調整装置および周波数特性調整方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008041387A1 (fr) * 2006-10-02 2008-04-10 Panasonic Corporation Appareil de conversation téléphonique mains-libres
US8224398B2 (en) 2006-10-02 2012-07-17 Panasonic Corporation Hands-free telephone conversation apparatus
US9264527B2 (en) 2006-10-02 2016-02-16 Panasonic Intellectual Property Management Co., Ltd. Hands-free telephone conversation apparatus
WO2008090899A1 (ja) * 2007-01-22 2008-07-31 Toa Corporation 音響調整装置、音響装置及び音声編集プログラム
JP2009010809A (ja) * 2007-06-29 2009-01-15 Yamaha Corp 音声信号処理装置
JP2010103590A (ja) * 2008-10-21 2010-05-06 Clarion Co Ltd 音響制御装置、及び、音響制御装置の制御方法

Also Published As

Publication number Publication date
EP1701439B1 (en) 2009-06-17
ATE434286T1 (de) 2009-07-15
EP1701439A3 (en) 2008-07-23
US8068621B2 (en) 2011-11-29
CN1832344A (zh) 2006-09-13
JP4258479B2 (ja) 2009-04-30
CN100495914C (zh) 2009-06-03
DE602006007253D1 (de) 2009-07-30
EP1701439A2 (en) 2006-09-13
US20060204021A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
JP4258479B2 (ja) グラフィックイコライザ制御装置
US8073159B2 (en) Mixer controller
JP4645347B2 (ja) ミキシング装置及びプログラム
CN104935281B (zh) 信号处理设备和方法
JP5251811B2 (ja) デジタルミキサ
JP6946811B2 (ja) 音処理装置及びパラメータ割り当て方法
US8249278B2 (en) Audio signal processing system
JP6572580B2 (ja) 音響信号処理装置及び方法
JP4289402B2 (ja) 音響信号処理システム
JP4765494B2 (ja) 音響信号処理装置
US10970032B2 (en) Sound processing apparatus and method
JP6103487B2 (ja) パラメータセットの設定方法および設定装置
EP1968351A2 (en) Acoustic signal processing system
JP4626626B2 (ja) 音響機器
JP4165409B2 (ja) パラメータ表示装置及びそのプログラム
JP5338633B2 (ja) ミキシングコンソールおよびプログラム
JP2020123803A (ja) 音信号処理装置、音信号処理方法およびプログラム
JP4596262B2 (ja) デジタルミキサおよびプログラム
JP7244616B2 (ja) 操作装置、操作装置の制御方法およびプログラム
JP3960292B2 (ja) イコライザの特性設定装置
JP2018117245A (ja) 音処理装置及び方法
JP2009217027A (ja) 電子楽器
JP2018056949A (ja) 制御装置、制御方法およびプログラム
JP2023065665A (ja) 操作装置
JP2017152873A (ja) 設定装置、方法及びプログラム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4258479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees