JP2006228395A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2006228395A
JP2006228395A JP2005330718A JP2005330718A JP2006228395A JP 2006228395 A JP2006228395 A JP 2006228395A JP 2005330718 A JP2005330718 A JP 2005330718A JP 2005330718 A JP2005330718 A JP 2005330718A JP 2006228395 A JP2006228395 A JP 2006228395A
Authority
JP
Japan
Prior art keywords
signal
circuit
internal clock
output
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005330718A
Other languages
English (en)
Other versions
JP4859440B2 (ja
Inventor
Toshiro Koga
敏郎 古閑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005330718A priority Critical patent/JP4859440B2/ja
Priority to US11/333,233 priority patent/US7382679B2/en
Publication of JP2006228395A publication Critical patent/JP2006228395A/ja
Application granted granted Critical
Publication of JP4859440B2 publication Critical patent/JP4859440B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14Implementation of control logic, e.g. test mode decoders
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222Clock generating, synchronizing or distributing circuits within memory device
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories

Landscapes

  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

【課題】RAMの周波数特性がライト動作で規定されるという課題を解消し、チップの性能の向上を実現する半導体記憶装置の提供。
【解決手段】外部から供給されるクロック信号を入力し、ランダムアクセスメモリに与える内部クロック信号を生成する内部クロック生成回路が、外部クロック信号CLKと、チップセレクト信号CSBと、ライトイネーブル信号WEBとに基づき、動作時に、内部クロック信号ICLKを活性化する信号を生成する内部クロック発生キャンセル回路10と、内部クロック発生キャンセル回路10の出力SCLに基づき、内部クロック信号ICLKをセットし、内部クロックリセット信号RCLに基づき内部クロック信号をリセットする回路11を備え、ライト動作後にはダミーサイクルが設けられる。
【選択図】図1

Description

本発明は、半導体記憶装置に関し、特に同期式RAMを搭載した半導体記憶装置に関する。
近時、半導体装置の微細化技術の進展は目覚しく、例えばASIC(アプリケーションスペシフィックIC)製品に搭載されるメモリ(RAM(ランダムアクセスメモリ)やROM(リードオンリメモリ)等)においては、ハイエンドサーバ用途、ハイエンドルータ用途、モバイル用途等、多種多様な使われ方がされると共に、RAMの大容量化に伴う高密度化(小面積要求)、動作周波数の高速化が求められている。
このような状況の中で、特に大容量のRAMにおいては、所謂、ライト動作後のプリチャージ動作(すなわち、メモリセルが接続されるBit(ビット)線対をフルスイングさせてメモリセルに書き込み動作を完了する)が、RAMの周波数特性をリミットする要因となっている。
そして、ライトサイクルの高速化なくしては、ユーザーの要求に耐え得るRAMの実現は成し得ない。しかしながら、現状のRAMにおいてライトサイクルとリードサイクルとの特性にはギャップがあり、その特性の差異は、大容量なRAMになる程、顕著となる傾向にある。
図9に、130nm世代のRAMにおける、ライトサイクル及びリードサイクルの特性の例を表形式にて比較して示す。図9にも示したように、ライトサイクルのほうがリードサイクルよりも、6〜15%時間(200ps〜1.1ns)を要する。
図10は、従来の典型的な同期式RAMにおける内部動作を表すタイミングチャートである。先ず、外部入力クロック(CLK)が立ち上がった後、内部の基準クロック(ICLK)を発生させ、指定ワード線(WL)を所定時間だけ選択状態とするワード線パルス駆動方式を採用している。そのタイミングパルス設定は、
・セル反転時間の保証(ライト動作)、
・セル読み出しマージン確保(リード動作)等、
さまざまなRAMの動作マージンを保証する上で決定される。
そのタイミングは、ライトサイクルにおいては、セル反転のための様々なバラツキ要素(プロセス的な要素、Bit線の負荷バラツキやセルのバラツキ要素等)を考慮し、安定的な電位レベルが得られるように、Bit線対の一方の電位はVDDレベルからGNDレベルへと、図10中の「1」に示す通り、フルスイング動作(他方の電位は、VDD保持)としている。
一方、リードサイクルにおいては、メモリセルの情報をBit線に伝達した後は、そのレベルを増幅するセンスアンプ部のIO線対(DLDT/DLDB)に必要な差電位を供給すれば良いため、図10に、「2」として示す通り、ハーフスイング動作を行っている。
一般的に、周辺回路の簡略化の観点から、ライト・リード制御Clock、及びプリチャージタイミングは同一としている。なお、図10において、WEBはライトイネーブル信号、PCはBit線のプリチャージを制御する制御信号、YSLは、カラムスイッチをオン・オフする制御信号、IO線対はカラムスイッチYSLで選択された後のワイヤード接点、SAPCはセンスアンプ部のプリチャージ信号、SESはセンスアンプ活性化信号、DLDT/Bはセンスアンプ部のIO線対、DOはデータ出力である。なお、Bit線対とセンスアンプと、センスアンプ部のIO線対等の構成は、公知の一般的なDRAMの構成に従うが、例えば特許文献2、3等の記載が参照される。例えばセンスアンプ部のIO線対DLDT/Bは、センスアンプ部においてカラムスイッチを介してBit線対に接続するIO/IOB線に対応する。
特開平04−326270号公報 特開2000−40370号公報 特開平10−55673号公報
従来の半導体記憶装置においては、前述した構成より、Bit線対に接続されるメモリセルの負荷、及びBit線対の配線負荷の寄生負荷要素に起因し、ライト動作後、即ち、図10に「1」にて示すフルスイング後のBit線対のプリチャージ動作が、RAMのサイクルをリミットする大きな要因となっている。
このライト動作のサイクルの高速化なくしては、ユーザー要求に耐えうるRAMの実現はあり得ない。即ち、図10の「3」に表す通り、RAMのリードサイクルの高速化は実現可能であるが、ライト動作のサイクルをこれ以上詰めることができないため、サイクルの高速化が実現不可能である、という状況が問題となる。
なお、Bit線対とカラムスイッチ(図10のYSL)を介して接続されるセンスアンプ部のIO線対(図10中におけるDLDT/B)は、図10の「4」に示す部分で、フルスイング動作となるが、該接点の寄生負荷要素は、Bit線対の寄生負荷と比べて極めて小さい。
このため、ライトサイクルが、RAMのサイクルをリミットする要因となる部分に変わりはない。
上記の問題を解決するための施策として、従来技術を例に挙げ、その問題点と共に説明する。
図11(a)は、現状のチップイメージを、図11(b)は、特許文献1(特開平04−326270号公報)のチップイメージを各々表している。図11(a)において、周辺ロジック(PERIPHERAL LOGIC)、クロック生成回路(CLK Generator)、RAMを備え、周辺ロジック(PERIPHERAL LOGIC)からはチップセレクト信号CSB等の制御信号が供給され、クロック生成回路(CLK Generator)からはクロック信号CLKがRAMに供給される。
図11(b)において、周辺ロジック(PERIPHERAL LOGIC)、クロック生成回路(CLK Generator)、RAM、モード判定ロジックを備え、周辺ロジック(PERIPHERAL LOGIC)からチップセレクト信号CSB等がRAMに供給され、モード判定ロジックには、周辺ロジック(PERIPHERAL LOGIC)からR/Wフラグが供給され、モード判定ロジックは、クロック生成回路(CLK Generator)にリード/ライトを通知し、クロック生成回路(CLK Generator)は、リード動作時は、読出しクロックRCLKを、ライト動作時には、書き込みクロックWCLKをRAMに供給する。
図11(b)に示す構成は、図11(a)に示す構成と相違して、ライト・リード動作を個別に規定出来るクロック(WCLK、RCLK)を、チップ側で生成している。この場合、ライト・リード動作を、互いに異なる周波数(例えば、リードサイクルをライトの倍速周期で動作させる)で動作させる場合においては、
・ライトとリードのそれぞれについて別周波数で動作するクロックジェネレータ、
・ライト・リード動作を検知するためのモード判定ロジック回路
を具備することが必要とされる。即ち、図11(b)のNE1に示す部分が、チップ設計上の面積的な増加分となってくる。
更に、RAMに入力するライト・リード専用のクロックの位相整合のための回路調整を行う必要もあると考えられることから、チップ設計にとっては、面積的、仕様的な面からも、デメリットとなる点が多い。
仮に、RAM内部に、図11(b)中のNE1に示す、リード時の周波数倍速制御のための回路を具備するか、あるいは、RAM内部をサブアレイ構成にする等の、従来より周知とされている高速化のための回路的施策を講じたとしても、RAM自身の面積増、ひいては、チップのコストとなって跳ね返ってしまう結果となる。
一方、RAMのユーザーにおいては、ライト・リードの区別はせず、RAMに入力するクロックの周波数は、ライト/リードを問わず、一定周波数で使用するのが一般的であり、チップ上で使用されるRAMの使われ方も、チップの性能を左右する重要な要素となる。例えば、ライト動作の頻度が、それ程高くなく、リード動作が殆どを支配するというような、ROM的な使い方をするアプリケーションの場合、リードサイクルがチップの特性を左右するが、前述の通り、現状は、ライトサイクルによって規定されるため、サイクルを詰めることが出来ない。
このようなRAMにおいて、ライト動作で規定されるRAMの周波数特性は、ユーザーにとって、デメリット以外のなにものでもなく、チップの性能向上は、不可能である。
したがって、本発明の目的は、RAMの周波数特性がライト動作で規定されるという課題を解消し、チップの性能の向上を実現する半導体記憶装置を提供することにある。
本発明の他の目的は、上記目的を達成しながら、チップ面積の増大を回避した半導体記憶装置を提供することにある。
本願で開示される発明は、上記目的を達成するため、代表的には、概略以下の通りとされる。
本発明は、ライト後の内部動作をキャンセルする回路を具備し、動作周波数をリードサイクルで規定可能としている。
本発明において、リード動作を1クロックサイクルで行い、ライト動作を複数のクロックサイクルで行うか、1クロックサイクルで行うか選択自在としてなる。
本発明において、外部端子からライト動作を複数のクロックサイクルで行うか、1クロックサイクルで行うか選択自在としてもよい。
本発明において、半導体記憶装置のウエハテストのパス/フェイルの結果に基づき、ヒューズを溶断/非溶断し、メモリセルのライトを複数のクロックサイクルで行うか、1クロックサイクルで行うか選択自在としてもよい。
本発明においては、半導体記憶装置外部から半導体記憶装置に供給される外部クロック信号を入力し、ランダムアクセスメモリに与える内部クロック信号を生成する内部クロック生成回路が、前記外部クロック信号と、チップセレクト信号と、ライトイネーブル信号とに基づき、前記内部クロック信号を活性化する信号を生成する内部クロック発生キャンセル回路と、前記内部クロック発生キャンセル回路の出力に基づき、前記内部クロック信号をセットし、入力される内部クロックリセット信号に基づき、前記内部クロック信号をリセットする回路と、を備え、前記内部クロック発生キャンセル回路は、ライト動作直後のサイクルには、前記内部クロック信号を活性化する信号を生成せず、前記ライト動作後の前記サイクルをダミーサイクルとするように構成される。
本発明においては、好ましくは、半導体記憶装置外部から半導体記憶装置に供給される外部クロック信号を入力し、ランダムアクセスメモリに与える内部クロック信号を生成する内部クロック生成回路が、前記外部クロック信号をカウントするカウンタと、前記ライトイネーブル信号の活性化を検出して、前記カウンタをリセットする信号を生成する回路と、前記カウンタの出力信号と、入力される内部クロックリセット信号を入力し、前記内部クロックリセット信号の非活性化で、出力が非活性化され、前記カウンタが前記外部クロック信号を予め定められたカウント値分カウントした時点で出力を活性化する判定回路と、前記外部クロック信号と、チップセレクト信号と、ライトイネーブル信号と、前記判定回路の出力とに基づき、ライト動作時に、内部クロック信号を活性化する信号を生成する論理回路と、を含む内部クロック発生キャンセル回路と、前記内部クロック発生キャンセル回路の出力に基づき、内部クロック信号をセットし、内部クロックリセット信号に基づき内部クロック信号をリセットする回路と、を備え、前記内部クロック発生キャンセル回路は、ライト動作直後のサイクルには、前記内部クロック信号を活性化する信号を生成せず、前記ライト動作後の前記サイクルをダミーサイクルとするように構成される。
本発明において、前記ダミーサイクルでは、ライトイネーブル信号は活性状態とせず、チップセレクト信号は活性状態とされ、内部クロック信号は生成されない。
本発明は、好ましくは、半導体記憶装置外部から供給される外部クロック信号、活性化時に第1の論理レベルに設定されるチップセレクト信号、ライト時に第1の論理レベルに設定されるライトイネーブル信号を入力し、ランダムアクセスメモリに与える内部クロック信号を生成する内部クロック生成回路が、前記チップセレクト信号を反転した信号を出力するインバータと、前記ライトイネーブル信号を前記外部クロック信号に応答してラッチ出力するラッチ回路と、前記外部クロック信号と前記インバータの出力信号と前記ラッチ回路の出力信号を入力しこれらがともに、第2の論理レベルのとき、活性状態のライトセット信号を出力する第1の論理回路と、前記第1の論理回路の出力の活性状態への遷移に応答して、内部クロックセット信号を活性化して出力する第1の信号生成回路と、前記内部クロックセット信号の活性化を受けて、内部クロック信号をセットし、入力される内部クロックリセット信号に基づき、前記内部クロック信号をリセットするセット/リセット回路と、を備え、ライトサイクル直後のサイクルでは、前記ライトイネーブル信号は第2の論理レベルとされ、前記内部クロック信号を活性化する信号を活性化せず、前記ライト動作後の前記サイクルをダミーサイクルとするように構成される。
本発明において、前記内部クロック生成回路は、前記外部クロック信号と前記インバータの出力信号と前記ラッチ回路の出力信号を入力し、前記外部クロック信号と前記インバータの出力信号がともに第2の論理レベル、前記ラッチ回路の出力信号が第1の論理レベルのとき、活性状態のリードセット信号を出力する第2の論理回路と、前記第2の論理回路の出力の活性状態への遷移に応答して、内部クロックセット信号を活性化して出力する第2の信号生成回路と、前記第1の信号生成回路と前記第2の信号生成回路の出力を受けいずれか一方が活性状態のとき、前記内部クロック信号を活性化する信号を活性化してセット/リセット回路に供給する第3の論理回路と、をさらに備えている。
本発明によれば、複雑な制御等を行うことなく、チップの性能を、約10%〜15%程度又はそれ以上向上させることが可能となり、幅広いユーザ要求に応えられるRAMの供給が実現可能となる。
本発明によれば、チップ設計上、複雑な論理制御と論理回路を具備することを、要しなくしている。
また、本発明によれば、RAMへの面積的な増加を極力小さくして、チップの性能を向上させることが可能である。
さらに、本発明によれば、従来のRAMの端子仕様を、そのまま、適用することが出来る。
本発明の実施の形態について図面を参照して説明する。図1は、本発明の一実施の形態の半導体記憶装置の要部の構成を示す図である。本発明の実施の形態において、RAM自身のリード動作の制御方法については、図11(a)等を参照して説明した従来の制御方法と同一とされる。本発明の一実施の形態においては、ライト動作の次のサイクルのRAMの内部動作をキャンセルする内部クロック発生キャンセル回路10(図1参照)をRAM内に備え、ライト動作の制御方法が従来の制御方法と相違している。
より詳細には、本発明の一実施の形態においては、図1を参照すると、内部クロック発生キャンセル回路10は、特に制限されないが、入力端子として、RAM外部からクロック信号を入力する端子であるCLK端子、外部からRAMの内部動作を制御する信号を入力する端子CSB(チップセレクト(ロウレベルでアクティブ))、外部からライト・リード動作を制御する信号を入力する端子WEB(ライトイネーブル(ロウレベルでアクティブ))とを備えている。内部クロック発生キャンセル回路10は、さらに、CSBを反転した信号ICSBを出力するインバータ101と、WEBをクロック信号CLKの立ち上がりでラッチしラッチした信号の反転信号を反転出力端子QBからIWEBとして出力するD型フリップフロップ102と、信号ICSBとCLKとIWEB(反転)とを入力し、これらの論理積(ICSBとCLKがHIGH、且つIWEBがLOWのときHIGHを出力し、その他の場合、LOWを出力)をとる3入力AND回路103Aと、信号ICSBとCLKとIWEBとを入力しこれらの論理積をとる3入力AND回路103Bと、CLKと3入力AND回路103Aの出力信号とを入力し、READ用のセット信号RSET(ワンショットパルス)を出力するハザード防止回路104Aと、CLKと3入力AND回路103Bの出力信号とを入力し、WRITE用のセット信号WSET(ワンショットパルス)を出力するハザード防止回路104Bと、ハザード防止回路104Aの出力RSETと、キラー信号RSETKIL(後述される)とを入力するAND回路113と、AND回路113の出力とハザード防止回路104Bの出力を入力する2入力NOR回路114と、を備え、2入力NOR回路114の出力がSCLとして出力される。
上記したRSETKILは、ライトサイクルに続くダミーサイクルにおいて、活性化されるREAD用のセット信号RSETがSCLとして伝達されないように制御するためのキラー信号である。RSETKILを生成する回路として、特に制限されないが、本実施例では、図1に示すように、以下のような構成とされる。すなわち、IWEBを入力とするインバータ110Aと、インバータ110Aの出力信号を入力端子INに受け、インバータ110Aの出力信号の立ち上がりに同期してLOWレベルのワンショットパルスを生成するワンショット(1Shot)発生回路111Aと、クロック信号CLKを入力とするインバータ110Bと、インバータ110Bの出力信号を入力端子INに受け、インバータ110Bの出力信号の立ち上がりに同期してLOWレベルのワンショットパルスを生成するワンショット発生回路111Bと、ワンショット発生回路111A、111Bの出力をそれぞれ入力し、一方の出力が他方の入力に交差接続される2つの2入力NAND回路112A、112BよりなるSRラッチを備えている。
ワンショット発生回路111A、111Bの出力がともにHIGHレベルにある状態において、2入力NAND回路112Bの出力RESETKILはHIGHレベルとされる。なお、このとき、2入力NAND回路112Aは、その2つの入力がともにHIGHレベルであるため、その出力はLOWレベルとされ、2入力NAND回路112BはHIGHレベルに固定されている。この状態で、CLKが立ち上がり、IWEBがHIGHレベルからLOWレベルに遷移すると、ワンショット発生回路111Aから出力されるLOWレベルのワンショットパルスの立ち下がりエッジに同期して、RSETKILはLOWレベルに設定される。すなわち、ワンショット発生回路111Aの出力のLOWレベルを受け、2入力NAND回路112Aの出力はHIGHレベルとなり、2入力NAND回路112Bの2つの入力はともにHIGHレベルとなり、その出力RSETKILはLOWレベルとなる。そして、RSETKILがLOWレベルの状態で、CLKがHIGHレベルからLOWレベルに立ち下がると、ワンショット発生回路111Bから出力されるLOWレベルのワンショットパルスの立ち下がりエッジに同期して、2入力NAND回路112Bの出力RSETKILはHIGHベルに設定される。なお、ワンショット発生回路111BからのLOWレベルのワンショットパルスの生成後は、RSETKILはHIGHレベルに保持される。
図12は、図1のハザード防止回路104A、104Bの構成の一例を示す図である。ハザード防止回路104A、104Bは同一構成とされ、端子Aより入力したクロック信号CLKを遅延させるフィルタ1041と、フィルタ1041の出力信号と、端子Bに入力された信号のAND演算結果を端子Fより出力する2入力AND回路1042を備えている。フィルタ1041は、CR回路、あるいは、複数段(偶数段)のインバータで構成され、端子Bに入力される前段の3入力AND回路(103A、103B)の出力の短パルスを吸収するだけの遅延を有する。すなわち、端子Bに入力される信号が、例えば端子Aに入力されるクロック信号CLKの立ち上がり時点ではHIGHレベルであるが、フィルタ1041の遅延時間に満たない期間でLOWレベルとなると(ひげ状のパルス等)、2入力AND回路1042の出力からはHIGHレベルのパルスは出力されず、LOWレベルのままとされ、ハザードを回避している。また端子Bに入力される信号が、フィルタ1041からの出力(遅延されたクロック信号)がHIGHレベルのときに、HIGHレベルを維持している場合、2入力AND回路1042からはHIGHレベルが出力され、この状態で、例えば、クロック信号CLKの立ち下がりにより、端子Bに入力される信号がHIGHレベルからLOWレベルとなると、2入力NAND回路1042の出力はLOWレベルとなる。
内部クロック発生キャンセル回路10の出力信号SCLは、SRフリップフロップ(SRラッチ)11のセット端子Sに入力され、SRフリップフロップ11の出力は、内部クロック信号ICLK(RAMに供給される内部クロック信号)として出力される。またSRフリップフロップ11のリセット端子Rには、内部クロックリセット信号RCLが入力される。
図13は、SRフリップフロップ11の構成の一例を示す図である。図13を参照すると、SRフリップフロップ11は、SCLを反転するインバータ1101と、インバータ1101の出力SBを遅延させるフィルタ1102と、ソースが電源に接続されゲートにRCLを入力するPMOSトランジスタ1103と、ドレインがPMOSトランジスタ1103のドレインに接続され、ゲートがインバータ1101の出力に接続されたNMOSトランジスタ1104と、ドレインがNMOSトランジスタ1104のソースに接続され、ゲートがフィルタ1102の出力SBDLに接続され、ソースが接地されたNMOSトランジスタ1105と、PMOSトランジスタ1103とNMOSトランジスタ1104のドレインの接続点ノードN1に入力が接続され出力が端子Qに接続されICLKを出力するインバータ1106と、PMOSトランジスタ1103とNMOSトランジスタ1104のドレインの接続点ノードN1に入力が接続されたインバータ1107と、インバータ1107の出力に入力が接続され出力がインバータ1107の入力に接続されたインバータ1108を備えている。
図14は、図13のSRフリップフロップの動作を説明するためのタイミング波形の一例を示す図である。SCLがHIGHレベルからLOWレベルに遷移すると、インバータ1101の出力SBはLOWレベルからHIGHレベルとなり、フィルタ1102による遅延時間経過後、SBDLはLOWレベルからHIGHレベルとなる。SB、SBDLがともにHIGHレベルのとき、NMOSトランジスタ1104、1105がともにオンとなり、インバータ1106の入力ノードはLOWレベルとなり、インバータ1106はHIGHレベルを出力する。
RCLがHIGHレベルのときは、PMOSトランジスタ1103がオンし、インバータ1106の入力ノードはHIGHレベルとなり、インバータ1106はLOWレベルを出力する。インバータ1107、1108よりなるフリップフロップはノードN1の値をホールドする作用をなし、PMOSトランジスタ1103がオフ状態、且つ、NMOSトランジスタ1104、1105の少なくとも一方がオフ状態となり、ノードN1と電源VDD、及びノードN1とGND間のパスがともにオフ状態となったときに、ノードN1のレベルを、その直前のレベル(HIGHレベル、又はLOWレベル)に設定する。
図2は、本発明の一実施形態の内部クロック発生部(CLK Generator)におけるタイミングチャートを示した例である。リード動作を1クロック、ライト動作につづいてダミーサイクル(Dummy)を設け、2クロック以上で動作させ、チップ設計上において、周辺回路の増大などの面積的な増大を招くことなく、見かけのRAMの動作周波数の高速化を実現し、チップの性能を向上させることができる。
非アクセス動作時(図2のNOOPのクロックサイクル参照)、チップセレクト信号CSBはHIGHレベルとされ(ICSBはLOWレベル)、ハザード防止回路104A、104Bの出力RSET、WSETはともにLOWレベルであり、SCLはHIGHレベルとされる。またキラー信号RSETKILはHIGHレベルである。
アクセス動作時、チップセレクト信号CSBはLOWレベルとされ(ICSBはHIGHレベル)とされ、ライトアクセス時(図2のWRITEのクロックサイクル参照)、D型フリップフロップ102はクロック信号CLKの立ち上がりでLOWレベルのWEBをラッチし、その反転出力IWEBはHIGHレベルとなる。ICSB、CLKがHIGHレベルのとき、IWEBのLOWレベルからHIGHレベルへの遷移に応答して、3入力AND回路103Bの出力はLOWレベルからHIGHレベルとなり、ハザード防止回路104Bからの出力WSETとして、HIGHレベルのパルスが出力される。WSETのHIGHレベルパルスの開始位置は、ハザード防止回路104B内のフィルタ1041(図12参照)で遅延されたCLKのパルスの開始位置に対応し、WSETのパルス終了位置は、CLKの立ち下がりエッジに対応している。なお、このサイクルで、RSETはLOWレベルであり、AND回路113の出力はLOWレベルであるため、WSETのHIGHレベルパルスに同期して、SCL内部CLKSET信号として、LOWレベルのパルスが出力される。SCLのLOWレベルパルスを受け、SRフリップフロップ11の出力ICLKは、LOWレベルからHIGHレベルに遷移する。つづいて、RCL内部CLKRESET信号がLOWレベルとなり、SRフリップフロップ11の出力ICLKは、HIGHレベルからLOWレベルとなる。
そして、ライトサイクル時におけるクロック信号CLKの立ち下がりで、3入力AND回路103Bの出力はLOWレベルとなり、ハザード防止回路104Bの出力WSETは、LOWレベルとなる。
次のダミーサイクル(図2のDummyのクロックサイクル参照)では、クロック信号CLKの立ち上がりに同期して、D型フリップフロップ102の出力IWEBはLOWレベルとなる。3入力AND回路103Bの出力はLOWレベルであり、WSETはLOWレベルとされる。このダミーサイクルにおいて、IWEBがLOWレベル、CLKがHIGHレベル、ICSBがHIGHレベルであるため、3入力AND回路103Aの出力はHIGHレベルとされ、ハザード防止回路104Aからの出力RSETとして、HIGHレベルのパルスが出力される。RSETのHIGHレベルパルスの開始位置は、ハザード防止回路104A内のフィルタ1041(図12参照)で遅延されたCLKのパルスの開始位置に対応し、RSETのパルス終了位置は、CLKの立ち下がりエッジに対応している。しかし、キラー信号RSETKILはLOWレベルとされるため、AND回路113の出力はLOWレベルとされ、2入力NOR回路114の出力SCLはHIGHレベルに維持される。このため、内部クロック信号ICLKはLOWレベルのままとされる。すなわち、ダミーサイクルにおいて、内部クロック信号ICLKの生成はキャンセルされる。なお、図2のDummyサイクルにおいて、WSETの「ハザード防止」で示した箇所(サイクル開始時におけるIWEBのHIGHレベルからLOWレベルへの遷移に対応)は、ダミーサイクルの開始時点で、3入力AND回路103Bの出力は、IWEBの立ち下がり時点までHIGHレベルであるが、ハザード防止回路104B内のフィルタ1041の遅延時間に満たない期間で3入力AND回路103Bの出力はLOWレベルとなるため、WSETとして、HIGHレベルのパルスは出力されず、ハザード防止がなされることを示している。なお、ダミーサイクルにおいて、IWEBの立下りに同期して、キラー信号RSETKILがLOWレベルに設定され、CLKの立ち下がりに同期して、キラー信号RSETKILはHIGHレベルにリセットされる。
次のリードサイクル(図2のREADのクロックサイクル)において、クロック信号CLKの立ち上がりで、3入力AND回路103Aの出力はHIGHレベルとなり、ハザード防止回路104Aの出力RSETとしてHIGHレベルのパルス信号を出力する。このとき、キラー信号RSETKILはHIGHレベルであるため、2入力AND回路113の出力はHIGHレベルとなり、2入力NOR回路114からSCL内部CLKSET信号のLOWレベルのワンショットパルスが出力される。これを受けて、SRフリップフロップ11は、内部クロックICLKを出力する。以下、実施例に即して説明する。
図3は、本発明の第1の実施例のRAMのタイミングチャートである。比較例として、図10のタイミングチャートを、図3と対比することで、本発明の作用効果を容易に理解することができる。なお、図3の信号端子名は、図10の信号端子名に対応している。
図3の「P1」に示す通り、ライト動作の次の内部クロック信号ICLKは、図1の内部クロック発生キャンセル回路10によって発生しない。このため、ライト動作では、2クロックサイクル分の周期を利用して、所望の動作を完結させることで、図3のP2に示すように、ライト動作の終了時点の振る舞いである、Bit線対のフルスイング動作後のプリチャージ動作にて、RAMの周波数をリミットすることはなくなる。Bit線対のフルスイング動作後のプリチャージ動作「P2」は、ダミーサイクルで行われている。
よって、図3の「P3」に示す通り、Bit線対のハーフスィング動作からのプリチャージ動作にて、RAMのサイクルが決まるリード動作にて、動作サイクルの長さ(動作周波数)を規定することが可能となる。かかる構成により、見かけのRAMの動作周波数は高速化される。
本実施例によれば、従来のRAMの端子仕様をそのまま利用しており(図3と図10とは信号端子は同一である)、RAMのライト動作を、2クロックサイクル分の期間を使用して動作を完結させることで、ライト動作がクロック周波数をリミット(律速)することを回避し、チップの性能を向上させることができる。
また、本実施例によれば、このライト動作の2クロック動作という制御を、RAM内部に持たせることで、チップ設計において、余計な制御回路等を追加することなく、チップの性能を向上させることを可能としている。
図4は、本発明の第2の実施例の構成を示す図である。本発明の第2の実施例では、バイナリカウンタを用いて、ライト動作の次の内部クロック(2発目)をキャンセルする構成としている。なお、図4では、前記第1の実施例と同様に、2発目を無視するような構成を採用しているが、バイナリカウンタを用いて2発以上のライト動作の内部クロックをキャンセルさせている。図5は、本発明の第2の実施例のタイミングチャートを表す。
図4及び図5を参照すると、内部クロック発生キャンセル回路10’において、ワンショット発生回路105は、IWEBのLOWレベルからHIGHレベルへの遷移を検出し(WEBの活性化時)、ワンショットパルスWRST(LOWアクティブ)を出力して2ビットバイナリカウンタ106をリセットし、2ビットバイナリカウンタ106の出力BINを”0”とする。このとき、判定回路107の出力JUDGEはHIGHレベルとされ、4入力NAND回路103’の出力であるSCL内部CLKSET信号がLOWレベルとなり、ICLKはHIGHレベルとなる。RCL内部CLKRESET信号の立ち下がりで、ICLKはLOWレベルとなり、RCL内部CLKRESET信号の立ち上がりで、判定回路107の出力JUDGEはLOWレベルとなる。4入力NAND回路103’の出力はHIGHレベルとなり、ICLKは出力されない。
ダミーサイクルのCLKの立ち上がりでカウンタ106の出力BINは”1”となり、ダミーサイクルのCLKの立ち下がりで判定回路107の出力JUDGEはHIGHレベルとなる。
本実施例において、リード動作は、従来回路の動作と同様とされ、SCL内部CLKSET信号の立ち下がりでICLKはHIGHレベルとなり、RCL内部CLKRESET信号の立ち下がりでLOWレベルとなる。CLKの立ち下がりで、SCL内部CLKSET信号はHIGHレベルとなる。
このように、本実施例においては、内部クロックをキャンセルする内部クロック発生キャンセル回路10’の構成のみが相違しており、動作については、図1乃至図3を参照して説明した前記実施形態と同様であるため、その説明は省略する。
本発明のさらに別の実施例について説明する。ライト動作後に、RAM内部の動作をキャンセルすることを可能にするが、図6に示すように、従来仕様のRAMユーザー要求にも対応するべく、RAMの外部端子で、任意にモード設定を自在に選択する構成としてもよい。
図6に示す例では、キャンセル動作を、RAMに専用の端子を設けることで、RAMのライト周波数(クロック数)をRAMユーザーが任意に選ぶことができる。
あるいは、本発明の別の実施例として、図7に示すように、ヒューズ(Fuse)202を用いて、製品出荷前の工程において、RAMのモード設定を制御することで、フレキシブルにユーザー対応を可能とする構成としてもよい。ヒューズ(Fuse)202が溶断されないとき、パワーオン(電源オン)リセット時に、NAND回路204の入力がともにHIGHレベルとされその出力はLOWレベルとなり、NMOSトランジスタ203がオフ状態とされ、インバータ205の入力はHIGHレベルとされ、インバータ205の出力はLOWレベルとなり、NOR回路206は、RAMのパス/フェイル情報を持った信号の反転信号を出力し、インバータ207を介して、RAMのパス/フェイル情報を持った信号が、そのまま、FUSE_OPT<0:n>(0からnビット)として出力される。FUSE_OPTは、内部動作キャンセル発生制御部(不図示)に供給され、内部クロック発生キャンセルの有無を制御する。例えばライト、リードとも1クロック動作でパスした場合、ヒューズ(Fuse)202を溶断せず、ライト動作をリード動作と同じサイクルで動作させる。この場合、RAMのパス/フェイル情報を持った信号に基づき、ライト動作を複数クロックサイクルで動作させるように切り換えることもできる。一方、ヒューズ(Fuse)202が溶断されているとき(ウェハテスト時のテスト結果に基づき溶断/非溶断が選択される)、パワーオンリセット時に、NAND回路204の出力はHIGHレベルとなり、NMOSトランジスタ203がオンし、インバータ205の入力はLOWレベルとされ、NOR回路206の出力は常にLOWレベルとされ(FUSE_OPTは常にHIGHレベル)、RAMのパス/フェイル情報をもった信号はマスクされる。例えばライト時の次のサイクルの内部動作を常にキャンセルさせる制御を行う。
図8は、図7のヒューズ(Fuse)202を備えたRAMのテスト時の手順を示す流れ図である。ステップS1にて、ウェハ試験にてRAMの実力をテストし(ライト、リードとも1クロック動作)、パスした場合、ステップS3にて、従来仕様(ライト時の1クロック動作)とする。一方、ステップS2でフェイルの場合、ステップS4にて、モード設定を切り替え、RAMのパス/フェイル情報に基づき、どのヒューズ(Fuse)をカットするか決定し、パスの場合には、ヒューズ情報を格納する(ステップS6)。フェイルの場合、モード設定分のテストを実施する(ステップS7)。
図8においては、RAMの製品出荷前の工程において、RAMのテスト結果(パス/フェイル)に合わせて、ライト周波数をプログラマブルに設定する。
本発明を用いることにより、複雑な制御等を行うことなく、チップの性能を約10%〜15%(図9参照;RAM容量によってはそれ以上の性能向上が見込める)程度向上させることが可能となり、幅広いユーザ要求に応えられるRAMの供給が実現可能となる。
上記実施例によれば、複雑な論理制御および論理回路の具備をチップ設計上では必要としない。
上記実施例によれば、RAMへの面積的な増加を極力小さくして、チップの性能を向上させることが可能である。
上記実施例によれば、従来のRAMの端子仕様をそのまま適用することが出来る。本実施例では、WRITEサイクルの後にダミーサイクルを挿入し、READサイクルの周波数で動作周波数を設定自在としているが、メモリコントローラ等においては、WRITE実行後の次のサイクルは、CSBをLOWとし、WEBをHIGHレベルとした上で、CLKをHIGHレベルとすることで所望の動作を遂行する。
以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ限定されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
本発明の一実施例の内部クロック発生回路の構成を示す図である。 本発明の一実施例の内部クロック発生回路の動作を説明するためのタイミングチャートである。 本発明の一実施例によるRAMの動作を説明するためのタイミングチャートである。 本発明の第2の実施例の内部クロック発生回路の構成を示す図である。 本発明の第2の実施例の内部クロック発生回路の動作を説明するためのタイミングチャートである。 本発明の第3の実施例のRAMの構成を示す図である。 本発明の第4の実施例の構成を示す図である。 本発明の第4の実施例の製品出荷前工程での試験手順示す図である。 130nm世代のRAMにおける、ライトサイクル及びリードサイクルの特性の比較表である。 従来のRAMの動作を説明するためのタイミングチャートである。 (a)は、現状チップの構成、(b)はライト/リードを別クロックとした構成を示す図である。 図1のハザード防止回路の構成の一例を示す図である。 図1のSRフリップフロップの構成の一例を示す図である。 図13のSRフリップフロップの動作の一例を示すタイミング図である。
符号の説明
10、10’ 内部クロック発生キャンセル回路
11 SRラッチ
101 インバータ
102 D型フリップフロップ
103A、103B 3入力AND回路
103’ 4入力NAND回路
104、104A、104B ハザード防止回路
105 ワンショット発生回路
106 2ビットバイナリカウンタ
107 判定回路
110A、110B インバータ
111A、111B ワンショット発生回路
112A、112B 2入力NAND回路
113 2入力AND回路
114 2入力NOR回路
201 PMOSトランジスタ
202 ヒューズ
203 NMOSトランジスタ
204 NAND回路
205、207、208 インバータ
206 NOR回路
1041 フィルタ
1042 2入力NAND回路
1101、1106、1107、1108 インバータ
1102 フィルタ
1103 PMOSトランジスタ
1104、1105 NMOSトランジスタ

Claims (14)

  1. ライト後の内部動作をキャンセルする回路を具備し、動作周波数をリードサイクルによって規定可能としてなる、ことを特徴とする半導体記憶装置。
  2. ライトサイクルにつづいてダミーサイクルを設け、前記ダミーサイクルにて、ライト動作の終了時点の振る舞いである、ビット線対のフルスイング動作後のプリチャージ動作を行う、ことを特徴とする請求項1記載の半導体記憶装置。
  3. クロック同期型の半導体記憶装置において、
    リード動作を1クロックサイクルで行い、
    ライト動作を複数のクロックサイクルで行うか、又は1クロックサイクルで行うか選択自在としてなる、ことを特徴とする半導体記憶装置。
  4. ライト動作を複数のクロックサイクルで行うか、1クロックサイクルで行うかを外部端子に与える信号により選択自在としてなる、ことを特徴とする請求項3記載の半導体記憶装置。
  5. 半導体記憶装置のウェハテストのパス/フェイルの結果に基づき、ヒューズの溶断の有無を決定し、メモリセルのライトを複数のクロックサイクルで行うか、1クロックサイクルで行うかを前記ヒューズの溶断の有無により選択自在としてなる、ことを特徴とする請求項3記載の半導体記憶装置。
  6. 半導体記憶装置外部から半導体記憶装置に供給される外部クロック信号を入力し、ランダムアクセスメモリに与える内部クロック信号を生成する内部クロック生成回路が、
    前記外部クロック信号と、チップセレクト信号と、ライトイネーブル信号とに基づき、前記内部クロック信号を活性化する信号を生成する内部クロック発生キャンセル回路と、
    前記内部クロック発生キャンセル回路の出力に基づき、前記内部クロック信号をセットし、入力される内部クロックリセット信号に基づき、前記内部クロック信号をリセットする回路と、
    を備え、
    前記内部クロック発生キャンセル回路は、ライト動作直後のサイクルには、前記内部クロック信号を活性化する信号を生成せず、前記ライト動作後の前記サイクルをダミーサイクルとする、ことを特徴とする半導体記憶装置。
  7. 半導体記憶装置外部から半導体記憶装置に供給される外部クロック信号を入力し、ランダムアクセスメモリに与える内部クロック信号を生成する内部クロック生成回路が、
    前記外部クロック信号をカウントするカウンタと、
    前記ライトイネーブル信号の活性化を検出して、前記カウンタをリセットする信号を生成する回路と、
    前記カウンタの出力信号と、入力される内部クロックリセット信号を入力し、前記内部クロックリセット信号の非活性化で、出力が非活性化され、前記カウンタが前記外部クロック信号を予め定められたカウント値分カウントした時点で出力を活性化する判定回路と、
    前記外部クロック信号と、チップセレクト信号と、ライトイネーブル信号と、前記判定回路の出力とに基づき、ライト動作時に、内部クロック信号を活性化する信号を生成する論理回路と、
    を含む内部クロック発生キャンセル回路と、
    前記内部クロック発生キャンセル回路の出力に基づき、内部クロック信号をセットし、内部クロックリセット信号に基づき内部クロック信号をリセットする回路と、
    を備え、
    前記内部クロック発生キャンセル回路は、ライト動作直後のサイクルには、前記内部クロック信号を活性化する信号を生成せず、前記ライト動作後の前記サイクルをダミーサイクルとする、ことを特徴とする半導体記憶装置。
  8. 前記ダミーサイクルでは、前記ライトイネーブル信号は非活性状態とされ、前記チップセレクト信号は活性状態とされ、
    前記内部クロック発生キャンセル回路は、リード動作用として生成されることになる、前記内部クロック信号を活性化する信号の生成を抑止する回路を備え、前記ダミーサイクルにおける内部クロック信号の生成を抑止する、ことを特徴とする請求項6記載の半導体記憶装置。
  9. 外部クロック信号を入力して内部クロック信号を生成する回路を備えた半導体記憶装置において、
    入力されるライトイネーブル信号が活性化されライト動作が行われるサイクルの次のクロックサイクルでは、非活性化された前記ライトイネーブル信号に基づき、内部クロック信号を生成しないように制御する回路を備え、ライト動作の次のサイクルをダミーサイクルとする、ことを特徴とする半導体記憶装置。
  10. 半導体記憶装置外部から供給される外部クロック信号、活性化時に第1の論理レベルに設定されるチップセレクト信号、ライト時に第1の論理レベルに設定されるライトイネーブル信号を入力し、ランダムアクセスメモリに与える内部クロック信号を生成する内部クロック生成回路が、
    前記チップセレクト信号を入力し前記チップセレクト信号を反転した信号を出力するインバータと、
    前記ライトイネーブル信号をデータ端子より入力し、前記ライトイネーブル信号を前記外部クロック信号に応答してサンプルしサンプルした値の反転信号を出力するラッチ回路と、
    前記外部クロック信号と前記インバータの出力信号と前記ラッチ回路の出力信号を入力しこれらがともに、第2の論理レベルのとき、活性状態の信号を出力する第1の論理回路と、
    前記第1の論理回路の出力信号と前記外部クロック信号とを入力し、前記第1の論理回路の出力信号が活性状態のとき、前記外部クロック信号に基づき、第1のセット信号を活性化して出力する第1の信号生成回路と、
    前記第1のセット信号の活性状態への遷移に基づき、内部クロック信号をセットし、入力される内部クロックリセット信号に基づき、前記内部クロック信号をリセットするセット/リセット回路と、
    を備え、
    ライトサイクル直後のサイクルでは、前記ライトイネーブル信号は第2の論理レベルとされ、前記内部クロック信号を活性化する信号を活性化せず、前記ライト動作後の前記サイクルをダミーサイクルとする、ことを特徴とする半導体記憶装置。
  11. 前記内部クロック生成回路が、
    前記外部クロック信号と前記インバータの出力信号と前記ラッチ回路の出力信号を入力し、前記外部クロック信号と前記インバータの出力信号がともに第2の論理レベル、前記ラッチ回路の出力信号が第1の論理レベルのとき、活性状態の信号を出力する第2の論理回路と、
    前記第2の論理回路の出力信号と前記外部クロック信号とを入力し、前記第2の論理回路の出力信号が活性状態のとき、前記外部クロック信号に基づき、第2のセット信号を活性化して出力する第2の信号生成回路と、
    前記ラッチ回路の出力信号と、前記外部クロック信号に基づき、ライトサイクル直後のクロックサイクルでは、前記第2の信号生成回路から出力される第2のセット信号の伝達を抑止し、それ以外の場合、前記第2の信号生成回路から出力される第2のセット信号を出力する制御を行うゲート制御回路と、
    前記第1の信号生成回路の出力信号と前記ゲート制御回路からの出力信号を受けいずれか一方が活性状態のとき、前記内部クロック信号を活性化する信号を活性化して前記セット/リセット回路に供給する第3の論理回路と、
    をさらに備えている、ことを特徴とする請求項10記載の半導体記憶装置。
  12. 前記ゲート制御回路が、
    前記ラッチ回路の出力信号の第2の論理レベルから第1の論理レベルへの遷移を受けて、活性状態のパルスを生成する第1のワンショットパルス生成回路と、
    前記外部クロック信号の第2の論理レベルから第1の論理レベルへの遷移を受けて活性状態のパルスを生成する第2のワンショットパルス生成回路と、
    前記第1のワンショットパルス生成回路の出力の活性化に基づきセットされ、前記第2のワンショットパルス生成回路の出力の活性化に基づきリセットされるSRラッチ回路と、
    前記SRラッチ回路の出力信号と前記第2の信号生成回路からの出力信号を受け、前記SRラッチ回路の出力信号が活性状態、非活性状態のとき、それぞれ、前記第2の信号生成回路からの第2のセット信号の伝達、非伝達を制御するゲート回路と、
    を備え、
    前記第3の論理回路は、前記第1の信号生成回路と前記ゲート回路の出力を受けいずれか一方が活性状態のとき、前記内部クロック信号を活性化する信号を活性化して前記セット/リセット回路に供給する、ことを特徴とする請求項11記載の半導体記憶装置。
  13. 前記第1の信号生成回路は、それぞれが、
    入力されるクロック信号を所定時間遅延させるフィルタと、
    前記フィルタの出力信号と、前記第1の論理回路の出力信号との論理演算結果を出力する論理回路を備えている、ことを特徴とする請求項10記載の半導体記憶装置。
  14. 前記第2の信号生成回路は、それぞれが、
    入力されるクロック信号を所定時間遅延させるフィルタと、
    前記フィルタの出力信号と、前記第2の論理回路の出力信号との論理演算結果を出力する論理回路を備えている、ことを特徴とする請求項11記載の半導体記憶装置。
JP2005330718A 2005-01-19 2005-11-15 半導体記憶装置 Expired - Fee Related JP4859440B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005330718A JP4859440B2 (ja) 2005-01-19 2005-11-15 半導体記憶装置
US11/333,233 US7382679B2 (en) 2005-01-19 2006-01-18 Semiconductor memory device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005011628 2005-01-19
JP2005011628 2005-01-19
JP2005330718A JP4859440B2 (ja) 2005-01-19 2005-11-15 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2006228395A true JP2006228395A (ja) 2006-08-31
JP4859440B2 JP4859440B2 (ja) 2012-01-25

Family

ID=36683722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005330718A Expired - Fee Related JP4859440B2 (ja) 2005-01-19 2005-11-15 半導体記憶装置

Country Status (2)

Country Link
US (1) US7382679B2 (ja)
JP (1) JP4859440B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6999791B1 (ja) * 2020-12-28 2022-01-19 華邦電子股▲ふん▼有限公司 半導体記憶装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110364202B (zh) * 2019-07-22 2021-08-24 上海兆芯集成电路有限公司 存储器装置
JP2022094033A (ja) 2020-12-14 2022-06-24 キオクシア株式会社 メモリシステム
US20230005513A1 (en) * 2021-07-02 2023-01-05 Sonic Star Global Limited Interface transformer and multiport storage device
CN116844620B (zh) * 2022-03-23 2024-05-03 长鑫存储技术有限公司 一种信号采样电路以及半导体存储器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01232596A (ja) * 1988-03-11 1989-09-18 Fujitsu Ltd 半導体メモリ装置
JPH0520868A (ja) * 1991-07-10 1993-01-29 Toshiba Corp メモリアクセス方法
JPH0863955A (ja) * 1994-07-27 1996-03-08 Samsung Electron Co Ltd 半導体メモリ装置のモード設定方法及びその回路
JPH09139083A (ja) * 1995-11-10 1997-05-27 Toshiba Corp 半導体メモリ装置
JPH10255475A (ja) * 1997-03-11 1998-09-25 Hitachi Ltd 半導体記憶装置
JPH11306758A (ja) * 1998-04-27 1999-11-05 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2000105995A (ja) * 1998-09-29 2000-04-11 Texas Instr Inc <Ti> 半導体記憶装置
JP2001101868A (ja) * 1999-09-30 2001-04-13 Hitachi Ltd 半導体記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2999845B2 (ja) 1991-04-25 2000-01-17 沖電気工業株式会社 シリアルアクセスメモリの倍速コントロール方式
JP2924807B2 (ja) 1996-08-09 1999-07-26 日本電気株式会社 ダイナミック型半導体メモリ回路装置
JP2000040370A (ja) 1998-07-24 2000-02-08 Nec Corp 半導体記憶装置
US6489819B1 (en) * 1998-10-27 2002-12-03 Mitsubishi Denki Kabushiki Kaisha Clock synchronous semiconductor memory device allowing testing by low speed tester
KR100311974B1 (ko) * 1999-06-15 2001-11-02 윤종용 동기타입 반도체 메모리 디바이스용 내부클럭 발생회로 및 내부클럭 발생방법
JP4024972B2 (ja) * 1999-11-05 2007-12-19 松下電器産業株式会社 半導体記憶装置
CA2340804A1 (en) * 2001-03-14 2002-09-14 Atmos Corporation Sram emulator

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01232596A (ja) * 1988-03-11 1989-09-18 Fujitsu Ltd 半導体メモリ装置
JPH0520868A (ja) * 1991-07-10 1993-01-29 Toshiba Corp メモリアクセス方法
JPH0863955A (ja) * 1994-07-27 1996-03-08 Samsung Electron Co Ltd 半導体メモリ装置のモード設定方法及びその回路
JPH09139083A (ja) * 1995-11-10 1997-05-27 Toshiba Corp 半導体メモリ装置
JPH10255475A (ja) * 1997-03-11 1998-09-25 Hitachi Ltd 半導体記憶装置
JPH11306758A (ja) * 1998-04-27 1999-11-05 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2000105995A (ja) * 1998-09-29 2000-04-11 Texas Instr Inc <Ti> 半導体記憶装置
JP2001101868A (ja) * 1999-09-30 2001-04-13 Hitachi Ltd 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6999791B1 (ja) * 2020-12-28 2022-01-19 華邦電子股▲ふん▼有限公司 半導体記憶装置

Also Published As

Publication number Publication date
US20060158955A1 (en) 2006-07-20
JP4859440B2 (ja) 2012-01-25
US7382679B2 (en) 2008-06-03

Similar Documents

Publication Publication Date Title
JP5044849B2 (ja) 遅延線同期装置および方法
US7512033B2 (en) Apparatus and method for controlling clock signal in semiconductor memory device
US8503256B2 (en) Column command buffer and latency circuit including the same
US6791888B2 (en) Semiconductor memory device having preamble function
JP4511767B2 (ja) 半導体メモリおよびその駆動方法
US7379376B2 (en) Internal address generator
KR100638748B1 (ko) 반도체메모리소자
JP4859440B2 (ja) 半導体記憶装置
KR20000023160A (ko) 데이터출력타이밍을 제어하는 회로를 갖는 반도체메모리장치
KR20050115412A (ko) 클럭 신호의 주파수를 검출하는 회로와 방법 및 이를구비하는 반도체 메모리 장치의 레이턴시 신호 발생 회로
KR20000020260A (ko) 외부 클럭 신호를 가지는 동기형 반도체 메모리 장치
US7733739B2 (en) Synchronous semiconductor memory device
US7434120B2 (en) Test mode control circuit
KR100798795B1 (ko) 내부 어드레스 생성장치 및 그의 구동방법
US7626885B2 (en) Column path circuit
JP2009099156A (ja) フューズラッチ回路及びフューズラッチ方法
KR102127979B1 (ko) 반도체 장치
JP5418528B2 (ja) 半導体メモリ
US7558146B2 (en) Internal address generator for use in semiconductor memory device
KR100712998B1 (ko) 버퍼
KR20050059948A (ko) 고속 동작에 적합한 x 주소 추출기, x 주소 추출 방법및 메모리
KR20060117092A (ko) 외부 클럭 신호의 주파수 변화에 무관하게 안정적인 오토프리차지 신호를 발생하는 반도체 메모리 장치의 오토프리차지 제어 회로
KR20070041116A (ko) 프리챠지 인터럽 기능을 갖는 반도체 메모리 장치
JP2007066381A (ja) 半導体記憶装置
JPH1139900A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111101

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees