JP2006221453A

JP2006221453A - 情報処理装置およびその制御方法

Info

Publication number: JP2006221453A
Application number: JP2005034725A
Authority: JP
Inventors: Akihiro Kojo; 明宏古城; Hiroyuki Oda; 博幸尾田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-02-10
Filing date: 2005-02-10
Publication date: 2006-08-24
Anticipated expiration: 2025-02-10
Also published as: US7539883B2; CN1818828A; US20060184809A1; CN100359435C; JP4594761B2

Abstract

【課題】省電力とパフォーマンスの両立を図ることが可能な情報処理装置を実現する。
【解決手段】エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）２２は、コンピュータに対するＡＣアダプタ２８の接続および取り外しを検出する。ＡＣアダプタ２８が接続された場合（ＡＣ駆動時）、ＢＩＯＳは、パフォーマンスを優先するために、PCI EXPRESSリンクがアイドル時にL0s, L1へ移行することを禁止する。一方、ＡＣアダプタ２８が接続されていない場合（バッテリ駆動時）、ＢＩＯＳは、省電力を優先するために、PCI EXPRESSリンクがアイドル時にL0s, L1へ移行することを許可する。
【選択図】図１

Description

本発明は、パーソナルコンピュータのような情報処理装置および同装置の動作を制御する制御方法に関する。

近年、パーソナルコンピュータのような情報処理装置においては、PCI EXPRESSと称される第３世代汎用Ｉ／Ｏ相互接続インタフェースが注目されている。PCI EXPRESSは、リンクと称される通信路を介してデバイス間を相互接続するための規格であり、ＰＣＩＳＩＧ（Peripheral Component Interconnect Special Interest Group）によって規定されている。PCI EXPRESSの規格においては、デバイス間のデータの伝送はパケットを用いて実行される。

また、PCI EXPRESSの規格においては、たとえデバイスが動作状態であってもリンクをローパワーステートに設定することが可能な通信路制御機能が規定されている。この通信路制御機能は、Active State Power Management (ASPM)と称されている。リンクの状態は、当該リンクのアイドル時にハードウェアによって自動的に動作ステートからローパワーステート（スタンバイステート）に設定される。通信の必要が生じた場合、リンクの状態はハードウェアによってスタンバイステートから動作ステートに戻される。このASPM機能により、リンクのアイドル期間中における無駄な電力消費を低減することができ、情報処理装置の消費電力を低減することができる。

また、特許文献１には、データバスのバス幅を３２ビット幅から１６ビット幅に切り替えることによって電力消費を削減する技術が開示されている。
特開２００４−１５７５９０号公報

しかし、特許文献１の技術では、バス幅が１６ビット幅に切り替えられた場合、バスのデータ転送速度が大幅に低下してしまうことになる。

また、上述のASPM機能においては、リンクがスタンバイステートに設定されるのは当該リンクがアイドルである場合であるので、特許文献１の技術とは異なり、実際のデータ転送速度に影響が及ぶことはない。

しかし、リンクの状態をスタンバイステートから動作ステートに戻すためには遅延が発生するので、この遅延が、システム性能の低下を引き起こす原因となる。よって、上述のASPM機能を常に用いると、システムの本来の性能を十分に発揮することができなくなる。

本発明は上述の事情を考慮してなされたものであり、省電力とパフォーマンスの両立を図ることが可能な情報処理装置を提供することを目的とする。

上述の課題を解決するため、本発明の情報処理装置は、通信路を介して相互接続され、前記通信路がアイドル状態であるか否かに応じて前記通信路の状態を動作ステートと当該動作ステートよりも低消費電力のスタンバイステートとの間で遷移させる通信路制御機能を各々が有する第１および第２のデバイスと、前記情報処理装置の動作モードをパフォーマンスを優先する第１モードと省電力を優先する第２モードとの間で切り替える動作モード切り替え手段と、前記動作モードが前記第１モードから前記第２モードに切り替えられた場合には前記通信路制御機能の実行を許可し、前記動作モードが前記第２モードから前記第１モードに切り替えられた場合には前記通信路制御機能の実行を禁止する制御手段とを具備することを特徴とする。

本発明によれば、省電力とパフォーマンスの両立を図ることが可能となる。

以下、図面を参照して本発明の実施形態を説明する。
図１には、本発明の一実施形態に係る情報処理装置のシステム構成が示されている。この情報処理装置は、バッテリ駆動可能なノートブック型パーソナルコンピュータとして実現されている。

このパーソナルコンピュータは、内蔵バッテリ２７を備えており、外部電源（ＡＣ電源）にパーソナルコンピュータが接続されていない状態においては内蔵バッテリ２７からの電力によって動作する。一方、ＡＣアダプタ２８がパーソナルコンピュータに接続されている状態、つまり外部電源（ＡＣ電源）にパーソナルコンピュータが接続されている状態においては、パーソナルコンピュータは外部電源（ＡＣ電源）によって動作する。また、外部電源によってバッテリ２７の充電が行われる。

このパーソナルコンピュータは、図示のように、ＣＰＵ（Central Processing Unit）１１、ノースブリッジ１２、主メモリ１３、グラフィクスコントローラ１４、表示装置（ＬＣＤ）１５、サウスブリッジ１６、PCI（Peripheral Component Interconnect）デバイス群１７、PCI Express デバイス群１８，１９、ハードディスクドライブ（ＨＤＤ）２０、ＢＩＯＳ−ＲＯＭ２１、エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）２２、および電源コントローラ（ＰＳＣ）２３、キーボード（ＫＢ）２５、タッチパッド２６などを備えている。

ノースブリッジ１２、グラフィクスコントローラ１４、サウスブリッジ１６、およびPCI Express デバイス群１８，１９の各々は、PCI EXPRESS規格に準拠したデバイス（コンポーネント）である。ノースブリッジ１２とグラフィクスコントローラ１４との間の通信は、ノースブリッジ１２とグラフィクスコントローラ１４との間に配設されたPCI EXPRESSリンク２１を介して実行される。同様に、サウスブリッジ１６とPCI Expressデバイス１８との間の通信は、サウスブリッジ１６とPCI Expressデバイス１８との間に配設されたPCI EXPRESSリンク２２を介して実行され、サウスブリッジ１６とPCI Expressデバイス１９との間の通信は、サウスブリッジ１６とPCI Expressデバイス１９との間に配設されたPCI EXPRESSリンク２３を介して実行される。各PCI EXPRESSリンクはシリアルインタフェースから構成される通信路であり、アップストリームレーンおよびダウンストリームレーンを含む。

ＣＰＵ１１は本コンピュータの動作を制御するプロセッサであり、ＨＤＤ２０から主メモリ１３にロードされる各種プログラム（オペレーティングシステム、アプリケーションプログラム）を実行する。また、ＣＰＵ１１は、ＢＩＯＳ−ＲＯＭ２１に格納されたＢＩＯＳ（Basic Input Output System）も実行する。ＢＩＯＳはハードウェアを制御するためのプログラムである。また、ＢＩＯＳは、PCI Express 規格で規定されたActive State Power Management (ASPM)機能の実行を本コンピュータの動作モードに応じて動的に許可または禁止するためのＳＭＩ（System Management Interrupt）ルーチンを有している。ASPM機能は、上述したように、たとえPCI Express規格に対応するデバイスが動作状態（D0ステート）であっても、そのデバイスが接続されたリンクをローパワーステート（スタンバイステート）に設定することが可能な通信路制御機能である。リンクを介して相互接続された２つのデバイスの各々はASPM機能を有しており、リンクがアイドル状態であるか否かに応じて、リンクの状態を動作ステートと当該動作ステートよりも低消費電力のスタンバイステートとの間で遷移させることができる。この遷移はハードウェアによって自動的に実行される。

ノースブリッジ１２はＣＰＵ１１のローカルバスとサウスブリッジ１６との間を接続するブリッジデバイスである。ノースブリッジ１２には、主メモリ１３をアクセス制御するメモリコントローラも内蔵されている。また、ノースブリッジ１２は、PCI EXPRESSリンク２１を介してグラフィクスコントローラ１１４との通信を実行する機能も有している。

グラフィクスコントローラ１４は本コンピュータのディスプレイモニタとして使用されるＬＣＤ１５を制御する表示コントローラである。サウスブリッジ１６は、ＰＣＩバス１０を介してデバイス群１７との通信を実行する。また、サウスブリッジ１６は、PCI EXPRESSリンク２２を介してPCI Expressデバイス１８との通信を実行する機能、およびPCI EXPRESSリンク２３を介してPCI Expressデバイス１９との通信を実行する機能を有している。また、サウスブリッジ１６は、ＬＰＣ（Low Pin Count）バス３０上の各デバイスの制御も実行する。

エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）２２は、電力管理のためのエンベデッドコントローラと、キーボード（ＫＢ）２５およびタッチパッド２６を制御するためのキーボードコントローラとが集積された１チップマイクロコンピュータである。このエンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）２２は、ユーザによるパワーボタン２４の操作に応じて、電源コントローラ（ＰＳＣ）２３と共同して、本コンピュータ１０をパワーオン／パワーオフする機能を有している。さらに、エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）２２は、本コンピュータに対するＡＣアダプタ２８の接続および取り外しを検出する機能も有している。ＡＣアダプタ２８の接続または取り外しのイベントが発生した時、エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）２２は、電力管理イベントの発生をＢＩＯＳに通知するために割り込み信号（ＩＮＴＲ）を発生する。この割り込み信号（ＩＮＴＲ）の発生に応答して、サウスブリッジ１６は、ＣＰＵ１１に割り込み信号（ＳＭＩ）を発生する。ＣＰＵ１１は、ＳＭＩに応答して、ＢＩＯＳのＳＭＩルーチンを実行する。なお、ＥＣ／ＫＢＣ２２からＣＰＵ１１に直接的にＳＭＩを供給するようにしてもよい。

図２には、PCI EXPRESS規格にそれぞれ準拠した２つのデバイス間の接続構成が示されている。ここでは、サウスブリッジ１６とPCI Expressデバイス１８とを例示して説明する。以降、サウスブリッジ１６はデバイス＃１、PCI Expressデバイス１８はデバイス＃２と称する。

デバイス＃１およびデバイス＃２は、PCI EXPRESSリンク２２を介して相互接続されている。PCI EXPRESSリンク２２は、デバイス＃１とデバイス＃２との間をポイントツーポイント形式で接続するシリアルインタフェース（シリアルバス）である。このPCI EXPRESSリンク２２は、デバイス＃１からデバイス＃２の方向に情報を伝送するための差動信号線対と、デバイス＃２からデバイス＃１の方向に情報を伝送するための差動信号線対とを含む。PCI EXPRESSリンク２２を介したデバイス＃１とデバイス＃２との間の情報の伝送は、パケットを用いて実行される。

デバイス＃１は、PCI EXPRESSリンク２２に接続されたポート１０１を有している。同様に、デバイス＃２は、PCI EXPRESSリンク２２に接続されたポート１０２を有している。

ポート１０１は、PCI EXPRESSリンク２２を介してデバイス＃２にデータを送信する送信部、およびPCI EXPRESSリンク２２を介してデバイス＃２から送信されるデータを受信する受信部とを有している。同様に、ポート１０２も、PCI EXPRESSリンク２２を介してデバイス＃１にデータを送信する送信部、およびPCI EXPRESSリンク２２を介してデバイス＃１から送信されるデータを受信する受信部とを有している。ポート１０１，１０２の各々は、PCI EXPRESSリンク２２を介して伝送されるデータ（有効データ）が無い状態が一定期間続いたならば、PCI EXPRESSリンク２２がアイドル状態であることを検出する。この場合、ポート１０１，１０２は、互いに共同して、PCI EXPRESSリンク２２のステート(リンクステート)を動作ステートからスタンバイステートに遷移させる処理を実行する。スタンバイステートにおいては、例えば、送信部および受信部の各々の動作は停止され、またPCI EXPRESSリンク２２は駆動されない。よって、消費電力が低減される。

PCI EXPRESS規格においては、図３のリンクステート状態遷移図に示されているように、リンクステートとして、L0, L0s, L1, L2, L2/L3 Ready, L3 が定義されている。L0は通常の動作ステート（アクティブステート）である。L0s, L1, L2, L2/L3 Ready, L3 は、それぞれL0 よりも電力消費の少ないローパワーステートである。L0s, L1, L2/L3 Ready, L2, , L3の順で電力消費は減る。

PCI EXPRESS規格においては、PCI EXPRESSデバイスが動作状態である時にPCI EXPRESSリンクが遷移可能なローパワーステートとして、L0s, L1の２つのスタンバイステートが定義されている。L1 は、L0s よりも低消費電力のスタンバイステートである。L0s から L0 への復帰に要する遅延時間は、L1 から L0 への復帰に要する遅延時間よりも短い。PCI EXPRESSデバイスは、PCI EXPRESSデバイスが動作状態である時にPCI EXPRESSリンクが遷移可能なローパワーステートとして、少なくともL0s をサポートすることが必要とされている。また、PCI EXPRESSデバイスによっては、PCI EXPRESSデバイスが動作状態である時にPCI EXPRESSリンクが遷移可能なローパワーステートとして、 L0s, L1の２つのスタンバイステートをサポートするものもある。

また、ポート１０１，１０２の各々は、相手に送信すべきデータが生じたとき、互いに共同して、PCI EXPRESSリンク２２のステート(リンクステート)を現在のL0s またはL1 から L0 へ復帰する処理を実行する。

また、デバイス＃１は、図２に示すように、ASPMサポートレジスタ１０２、リンク制御レジスタ１０３を有している。これらASPMサポートレジスタ１０２、およびリンク制御レジスタ１０３は、ＣＰＵ１１からアクセス可能に構成されている。ASPMサポートレジスタ１０２は、デバイス＃１がASPMとしてサポートしているスタンバイステートを示すフィールドを有している。ＢＩＯＳは、ASPMサポートレジスタ１０２をリードアクセスすることにより、デバイス＃１がASPMとしてサポートしているスタンバイステートを認識することができる。リンク制御レジスタ１０３は、ASPM機能の実行の許可または禁止を指示するパワーマネージメント制御情報を格納するためのフィールドを有している。ＢＩＯＳは、パワーマネージメント制御情報をリンク制御レジスタ１０３に書き込むことにより、デバイス＃１のポート１０１に対して、ASPM機能の実行の許可または禁止を指示することができる。

このパワーマネージメント制御情報は２ビットから構成される。“00”は、L0sへの遷移およびL1への遷移の双方を禁止することを指示する。“01”は、L0sへの遷移を許可し、L1への遷移を禁止することを指示する。 “11”は、L0sへの遷移およびL1への遷移の双方を許可することを指示する。デバイスは、許可されたスタンバイステートの中で、当該デバイスがサポートしている最も深いスタンバイステートに遷移する。例えばL0sへの遷移およびL1への遷移の双方が許可されており、且つデバイスがL0s, L1の双方をサポートしているならば、リンクアイドル時にリンクステートはL1 に遷移する。

このように、ＢＩＯＳは、パワーマネージメント制御情報を用いることによって、ASPM機能の実行を許可または禁止するだけでなく、リンクアイドル時にL0s, L1のどちらのスタンバイステートに遷移すべきかをデバイス＃１に指示することができる。

デバイス＃２も、デバイス＃１と同様に、ASPMサポートレジスタ２０２、リンク制御レジスタ２０３を有している。これらASPMサポートレジスタ２０２、リンク制御レジスタ２０３の機能は、上述のASPMサポートレジスタ１０２、リンク制御レジスタ１０３と同じである。

本実施形態においては、ASPM機能の実行の許可／禁止の制御は、本コンピュータの動作モードの切り替えに応じて動的に実行される。

本コンピュータは、図４に示されているように、パフォーマンスモードと省電力モードの２つの動作モードを有している。パフォーマンスモードは、低消費電力よりもシステムのパフォーマンスを優先する動作モードであり、また省電力モードはパフォーマンスよりも低消費電力を優先するモードである。ＢＩＯＳは、ユーザからの指示に応じて、または本コンピュータに外部電源が接続されているか否かに応じて、本コンピュータの動作モードをパフォーマンスモードと省電力モードとの間で動的に切り替える。例えば、本コンピュータに外部電源が接続された時（ＡＣ駆動時）は、本コンピュータの動作モードはパフォーマンスモードに自動的に設定される。本コンピュータから外部電源が取り外された時（バッテリ駆動時）は、本コンピュータの動作モードはパフォーマンスモードに自動的に設定される。また、ＡＣ駆動／バッテリ駆動に関係なく、ユーザは、例えば、ＢＩＯＳによって提供されるシステム環境設定画面を用いて、パフォーマンスモードおよび省電力モードの一方を明示的に指定することもできる。これにより、例えば、バッテリ駆動時においても、本コンピュータをパフォーマンスモードで動作させることができる。

また、キーボード２５上のある所定のキーにパフォーマンスモードを指定するためのホットキーの機能を割り当て、他のキーに省電力モードを指定するホットキーの機能を割り当てることもできる。この場合、ユーザは、キーボード１５上のホットキーを押下操作することで、パフォーマンスモードおよび省電力モードの一方を明示的に指定することができる。

パフォーマンスモードにおいては、ASPM機能の実行はＢＩＯＳによって禁止される。この場合、PCI Expressリンクがアイドル状態の期間中も、PCI ExpressリンクのステートはL0 に維持される。一方、省電力モードにおいては、ASPM機能の実行はＢＩＯＳによって許可される。この場合、PCI Expressリンクがアイドル状態であるか否かに応じて、PCI Expressリンクのステートは L0 と L0s （またはL1 ）との間で自動的に遷移する。

次に、図５のフローチャートを参照して、ＢＩＯＳによって実行されるASPM制御処理の手順について説明する。

本コンピュータの動作モードの切り替えを要求するモード切替イベントが発生したならば、ＢＩＯＳは以下の処理を実行する。

モード切替イベントは、例えば、ユーザによるシステム環境設定画面の操作、ユーザによるホットキー操作、またはＡＣアダプタ２８の着脱、等に応答して発生する。モード切替イベントに応じて、ＢＩＯＳは、本コンピュータの動作モードをパフォーマンスモードおよび省電力モードのどちらに設定すべきかを判別する（ステップＳ１１）。もしモード切替イベントの発生要因がＡＣアダプタ２８の接続に起因するものであれば、ＢＩＯＳは、本コンピュータの動作モードを省電力モードからパフォーマンスモードに切り替えるべきであることを決定する。また、もしモード切替イベントの発生要因がＡＣアダプタ２８の取り外しに起因するものであれば、ＢＩＯＳは、本コンピュータの動作モードをパフォーマンスモードから省電力モードからに切り替えるべきであることを決定する。また、ユーザによって明示的にパフォーマンスモードおよび省電力モードの一方が指定されならば、ＢＩＯＳは、その指示に従って、本コンピュータの動作モードをパフォーマンスモードおよび省電力モードのどちらに設定すべきかを決定する。

モード切替イベントによってパフォーマンスモードが要求されたならば、ＢＩＯＳは、本コンピュータの動作モードとしてパフォーマンスモードを選択し、そしてパワーマネージメント制御情報“00”を各デバイスのリンク制御レジスタに書き込むことにより、ASPM機能の実行を禁止する（ステップＳ１２）。一方、モード切替イベントによって省電力モードが要求されたならば、ＢＩＯＳは、本コンピュータの動作モードとして省電力モードを選択し、そしてパワーマネージメント制御情報“01”または“11”などを各デバイスのリンク制御レジスタに書き込むことにより、ASPM機能の実行を許可する（ステップＳ１３）。

図６には、システム環境設定画面（SET-UP画面）の例が示されている。このシステム環境設定画面は、ASPM機能に関する設定をユーザに選択させるための画面である。ユーザは、システム環境設定画面上で、“Ａｕｔｏ”、“Ｅｎａｂｌｅ”、“Ｄｉｓａｂｌｅ”のいずれかを指定することができる。

“Ａｕｔｏ”がユーザによって選択された時、ＢＩＯＳは、外部電源の接続の有無に応じてパフォーマンスモードと省電力モードとを自動的に切り替える。この“Ａｕｔｏ”が選択された時、システム環境設定画面上には、リンクのスタンバイステートとしてL0s, L1 のどちらを使用すべきかをユーザに選択させるための設定項目も表示される。ユーザは、L0s, L1の一方を選択することができる。

“Ｅｎａｂｌｅ”および“Ｄｉｓａｂｌｅ”は、省電力モード（ASPM機能＝有効）およびパフォーマンスモード（ASPM機能＝無効）をユーザに選択させるための設定項目である。“Ｅｎａｂｌｅ”が選択された時、システム環境設定画面上には、リンクのスタンバイステートとしてL0s, L1 のどちらを使用すべきかをユーザに選択させるための設定項目も表示される。ユーザは、L0s, L1の一方を選択することができる。

“Ｅｎａｂｌｅ”がユーザによって選択された時、ＢＩＯＳは、本コンピュータの動作モードを省電力モードに切り替え、ASPM機能の実行を許可するための処理を実行する。一方、“Ｄｉｓａｂｌｅ”がユーザによって選択された時、ＢＩＯＳは、本コンピュータの動作モードをパフォーマンスモードに切り替え、ASPM機能の実行を禁止するための処理を実行する。

システム環境設定画面上で設定された設定項目の値は、不揮発性メモリから構成されているＢＩＯＳ−ＲＯＭ２１内に環境設定情報として格納される。

次に、図７のフローチャートを参照して、“Ａｕｔｏ”モード時におけるASPM制御処理の手順について説明する。

本コンピュータの動作中に、本コンピュータにＡＣアダプタ２８が接続された場合、または本コンピュータからＡＣアダプタ２８が取り外された場合には、ＥＣ／ＫＢＣ２２は、電力管理イベントの発生をＢＩＯＳに通知するために、割り込み信号（ＩＮＴＲ）を発生する。この割り込み信号（ＩＮＴＲ）の発生に応答して、サウスブリッジ１６は、ＣＰＵ１１に割り込み信号（ＳＭＩ）を発生する。ＣＰＵ１１は、ＳＭＩに応答して、ＢＩＯＳのＳＭＩルーチンを実行する。

ＢＩＯＳのＳＭＩルーチンは、サウスブリッジ１６内の割り込みコントローラのステータスレジスタ等をリードアクセスして、ＳＭＩの発生要因を判別する（ステップＳ１０１）。ＳＭＩの発生要因が電力管理イベントの発生であるならば、ＢＩＯＳのＳＭＩルーチンは、ＥＣ／ＫＢＣ２２内のステータスレジスタ等をリードアクセスして、現在、本コンピュータに外部電源が接続されているかどうか、つまりＡＣアダプタ２８の接続に起因する電力管理イベントであるかどうかを判別する（ステップＳ１０２）。

本コンピュータに外部電源が接続されているならば、つまり電力管理イベントがＡＣアダプタ２８の接続に起因するものであるならば（ステップＳ１０２のＹＥＳ）、ＢＩＯＳのＳＭＩルーチンは、本コンピュータの動作モードとしてパフォーマンスモードを選択し、そしてパワーマネージメント制御情報“00”を各デバイスのリンク制御レジスタに書き込むことにより、ASPM機能の実行を禁止する（ステップＳ１０４）。

一方、本コンピュータに外部電源が接続されていないならば、つまり電力管理イベントがＡＣアダプタ２８の取り外しに起因するものであるならば（ステップＳ１０２のＮＯ）、ＢＩＯＳのＳＭＩルーチンは、本コンピュータの動作モードとして省電力モードを選択し、そしてＢＩＯＳ−ＲＯＭ２１内に格納されている環境設定情報で指定されるスタンバイステート（L0s, またはL1）への遷移を許可するパワーマネージメント制御情報を各デバイスのリンク制御レジスタに書き込むことにより、ASPM機能の実行を許可する（ステップＳ１０３）。

なお、本コンピュータがパワーオンされた時には、ＢＩＯＳは、ＰＯＳＴ（Power on self test）処理の中で、図７のステップＳ１０２以降の処理を実行する。

このように、“Ａｕｔｏ”モードにおいては、ＡＣ駆動時には、パフォーマンスを重視するためにL0s, L1への移行を禁止し、バッテリ駆動時には、バッテリ駆動時間を長くするためにL0s, L1への移行を許可するという制御が実行される。これにより、本コンピュータの使用環境の変化に応じて、自動的にASPM機能を有効または無効にすることができるので、省電力とパフォーマンスの両立を図ることができる。

また、“Ｅｎａｂｌｅ”がユーザによって選択された時には、ＢＩＯＳは、ＡＣ駆動／バッテリ駆動に関係なく、本コンピュータの動作モードとして省電力モードを選択し、上述のステップＳ１０３の処理を実行する。また“Ｄｉｓａｂｌｅ”がユーザによって選択された時には、ＢＩＯＳは、ＡＣ駆動／バッテリ駆動に関係なく、本コンピュータの動作モードとしてパフォーマンスモードを選択し、上述のステップＳ１０４の処理を実行する。

以上のように、本実施形態においては、本コンピュータの動作モードの切り替えに応じてASPM機能の実行が動的に許可または禁止されるので、省電力とパフォーマンスの両立を図ることが可能となる。

なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

本発明の一実施形態に係る情報処理装置のシステム構成を示すブロック図。同実施形態の情報処理装置に設けられるデバイス間の接続構成を示すブロック図。同実施形態の情報処理装置で用いられるリンクステートの遷移を示す図。同実施形態の情報処理装置の２つの動作モードを説明するための図。同実施形態の情報処理装置によって実行されるASPM制御処理の手順を説明するフローチャート。同実施形態の情報処理装置によって用いられる環境設定画面の例を示す図。同実施形態の情報処理装置によって実行されるASPM制御処理の具体的な手順の例を説明するフローチャート。

符号の説明

１１…ＣＰＵ、１４…グラフィクスコントローラ、１６…サウスブリッジ、１８，１９…PCI EXPRESSデバイス、２２…ＥＣ／ＫＢＣ、２０１，２０２…ポート、１０２，１０３…ASPMサポートレジスタ、１０３…リンク制御レジスタ。

Claims

情報処理装置において、
通信路を介して相互接続され、前記通信路がアイドル状態であるか否かに応じて前記通信路の状態を動作ステートと当該動作ステートよりも低消費電力のスタンバイステートとの間で遷移させる通信路制御機能を各々が有する第１および第２のデバイスと、
前記情報処理装置の動作モードをパフォーマンスを優先する第１モードと省電力を優先する第２モードとの間で切り替える動作モード切り替え手段と、
前記動作モードが前記第１モードから前記第２モードに切り替えられた場合には前記通信路制御機能の実行を許可し、前記動作モードが前記第２モードから前記第１モードに切り替えられた場合には前記通信路制御機能の実行を禁止する制御手段とを具備することを特徴とする情報処理装置。
前記動作モード切り替え手段は、前記情報処理装置に外部電源が接続されているか否かを検出する検出手段と、前記情報処理装置に前記外部電源が接続されている場合には、前記情報処理装置の動作モードとして前記第１モードを選択し、前記情報処理装置に前記外部電源が接続されておらず前記情報処理装置がバッテリによって駆動されている場合には、前記情報処理装置の動作モードとして前記第２モードを選択する手段とを含むことを特徴とする請求項１記載の情報処理装置。
前記情報処理装置に対する前記外部電源の接続および取外しにそれぞれ応答して、割り込み信号を発生するコントローラをさらに具備し、
前記動作モード切り替え手段は、前記割り込み信号の発生に応答して前記コントローラをアクセスすることによって、前記割り込み信号の発生要因が前記情報処理装置に対する前記外部電源の接続および取外しのいずれであるかを判別する手段と、前記判別結果にしたがって、前記情報処理装置の動作モードを前記第１モードと前記第２モードとの間で切り替える手段を含むことを特徴とする請求項１記載の情報処理装置。
前記動作モード切り替え手段は、前記第１モードおよび前記第２モードの一方をユーザに選択させる画面を表示する手段と、前記画面上の操作に応じて前記情報処理装置の動作モードを前記第１モードと前記第２モードとの間で切り替える手段とを含むことを特徴とする請求項１記載の情報処理装置。
第１スタンバイステート、および当該第１スタンバイステートよりも前記通信路の消費電力が少なく、且つ前記第１スタンバイステートよりも前記動作ステートへの復帰に要する時間が長い第２スタンバイステートの一方を前記スタンバイステートとしてユーザに選択させる画面を表示する手段をさらに具備し、
前記制御手段は、前記画面上で選択された前記第１スタンバイステートおよび前記第２スタンバイステートの一方を、前記通信路のアイドル時に遷移すべきスタンバイステートとして前記第１および第２のデバイスの各々に設定する手段を含むことを特徴とする請求項１記載の情報処理装置。
前記動作モード切り替え手段は、前記第１モードおよび前記第２モードの一方をユーザに選択させる画面を表示する手段と、前記画面上の操作に応じて前記情報処理装置の動作モードを前記第１モードと前記第２モードとの間で切り替える手段とを含むことを特徴とする請求項１記載の情報処理装置。
通信路を介して相互接続され、前記通信路がアイドル状態であるか否かに応じて前記通信路の状態を動作ステートと当該動作ステートよりも低消費電力のスタンバイステートとの間で遷移させる通信路制御機能を各々が有する第１および第２のデバイスを備えた情報処理装置の動作を制御する制御方法であって、
前記情報処理装置の動作モードをパフォーマンスを優先する第１モードと省電力を優先する第２モードとの間で切り替える動作モード切り替えステップと、
前記動作モードが前記第１モードから前記第２モードに切り替えられた場合には前記通信路制御機能の実行を許可し、前記動作モードが前記第２モードから前記第１モードに切り替えられた場合には前記通信路制御機能の実行を禁止する制御ステップとを具備することを特徴とする制御方法。
前記動作モード切り替えステップは、前記情報処理装置に外部電源が接続されているか否かを検出するステップと、前記情報処理装置に前記外部電源が接続されている場合には、前記情報処理装置の動作モードとして前記第１モードを選択し、前記情報処理装置に前記外部電源が接続されておらず前記情報処理装置がバッテリによって駆動されている場合には、前記情報処理装置の動作モードとして前記第２モードを選択するステップとを含むことを特徴とする請求項７記載の制御方法。
前記動作モード切り替えステップは、前記第１モードおよび前記第２モードの一方をユーザに選択させる画面を表示するステップと、前記画面上の操作に応じて前記情報処理装置の動作モードを前記第１モードと前記第２モードとの間で切り替えるステップとを含むことを特徴とする請求項７記載の制御方法。
第１スタンバイステート、および当該第１スタンバイステートよりも前記通信路の消費電力が少なく、且つ前記第１スタンバイステートよりも前記動作ステートへの復帰に要する時間が長い第２スタンバイステートの一方を前記スタンバイステートとしてユーザに選択させる画面を表示するステップをさらに具備し、
前記制御ステップは、前記画面上で選択された前記第１スタンバイステートおよび前記第２スタンバイステートの一方を、前記通信路のアイドル時に遷移すべきスタンバイステートとして前記第１および第２のデバイスの各々に設定するステップを含むことを特徴とする請求項７記載の制御方法。