JP4764144B2 - 情報処理装置およびプロセッサ制御方法 - Google Patents
情報処理装置およびプロセッサ制御方法 Download PDFInfo
- Publication number
- JP4764144B2 JP4764144B2 JP2005334377A JP2005334377A JP4764144B2 JP 4764144 B2 JP4764144 B2 JP 4764144B2 JP 2005334377 A JP2005334377 A JP 2005334377A JP 2005334377 A JP2005334377 A JP 2005334377A JP 4764144 B2 JP4764144 B2 JP 4764144B2
- Authority
- JP
- Japan
- Prior art keywords
- battery
- core
- main body
- processor
- current value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Description
まず、図1および図2を参照して、本発明の一実施形態に係る情報処理装置の構成について説明する。この情報処理装置は、例えば、バッテリ駆動可能なノートブック型の携帯型パーソナルコンピュータ10として実現されている。
小容量バッテリのセル数は、例えば3である。小容量バッテリの定格容量(Ah)は、例えば2200mAhである。また、小容量バッテリの最大放電電流は、例えば4000mAである。
大容量バッテリのセル数は、例えば6である。大容量バッテリの定格容量(Ah)は、例えば4700mAhである。また、大容量バッテリの最大放電電流は、例えば7000mAである。
マルチコアモードにおいては、たとえスピードステップのようなスロットリング制御によって2つのコアの各々を間欠的に動作させたとしても、CPU111によって消費されるピーク電流の値は、2N(A)となる。ここで、Nは1個のコアの消費電流を示している。
シングルコアモードにおいては、動作するコアの数は1個のみである。したがって、シングルコアモードにおいては、CPU111によって消費されるピーク電流の値は、1N(A)で済む。よって、CPU111をシングルコア動作させることにより、システムの消費電流を効率よく低減することができる。
Claims (6)
- バッテリを装着可能な本体と、
前記本体内に設けられ、第1コアおよび第2コアを含むプロセッサと、
前記本体に装着されたバッテリから前記バッテリの最大放電電流値を示す定格情報を取得し、前記バッテリの最大放電電流値が、前記第1コアおよび前記第2コアが動作可能なマルチコアモードにおける前記プロセッサの消費電量に基づいて予め決定された基準電流値よりも小さい場合、前記プロセッサを、前記第1コアおよび前記第2コアの一方が動作可能なシングルコアモードに設定し、前記バッテリの最大放電電流値が前記基準電流値以上である場合、前記プロセッサを前記マルチコアモードに設定する制御手段とを具備することを特徴とする情報処理装置。 - 前記制御手段は、前記本体に外部電源が接続されているか否かを判別する手段と、前記本体に外部電源が接続されていることが判別された場合、前記本体に装着されたバッテリの定格情報とは無関係に前記プロセッサを前記マルチコアモードに設定する手段とを含むことを特徴とする請求項1記載の情報処理装置。
- バッテリを装着可能な本体と、
前記本体内に設けられ、第1コアおよび第2コアを含むプロセッサと、
前記本体へのバッテリの装着後に、前記本体に装着されたバッテリに格納されている前記バッテリの最大放電電流値を示す定格情報を前記バッテリから取得する手段と、
前記本体が電源投入された場合、前記最大放電電流値と、前記第1コアおよび前記第2コアが動作可能なマルチコアモードにおける前記プロセッサの消費電量に基づいて予め決定された基準電流値とを比較し、前記最大放電電流値が前記基準電流値よりも小さい場合、前記プロセッサを、前記第1コアおよび前記第2コアの一方が動作可能なシングルコアモードに設定し、前記バッテリの最大放電電流値が前記基準電流値以上である場合、前記プロセッサを前記マルチコアモードに設定する制御手段とを具備することを特徴とする情報処理装置。 - 前記制御手段は、前記本体が電源投入された場合、前記本体に外部電源が接続されているか否かを判別し、前記本体に外部電源が接続されていることが判別された場合には、前記取得された定格情報とは無関係に前記プロセッサを前記マルチコアモードに設定することを特徴とする請求項3記載の情報処理装置。
- バッテリを装着可能な本体内に設けられ第1コアおよび第2コアを含むプロセッサの動作を制御するプロセッサ制御方法であって、
前記バッテリが前記本体に装着された場合、前記バッテリに格納されている前記バッテリの最大放電電流値を示す定格情報を前記バッテリから取得するステップと、
前記本体が電源投入された場合、前記最大放電電流値と、前記第1コアおよび前記第2コアが動作可能なマルチコアモードにおける前記プロセッサの消費電量に基づいて予め決定された基準電流値とを比較し、前記最大放電電流値が前記基準電流値よりも小さい場合、前記プロセッサを、前記第1コアおよび前記第2コアの一方が動作可能なシングルコアモードに設定し、前記バッテリの最大放電電流値が前記基準電流値以上である場合、前記プロセッサを前記マルチコアモードに設定するステップとを具備することを特徴とするプロセッサ制御方法。 - 前記本体が電源投入された場合、前記本体に外部電源が接続されているか否かを判別するステップと、
前記本体に外部電源が接続されていることが判別された場合、前記取得された定格情報とは無関係に前記プロセッサを前記マルチコアモードに設定するステップとをさらに具備することを特徴とする請求項5記載のプロセッサ制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005334377A JP4764144B2 (ja) | 2005-11-18 | 2005-11-18 | 情報処理装置およびプロセッサ制御方法 |
US11/404,432 US7562240B2 (en) | 2005-11-18 | 2006-04-14 | Apparatus and method for selecting between operating modes for a multi-core processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005334377A JP4764144B2 (ja) | 2005-11-18 | 2005-11-18 | 情報処理装置およびプロセッサ制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007140942A JP2007140942A (ja) | 2007-06-07 |
JP4764144B2 true JP4764144B2 (ja) | 2011-08-31 |
Family
ID=38054856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005334377A Expired - Fee Related JP4764144B2 (ja) | 2005-11-18 | 2005-11-18 | 情報処理装置およびプロセッサ制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7562240B2 (ja) |
JP (1) | JP4764144B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7636864B2 (en) * | 2006-05-03 | 2009-12-22 | Intel Corporation | Mechanism for adaptively adjusting a direct current loadline in a multi-core processor |
US7694160B2 (en) * | 2006-08-31 | 2010-04-06 | Ati Technologies Ulc | Method and apparatus for optimizing power consumption in a multiprocessor environment |
JP2008257578A (ja) * | 2007-04-06 | 2008-10-23 | Toshiba Corp | 情報処理装置、スケジューラおよび情報処理置のスケジュール制御方法 |
US8578193B2 (en) * | 2007-11-28 | 2013-11-05 | International Business Machines Corporation | Apparatus, method and program product for adaptive real-time power and perfomance optimization of multi-core processors |
US20090276644A1 (en) * | 2008-05-02 | 2009-11-05 | Goodnow Kenneth J | Structure for semiconductor power distribution and control |
US20090273239A1 (en) * | 2008-05-02 | 2009-11-05 | Goodnow Kenneth J | Semiconductor power distribution and control systems and methods |
US20090309243A1 (en) * | 2008-06-11 | 2009-12-17 | Nvidia Corporation | Multi-core integrated circuits having asymmetric performance between cores |
TWI432948B (zh) * | 2008-10-20 | 2014-04-01 | Wistron Corp | 用於一可攜式電腦系統之電源管理方法及其相關電源供應裝置與可攜式電腦系統 |
US8707061B2 (en) * | 2009-03-27 | 2014-04-22 | Qualcomm Incorporated | System and method of providing scalable computing between a portable computing device and a portable computing device docking station |
US20130086395A1 (en) * | 2011-09-30 | 2013-04-04 | Qualcomm Incorporated | Multi-Core Microprocessor Reliability Optimization |
JP5269170B2 (ja) | 2011-10-27 | 2013-08-21 | 株式会社東芝 | 情報処理装置および情報処理装置の制御方法 |
US8996902B2 (en) | 2012-10-23 | 2015-03-31 | Qualcomm Incorporated | Modal workload scheduling in a heterogeneous multi-processor system on a chip |
US9250682B2 (en) | 2012-12-31 | 2016-02-02 | Intel Corporation | Distributed power management for multi-core processors |
US20160111875A1 (en) * | 2014-10-17 | 2016-04-21 | Hong Fu Jin Precision Industry (Wuhan) Co., Ltd. | Adaptive all-in-one device and method of supplying power thereto |
US10725532B1 (en) * | 2018-04-18 | 2020-07-28 | EMC IP Holding Company LLC | Data storage system power shedding for vault |
US12001386B2 (en) * | 2022-07-22 | 2024-06-04 | Dell Products L.P. | Disabling processor cores for best latency in a multiple core processor |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5278487A (en) * | 1988-03-15 | 1994-01-11 | Norand Corporation | Battery conditioning system having communication with battery parameter memory means in conjunction with battery conditioning |
US6075340A (en) * | 1985-11-12 | 2000-06-13 | Intermec Ip Corp. | Battery pack having memory |
JPH09138716A (ja) | 1995-11-14 | 1997-05-27 | Toshiba Corp | 電子計算機 |
US6501999B1 (en) * | 1999-12-22 | 2002-12-31 | Intel Corporation | Multi-processor mobile computer system having one processor integrated with a chipset |
JP2001344047A (ja) * | 2000-05-30 | 2001-12-14 | Toshiba Corp | 電子機器および電子機器の電源投入制御方法 |
JP2002169629A (ja) * | 2000-11-30 | 2002-06-14 | Toshiba Corp | 情報処理装置 |
JP2002222031A (ja) * | 2001-01-25 | 2002-08-09 | Toshiba Corp | 情報処理装置および同装置の消費電力制御方法 |
JP2002223527A (ja) * | 2001-01-29 | 2002-08-09 | Toshiba Corp | 電子機器とその電源制御方法 |
US7231531B2 (en) * | 2001-03-16 | 2007-06-12 | Dualcor Technologies, Inc. | Personal electronics device with a dual core processor |
US6804632B2 (en) * | 2001-12-06 | 2004-10-12 | Intel Corporation | Distribution of processing activity across processing hardware based on power consumption considerations |
WO2003107470A1 (ja) * | 2002-06-12 | 2003-12-24 | ソニー株式会社 | バッテリパック及びバッテリ残容量算出方法 |
JP2004215413A (ja) * | 2003-01-06 | 2004-07-29 | Matsushita Electric Ind Co Ltd | 電子機器および電子機器の電力制御方法 |
JP2005038131A (ja) * | 2003-07-18 | 2005-02-10 | Toshiba Corp | コンピュータシステムおよびコンピュータシステムの駆動制御方法 |
JP2005085164A (ja) * | 2003-09-10 | 2005-03-31 | Sharp Corp | マルチプロセッサシステムの制御方法およびマルチプロセッサシステム |
JP2005165545A (ja) * | 2003-12-01 | 2005-06-23 | Sony Corp | 電子機器及びバッテリーパック |
EP1555595A3 (en) * | 2004-01-13 | 2011-11-23 | LG Electronics, Inc. | Apparatus for controlling power of processor having a plurality of cores and control method of the same |
US7249268B2 (en) * | 2004-06-29 | 2007-07-24 | Intel Corporation | Method for performing performance optimization operations for a processor having a plurality of processor cores in response to a stall condition |
-
2005
- 2005-11-18 JP JP2005334377A patent/JP4764144B2/ja not_active Expired - Fee Related
-
2006
- 2006-04-14 US US11/404,432 patent/US7562240B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007140942A (ja) | 2007-06-07 |
US7562240B2 (en) | 2009-07-14 |
US20070118773A1 (en) | 2007-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4764144B2 (ja) | 情報処理装置およびプロセッサ制御方法 | |
JP4594761B2 (ja) | 情報処理装置およびその制御方法 | |
BR112020019436A2 (pt) | Sistema, aparelho e método para restrição otimizada de um processador | |
JP4635094B2 (ja) | 情報処理装置 | |
JPH11161385A (ja) | コンピュータシステムおよびそのシステムステート制御方法 | |
JP2003150281A (ja) | 電気機器、コンピュータ装置、および電力供給方法 | |
US20090300396A1 (en) | Information processing apparatus | |
JP2007149009A (ja) | 電子機器本体から取り外して使用可能な機器ユニットを有する電子機器 | |
JP2007249660A (ja) | 情報処理装置およびシステムステート制御方法 | |
JP2011234573A (ja) | 情報処理装置および情報処理装置の制御方法 | |
JP2009151488A (ja) | 情報処理装置 | |
JP2006259903A (ja) | 情報処理装置および起動方法 | |
JP4703742B2 (ja) | 電源アダプタの電源供給能力を判別し充電方法を変更する電子機器 | |
JP2010009538A (ja) | 情報処理装置 | |
JP2012033044A (ja) | 情報処理装置及び電力制御方法 | |
JP4607545B2 (ja) | 情報処理装置および電力制御方法 | |
EP2418560A2 (en) | Computer and power control method thereof | |
JP2008077794A (ja) | 情報処理装置およびディスクドライブ制御方法 | |
JP2013007974A (ja) | 電子機器、電子機器の制御方法、電子機器の制御プログラム | |
JP2007206839A (ja) | 電子機器及び動作制御方法 | |
JP2008059387A (ja) | 情報処理装置、外部記憶装置および制御方法 | |
JP6064635B2 (ja) | 情報処理装置、情報処理装置の制御方法、制御プログラム | |
JP2009151489A (ja) | 情報処理装置 | |
US20060282601A1 (en) | Information processing apparatus and power-saving controlling method | |
US8607085B2 (en) | Power saving secondary processing unit for an electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110610 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |