JP2006180492A

JP2006180492A - 線形性及び周波数帯域が向上したｍｇｔｒを利用した増幅回路

Info

Publication number: JP2006180492A
Application number: JP2005364756A
Authority: JP
Inventors: Tae Wook Kim; テウクキム; Bonkee Kim; ボンキキム; Kwyro Lee; クィロリ
Original assignee: Integrant Technologies Inc
Current assignee: Integrant Technologies Inc
Priority date: 2004-12-20
Filing date: 2005-12-19
Publication date: 2006-07-06
Also published as: CN100481714C; US7319364B2; KR100680302B1; US20060091962A1; DE602005003095T2; EP1672782A1; ATE377288T1; EP1672782B1; CN1794568A; KR20060069915A; DE602005003095D1

Abstract

【課題】線形性及び周波数帯域が向上したＭＧＴＲ（Ｍｕｌｔｉｐｌｅｇａｔｅｄｔｒａｎｓｉｓｔｏｒ）を利用した増幅回路を提供する。
【解決手段】線形性及び周波数帯域が向上したＭＧＴＲを利用した増幅回路として、主トランジスタと補助トランジスタをと含む増幅部と、前記主トランジスタ及び前記補助トランジスタのそれぞれのソースに繋がれたインダクタを含む減衰部と、前記主トランジスタ及び前記補助トランジスタのそれぞれのソースに一端が繋がれ、前記主トランジスタ及び前記補助トランジスタのそれぞれのゲートに他端が繋がれたキャパシタと、前記主トランジスタ及び前記補助トランジスタのそれぞれのドレインに繋がれた出力部とを含んでいる。
【選択図】図３

Description

本発明はＭＧＴＲ（Ｍｕｌｔｉｐｌｅｇａｔｅｄｔｒａｎｓｉｓｔｏｒ）を利用した増幅回路に関し、より詳しくは線形性及び周波数帯域が向上したＭＧＴＲを利用した増幅回路に関する。

図１は従来のＭＧＴＲを利用した増幅回路である。図１に示すように、従来の増幅回路はトランジスタ（ＭＮ１１）、対を成すＭＧＴＲ（ＭＮ１２、ＭＮ１３）、抵抗（Ｒ１１）及びインダクタ（Ｌ１１）を含み構成される。

ＭＧＴＲ（ＭＮ１２、ＭＮ１３）は主トランジスタ（ＭＮ１２）と補助トランジスタ（ＭＮ１３）で構成されており、主トランジスタ（ＭＮ１２）のゲートは補助トランジスタ（ＭＮ１３）のゲートと、主トランジスタ（ＭＮ１２）のドレインは補助トランジスタ（ＭＮ１３）のドレインと、主トランジスタ（ＭＮ１２）のソースは補助トランジスタ（ＭＮ１３）のソースとそれぞれ繋がれて増幅部を構成する。

主トランジスタ（ＭＮ１２）及び補助トランジスタ（ＭＮ１３）それぞれのソースはインダクタ（Ｌ１１）と繋がれて減衰部を形成して、それぞれのゲートは互いに繋がれて共通に入力端に繋がれる。

トランジスタ（ＭＮ１１）のソースは増幅部の各トランジスタ（ＭＮ１２、ＭＮ１３）のドレインと繋がれて、トランジスタ（ＭＮ１１）のゲートは抵抗（Ｒ１１）及び出力端と繋がれて出力部を構成する。

動作特性を見れば、主トランジスタ（ＭＮ１２）及び補助トランジスタ（ＭＮ１３）のゲート入力信号が印加されて入力信号を増幅するようになる。

ここで、主トランジスタ（ＭＮ１２）増幅の時発生するＩＭＤ３（ｔｈｉｒｄｏｒｄｅｒｉｎｔｅｒｍｏｄｕｌａｔｉｏｎｄｉｓｔｏｒｔｉｏｎ）をとり除くために補助トランジスタ（ＭＮ１３）が作動するように補助トランジスタ（ＭＮ１３）の特性を調節して増幅回路を構成するようになる。

しかし、特性を調節して主トランジスタ（ＭＮ１２）と特性が異なるトランジスタ
（ＭＮ１３）を構成すればＩＭＤ３が減少して結局、線形性が向上するようになる。

しかし、このような線形性改善はソースの方にインダクタが付加されれば、インダクタがない時より特に高周波でたくさん減るようになる。

ところでこのようなインダクタはパッケージされていたり、また入力マッチングのためにつけられたりする。

特に入力マッチングのためにつけられる場合は、低雑音アンプの設計の時に主に使用されてソースの方に誘導成分で直列負性帰還をかければゲート入力では実数成分となって抵抗として現れる。

この時見える抵抗値はｇｍ＊Ｌｓ／（Ｃｇｓ）である。ここでｇｍはトランジスタのトランスコンダクタンスでＬｓは付加したインダクタ値でＣｇｓはトランジスタのゲートソースキャパシタンスである。

通常このような方法は低雑音増幅器の場合、雑音指数最適化マッチングと入力の電力マッチングを同時に成すために用いられる。

ところで、このような方法はＭＧＴＲの場合、ｇｍ”の相殺効果が高周波では現れないといった短所がある。

これはソースにインダクタが追加されればｇｍ”の虚像成分が発生するようになってこれが非線形性を決める要素になる。

すなわち、ＭＧＴＲによって実数成分のｇｍ”は効果的に相殺されたがソースに付加されたインダクタによってｇｍ”の虚像成分が新たに発生してＭＧＴＲの線形性改善効果がなくなってしまう（非特許文献１参照）。

図２は図１に示す従来のＭＧＴＲを利用した増幅回路の短所を改善するための従来のＭＧＴＲを利用した増幅回路である。

図２に示す増幅回路は‘ＩＥＥＥＲＦＩＣＳｙｍｐｏｓｉｕｍ２００４ＦｏｒｔＷｏｒｔｈ、ＴＸＵＳＡ６−８Ｊｕｎｅ、２００４’に開示された回路としてクォルコム（株）(Ｑｕａｌｃｏｍ（株）)によって発表されたものである。

図２に示すように、増幅回路はトランジスタ（ＭＮ２１乃至ＭＮ２５）、キャパシタ（Ｃ２１乃至Ｃ２３）、インダクタ（Ｌ２１乃至Ｌ２４）、電流源（ＩＳ２１、ＩＳ２２）及び抵抗（Ｒ２１、Ｒ２２）を含み構成される。

主トランジスタ（ＭＮ２１）のドレインは補助トランジスタ（ＭＮ２２）のドレインと繋がれて、主トランジスタ（ＭＮ２１）のソースはインダクタ（Ｌ２１）と繋がれて、補助トランジスタ（ＭＮ２２）のソースはインダクタ（Ｌ２２）と繋がれて増幅部を構成する。

ここで、インダクタ（Ｌ２１、Ｌ２２）はそれぞれ異なる特性を持ったインダクタで構成される。

入力端（ＩＮ）は直列で繋がれたキャパシタ（Ｃ２１）とインダクタ（Ｌ２３）に直列で繋がれて主トランジスタ（ＭＮ２１）のゲートに繋がれて入力信号を増幅する。

また、主トランジスタ（ＭＮ２１）のゲートと補助トランジスタ（ＭＮ２２）のゲート間にはキャパシタ（Ｃ２２）を挿入して補助トランジスタ（ＭＮ２２）を利用して入力信号を増幅する。

電流源（ＩＳ２１）の出力はバイアシングのためのトランジスタ（ＭＮ２３）のドレインとゲートに共に印加されて、電流源（ＩＳ２２）の出力はバイアシングのためのトランジスタ（ＭＮ２４）のドレインとゲートに共に印加されて、電流源（ＩＳ２１、ＩＳ２２）の入力には電源電圧（Ｖｄｄ）が印加される。

トランジスタ（ＭＮ２３）のゲートと主トランジスタ（ＭＮ２１）のゲートの間に抵抗（Ｒ２１）が直列で繋がれ、トランジスタ（ＭＮ２４）のゲートと補助トランジスタ（ＭＮ２２）のゲートの間にも抵抗（Ｒ２２）が直列で繋がれて、それぞれのトランジスタ（ＭＮ２１、ＭＮ２２）をバイアシングする。

トランジスタ（ＭＮ２５）のドレインはキャパシタ（Ｃ２３）と繋がれて出力端（Ｏｕｔ）を構成して、トランジスタ（ＭＮ２５）のソースはトランジスタ（ＭＮ２１、ＭＮ２２）のドレインにそれぞれ繋がれて信号を出力する。

ここで、主トランジスタ（ＭＮ２１）と補助トランジスタ（ＭＮ２２）に特性が互いに異なるインダクタ（Ｌ２１、Ｌ２２）を付加して線形性を高めようとしたが、インダクタをさらに追加する必要があり、補助トランジスタ（ＭＮ２２）のインダクタ（Ｌ２２）値を決めるのは大変難しく、狭帯域にだけ適用されるという短所がある。

また、補助トランジスタで発生するｉｎｄｕｃｅｄゲート雑音(非特許文献１参照)を処理する方法がない。
‘ＩＥＥＥＲＦＩＣＳｙｍｐｏｓｉｕｍ２００４ＦｏｒｔＷｏｒｔｈ、ＴＸＵＳＡ６−８Ｊｕｎｅ、２００４’

上述した問題点を解決するための本発明の目的は、増幅回路の線形性を改善し、さらに周波数帯域を向上させた増幅回路を提供することにある。

また、本発明の他の目的は、ＭＧＴＲのｄｅｇｅｎｅｒａｔｉｏｎインダクタの影響を減らすことができ、補助トランジスタで発生されるｉｎｄｕｃｅｄゲート雑音の影響を減らして雑音指数も改善できる増幅回路を提供することにある。

上述した課題を解決するための本発明は、ＭＧＴＲ（Ｍｕｌｔｉｐｌｅｇａｔｅｄｔｒａｎｓｉｓｔｏｒ）を利用した増幅回路として、主トランジスタと補助トランジスタをと含む増幅部と、前記主トランジスタ及び前記補助トランジスタのそれぞれのソースに繋がれたインダクタを含む減衰部と、前記主トランジスタ及び前記補助トランジスタのそれぞれのソースに一端が繋がれ、前記主トランジスタ及び前記補助トランジスタのそれぞれのゲートに他端が繋がれたキャパシタと、前記主トランジスタ及び前記補助トランジスタのそれぞれのドレインに繋がれた出力部とを含んでいるものとする。

ここで、前記主トランジスタ及び前記補助トランジスタは互いに異なる特性を持つことが望ましい。

また、前記出力部はトランジスタを含んでいることが望ましい。

また、本発明はＭＧＴＲ（Ｍｕｌｔｉｐｌｅｇａｔｅｄｔｒａｎｓｉｓｔｏｒ）を利用した増幅回路として、主トランジスタと補助トランジスタをと含む増幅部と、前記主トランジスタ及び前記補助トランジスタのそれぞれのソースに繋がれたインダクタを含む減衰部と、前記主トランジスタ及び前記補助トランジスタのそれぞれのソースに一端が繋がれ、前記主トランジスタ及び前記補助トランジスタのそれぞれのゲートに他端が繋がれたキャパシタと、前記主トランジスタ及び前記補助トランジスタのそれぞれのドレインに繋がれたトランジスタとを含んでいるものとする。

本発明は増幅回路にキャパシタを挿入することで、ｄｅｇｅｎｅｒａｔｉｏｎインダクタの影響を減少させて、補助トランジスタで生ずるｉｎｄｕｃｅｄゲート雑音を減少して、雑音指数向上と広帯域でも適用が可能になるように増幅回路の線形性を向上させる。

また、本発明は増幅回路にキャパシタを挿入することで、増幅回路の線形性向上のための素子の追加が少なく、また消費電力の増加が微弱となるため、増幅回路を利用した複数の回路において設計容易である。

以下、図面を参照して本発明の望ましい実施形態を詳しく説明する。

図３は本発明の第一実施形態に係る線形性及び周波数帯域が向上したＭＧＴＲを利用した共通ソース増幅回路図で、図４は本発明の別の実施形態に係る線形性及び周波数帯域が向上したＭＧＴＲを利用したカスコード増幅回路図である。

図３と図４に示す実施形態は増幅部の構成は等しいので、以下で説明する実施形態は図４に示すカスコード形態を中心に説明する。

図４に示すように、本発明の別の実施形態による増幅回路はＭＧＴＲ（ＭＮ４１、ＭＮ４２）、トランジスタ（ＭＮ４３）、インダクタ（Ｌ４１）、キャパシタ（Ｃ４１）及び抵抗（Ｒ４１）を含み構成される。

ＭＧＴＲ（ＭＮ４１、ＭＮ４２）は主トランジスタ（ＭＮ４１）と補助トランジスタ（ＭＮ４２）からなり、主トランジスタ（ＭＮ４１）のゲートと補助トランジスタ（ＭＮ４２）のゲートは互いに連結されて、主トランジスタ（ＭＮ４１）のドレインと補助トランジスタ（ＭＮ４２）のドレインは互いに繋がれて、主トランジスタ（ＭＮ４１）のソースと補助トランジスタ（ＭＮ４２）のソースも互いに繋がれており、主トランジスタ（ＭＮ４１）と補助トランジスタ（ＭＮ４２）は互いに連結されて増幅部を構成する。

主トランジスタ（ＭＮ４１）のソース、補助トランジスタ（ＭＮ４２）のソース及びインダクタ（Ｌ４１）の一端はそれぞれ共通に繋がれて減衰部を構成する。

キャパシタ（Ｃ４１）の一端は主トランジスタ（ＭＮ４１）のゲートと補助トランジスタ（ＭＮ４２）のゲートにそれぞれ共通に繋がれ、キャパシタ（Ｃ４１）の他端は主トランジスタ（ＭＮ４１）のソース及び補助トランジスタ（ＭＮ４２）のソースとそれぞれ共通に繋がれる。

トランジスタ（ＭＮ４３）のドレインは抵抗（Ｒ４１）の一端と出力端（Ｏｕｔ）が共通に繋がれて出力部を構成して、トランジスタ（ＭＮ４３）のソースは主トランジスタ（ＭＮ４１）のドレインと補助トランジスタ（ＭＮ４２）のドレインにそれぞれ共通に繋がれる。

ここで、主トランジスタ（ＭＮ４１）で増幅の時発生するＩＭＤ３を減少させるための補助トランジスタ（ＭＮ４２）の特性が決まる。

ところが、この場合ソースにパッケージによって寄生するインダクタや入力マッチングのためにインダクタを付加するとインダクタを通じてゲート-ソースの間に２次ハモニック成分（２ｆ１、２ｆ２、ｆ１＋ｆ２）のフィードバックが発生するようになる。

このようなフィードバックを通じてｇｍ”の虚像成分が発生するようになって、ＭＧＴＲによる線形性改善が高周波では起こりにくい。

したがって、本発明は入力端とトランジスタ（ＭＮ４１、ＭＮ４２）のゲートにそれぞれ共通にキャパシタ（Ｃ４１）の一端が繋がれて、キャパシタ（Ｃ４１）の他端をトランジスタ（ＭＮ４１、ＭＮ４２）のソース端にそれぞれ共通に連結して、２次ハモニック成分が増幅される量を減らすことにより、フィードバック影響を減らし、ＭＧＴＲの線形性改善効果が高周波でも得られるようになる。

特にこの回路は増幅回路の増幅の時共振する周波数が存在しないため増幅回路を狭帯域にマッチングすれば狭帯域で使うことができ、広帯域にマッチングすれば広帯域で使うことができるようになる。

図５は本発明のまた別の実施形態による線形性及び周波数帯域が向上したＭＧＴＲを利用した増幅回路である。

図５に示すように、本発明の別の実施形態による増幅回路はトランジスタ（ＭＮ５１乃至ＭＮ５３）、インダクタ（Ｌ５１）、キャパシタ（Ｃ５１）、抵抗（Ｒ５１）及びフィードバック増幅回路５０１から構成される。

本発明の別の実施形態による増幅回路の基本的な構成は図４に示す増幅回路と等しく、フィードバック増幅回路が追加された部分だけが異なるので、以下ではフィードバック増幅回路に対してだけ説明する。

フィードバック増幅回路５０１の出力端はトランジスタ（ＭＮ５３）のゲートに繋がれ、フィードバック増幅回路５０１の入力端はトランジスタ（ＭＮ５３）のソース及びＭＧＴＲ（ＭＮ５１、ＭＮ５２）のドレインに連結されたノードに繋がれる。

すなわち、フィードバック増幅回路５０１をトランジスタ（ＭＮ５３）のゲートとソースの間に追加して、カスコード回路におけるフィードバックループの利得によって共通ゲート入力(上方トランジスタの入力)のインピーダンスが増加する。この場合は共通ゲート入力インピーダンスを減らすので通常ミラー効果と呼ぶゲートドレイン間のフィードバックを減らすことができるようにする。

すなわち、ＭＧＴＲ（ＭＮ５１、ＭＮ５２）のドレインの方で発生するハモニックフィードバック影響が減少して全体的に線形性改善が２〜３ｄＢ程度増加するようになる。

図６は本発明の第一実施形態による増幅回路のシミュレーション結果を示す利得グラフである。

図６に示すように、入力周波数が９０６．１ＭＨｚの場合、最大利得を呈して、この利得点（ｍ５）におけるｄＢ（Ｓ（２、１））は１４．２２２ｄＢで最大利得である。

図７は本発明の第一実施形態による増幅回路のシミュレーション結果を示すＩＩＰ３グラフである。

図７に示すように、ｉｎｄｅｐ（ｍ１）が０．１６６の時ＩＩＰ３は８．２４０ｄＢｍで、ｉｎｄｅｐ（ｍ２）が０．１９３の時ＩＩＰ３は７．４４９ｄＢｍで、ｉｎｄｅｐ（ｍ３）が０。２２１の時ＩＩＰ３は７。４７０ｄＢｍであり、ｉｎｄｅｐ（ｍ４）が０．０００の時ＩＩＰ３は-２．２８６ｄＢｍである。

ここで、ｉｎｄｅｐ（ｍ４）が０．０００の場合はＭＧＴＲを使わなかった通常的なカスコード回路である。

すなわち、最大ＩＩＰ３は８．２４０９ｄＢｍであり、ＭＧＴＲによって１０ｄＢほどのＩＩＰ３が向上した。

図８は本発明の第一実施形態に係るシミュレーション結果を示す雑音指数（ＮｏｉｓｅＦｉｇｕｒｅ；ＮＦ）グラフである。

図８に示すように、周波数が９０６．１ＭＨｚの場合、雑音指数（ＮＦ）は０．９８３ｄＢ（ｍ８）である。

図９は本発明の第一実施形態によるシミュレーション結果を示すスミス-チャートである。

図９に示すように、入力周波数が９０６．１ＭＨｚでＳ（１、１）は０．０５４／６８．９１５であり、この時インピーダンスはＺｏ＊（１．０３４＋ｊ０．１０４）となり（ｍ６）、入力周波数が８８６．９ＭＨｚでＳ（２，２）は０．２１６／８１．２３９であり、この時インピーダンスはＺｏ＊（０．９７２＋ｊ０．４３５）となる（ｍ７）。

上述した図６乃至９シミュレーション結果を表１に示す。

ここで、性能指数であるＦｉｇｕｒｅｏｆＭｅｒｉｔ（ＦＯＭ）は特性比較のための指数であり、非特許文献１（ＩＥＥＥＲＦＩＣＳｙｍｐｏｓｉｕｍ２００４ＦｏｒｔＷｏｒｔｈ、ＴＸＵＳＡ６−８Ｊｕｎｅ、２００４’）に記載の計算方法である［ＯＩＦ３／［ＮｏｉｓｅＦａｃｔｏｒ−１］＊Ｐｄｃ］にしたがって計算したものである。

本発明に係る増幅回路はＭＧＴＲが適用された増幅回路のｄｅｇｅｎｅｒａｔｉｏｎインダクタ影響を大幅に減らすことができ、補助トランジスタで生ずるｉｎｄｕｃｅｄゲート雑音の影響を減らすことができるようになり、雑音指数も改善することができ、マッチング後特性が改善するようになる。

また、広帯域にも適用可能であり、キャパシタ（Ｃ３１）の値を決めることも容易であるだけでなく、少ない素子で構成することができるので電力消費も少なくて低電力消費が必要な回路に搭載可能になる。

従来のＭＧＴＲを利用した増幅回路図である。 ‘ＩＥＥＥＲＦＩＣＳｙｍｐｏｓｉｕｍ２００４ＦｏｒｔＷｏｒｔｈ、ＴＸＵＳＡ６−８Ｊｕｎｅ、２００４’に開示された回路としてクォルコム（株）が発表した増幅回路図である。本発明の第一実施形態に係る線形性及び周波数帯域が向上したＭＧＴＲを利用した共通ソース増幅回路図である。本発明の別の実施形態に係る線形性及び周波数帯域が向上したＭＧＴＲを利用したカスコード増幅回路図である。本発明のまた別の実施形態に係る線形性及び周波数帯域が向上したＭＧＴＲを利用した増幅回路図である。本発明の第一実施形態に係る増幅回路のシミュレーション結果を示す利得グラフである。本発明の第一実施形態に係る増幅回路のシミュレーション結果を示すＩＩＰ３グラフである。本発明の第一実施形態に係るシミュレーション結果を示す雑音指数グラフである。本発明の第一実施形態に係るシミュレーション結果を示すスミス-チャートである。

符号の説明

主トランジスタＭＮ３１、ＭＮ４１、ＭＮ５１
補助トランジスタＭＮ３２、ＭＮ４２、ＭＮ５２
インダクタＬ３１、Ｌ４１、Ｌ５１
キャパシタＣ３１、Ｃ４１、Ｃ５１
トランジスタＭＮ４３、ＭＮ５３
フィードバック増幅器５０１

Claims

ＭＧＴＲ（Ｍｕｌｔｉｐｌｅｇａｔｅｄｔｒａｎｓｉｓｔｏｒ）を利用した増幅回路であって、
主トランジスタと補助トランジスタとを含む増幅部と、
前記主トランジスタ及び前記補助トランジスタのそれぞれのソースに繋がれたインダクタを含む減衰部と、
前記主トランジスタ及び前記補助トランジスタのそれぞれのソースに一端が繋がれ、前記主トランジスタ及び前記補助トランジスタのそれぞれのゲートに他端が繋がれたキャパシタと、
前記主トランジスタ及び前記補助トランジスタのそれぞれのドレインに繋がれた出力部とを含むことを特徴とする線形性及び周波数帯域が向上したＭＧＴＲを利用した増幅回路。
前記主トランジスタ及び前記補助トランジスタは互いに特性が異なることを特徴とする、請求項１記載の線形性及び周波数帯域が向上したＭＧＴＲを利用した増幅回路。
前記出力部はトランジスタを含むことを特徴とする、請求項１記載の線形性及び周波数帯域が向上したＭＧＴＲを利用した増幅回路。
ＭＧＴＲ（Ｍｕｌｔｉｐｌｅｇａｔｅｄｔｒａｎｓｉｓｔｏｒ）を利用した増幅回路であって、
主トランジスタと補助トランジスタとを含む増幅部と、
前記主トランジスタ及び前記補助トランジスタのそれぞれのソースに繋がれたインダクタを含む減衰部と、
前記主トランジスタ及び前記補助トランジスタのそれぞれのソースに一端が繋がれ、前記主トランジスタ及び前記補助トランジスタのそれぞれのゲートに他端が繋がれたキャパシタと、
前記主トランジスタ及び前記補助トランジスタのそれぞれのドレインに繋がれたトランジスタを含む出力部とを含み、
前記出力部は、トランジスタのゲートとソースとの間にフィードバック増幅器を有することを特徴とする線形性及び周波数帯域が向上したＭＧＴＲを利用した増幅回路。
前記主トランジスタ及び前記補助トランジスタは互いに特性が異なることを特徴とする、請求項４記載の線形性及び周波数帯域が向上したＭＧＴＲを利用した増幅回路。