JP2006163409A - プラズマディスプレイ装置及びその駆動方法 - Google Patents

Abstract

【課題】プラズマディスプレイパネルの高温誤放電を抑制し、また、アドレス期間に発生されるノイズを低減させて、駆動マージンを向上させる。
【解決手段】スキャン電極に、予備リセット期間の負極性波形に続いて、リセット波形、スキャン波形を順次印加するスキャン駆動部と、サステイン電極に、負極性波形と対応される正極性波形を印加するサステイン駆動部と、スキャン波形に対応して、印加時点が互いに異なる少なくとも２つのアドレス波形をアドレス電極に印加するデータ駆動部とを含む。プラズマディスプレイパネルがしきい温度以上であれば、現サブフィールドでスキャン電極に印加される最後のサステイン波形ＳＵＳＬの印加時点から次のサブフィールドまで、休止期間Ｗｓ１が異なるように駆動する。
【選択図】図１５

Description

本発明は、プラズマディスプレイ装置及びプラズマディスプレイ装置の駆動方法に関する。

通常、プラズマディスプレイパネルは、前面パネルと後面パネルとの間に形成された隔壁が１つのセルをなすプラズマディスプレイパネルを備える。各セル内には、ネオン（Ｎｅ）、ヘリウム（Ｈｅ）またはネオン及びヘリウムの混合気体（Ｎｅ＋Ｈｅ）のような主放電気体と少量のキセノン（Ｘｅ）とを含有する不活性ガスが充填されている。高周波電圧により放電される時、不活性ガスは、真空紫外線（Vacuum Ultraviolet rays）を発生し、隔壁の間に形成された蛍光体を発光させることにより、画像が具現される。

このようなプラズマディスプレイパネルは、薄くて軽い構成が可能なので、次世代表示装置として注目されつつある。

図１は、通常のプラズマディスプレイパネルの構造を示した図である。

図１に示されているように、プラズマディスプレイパネルは、画像がディスプレイされる表示面である前面基板１０１にスキャン電極１０２とサステイン電極１０３とが対をなして形成された複数の維持電極が配列された前面パネル１００と、背面をなす後面基板１１１上に上述した複数の維持電極対と交差されるように、複数のデータ電極１１３が配列された後面パネル１１０とが一定の間隙で平行に結合される。

前面パネル１００は、１つの放電セルで相互放電させ、放電セルの発光を維持するためのスキャン電極１０２とサステイン電極１０３、すなわち透明なＩＴＯ物質からなる透明電極ａと金属材質からなるバス電極ｂとから備えられたスキャン電極１０２とサステイン電極１０３とが対をなして含まれる。スキャン電極１０２及びサステイン電極１０３は、放電電流を制限し、電極の対間を絶縁させる１つ以上の上部誘電体層１０４により覆われ、上部誘電体層１０４の上面には、放電条件を容易にするために、酸化マグネシウム（ＭｇＯ）を蒸着した保護層１０５が形成される。

後面パネル１１０は、複数個の放電空間すなわち、放電セルを形成させるためのストライプタイプ（またはウェルタイプ）の隔壁１１２が平行を維持し配列される。また、アドレス放電を行なって真空紫外線を発生させる複数のデータ電極１１３が、隔壁１１２に対し平行に配置される。後面パネル１１０の上側面には、アドレス放電の際に画像表示のための可視光線を放出するＲ，Ｇ，Ｂ蛍光体１１４が塗布される。データ電極１１３と蛍光体１１４との間には、データ電極Ｘ１１３を保護するための下部誘電体層１１５が形成される。

このような構造のプラズマディスプレイパネルは、放電セルがマトリックス（Matrix）構造で複数個形成され、放電セルに所定のパルスを供給するための駆動回路を含む駆動モジュールが付着され駆動される。

図２は、従来のプラズマディスプレイ装置における画像の階調を具現する方法を示した図である。

図２に示されているように、従来のプラズマディスプレイ装置における画像の階調（Gray Level）の表現方法は、１フレームを発光回数が異なる複数のサブフィールドに分割し、各サブフィールドは、再び全ての放電セルを初期化するためのリセット期間（ＲＰＤ）、放電される放電セルを選択するためのアドレス期間（ＡＰＤ）及び放電回数に応じて階調を具現するサステイン期間（ＳＰＤ）に分割される。例えば、２５６階調で画像を表示しようとする場合、１／６０秒に該当するフレーム期間（１６．６７ｍｓ）は、図３のように、８個のサブフィールド（ＳＦ１ないしＳＦ８）に分割され、８個のサブフィールド（ＳＦ１ないしＳＦ８）のそれぞれは、リセット期間、アドレス期間及びサステイン期間に再び分割される。各サブフィールドのリセット期間及びアドレス期間は、各サブフィールドごとに同一である。放電されるセルを選択するためのアドレス放電は、アドレス電極とスキャン電極である透明電極の間の電圧差により発生する。サステイン期間は、各サブフィールドで２ⁿ（但し、n＝０，１，２，３，４，５，６，７）の割合で増加される。このように、各サブフィールドでサステイン期間が異なるようになるので、各サブフィールドのサステイン期間、すなわちサステイン放電回数を調整して、画像の階調を表現するようになる。

一方、従来プラズマディスプレイ装置は、プラズマディスプレイパネル周辺の温度が高温であるほど、誤放電が発生する。ここで、パネル周辺の温度が高温の場合に発生する誤放電を高温誤放電と言う。このような高温誤放電を説明すれば、以下の図３の通りである。

図３は、従来の放電セル内の電荷状態を説明するための図である。

図３に示されているように、従来のプラズマディスプレイ装置では、プラズマディスプレイパネル周辺の温度が高温であるほど、放電セル内の空間電荷３０１と壁電荷３００との再結合割合が増加するため、放電に参加する壁電荷の絶対量が減少することによって誤放電が発生する。ここで、空間電荷３０１は、放電セル内の空間に存在する電荷であって、壁電荷７００とは異なって、放電に参加しない電荷のことを言う。

例えば、アドレス期間において、空間電荷３０１と壁電荷３００との再結合割合が増加して、アドレス放電に参加する壁電荷３００の量が減少するため、アドレス放電を不安定にする。特に、アドレッシングの順序が後順であるほど、空間電荷３０１と壁電荷３００とが再結合できる時間が確保されるため、アドレス放電がさらに不安定になる。このような理由により、アドレス期間でオン（on）された放電セルが、サステイン期間でオフ（off）される等の高温誤放電が発生する。

また、サステイン期間において、プラズマディスプレイパネル周辺の温度が高温であるほど、サステイン放電の際、空間電荷３０１の生成速度が増加して、空間電荷３０１と壁電荷３００との再結合割合が増加する。これにより、いずれかのサステイン放電以後に、空間電荷３０１と壁電荷３００との再結合により、サステイン放電に参加する壁電荷３００の量が減少して、次のサステイン放電が発生しないなどの高温誤放電が発生するという問題がある。また、上述した高温誤放電と共に、アドレス期間の駆動マージンを低減させる要素に、次の図４のような従来の駆動波形がある。

図４は、従来プラズマディスプレイ装置の駆動波形を示した図である。

図４に示されているように、従来のプラズマディスプレイ装置は、全てのセルを初期化させるためのリセット期間、放電するセルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサステイン期間及び放電されたセル内の壁電荷を消去するための消去期間に分けられて駆動される。

図４に示されているように、従来プラズマディスプレイ装置の駆動波形では、アドレス期間において、アドレス電極に印加される全てのアドレス波形がスキャン電極に印加されるスキャン波形と同時（ｔｓ）に印加される。同じ時点でアドレス波形とスキャン波形とがそれぞれアドレス電極Ｘ_１〜Ｘ_ｎとスキャン電極とに印加されると、スキャン電極に印加される波形とサステイン電極に印加される波形とにノイズ（Noise）が発生するようになる。

このようなノイズは、プラズマディスプレイパネルの静電容量（Capacitance）によるカップリング（Coupling）により発生するものであって、アドレス波形が急に立ち上がる時点では、スキャン電極とサステイン電極とに印加される波形に立ち上がりノイズが発生し、アドレス波形が急に立ち下がる時点では、スキャン電極とサステイン電極とに印加される波形に立ち下がりノイズが発生する。これによって、アドレス期間で起きるアドレス放電を不安定にして、プラズマディスプレイパネルの駆動効率を低減させるという問題がある。

本発明は、上記した従来の問題点を解決するためになされたものであって、その目的は、高温誤放電を抑制できるプラズマディスプレイ装置及びその駆動方法を提供することにある。

本発明のさらなる目的は、アドレス期間に発生されるノイズを低減させ、駆動マージンを向上させることのできるプラズマディスプレイ装置及びその駆動方法を提供することにある。

本発明の一実施の形態に係るプラズマディスプレイ装置は、複数のスキャン電極とサステイン電極及び前記スキャン電極とに交差するアドレス電極が形成されるプラズマディスプレイパネルと、前記スキャン電極に、負極性波形と該負極性波形に続けてリセット波形とを印加し、該リセット波形に続けてスキャン波形を印加するスキャン駆動部と、前記サステイン電極に、前記負極性波形と対応される正極性波形を印加するサステイン駆動部と、前記スキャン波形に対応して、印加時点が互いに異なる少なくとも２つのアドレス波形を前記アドレス電極に印加するデータ駆動部とを含み、前記プラズマディスプレイパネルがしきい温度以上であれば、前記スキャン電極またはサステイン電極に印加される最後のサステイン波形の印加時点から所定の波形が印加されるまで、休止期間が異なるようになることを特徴とする。

また、本発明の一実施の形態に係る複数のスキャン電極とサステイン電極及び前記スキャン電極とに交差するアドレス電極が形成されたプラズマディスプレイパネルを含むプラズマディスプレイ装置の駆動方法は、前記スキャン電極に負極性波形を印加し、前記サステイン電極に前記負極性波形と対応する正極性波形を印加するステップと、前記スキャン電極に、前記負極性波形に続けてリセット波形を印加し、該リセット波形に続けてスキャン波形を印加し、前記アドレス電極に前記スキャン波形に対応して、印加時点が互いに異なる少なくとも２つのアドレス波形を印加するステップとを含み、前記プラズマディスプレイパネルがしきい温度以上であれば、前記スキャン電極またはサステイン電極に印加される最後のサステイン波形の印加時点から所定の波形が印加されるまで、休止期間が異なるようになることを特徴とする。

また、本発明の他の実施の形態に係るプラズマディスプレイ装置は、複数のスキャン電極とサステイン電極及び前記スキャン電極とに交差するアドレス電極が形成されるプラズマディスプレイパネルと、前記スキャン電極に、負極性波形と前記負極性波形に続けてリセット波形とを印加し、該リセット波形に続けてスキャン波形を印加するスキャン駆動部と、前記サステイン電極に、前記負極性波形と対応される正極性波形を印加するサステイン駆動部とを含み、前記プラズマディスプレイパネルがしきい温度以上であれば、前記スキャン電極またはサステイン電極に印加される最後のサステイン波形の印加時点から所定の波形が印加されるまで、休止期間が異なるようになることを特徴とする。

本発明は、プラズマディスプレイ装置及びその駆動方法を改善することによって、プラズマディスプレイパネルの高温誤放電を抑制できるという効果がある。

また、本発明は、プラズマディスプレイ装置及びその駆動方法を改善することによって、アドレス期間に発生されるノイズを低減させ、駆動マージンを向上させ得るという効果がある。

また、本発明は、プラズマディスプレイ装置及びその駆動方法を改善することによって、プラズマディスプレイ装置の駆動期間を十分に確保することができ、プラズマディスプレイ装置をさらに安定的に駆動できるという効果がある。

本発明の一実施の形態に係るプラズマディスプレイ装置は、複数のスキャン電極とサステイン電極及び前記スキャン電極とに交差するアドレス電極が形成されるプラズマディスプレイパネルと、前記スキャン電極に、負極性波形と該負極性波形に続けてリセット波形とを印加し、該リセット波形に続けてスキャン波形を印加するスキャン駆動部と、前記サステイン電極に、前記負極性波形と対応される正極性波形を印加するサステイン駆動部と、前記スキャン波形に対応して、印加時点が互いに異なる少なくとも２つのアドレス波形を前記アドレス電極に印加するデータ駆動部とを含み、前記プラズマディスプレイパネルがしきい温度以上であれば、前記スキャン電極またはサステイン電極に印加される最後のサステイン波形の印加時点から所定の波形が印加されるまで、休止期間が異なるようになることを特徴とする。

前記所定の波形は、セットアップ波形、セットダウン波形またはスキャン波形のうち、いずれかであることを特徴とする。

前記スキャン駆動部は、第１しきい温度を設定し、前記プラズマディスプレイパネルの温度が前記第１しきい温度を超過する時、該第１しきい温度の以下である時の休止期間より長くすることを特徴とする。

前記第１しきい温度は、４０℃であることを特徴とする。

前記休止期間は、１００μｓ以上１ｍｓ以下であることを特徴とする。

前記最後のサステイン波形のパルス幅は、１μｓ以上１ｍｓ以下であることを特徴とする。

同じ前記スキャン波形に対応し、互いに異なる前記アドレス電極に印加されるアドレス波形間の印加時点は、互いに異なることを特徴とする。

前記負極性波形は、立下りランプ波形をなし、前記正極性波形は、一定に維持されることを特徴とする。

本発明の他の実施の形態に係るプラズマディスプレイ装置は、複数のスキャン電極とサステイン電極及び前記スキャン電極とに交差するアドレス電極が形成されるプラズマディスプレイパネルと、前記スキャン電極に、負極性波形と前記負極性波形に続けてリセット波形とを印加し、該リセット波形に続けてスキャン波形を印加するスキャン駆動部と、前記サステイン電極に、前記負極性波形と対応される正極性波形を印加するサステイン駆動部とを含み、前記プラズマディスプレイパネルがしきい温度以上であれば、前記スキャン電極またはサステイン電極に印加される最後のサステイン波形の印加時点から所定の波形が印加されるまで、休止期間が異なるようになることを特徴とする。

前記スキャン駆動部は、第１しきい温度を設定し、前記プラズマディスプレイパネルの温度が前記第１しきい温度を超過する時、前記第１しきい温度以下である時の休止期間より長くすることを特徴とする。

前記第１しきい温度は、４０℃であることを特徴とする。

前記休止期間は、１００μｓ以上１ｍｓ以下であることを特徴とする。

前記最後のサステイン波形のパルス幅は、１μｓ以上１ｍｓ以下であることを特徴とする。

前記負極性波形は、立下りランプ波形をなし、前記正極性波形は、一定に維持されることを特徴とする。

本発明の一実施の形態に係る複数のスキャン電極とサステイン電極及び前記スキャン電極とに交差するアドレス電極が形成されたプラズマディスプレイパネルを含むプラズマディスプレイ装置の駆動方法は、前記スキャン電極に負極性波形を印加し、前記サステイン電極に前記負極性波形と対応する正極性波形を印加するステップと、前記スキャン電極に、前記負極性波形に続けてリセット波形を印加し、該リセット波形に続けてスキャン波形を印加し、前記アドレス電極に前記スキャン波形に対応して、印加時点が互いに異なる少なくとも２つのアドレス波形を印加するステップとを含み、前記プラズマディスプレイパネルがしきい温度以上であれば、前記スキャン電極またはサステイン電極に印加される最後のサステイン波形の印加時点から所定の波形が印加されるまで、休止期間が異なるようになることを特徴とする。

前記休止期間は、１００μｓ以上１ｍｓ以下であることを特徴とする。

前記最後のサステイン波形のパルス幅は、１μｓ以上１ｍｓ以下であることを特徴とする。

以下では、添付された図面を参照しながら、本発明の最も好ましい実施の形態を詳細に説明する。

<第１実施の形態>

図５は、本発明の第１実施の形態に係るプラズマディスプレイ装置を説明するための図である。

図５に示されているように、本発明の第１実施の形態に係るプラズマディスプレイ装置は、プラズマディスプレイパネル５００、データ駆動部５１０、スキャン駆動部５２０及びサステイン駆動部５３０を備える。

プラズマディスプレイパネル５００は、前面基板（図示せず）と後面基板（図示せず）が合着される。前面基板には、スキャン電極（Ｙ_１ないしＹ_ｎ）及びサステイン電極Ｚが形成され、後面基板には、スキャン電極（Ｙ_１ないしＹ_ｎ）及びサステイン電極Ｚと交差する複数のアドレス電極（Ｘ_１ないしＸ_ｍ）が形成される。

データ駆動部５１０は、プラズマディスプレイパネル５００に形成されたアドレス電極（Ｘ_１ないしＸ_ｍ）にデータを印加する。ここで、データは、外部から入力される画像信号を処理する画像信号処理部（図示せず）で処理された画像信号データである。データ駆動部５１０は、タイミングコントローラ（図示せず）からのデータタイミング制御信号ＣＴＲＸに応答して、データをサンプリングしラッチした後、アドレス電圧Ｖａを有するアドレス波形をそれぞれのアドレス電極（Ｘ_１ないしＸ_ｍ）に印加する。本発明の第１実施の形態では、スキャン波形に対応して、印加時点が互いに異なる少なくとも２つのアドレス波形をアドレス電極に印加する。すなわち、アドレス電極に印加されるアドレス波形の印加時点を調整することによって、アドレス期間に発生されるノイズを低減することができる。これに関するさらに詳細な説明は、図８Ａないし図１２Ｃの説明で後述する。

スキャン駆動部５２０は、プラズマディスプレイパネル５００に形成されたスキャン電極（Ｙ_１ないしＹ_ｎ）を駆動する。スキャン駆動部５２０は、タイミングコントローラ（図示せず）からのスキャンタイミング制御信号ＣＴＲＹに応答して、リセット期間のセットアップ期間の間、サステイン電圧Ｖｓとセットアップ電圧Ｖｓｅｔｕｐとの組み合わせで立ち上がりランプＲａｍｐ-ｕｐをなすセットアップ波形をスキャン電極（Ｙ_１ないしＹ_ｎ）に印加する。以後、スキャン駆動部５２０は、リセット期間のセットダウン期間の間、セットアップ波形に続けて立下りランプＲａｍｐ‐ｄｏｗｎをなすセットダウン波形をスキャン電極（Ｙ_１ないしＹ_ｎ）に印加する。以後、スキャン駆動部５２０は、アドレス期間の間、スキャン基準電圧Ｖｓｃからスキャン電圧−Ｖｙに印加されるスキャン波形をスキャン電極（Ｙ_１ないしＹ_ｎ）それぞれに順次に印加する。以後、スキャン駆動部５２０は、サステイン期間の間、グラウンドＧＮＤレベルからサステイン電圧Ｖｓに印加される表示放電を行うための少なくとも１つ以上のサステイン波形をスキャン電極（Ｙ_１ないしＹ_ｎ）に印加する。

サステイン駆動部５３０は、プラズマディスプレイパネル５００に共通電極をなしながら形成されたサステイン電極Ｚを駆動する。サステイン駆動部５３０は、タイミングコントローラ（図示せず）からのスキャンタイミング制御信号ＣＴＲＺに応答して、アドレス期間の間、正極性バイアス電圧Ｖｚｂを有する波形をサステイン電極Ｚに印加する。以後、サステイン駆動部５３０は、サステイン期間の間、グラウンドＧＮＤレベルからサステイン電圧Ｖｓに印加される表示放電を行うための少なくとも１つ以上のサステイン波形をサステイン電極Ｚに印加するようになる。

本発明の第１実施の形態では、スキャン電極（Ｙ_１ないしＹ_ｎ）またはサステイン電極Ｚに印加されるサステイン波形の印加時点から所定の波形が印加されるまで休止期間を、プラズマディスプレイパネル５００の温度に応じて異なるようにする。ここで、所定の波形は、セットアップ波形、セットダウン波形またはスキャン波形のうち、いずれかであって、最後のサステイン波形が印加された後、次のフレームに最初に印加される波形である。すなわち、休止期間は、現在フレームの最後のサステイン波形の印加時点から次のフレームが始まる時点までの期間で定義される。このように、休止期間をプラズマディスプレイパネル５００の温度に応じて調整することによって、高温誤放電を抑制することができる。これについては、以下の図６ないし図７の説明部分でさらに詳細に説明する。

図６は、本発明の第１実施の形態に係る駆動波形を説明するための図である。

図６に示されているように、本発明の第１実施の形態に係るプラズマディスプレイ装置は、全てのセルを初期化させるためのリセット期間、放電するセルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間に分けられて駆動される。

リセット期間において、セットアップ期間には、全てのスキャン電極に立ち上がりランプＲａｍｐ-ｕｐをなすセットアップ波形が同時に印加される。セットアップ波形により、全画面の放電セル内には弱い暗放電（Dark Discharge）が起きる。セットアップ放電により、アドレス電極とサステイン電極との上には、正極性壁電荷が蓄積され、スキャン電極上には、負極性の壁電荷が蓄積される。

セットダウン期間には、グラウンドＧＮＤレベルから所定の電圧−Ｖｙレベルまで立ち下がるセットダウン波形が全てのスキャン電極に印加される。これにより、セル内にスキャン電極とアドレス電極との間に消去放電を起こすことによって、スキャン電極とアドレス電極との間に形成された壁電荷を十分に消去させるようになる。セットダウン波形により、サステイン期間において、画像を表示するセルでアドレス放電が安定的に起きることができる程度の壁電荷がセル内に均一に残留される。すなわち、第２立下り波形は、従来のセットダウン波形と類似した機能を果たす。

アドレス期間には、負極性スキャン波形がスキャン電極に順次に印加されると同時に、スキャン波形に同期されて、アドレス電極に正極性のアドレス波形が印加される。スキャン波形とアドレス波形との電位差とリセット期間に生成された壁電圧が加算されながら、アドレス波形が印加される放電セル内には、アドレス放電が発生される。アドレス放電により選択されたセル内には、サステイン電圧Ｖｓレベルのサステイン波形が印加される時、放電がおきることができるようにする程度の壁電荷が形成される。サステイン電極には、アドレス期間の間にスキャン電極との電位差を低減して、スキャン電極との誤放電が起こらないように正極性バイアス電圧Ｖｚｂを有する波形が供給される。本発明の第１実施の形態では、１サブフィールドのアドレス期間において、スキャン波形に対応して印加時点が互いに異なる少なくとも２つのアドレス波形を印加する。

サステイン期間には、スキャン電極とサステイン電極とに交互に正極性波形をなすサステイン波形Ｓｕｓが印加される。アドレス放電により選択されたセルは、セル内の壁電圧とサステイン波形の電圧とが加算されながら、毎サステイン波形が印加されるごとに、スキャン電極とサステイン電極との間にサステイン放電すなわち、表示放電が起きる。

ここで、本発明の第１実施の形態では、１サブフィールドのアドレス期間において、スキャン波形に対応して、印加時点が互いに異なる少なくとも２つのアドレス波形を印加すると共に、休止期間をプラズマディスプレイパネルの温度に応じて異なるようにする。図６では、サステイン期間において印加されるサステイン波形のうち、最後のサステイン波形ＳＵＳ_Ｌがサステイン電圧ＶｓからグラウンドレベルＧＮＤに立ち下がった以後に、グラウンドレベルＧＮＤを維持する期間Ｗ_Ｓ１が休止期間となる。

休止期間は、１００μｓ以上１ｍｓ以下であることが好ましい。１００μｓ以上１ｍｓ以下の範囲で高温誤放電を発生させる主な原因である放電セル内での空間電荷を、效果的に減少させることができる。すなわち、サステイン期間において、最後のサステイン放電がおきる時点から次のサブフィールドが開始されるまでの期間を十分に長く設定して、最後のサステイン放電以後に空間電荷が低減されるだけの充分の時間を確保するようにする。ここで、下限しきい値を１００μｓに設定したのは、プラズマディスプレイ装置のサステイン放電の際発生された空間電荷を十分に減少させるためであり、上限しきい値を１ｍｓに設定したのは、プラズマディスプレイ装置のサステイン期間の動作マージンを確保するためである。

このような休止期間は、プラズマディスプレイパネルの温度が上昇するほど、長くする。これは、上述したように、プラズマディスプレイパネルの温度が上昇するほど、放電セルの空間電荷が増加するためである。好ましくは、スキャン駆動部は、第１しきい温度を設定し、プラズマディスプレイパネルの温度が第１しきい温度を超過する時の休止期間を、第１しきい温度である時の休止期間より長くなるように調整する。この時の第１しきい温度は、４０℃であることが好ましい。本発明の第１実施の形態では、プラズマディスプレイ装置の駆動に影響をおよぼす要素としての高温、すなわち第１しきい温度を４０℃に設定したが、プラズマディスプレイ装置の構造が多様に変化した時、第１しきい温度は可変可能である。また、第１しきい温度だけでなく、第１しきい温度と共に、第２しきい温度、第３しきい温度などの複数のしきい値を設定して、プラズマディスプレイパネルの温度に応じて段階的に休止期間を変更することも可能である。

一方、休止期間が調整されるサブフィールドは、１つのフレーム内で任意に選択されることができる。すなわち、１フレームをなす複数のサブフィールド各々の駆動波形を調整できるプラズマディスプレイ装置の特性を考慮する時、さらに效果的に高温誤放電を低減し、駆動期間のマージンを確保するために、少なくとも１つのサブフィールドを選択して休止期間を調整する。例えば、温度が上昇することにつれて、空間電荷の量が多く発生するサブフィールドを検出し、該サブフィールドの休止期間を集中的に増加させることが可能である。

以上の図６では、休止期間に駆動波形をグラウンド（ＧＮＤ）レベルに維持することによって、空間電荷を低減したが、次の図７のように、駆動波形を異なるように印加することも可能である。

図７は、本発明の第１実施の形態に係るプラズマディスプレイ装置の他の駆動波形を説明するための図である。

図７に示されているように、本発明の第１実施の形態に係るプラズマディスプレイ装置の他の駆動波形も、全てのセルを初期化させるためのリセット期間、放電するセルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間に分けられる。この時、アドレス期間において、１サブフィールドのアドレス期間でスキャン波形に対応して、印加時点が互いに異なる少なくとも２つのアドレス波形を印加する。それぞれの期間に対する説明は、図６の説明部分で充分にしたので、詳細な説明は省略する。

本発明の第１実施の形態に係るプラズマディスプレイ装置の他の駆動波形は、休止期間に最後のサステイン放電を起こすためのサステイン波形の供給期間を調整することによって、高温誤放電を抑制するようにする。すなわち、最後のサステイン波形がサステイン電圧Ｖｓを維持する期間を休止期間Ｗ_Ｓ２とする。ここで、休止期間は、１μｓ以上１ｍｓ以下の範囲内で調整されることが好ましい。下限しきい値を１μｓに設定したのは、所望の大きさのサステイン放電を起こすためであり、上限しきい値を１ｍｓに設定したのは、サステイン放電の際発生した空間電荷を十分に減少させると共に、プラズマディスプレイ装置におけるサステイン期間の動作マージンを確保するためである。本発明の第１実施の形態に係る他の駆動波形でも、しきい温度を設定して休止期間を異なるように設定することが可能である。また、上述したように、複数のサブフィールドのうち、少なくとも１つ以上のサブフィールドを選択して、休止期間を調整することができる。

一方、本発明の第１実施の形態に係るスキャン波形に対応して、印加時点が互いに異なる少なくとも２つのアドレス波形を印加する方法は、多様に変形することが可能である。まず、複数のアドレス電極各々にスキャン波形の印加時点と互いに異なる時点でアドレス波形を印加する方法については、以下の図８Ａないし図８Ｅの説明部分でさらに詳細に説明する。

図８Ａないし図８Ｅは、本発明の第１実施の形態に係るアドレス期間の駆動波形を説明するための図である。

図８Ａに示されているように、本発明の第１実施の形態に係るアドレス期間の駆動波形は、スキャン波形に対応して、少なくとも２つ以上のアドレス波形は先行するか、後行するように印加する。例えば、図８Ａのように、スキャン電極Ｙに印加されるスキャン波形の印加時点をｔｓとする時、アドレス電極（Ｘ_１〜Ｘ_ｎ）の配置順序に合せて、アドレス電極Ｘ_１には、スキャン電極Ｙにスキャン波形が印加される時点よりΔ２ｔだけ先行する時点すなわち、時点ｔｓ−２Δｔでアドレス波形が印加される。また、アドレス電極Ｘ_２には、スキャン電極Ｙにスキャン波形が印加される時点よりΔｔだけ先行する時点すなわち、時点ｔｓ−Δｔでアドレス波形が印加される。このような方法で、Ｘ_{（ｎ−１）}電極には、時点ｔｓ＋Δｔでアドレス波形が印加され、Ｘ_ｎ電極には、時点ｔｓ＋２Δｔでアドレス波形が印加される。すなわち、図８Ａのように、アドレス電極（Ｘ_１〜Ｘ_ｎ）に印加されるアドレス波形は、スキャン電極Ｙに印加されるスキャン波形の印加時点の以前または以後に印加される。

図８Ｂに示されているように、本発明の第１実施の形態に係るアドレス期間の駆動波形は、スキャン電極Ｙに印加されるスキャン波形の印加時点よりアドレス電極（Ｘ_１〜Ｘ_ｎ）に印加されるアドレス波形の印加時点が後行するように印加する。例えば、図８Ｂのように、スキャン電極Ｙに印加されるスキャン波形の印加時点をｔｓとする時、アドレス電極（Ｘ_１〜Ｘ_ｎ）の配置順序に合せて、アドレス電極Ｘ_１には、スキャン電極Ｙにスキャン波形が印加される時点よりΔｔだけ遅い時点すなわち、時点ｔｓ＋Δｔでアドレス波形が印加される。また、アドレス電極Ｘ_２には、スキャン電極Ｙにスキャン波形が印加される時点より２Δｔだけ遅い時点すなわち、時点ｔｓ＋２Δｔでアドレス波形が印加される。このような方法で、Ｘ_３電極には、時点ｔｓ＋３Δｔでアドレス波形が印加され、Ｘ_ｎ電極には、時点ｔｓ＋ｎΔｔでアドレス波形が印加される。

このような図８Ｂの領域Ａを図８Ｃを参考して説明すれば、例えばアドレス放電開始電圧（Firing Voltage）が１７０Ｖであり、スキャン波形の電圧は、１００Ｖであり、アドレス波形の電圧は、７０Ｖであると仮定する時、Ａ領域では、まずスキャン電極Ｙに印加されるスキャン波形によりスキャン電極Ｙとアドレス電極Ｘ_１との間の電圧差が１００Ｖとなり、スキャン波形の印加以後、Δｔだけの時間が過ぎた後に、アドレス電極Ｘ_１に印加されるアドレス波形により、スキャン電極Ｙとアドレス電極Ｘ_１との間の電圧差が１７０Ｖに上昇する。

これにより、スキャン電極Ｙとアドレス電極Ｘ_１との間の電圧差がアドレス放電開始電圧となって、スキャン電極Ｙとアドレス電極Ｘ_１との間にアドレス放電が発生する。以後、次のアドレス電極にアドレス波形が順次に印加されることによって、スキャン電極またはサステイン電極に印加される波形に発生されるノイズを低減できる。また、アドレス放電が順次に発生することによって、さらに安定した駆動が可能となる。

図８Ｄに示されているように、本発明の第１実施の形態に係るアドレス期間の駆動波形は、スキャン電極Ｙに印加されるスキャン波形の印加時点よりアドレス電極（Ｘ_１〜Ｘ_ｎ）に印加されるアドレス波形の印加時点が先行するように印加する。例えば、図８Ｄのように、スキャン電極Ｙに印加されるスキャン波形の印加時点をｔｓとする時、アドレス電極(Ｘ_１〜Ｘ_ｎ)の配置順序に合せて、アドレス電極Ｘ_１には、スキャン電極Ｙにスキャン波形が印加される時点よりΔｔだけ先行する時点すなわち、時点ｔｓ−Δｔでアドレス波形が印加される。また、アドレス電極Ｘ_２には、スキャン電極Ｙにスキャン波形が印加される時点より２Δｔだけ先行する時点すなわち、時点ｔｓ−２Δｔでアドレス波形が印加される。このような方法で、Ｘ_３電極には、時点ｔｓ−３Δｔでアドレス波形が印加され、Ｘ_ｎ電極には、時点ｔｓ−ｎΔｔでアドレス波形が印加される。

このような図８Ｄの領域Ｂを図８Ｅを参考して説明する。例えば、アドレス放電開始電圧は１７０Ｖであり、スキャン波形の電圧は１００Ｖであり、アドレス波形の電圧は７０Ｖであると仮定する時、Ｂ領域では、まずアドレス電極Ｘ_１に印加されるアドレス波形により、スキャン電極Ｙとアドレス電極Ｘ_１との間の電圧差が７０Ｖとなり、上述したアドレス波形の印加以後Δｔだけの時間が過ぎた後に、スキャン電極Ｙに印加されるスキャン波形によりスキャン電極Ｙとアドレス電極(Ｘ_１〜Ｘ_ｎ)との間の電圧差が１７０Ｖに上昇する。

これにより、スキャン電極Ｙとアドレス電極Ｘ_１との間の電圧差がアドレス放電開始電圧となって、スキャン電極Ｙとアドレス電極Ｘ_１との間にアドレス放電が発生する。以後、次のアドレス電極にアドレス波形が順次に印加されることによって、スキャン電極またはサステイン電極に印加される波形に発生されるノイズを低減できる。また、アドレス放電が順次に発生することによって、さらに安定した駆動が可能となる。

ここで、図８Ａないし図８Ｅでは、スキャン電極Ｙに印加されるスキャン波形の印加時点とアドレス電極(Ｘ_１〜Ｘ_ｎ)に印加されるアドレス波形の印加時点間との間の時間差、またはこの時アドレス電極(Ｘ_１〜Ｘ_ｎ)に印加されるアドレス波形間の印加時点の差をΔｔの概念で説明した。Δｔに対して説明すれば、例えば、スキャン電極Ｙに印加されるスキャン波形の印加時点をｔｓとし、スキャン波形の印加時点ｔｓと最も近接したアドレス波形間の印加時点間の時間差をΔｔとし、スキャン波形の印加時点ｔｓとその次の近接したアドレス波形間の印加時点との差を２倍のΔｔ、すなわち２Δｔと言う。

このようなΔｔは、一定に維持される。すなわち、スキャン電極Ｙに印加されるスキャン波形の印加時点とアドレス電極(Ｘ_１〜Ｘ_ｎ)に印加されるアドレス波形の印加時点とをそれぞれ異なるようにしながら、それぞれのアドレス電極(Ｘ_１〜Ｘ_ｎ)に印加されるアドレス波形間の印加時点間の差は、それぞれ互いに同一である。

また、１つのサブフィールドにおいて、それぞれのアドレス電極(Ｘ_１〜Ｘ_ｎ)に印加されるアドレス波形間の印加時点間の差は、それぞれ互いに同一にしながら、それぞれのスキャン波形の印加時点とスキャン波形の印加時点と最も近接したアドレス波形の印加時点との間の差を同一にすることもでき、互いに異なるようにすることもできる。

例えば、１つのサブフィールドにおいて、それぞれのアドレス電極(Ｘ_１〜Ｘ_ｎ)に印加されるアドレス波形間の印加時点間の差は、それぞれ互いに同一にしながら、ある１つのアドレス期間では、スキャン波形の印加時点ｔｓと最も近接したアドレス波形間の印加時点との間の時間差をΔｔとすれば、同じサブフィールドにおいて、他のスキャン波形の印加時点ｔｓと最も近接したアドレス波形間の印加時点との間の時間差を２Δｔにする。

本発明の第１実施の形態では、スキャン波形の印加時点とアドレス波形の印加時点とを互いに異なるようにしながら、アドレス波形間の印加時点間の時間差をそれぞれ異なるようにすることもできる。例えば、スキャン電極Ｙに印加されるスキャン波形の印加時点をｔｓとし、スキャン波形の印加時点ｔｓと最も近接したアドレス波形間の印加時点との間の時間差をΔｔとすれば、スキャン波形の印加時点ｔｓとその次の近接したアドレス波形間の印加時点との差を３Δｔにすることもできる。

例えば、スキャン電極Ｙにスキャン波形が印加される時点が０ナノ秒とすれば、アドレス電極Ｘ_１に１０ナノ秒（ｎｓ）の時点でアドレス波形が印加される。これにより、スキャン電極Ｙに印加されるスキャン波形の印加時点とアドレス電極Ｘ_１に印加されるアドレス波形の印加時点との間の時間差は、１０ナノ秒（ｎｓ）である。

そして、その次のアドレス電極であるＸ_２には、２０ナノ秒（ns）の時点でアドレス波形が印加される。上述したスキャン電極Ｙに印加されるスキャン波形の印加時点とアドレス電極Ｘ_２に印加されるアドレス波形の印加時点との間の時間差は、２０ナノ秒（ns）であり、これにより、アドレス電極Ｘ_１に印加されるアドレス波形の印加時点とアドレス電極Ｘ_２に印加されるアドレス波形の印加時点との間の時間差は、１０ナノ秒（ns）である。

そして、その次のアドレス電極であるＸ_３には、４０ナノ秒（ns）の時点でアドレス波形が印加される。上述したスキャン電極Ｙに印加されるスキャン波形の印加時点とアドレス電極Ｘ_３に印加されるアドレス波形の印加時点との間の時間差は、４０ナノ秒（ns）であり、これにより、アドレス電極Ｘ_２に印加されるアドレス波形の印加時点とアドレス電極Ｘ_３に印加されるアドレス波形の印加時点との間の時間差は、２０ナノ秒（ns）である。

すなわち、スキャン電極Ｙに印加されるスキャン波形の印加時点とアドレス電極(Ｘ_１〜Ｘ_ｎ)に印加されるアドレス波形の印加時点とを互いに異なるようにしながら、それぞれのアドレス電極(Ｘ_１〜Ｘ_ｎ)に印加されるアドレス波形間の印加時点間の差を、互いに異なるように設定することもできる。

ここで、各スキャン電極Ｙに印加されるスキャン波形の印加時点とアドレス電極(Ｘ_１〜Ｘ_ｎ)に印加されるアドレス波形の印加時点との間の時間差Δｔは、１０ナノ秒（ns）以上であり、５００ナノ秒（ns）以下に設定されることが好ましい。

このようにアドレス期間において、スキャン電極Ｙに印加されるスキャン波形の印加時点とアドレス電極(Ｘ_１〜Ｘ_ｎ)に印加されるアドレス波形の印加時点とを互いに異なるようにすれば、アドレス電極(Ｘ_１〜Ｘ_ｎ)に印加されるアドレス波形の各印加時点でパネルの静電容量によるカップリングを減少させて、スキャン電極及びサステイン電極に印加される波形のノイズを減少させる。このようなノイズ減少を説明すれば、次の図９の通りである。

図９は、図６のＣ領域について説明するための図である。

図９は、図６のＣ領域を拡大した図であって、図４に比べて、スキャン電極とサステイン電極とに印加される波形のノイズが相当部分減少したことが分かる。それぞれのアドレス電極(Ｘ_１〜Ｘ_ｎ)にスキャン波形の印加時点とそれぞれ異なる時点でアドレス波形を印加して、各時点でプラズマディスプレイパネルの静電容量によるカップリングを減少させることができる。これにより、アドレス波形が急に立ち上がる時点では、スキャン電極とサステイン電極とに印加される波形に発生される立ち上がりノイズを減少させ、アドレス波形が急に立ち下がる時点では、スキャン電極とサステイン電極とに印加される波形に発生される立下りノイズを減少させる。これで、アドレス期間で起きるアドレス放電を安定させて、プラズマディスプレイ装置の駆動安定性の低下を抑制できる。また、アドレス放電を安定させることによって、１つの駆動部でパネル全体をスキャニング（Scanning）するシングルスキャン（Single Scan）方式を採用可能にする。ここで、シングルスキャン方式とは、前面基板の表示領域上に形成された複数のスキャン電極に印加されるスキャン波形の印加時点が、複数のスキャン電極で互いに異なるように駆動される駆動方式のことをいう。

一方、アドレス電極(Ｘ_１〜Ｘ_ｎ)に印加されるアドレス波形のうち、少なくとも１つは、アドレス電極(Ｘ_１〜Ｘ_ｎ)のうち、少なくとも２つ以上（ｎ-１）個以下のアドレス電極と同じ時点で印加されるようにすることも可能である。これについては、次の図１０Ａないし図１０Ｃの説明部分でさらに詳細に説明する。

図１０Ａないし図１０Ｃは、本発明の第１実施の形態に係るアドレス期間の他の駆動波形を説明するための図である。

図１０Ａないし図１０Ｃに示されているように、本発明の第１実施の形態に係るアドレス期間の他の駆動波形は、複数のアドレス電極(Ｘ_１〜Ｘ_ｎ)を複数のアドレス電極群（Ｘ_ａ電極群、Ｘ_ｂ電極群、Ｘ_ｃ電極群及びＸ_ｄ電極群）に分けられ、少なくとも２つ以上のアドレス電極群に印加されるアドレス波形の印加時点は互いに異なり、少なくとも１つ以上のアドレス電極群に印加されるアドレス波形の印加時点は、スキャン電極Ｙに印加されるスキャン波形の印加時点と互いに異なる。これで、アドレス放電が不安定になることを防止して、駆動安定性の低下を抑制する。これにより、駆動効率を高める。

図１０Ａに示されているように、スキャン電極Ｙに印加されるスキャン波形の印加時点をｔｓとする時、アドレス電極(Ｘ_１〜Ｘ_ｎ)を含むアドレス電極群の配置順序に合せて、Ｘａ電極群に含まれたアドレス電極（Ｘ_ａ１〜Ｘ_{ａ（ｎ／４）}）には、スキャン電極Ｙにスキャン波形が印加される時点より２Δｔだけ先行する時点すなわち、時点ｔｓ―２Δｔでアドレス波形が印加される。また、Ｘ_ｂ電極群に含まれたアドレス電極（Ｘ_{ｂ（ｎ／４）＋１}〜Ｘ_{ｂ（２ｎ／４）}）には、スキャン電極Ｙにスキャン波形が印加される時点よりΔｔだけ先行する時点すなわち、時点ｔｓ−Δｔでアドレス波形が印加される。このような方法で、Ｘ_ｃ電極群に含まれたアドレス電極（Ｘ_{ｃ（２n／４）＋１}〜Ｘ_{ｃ（３ｎ／４）}）には、時点ｔｓ＋Δｔでアドレス波形が印加され、Ｘ_ｄ電極群に含まれたアドレス電極（Ｘ_{ｄ（３ｎ／４）＋１}〜Ｘ_ｄ（ｎ））には、時点ｔｓ＋２Δｔでアドレス波形が印加される。すなわち、図１０Ａのように、アドレス電極(Ｘ_１〜Ｘ_ｎ)を含む各々のＸ_ａ，Ｘ_ｂ，Ｘ_ｃ，Ｘ_ｄ電極群に印加されるアドレス波形は、スキャン電極Ｙに印加されるスキャン波形の印加時点の以前または以後に印加される。

図１０Ａでは、各アドレス電極群（Ｘ_ａ，Ｘ_ｂ，Ｘ_ｃ，Ｘ_ｄ）に含まれたアドレス電極の個数を同一にしたが、各アドレス電極群（Ｘ_ａ，Ｘ_ｂ，Ｘ_ｃ，Ｘ_ｄ）に含まれるアドレス電極の個数を互いに異なるように設定することも可能である。そして、アドレス電極群の個数も調整可能である。また、このようなアドレス電極群の個数は、最小２個以上から最大アドレス電極の総個数より小さな範囲、すなわち２≦Ｎ≦（ｎ-１個）で設定されることができる。

図１０Ｂに示されているように、本発明の第１実施の形態に係るアドレス期間の他の駆動波形は、アドレス電極(Ｘ_１〜Ｘ_ｎ)を含む複数のアドレス電極群（Ｘ_ａ，Ｘ_ｂ，Ｘ_ｃ，Ｘ_ｄ）に印加されるアドレス波形の印加時点が、スキャン電極Ｙに印加されるスキャン波形の印加時点より後行するように印加する。例えば、図１０Ｂのように、スキャン電極Ｙに印加されるスキャン波形の印加時点をｔｓとする時、アドレス電極(Ｘ_１〜Ｘ_ｎ)を含むアドレス電極群の配置順序に合せて、Ｘ_ａ電極群に含まれたアドレス電極には、スキャン電極Ｙにスキャン波形が印加される時点よりΔｔだけ遅い時点すなわち、時点ｔｓ＋Δｔでアドレス波形が印加される。また、Ｘ_ｂ電極群に含まれたアドレス電極には、スキャン電極Ｙにスキャン波形が印加される時点より２Δｔだけ遅い時点すなわち、時点ｔｓ＋２Δｔでアドレス波形が印加される。このような方法で、Ｘ_ｃ電極群に含まれたアドレス電極には、時点ｔｓ＋３Δｔでアドレス波形が印加され、Ｘ_ｄ電極には、時点ｔｓ＋４Δｔでアドレス波形が印加される。

図１０Ｃに示されているように、本発明の第１実施の形態に係るアドレス期間の他の駆動波形は、アドレス電極(Ｘ_１〜Ｘ_ｎ)を含む複数のアドレス電極群（Ｘ_ａ，Ｘ_ｂ，Ｘ_ｃ，Ｘ_ｄ）に印加されるアドレス波形の印加時点が、スキャン電極Ｙに印加されるスキャン波形の印加時点より先行するように印加する。例えば、図１０Ｃのように、スキャン電極Ｙに印加されるスキャン波形の印加時点をｔｓと仮定する時、アドレス電極(Ｘ_１〜Ｘ_ｎ)を含むアドレス電極群の配置順序に合せて、Ｘ_ａ電極群に含まれたアドレス電極には、スキャン電極Ｙにスキャン波形が印加される時点よりΔｔだけ先行する時点すなわち、時点ｔｓ−Δｔでアドレス波形が印加される。また、Ｘ_ｂ電極群に含まれたアドレス電極には、スキャン電極Ｙにスキャン波形が印加される時点より２Δｔだけ先行する時点すなわち、時点ｔｓ−２Δｔでアドレス波形が印加される。このような方法で、Ｘ_ｃ電極群に含まれたアドレス電極には、時点ｔｓ−３Δｔでアドレス波形が印加され、Ｘ_ｄ電極群に含まれたアドレス電極には、時点ｔｓ−４Δｔでアドレス波形が印加される。

本発明の第１実施の形態に係るアドレス期間の他の駆動波形でも、上述したように、アドレス電極群間の印加時点の差を同一に、または異なるようにすることができる。アドレス電極群間の印加時点差は、１０ナノ秒（ns）以上であり、５００ナノ秒（ns）以下に設定されることが好ましい。

また、１つのフレームを基準として、スキャン電極Ｙに印加されるスキャン波形の印加時点とアドレス電極(Ｘ_１〜Ｘ_ｎ)またはアドレス電極群（Ｘ_ａ，Ｘ_ｂ，Ｘ_ｃ，Ｘ_ｄ）に印加されるアドレス波形の印加時点を互いに異なるようにしながら、各々のサブフィールド別にアドレス電極に印加されるアドレス波形間の印加時点の差を互いに異なるように設定することもできるが、このような駆動波形を説明すれば、図１１の通りである。

図１１は、本発明の第１実施の形態に係るアドレス期間の
さらに他の駆動波形を説明するための図である。

図１１に示されているように、アドレス波形とスキャン波形との印加時点を異なるようにする方法の例を上げれば、１つのフレームにおいて、第１サブフィールドではアドレス電極(Ｘ_１〜Ｘ_ｎ)に印加されるアドレス波形の印加時点をスキャン電極Ｙに印加されるスキャン波形の印加時点と互いに異なるようにしながら、アドレス電極に印加されるアドレス波形間の印加時点間の時間差はΔｔに設定する。また、第２サブフィールドでは、第１サブフィールドと同様に、アドレス電極(Ｘ_１〜Ｘ_ｎ)に印加されるアドレス波形の印加時点をスキャン電極Ｙに印加されるスキャン波形の印加時点と互い異なるようにしながら、アドレス電極に印加されるアドレス波形間の印加時点間の時間差は２Δｔに設定する。このような方法で、アドレス電極に印加されるアドレス波形間の印加時点間の時間差を３Δｔ、４Δｔなど、１つのフレームに含まれた各々のサブフィールド別に互いに異なるようにすることができる。

または本発明の駆動波形では、少なくとも１つのサブフィールドでは、アドレス波形の印加時点とスキャン波形の印加時点とを互いに異なるようにしながら、各々のサブフィールド別にアドレス波形の印加時点をスキャン波形の印加時点の前後に互いに異なるように設定することもできる。例えば、第１サブフィールドでは、アドレス波形の印加時点をスキャン波形の印加時点の前後に設定し、第２サブフィールドでは、アドレス波形の印加時点を全てスキャン波形の印加時点より先行するように設定し、第３サブフィールドでは、アドレス波形の印加時点を全てスキャン波形の印加時点より後行するように設定することもできる。このような図１１のＤ，Ｅ，Ｆ領域を次の図１２Ａないし図１２Ｃの説明部分でさらに詳細に説明する。

図１２Ａないし図１２Ｃは、図１１の駆動波形をさらに詳細に説明するための図である。

まず、図１２Ａを説明すれば、第１サブフィールドでは、スキャン電極Ｙに印加されるスキャン波形の印加時点をｔｓと仮定する時、図１１のＤ領域では、アドレス電極(Ｘ_１〜Ｘ_ｎ)の配置順序に合せて、アドレス電極Ｘ_１には、スキャン電極Ｙにスキャン波形が印加される時点より２Δｔだけ先行する時点すなわち、時点ｔｓ−２Δｔでアドレス波形が印加される。また、アドレス電極Ｘ_２には、スキャン電極Ｙにスキャン波形が印加される時点よりΔｔだけ先行する時点すなわち、時点ｔｓ−Δｔでアドレス波形が印加される。このような方法で、Ｘ_{（ｎ−１）}電極には、時点ｔｓ＋Δｔでアドレス波形が印加され、Ｘ_ｎ電極には、時点ｔｓ＋２Δｔでアドレス波形が印加される。

図１２Ｂを説明すれば、図１１のＥ領域では、アドレス電極(Ｘ_１〜Ｘ_ｎ)に印加されるアドレス波形の印加時点が、スキャン電極Ｙに印加されるスキャン波形の印加時点と異なり、また全てのアドレス波形の印加時点は、上述したスキャン波形の印加時点より後行する。例えば、図１２Ｂに示されているように、本発明の第１実施の形態に係るアドレス期間のさらに他の駆動波形は、スキャン電極Ｙに印加されるスキャン波形の印加時点をｔｓと仮定する時、アドレス電極(Ｘ_１〜Ｘ_ｎ)の配置順序に合せて、アドレス電極Ｘ_１には、スキャン電極Ｙにスキャン波形が印加される時点よりΔｔだけ遅い時点すなわち、時点ｔｓ＋Δｔでアドレス波形が印加される。また、アドレス電極Ｘ_２には、スキャン電極Ｙにスキャン波形が印加される時点より２Δｔだけ遅い時点すなわち、時点ｔｓ＋２Δｔでアドレス波形が印加される。このような方法で、Ｘ_３電極には、時点ｔｓ＋３Δｔでアドレス波形が印加され、Ｘ_ｎ電極には、時点ｔｓ＋ｎΔｔでアドレス波形が印加される。

図１２Ｃを説明すれば、図１１のＦ領域では、アドレス電極(Ｘ_１〜Ｘ_ｎ)に印加されるアドレス波形の印加時点が、スキャン電極Ｙに印加されるスキャン波形の印加時点と異なり、また全てのアドレス波形の印加時点は、上述したスキャン波形の印加時点より先行する。例えば、図１２Ｃに示されているように、本発明の第１実施の形態に係るアドレス期間のさらに他の駆動波形は、スキャン電極Ｙに印加されるスキャン波形の印加時点をｔｓと仮定する時、アドレス電極(Ｘ_１〜Ｘ_ｎ)の配置順序に合せて、アドレス電極Ｘ_１には、スキャン電極Ｙにスキャン波形が印加される時点よりΔｔだけ先行する時点すなわち、時点ｔｓ−Δｔでアドレス波形が印加される。また、アドレス電極Ｘ_２には、スキャン電極Ｙにスキャン波形が印加される時点より２Δｔだけ先行する時点すなわち、時点ｔｓ−２Δｔでアドレス波形が印加される。このような方法で、Ｘ_３電極には、時点ｔｓ−３Δｔでアドレス波形が印加され、Ｘ_ｎ電極には、時点ｔｓ−nΔｔでアドレス波形が印加される。

このように、各サブフィールド別にアドレス期間において、スキャン電極Ｙに印加されるスキャン波形の印加時点とアドレス電極(Ｘ_１〜Ｘ_ｎ)に印加されるアドレス波形の印加時点とを異なるようにすれば、アドレス電極(Ｘ_１〜Ｘ_ｎ)に印加されるアドレス波形の各印加時点で、パネルの静電容量によるカップリングを減少させて、スキャン電極及びサステイン電極に印加される波形のノイズを減少させる。これにより、アドレス期間で起きるアドレス放電を安定させて、プラズマディスプレイ装置の駆動の安定性の低下を抑制できる。

以上説明したように、本発明が属する技術分野における通常の知識を有するものであれば、その技術的思想や必須特徴を変更せずに、他の具体的な形態で実施できるということは理解できるであろう。

例えば、以上では、全てのアドレス電極(Ｘ_１〜Ｘ_ｎ)にスキャン波形が印加される時点と異なる時点でアドレス波形を印加するか、全てのアドレス電極を、配置順序に応じて同じアドレス電極の個数をい有する４個の電極群に分け、各電極群別にスキャン波形が印加される時点と異なる時点でアドレス波形を印加する方法のみを図示し説明したが、これとは異なって、全てのアドレス電極(Ｘ_１〜Ｘ_ｎ)の中で奇数番目のアドレス電極を１つの電極群に設定し、偶数番目のアドレス電極を他の１つの電極群に設定して、同じ電極群内の全てのアドレス電極には、同じ時点でアドレス波形を印加し、各々の電極群のアドレス波形印加時点をスキャン波形が印加される時点と互いに異なるように設定する方法も可能である。

また、少なくとも１つ以上が互いに異なるアドレス電極の個数を有する複数の電極群にアドレス電極(Ｘ_１〜Ｘ_ｎ)を区分して、各電極群別にスキャン波形の印加時点と異なる時点でアドレス波形が印加されるようにする方法も可能である。例えば、スキャン電極Ｙに印加されるスキャン波形の印加時点をｔｓと仮定する時、アドレスＸ_１電極には、時点ｔｓ＋Δｔでアドレス波形を印加し、アドレス電極Ｘ_２〜Ｘ_１０電極には、ｔｓ＋３Δｔでアドレス波形を印加し、アドレス電極Ｘ_１１〜Ｘ_ｎ電極には、ｔｓ＋４Δｔでアドレス波形を印加する等、本発明のプラズマディスプレイ装置の駆動波形を多様に変更できる。

<第２実施の形態>

本発明の第２実施の形態に係るプラズマディスプレイ装置も本発明の第１実施の形態に係るプラズマディスプレイ装置と同様に、プラズマディスプレイパネル、データ駆動部、スキャン駆動部及びサステイン駆動部を備える。

ここで、本発明の第２実施の形態に係るプラズマディスプレイ装置は、本発明の第１実施の形態に係るプラズマディスプレイ装置とは異なり、スキャン駆動部は、リセット波形の印加以前に負極性波形をスキャン電極に印加し、サステイン駆動部は、負極性波形と対応される正極性波形をサステイン電極に印加する。このような波形を本発明の第２実施の形態では予備リセット波形と言い、この期間を予備リセット期間と言う。また、本発明の第１実施の形態と同様に、スキャン電極またはサステイン電極に印加される最後のサステイン波形の印加時点から所定の波形が印加されるまでの休止期間を、プラズマディスプレイパネルの温度により異なるようにする。

本発明の第２実施の形態に係る各々の機能部は、図５で説明した本発明の第１実施の形態で説明された各々の機能部と実質的に類似の動作特性を有するので、重複した部分の説明は省略する。

図１３は、本発明の第２実施の形態に係る駆動波形を説明するための図である。

図１３に示されているように、本発明の第２実施の形態に係るプラズマディスプレイ装置は、予備リセット期間と予備リセット期間に続けて全てのセルを初期化させるためのリセット期間、放電するセルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間及び休止期間に分けられて駆動される。

本発明の第２実施の形態に係るリセット期間、アドレス期間、サステイン期間及び休止期間に対しては、図６の説明により十分に説明したので、説明は省略する。特に、本発明の第２実施の形態に係る休止期間は、本発明の第１実施の形態に係る休止期間と同じ特徴を有し、これにより、本発明の第２実施の形態でも高温誤放電を抑制できる。ここで、本発明の第２実施の形態では、予備リセット期間をさらに含むことによって、さらに安定的にプラズマディスプレイ装置を駆動できる。

このような予備リセット期間では、放電セル内のスキャン電極上に正極性電荷を蓄積し、サステイン電極上に負極性電荷を蓄積する。予備リセット期間には、電荷を蓄積するために、スキャン電極またはサステイン電極のうち、少なくとも１つ以上の電極に電圧の大きさが次第に変わるランプ（Ramp）波形を印加する。すなわち、スキャン電極のみにランプ波形が印加されるか、またはサステイン電極のみにランプ波形が印加されるか、またはスキャン電極とサステイン電極の両方にランプ波形が印加できる。

ここで、スキャン電極上に正極性電荷を蓄積し、サステイン電極上に負極性電荷を蓄積するために、スキャン電極には負極性波形が印加され、サステイン電極には、正極性波形が印加されるようにすることが好ましい。また、上述したことにより、スキャン電極に電圧が次第に立ち下がる負極性電圧の立下りランプ波形が印加されるか、またはサステイン電極に電圧が次第に立ち上がる正極性電圧の立ち上がりランプ波形が印加されるようにする。

さらに好ましくは、スキャン電極に印加される負極性波形は、リセット波形のセットダウン波形と同じ電圧源で供給することが可能であるため、制御の容易性を考慮する時、スキャン電極に印加される負極性波形を立下りランプ波形で印加する。また、サステイン電極に印加される正極性電圧は、所定電圧レベルを一定に維持する正極性電圧であることが好ましい。

ここで、上述したスキャン電極に印加される立下りランプの負極性電圧グラウンドレベル（ＧＮＤ）から所定電圧まで立ち下がるように設定される。この時、立下りランプの負極性電圧は、リセット期間にスキャン電極に印加されるセットダウン波形またはアドレス期間にスキャン電極に印加されるスキャン波形の電圧の下限値まで立ち下がることが好ましい。すなわち、他の電圧源の追加無しでセットダウン波形またはスキャン波形を印加するための電圧源の制御タイミングのみを調整することによって、本発明の第２実施の形態に係る駆動波形を具現できる。上述したスキャン電極に印加される立下りランプ波形の下降する傾斜は調整可能である。例えば、さらに速くて強く空間電荷を引き込む場合には、傾斜を急に、すなわち立ち上がり時間を短くすることができる。

また、サステイン電極に印加される正極性波形の電圧は、サステイン波形と同じ電圧源から供給されるサステイン電圧Ｖｓであることが好ましい。

このように、サステイン期間とリセット期間との間に、壁電荷を蓄積するための予備リセット期間を備え、このような予備リセット期間でスキャン電極に負極性電圧を印加し、サステイン電極に正極性電圧を印加して、放電セル内のスキャン電極上に正極性壁電荷を蓄積し、サステイン電極上に負極性壁電荷を蓄積することにより、以後のリセット期間でセットアップ波形の最高電圧レベルを低くすることができる。それは、セットアップ波形が放電セル内で壁電荷を蓄積する役割を果たすようになるが、このようなセットアップ波形が印加される前に予備リセット期間で既に一定量の壁電荷を蓄積した状態であるため、セットアップ波形の最高電圧レベルが低くても、放電セル内でセットアップに必要な十分な量の壁電荷を蓄積できるためである。最高電圧レベルが低くなることにより、駆動装置の消費電力を低減でき、低くなっただけの駆動期間を確保することができる。

一方、本発明の第２実施の形態に係る予備リセット期間は、複数のサブフィールドの複数のサブフィールドのうち、少なくとも１つ以上のサブフィールドのリセット期間以前に含まれることができる。このような予備リセット期間が２つのサブフィールドの間に含まれる場合には、以前サブフィールドのサステイン期間とその次のサブフィールドのリセット期間の間に含まれることが好ましい。

しかし、１つのフレームの長さが限定されており、リセット期間、アドレス期間またはサステイン期間の駆動マージンを考慮すれば、フレームの中で１つのサブフィールドに予備放電が含まれるように設定することが好ましい。さらに好ましくは、１つのフレームの開始ステップで放電セル内の空間電荷を放電セル内の所定の電極上に引き込むことによって、駆動の効率を上げることができるという点を考慮する時、予備リセット期間は、１フレームの最初のサブフィールドのリセット期間以前に含まれるようにする。

このように、予備リセット期間でスキャン電極に負極性電圧を印加し、サステイン電極には正極性電圧を印加することによって、放電セル内の空間電荷の量を低減するが、このような放電セル内での空間電荷の減少を、図１０を参照して説明すれば、次の通りである。

図１４は、本発明の第２実施の形態に係る放電セル内の電荷状態を説明するための図である。

図１４に示されているように、予備リセット期間でスキャン電極Ｙに負極性電圧を印加し、サステイン電極Ｚには正極性電圧を印加すれば、放電セル内で放電に参加しない空間電荷１００１がスキャン電極Ｙまたはサステイン電極Ｚ上に引き込まれ、このように引き込まれた空間電荷１００１は、スキャン電極Ｙまたはサステイン電極Ｚ上で壁電荷１０００として動作する。これにより、空間電荷１００１の絶対量が減少し、放電セル内の各々の電極上に位置する壁電荷１０００の量が増加する。これにより、プラズマディスプレイパネルの温度が相対的に高くなっても、放電セル内の壁電荷１０００の量を十分に提供する。すなわち、壁電荷１０００の絶対量が減少することによって発生する高温誤放電をさらに效率的に低減できる。

<第３実施の形態>

本発明の第３実施の形態に係るプラズマディスプレイ装置も、本発明の第１及び第２実施の形態に係るプラズマディスプレイ装置と同様に、プラズマディスプレイパネル、データ駆動部、スキャン駆動部及びサステイン駆動部を備える。

ここで、本発明の第３実施の形態に係るプラズマディスプレイ装置は、本発明の第１及び第２実施の形態に係るプラズマディスプレイ装置とは異なり、予備リセット波形、印加時点が互いに異なるアドレス波形及び温度に応じる休止波形を１つのフレーム期間の間、さらに好ましくは、１つのサブフィールド期間の間に含めるようにする。本発明の第３実施の形態に係る各々の機能部は、図５で説明された本発明の第１実施の形態で説明された各々の機能部と実質的に類似の動作特性を有するので、重複した部分の説明は省略する。

図１５は、本発明の第３実施の形態に係る駆動波形を説明するための図である。

図１５に示されているように、本発明の第３実施の形態に係るプラズマディスプレイ装置は、予備リセット期間と予備リセット期間に続けて全てのセルを初期化させるためのリセット期間、放電するセルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間及び休止期間に分けられて駆動される。

本発明の第３実施の形態に係る駆動波形は、本発明の第１及び第２実施の形態で説明した予備リセット期間、印加時点が互いに異なるアドレス期間及び温度に応じる休止期間を含む。これにより、さらに效果的に高温誤放電を抑制でき、アドレス期間に発生されるノイズを低減して、アドレス放電を安定させることができると共に、駆動マージンを向上させることができる。

すなわち、本発明の第１及び第２実施の形態で説明した効果よりさらに向上した効果を期待することができる。例えば、予備リセット期間により駆動期間を十分に確保することによって、アドレス波形間の印加時点差をさらに精密にすることができ、調整できる休止期間の範囲がさらに拡大される。

リセット期間、アドレス期間、サステイン期間及び休止期間に対する説明は、図６の部分で、そして予備リセット期間に対する説明は図１３の部分で十分に説明したので、その説明は省略する。

一般的なプラズマディスプレイパネルの構造を示した図である。 従来プラズマディスプレイ装置の画像階調を具現する方法を示した図である。 従来の放電セル内の電荷状態を説明するための図である。 従来プラズマディスプレイ装置の駆動波形を示した図である。 本発明の第１実施の形態に係るプラズマディスプレイ装置を説明するための図である。 本発明の第１実施の形態に係る駆動波形を説明するための図である。 本発明の第１実施の形態に係るプラズマディスプレイ装置の他の駆動波形を説明するための図である。 本発明の第１実施の形態に係るアドレス期間の駆動波形を説明するための図である。 本発明の第１実施の形態に係るアドレス期間の駆動波形を説明するための図である。 本発明の第１実施の形態に係るアドレス期間の駆動波形を説明するための図である。 本発明の第１実施の形態に係るアドレス期間の駆動波形を説明するための図である。 本発明の第１実施の形態に係るアドレス期間の駆動波形を説明するための図である。 図６のC領域に対して説明するための図である。 本発明の第１実施の形態に係るアドレス期間の他の駆動波形を説明するための図である。 本発明の第１実施の形態に係るアドレス期間の他の駆動波形を説明するための図である。 本発明の第１実施の形態に係るアドレス期間の他の駆動波形を説明するための図である。 本発明の第１実施の形態に係るアドレス期間のもう１つの駆動波形を説明するための図である。 図１１の駆動波形をさらに詳細に説明するための図である。 図１１の駆動波形をさらに詳細に説明するための図である。 図１１の駆動波形をさらに詳細に説明するための図である。 本発明の第２実施の形態に係る駆動波形を説明するための図である。 本発明の第２実施の形態に係る放電セル内の電荷状態を説明するための図である。 本発明の第３実施の形態に係る駆動波形を説明するための図である。

Claims (17)

1. 複数のスキャン電極とサステイン電極及び前記スキャン電極とに交差するアドレス電極が形成されるプラズマディスプレイパネルと、
   前記スキャン電極に、負極性波形と該負極性波形に続けてリセット波形とを印加し、該リセット波形に続けてスキャン波形を印加するスキャン駆動部と、
   前記サステイン電極に、前記負極性波形と対応される正極性波形を印加するサステイン駆動部と、
   前記スキャン波形に対応して、印加時点が互いに異なる少なくとも２つのアドレス波形を前記アドレス電極に印加するデータ駆動部と
   を含み、
   前記プラズマディスプレイパネルがしきい温度以上であれば、前記スキャン電極またはサステイン電極に印加される最後のサステイン波形の印加時点から所定の波形が印加されるまで、休止期間が異なるようになることを特徴とするプラズマディスプレイ装置。
2. 前記所定の波形は、セットアップ波形、セットダウン波形またはスキャン波形のうち、いずれかであることを特徴とする請求項１に記載のプラズマディスプレイ装置。
3. 前記スキャン駆動部は、第１しきい温度を設定し、前記プラズマディスプレイパネルの温度が前記第１しきい温度を超過する時、該第１しきい温度の以下である時の休止期間より長くすることを特徴とする請求項１に記載のプラズマディスプレイ装置。
4. 前記第１しきい温度は、４０℃であることを特徴とする請求項３に記載のプラズマディスプレイ装置。
5. 前記休止期間は、１００μｓ以上１ｍｓ以下であることを特徴とする請求項１に記載のプラズマディスプレイ装置。
6. 前記最後のサステイン波形のパルス幅は、１μｓ以上１ｍｓ以下であることを特徴とする請求項１に記載のプラズマディスプレイ装置。
7. 同じ前記スキャン波形に対応し、互いに異なる前記アドレス電極に印加されるアドレス波形間の印加時点は、互いに異なることを特徴とする請求項１に記載のプラズマディスプレイ装置。
8. 前記負極性波形は、立下りランプ波形をなし、前記正極性波形は、一定に維持されることを特徴とする請求項１に記載のプラズマディスプレイ装置。
9. 複数のスキャン電極とサステイン電極及び前記スキャン電極とに交差するアドレス電極が形成されるプラズマディスプレイパネルと、
   前記スキャン電極に、負極性波形と前記負極性波形に続けてリセット波形とを印加し、該リセット波形に続けてスキャン波形を印加するスキャン駆動部と、
   前記サステイン電極に、前記負極性波形と対応される正極性波形を印加するサステイン駆動部と
   を含み、
   前記プラズマディスプレイパネルがしきい温度以上であれば、前記スキャン電極またはサステイン電極に印加される最後のサステイン波形の印加時点から所定の波形が印加されるまで、休止期間が異なるようになることを特徴とするプラズマディスプレイ装置。
10. 前記スキャン駆動部は、第１しきい温度を設定し、前記プラズマディスプレイパネルの温度が前記第１しきい温度を超過する時、前記第１しきい温度以下である時の休止期間より長くすることを特徴とする請求項９に記載のプラズマディスプレイ装置。
11. 前記第１しきい温度は、４０℃であることを特徴とする請求項１０に記載のプラズマディスプレイ装置。
12. 前記休止期間は、１００μｓ以上１ｍｓ以下であることを特徴とする請求項９に記載のプラズマディスプレイ装置。
13. 前記最後のサステイン波形のパルス幅は、１μｓ以上１ｍｓ以下であることを特徴とする請求項９に記載のプラズマディスプレイ装置。
14. 前記負極性波形は、立下りランプ波形をなし、前記正極性波形は、一定に維持されることを特徴とする請求項９に記載のプラズマディスプレイ装置。
15. 複数のスキャン電極とサステイン電極及び前記スキャン電極とに交差するアドレス電極が形成されたプラズマディスプレイパネルを含むプラズマディスプレイ装置の駆動方法において、
    前記スキャン電極に負極性波形を印加し、前記サステイン電極に前記負極性波形と対応する正極性波形を印加するステップと、
    前記スキャン電極に、前記負極性波形に続けてリセット波形を印加し、該リセット波形に続けてスキャン波形を印加し、前記アドレス電極に前記スキャン波形に対応して、印加時点が互いに異なる少なくとも２つのアドレス波形を印加するステップと
    を含み、
    前記プラズマディスプレイパネルがしきい温度以上であれば、前記スキャン電極またはサステイン電極に印加される最後のサステイン波形の印加時点から所定の波形が印加されるまで、休止期間が異なるようになることを特徴とするプラズマディスプレイ装置の駆動方法。
16. 前記休止期間は、１００μｓ以上１ｍｓ以下であることを特徴とする請求項１５に記載のプラズマディスプレイ装置の駆動方法。
17. 前記最後のサステイン波形のパルス幅は、１μｓ以上１ｍｓ以下であることを特徴とする請求項１５に記載のプラズマディスプレイ装置の駆動方法。

Images