KR100838084B1 - 적응적인 초기화를 수행하는 방전 표시 패널의 구동 방법 - Google Patents

적응적인 초기화를 수행하는 방전 표시 패널의 구동 방법 Download PDF

Info

Publication number
KR100838084B1
KR100838084B1 KR1020070034614A KR20070034614A KR100838084B1 KR 100838084 B1 KR100838084 B1 KR 100838084B1 KR 1020070034614 A KR1020070034614 A KR 1020070034614A KR 20070034614 A KR20070034614 A KR 20070034614A KR 100838084 B1 KR100838084 B1 KR 100838084B1
Authority
KR
South Korea
Prior art keywords
voltage
display panel
temperature range
rising
potential
Prior art date
Application number
KR1020070034614A
Other languages
English (en)
Inventor
최학기
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070034614A priority Critical patent/KR100838084B1/ko
Priority to US12/007,976 priority patent/US20080246754A1/en
Application granted granted Critical
Publication of KR100838084B1 publication Critical patent/KR100838084B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, 전원이 인가되는 시점으로부터 초기 시간 동안에 방전 디스플레이 패널의 모든 디스플레이 셀들에 상승 전압과 하강 전압을 인가하는 방전 표시 패널의 구동 방법이다. 여기에서, 시간에 대한 상승 전압의 변화 비율 및 시간에 대한 하강 전압의 변화 비율 중에서 적어도 어느 하나가 방전 디스플레이 패널의 주위 온도에 비례하여 변한다.

Description

적응적인 초기화를 수행하는 방전 표시 패널의 구동 방법{Discharge display panel performing adaptive initialization}
도 1은 본 발명에 따른 구동 방법이 적용되는 방전 표시 패널로서의 플라즈마 표시 패널의 구조를 보여주는 내부 사시도이다.
도 2는 도 1의 방전 표시 패널의 단위 표시-셀의 구성을 보여주는 단면도이다.
도 3은 도 1의 플라즈마 표시 패널의 Y 전극-라인들에 대한 어드레스-표시 분리(Address-Display Separation) 구동 방식을 보여주는 타이밍도이다.
도 4는 본 발명에 따른 구동 방법을 수행하는 구동 장치를 보여주는 블록도이다.
도 5는 도 4의 구동 장치에 의하여 단위 서브-필드에서 도 1의 패널에 인가되는 구동 신호들을 보여주는 타이밍도이다.
도 6은 도 5의 t52 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.
도 7은 도 5의 t54 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.
도 8은 도 4의 구동 장치에서 Y-구동부의 주사 구동 회로 및 스위칭 출력 회 로를 보여주는 도면이다.
도 9는 도 8의 리셋/유지 회로를 보여주는 도면이다.
도 10은 도 4의 구동 장치에서 X-구동부의 내부 회로를 보여주는 도면이다.
도 11은 도 8 내지 10의 전계효과 트랜지스터들 각각의 소오스 전위를 접지화시키기 위한 구동 버퍼를 보여주는 회로도이다.
도 12는 전원이 인가되는 시점으로부터 초기 시간 동안에 도 1의 플라즈마 디스플레이 패널의 주위 온도가 제1 온도 범위로서의 상온 범위에 속하는 경우, X 전극 라인들 및 Y 전극 라인들에 인가되는 구동 신호들의 제1 예를 보여주는 타이밍도이다.
도 13은 전원이 인가되는 시점으로부터 초기 시간 동안에 도 1의 플라즈마 디스플레이 패널의 주위 온도가 제2 온도 범위로서의 저온 범위에 속하는 경우, X 전극 라인들 및 Y 전극 라인들에 인가되는 구동 신호들의 제1 예를 보여주는 타이밍도이다.
도 14는 전원이 인가되는 시점으로부터 초기 시간 동안에 도 1의 플라즈마 디스플레이 패널의 주위 온도가 제3 온도 범위로서의 고온 범위에 속하는 경우, X 전극 라인들 및 Y 전극 라인들에 인가되는 구동 신호들의 제1 예를 보여주는 타이밍도이다.
도 15는 전원이 인가되는 시점으로부터 초기 시간 동안에 도 1의 플라즈마 디스플레이 패널의 주위 온도가 제1 온도 범위로서의 저온 범위에 속하는 경우, X 전극 라인들 및 Y 전극 라인들에 인가되는 구동 신호들의 제2 예를 보여주는 타이 밍도이다.
도 16은 전원이 인가되는 시점으로부터 초기 시간 동안에 도 1의 플라즈마 디스플레이 패널의 주위 온도가 제3 온도 범위로서의 고온 범위에 속하는 경우, X 전극 라인들 및 Y 전극 라인들에 인가되는 구동 신호들의 제2 예를 보여주는 타이밍도이다.
도 17은 전원이 인가되는 시점으로부터 초기 시간 동안에 도 1의 플라즈마 디스플레이 패널의 주위 온도가 제2 온도 범위로서의 저온 범위에 속하는 경우, X 전극 라인들 및 Y 전극 라인들에 인가되는 구동 신호들의 제3 예를 보여주는 타이밍도이다.
도 18은 전원이 인가되는 시점으로부터 초기 시간 동안에 도 1의 플라즈마 디스플레이 패널의 주위 온도가 제3 온도 범위로서의 고온 범위에 속하는 경우, X 전극 라인들 및 Y 전극 라인들에 인가되는 구동 신호들의 제3 예를 보여주는 타이밍도이다.
<도면의 주요 부분에 대한 부호의 설명>
1...플라즈마 표시 패널, 10...앞쪽 글라스 기판,
11, 15...유전체층, 12...보호층,
13...뒤쪽 글라스 기판, 14...방전 공간,
16...형광체, 17...격벽,
X1, ..., Xn...X 전극-라인, Y1, ..., Yn...Y 전극-라인,
AR1, ..., ABm...어드레스 전극-라인, Xna, Yna...투명 전극-라인,
Xnb, Ynb...금속 전극-라인,
SF1, ...SF8, SF1, ...SF8...서브-필드,
42...제어부, 43...어드레스 구동부, 44...X-구동부, 45...Y-구동부, 41...영상 처리부, RSC...리셋/유지 회로, AC...주사 구동 회로, SIC...스위칭 출력 회로.
본 발명은, 방전 표시 패널의 구동 방법에 관한 것으로서, 보다 상세하게는, 전원이 인가되는 시점으로부터 초기 시간 동안에 방전 디스플레이 패널의 모든 디스플레이 셀들에 상승 전압과 하강 전압을 인가하는 방전 표시 패널의 구동 방법에 관한 것이다.
통상적인 방전 표시 장치 예를 들어, 미국 특허 제5,541,618호의 플라즈마 표시 장치에서는, 단위 프레임이 시분할 계조 표시를 위한 복수의 서브필드들로 구분되고, 서브필드들 각각이 리셋 주기, 어드레싱 주기, 및 유지 주기를 포함한다. 서브필드들 각각은 고유한 계조 가중값을 가지며, 이 계조 가중값에 비례하여 유지 주기가 설정된다.
상기와 같은 통상적인 방전 표시 패널의 구동 방법에 있어서, 전원이 인가되는 시점으로부터 초기 시간 동안에 방전 디스플레이 패널의 모든 디스플레이 셀들을 안정적으로 초기화하기 위하여 모든 디스플레이 셀들에 상승 전압과 하강 전압이 반복적으로 인가된다. 그럼에도 불구하고, 전원이 인가되는 시점으로부터 초기 시간 동안에 모든 디스플레이 셀들이 안정적으로 초기화되지 못함에 따라, 초기에 비정상적인 디스플레이가 수행되는 문제점이 있다.
본 발명의 목적은, 전원이 인가되는 시점으로부터 초기 시간 동안에 정상적인 디스플레이가 수행될 수 있게 하는 방전 표시 패널의 구동 방법을 제공하는 것이다.
상기 목적을 이루기 위한 본 발명은, 전원이 인가되는 시점으로부터 초기 시간 동안에 방전 디스플레이 패널의 모든 디스플레이 셀들에 상승 전압과 하강 전압을 인가하는 방전 표시 패널의 구동 방법이다. 여기에서, 시간에 대한 상기 상승 전압의 변화 비율 및 시간에 대한 상기 하강 전압의 변화 비율 중에서 적어도 어느 하나가 상기 방전 디스플레이 패널의 주위 온도에 비례하여 변한다.
본 발명의 상기 방전 표시 패널의 구동 방법에 의하면, 상기 방전 디스플레이 패널의 주위 온도가 낮아지면 상승 전압 및/또는 하강 전압의 변화 비율이 낮아진다. 이에 따라, 저온에서 강하고 빠른 방전이 잘 일어나지만 약하고 늦은 방전이 잘 일어나지 않는 문제점이 개선될 수 있다.
역으로, 상기 방전 디스플레이 패널의 주위 온도가 높아지면 상승 전압 및/또는 하강 전압의 변화 비율이 높아진다. 이에 따라, 고온에서 약하고 늦은 방전이 잘 일어나지만 강하고 빠른 방전이 잘 일어나지 않는 문제점이 개선될 수 있다.
요약하면, 상기 방전 디스플레이 패널의 주위 온도와 무관하게 강하고 빠른 방전이 잘 일어나면서도 약하고 늦은 방전도 잘 일어날 수 있다. 즉, 서로 다른 방전 조건들을 가진 모든 디스플레이 셀들에서 방전이 일어날 수 있다. 따라서, 전원이 인가되는 시점으로부터 초기 시간 동안에 모든 디스플레이 셀들이 안정적으로 초기화됨에 따라, 초기에도 정상적인 디스플레이가 수행될 수 있다.
이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다.
도 1은 본 발명에 따른 구동 방법이 적용되는 방전 표시 패널로서의 플라즈마 표시 패널(1)의 구조를 보여준다. 도 2는 도 1의 패널(1)의 단위 표시-셀의 구성을 보여준다.
도 1 및 2를 참조하면, 통상적인 면방전 플라즈마 표시 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극-라인들(AR1, ..., ABm), 유전체층(11, 15), 주사 전극 라인들로서의 Y 전극-라인들(Y1, ..., Yn), X 전극-라인들(X1, ..., Xn), 형광체(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극-라인들(AR1, ..., ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정 한 패턴으로 형성된다. 하부 유전체층(15)은 어드레스 전극-라인들(AR1, ..., ABm)의 앞쪽에서 전면(全面) 도포된다. 하부 유전체층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극-라인들(AR1, ..., ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 셀의 방전 영역을 구획하고 각 셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광체(16)는, 격벽(17)들 사이에 도포된다.
X 전극-라인들로서의 X 전극-라인들(X1, ..., Xn)과 Y 전극-라인들로서의 Y 전극-라인들(Y1, ..., Yn)은 어드레스 전극-라인들(AR1, ..., ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 셀을 설정한다. 각 X 전극-라인(X1, ..., Xn)과 각 Y 전극-라인(Y1, ..., Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극-라인(도 2의 Xna, Yna)과 전도도를 높이기 위한 금속 전극-라인(도 2의 Xnb, Ynb)이 결합되어 형성된다. 앞쪽 유전체층(11)은 X 전극-라인들(X1, ..., Xn)과 Y 전극-라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전체층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.
도 3은 도 1의 플라즈마 표시 패널의 Y 전극-라인들(Y1, ..., Yn)에 대한 어드레스-표시 분리(Address-Display Separation) 구동 방식을 보여준다.
도 3을 참조하면, 모든 단위 프레임들 각각은 시분할 계조 표시를 실현하기 위하여 8 개의 서브필드들(SF1, ..., SF8)로 분할된다. 또한, 각 서브필드(SF1, ..., SF8)는 리셋 주기(I1, ..., I8), 어드레스 주기(A1, ..., A8), 및 유지 주기(S1, ..., S8)로 분할된다.
모든 표시 셀들의 방전 조건들은 각 리셋 주기(I1, ..., I8)에서 균일해진다.
각 어드레스 주기(A1, ..., A8)에서는, 어드레스 전극-라인들(도 1의 AR1, ..., ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극-라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 표시 데이터 신호가 인가되면 상응하는 방전 셀에서 어드레스 방전에 의하여 설정 레벨 이상의 벽전압이 형성되며, 그렇지 않은 방전 셀에서는 설정 레벨 이상의 벽전압이 형성되지 않는다.
각 유지 주기(S1, ..., S8)에서는, 모든 Y 전극-라인들(Y1, ..., Yn)과 모든 X 전극-라인들(X1, ..., Xn)에 유지용 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(A1, ..., A8)에서 설정 레벨 이상의 벽전압이 형성되어 있는 방전 셀들에서 표시 방전을 일으킨다. 따라서 플라즈마 표시 패널의 휘도는 단위 프레임에서 차지하는 유지 주기(S1, ..., S8)의 길이에 비례한다. 단위 프레임에서 차지하는 유지 주기(S1, ..., S8)의 길이는 255T(T는 단위 시간)이다. 따라서 단위 프레임에서 한 번도 표시되지 않은 경우를 포함하여 256 계조로써 표시할 수 있다.
여기에서, 제1 서브필드(SF1)의 유지 주기(S1)에는 20에 상응하는 시간(1T)이, 제2 서브필드(SF2)의 유지 주기(S2)에는 21에 상응하는 시간(2T)이, 제3 서브필드(SF3)의 유지 주기(S3)에는 22에 상응하는 시간(4T)이, 제4 서브필드(SF4)의 유지 주기(S4)에는 23에 상응하는 시간(8T)이, 제5 서브필드(SF5)의 유지 주기(S5)에는 24에 상응하는 시간(16T)이, 제6 서브필드(SF6)의 유지 주기(S6)에는 25에 상응하는 시간(32T)이, 제7 서브필드(SF7)의 유지 주기(S7)에는 26에 상응하는 시간(64T)이, 그리고 제8 서브필드(SF8)의 유지 주기(S8)에는 27에 상응하는 시간(128T)이 각각 설정된다.
이에 따라, 8 개의 서브필드들중에서 표시될 서브필드를 적절히 선택하면, 어느 서브필드에서도 표시되지 않는 0(영) 계조를 포함하여 모두 256 계조의 표시가 수행될 수 있다.
도 4를 참조하면, 본 발명에 따른 방전 표시 패널의 구동 방법의 구동 장치는 영상 처리부(41), 제어부(42), 어드레스 구동부(43), X-구동부(44), 및 Y-구동부(45)를 포함한다.
영상 처리부(41)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 제어부(42)는 영상 처리 부(41)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다.
어드레스 구동부(43)는, 제어부(42)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 플라즈마 표시 패널(1)의 어드레스 전극-라인들(도 1의 AR1, ..., ABm)에 인가한다. X-구동부(44)는 제어부(42)로부터의 구동 제어 신호들(SA, SY, SX) 중에서 X-구동 제어 신호(SX)를 처리하여 플라즈마 표시 패널(1)의 X 전극 라인들로서의 X 전극-라인들(도 1의 X1, ..., Xn)을 구동한다. Y-구동부(45)는 제어부(42)로부터의 구동 제어 신호들(SA, SY, SX) 중에서 Y 전극 라인들로서의 Y-구동 제어 신호(SY)를 처리하여 플라즈마 표시 패널(1)의 Y 전극-라인들(도 1의 Y1, ..., Yn)을 구동한다.
도 5는 도 4의 구동 장치에 의하여 단위 서브-필드(SF)에서 도 1의 패널(1)에 인가되는 구동 신호들을 보여준다. 도 5에서 참조부호 SAR1 .. ABm은 각 어드레스 전극-라인(도 1의 AR1, AG1, ..., AGm, ABm)에 인가되는 구동 신호를, SX1 .. Xn은 X 전극-라인들(도 1의 X1, ...Xn)에 인가되는 구동 신호를, 그리고 SY1, ..., SYn은 각 Y 전극-라인(도 1의 Y1, ...Yn)에 인가되는 구동 신호를 가리킨다.
도 6은 도 5의 t52 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 7은 도 5의 t54 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 6 및 7에서 도 2와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. 도 1, 및 5 내지 7을 참조하여 그 구동 방법을 설명하면 다음과 같다.
단위 서브-필드(SF)의 리셋 주기(I)에서의 전위 상승 주기(t51 ~ t52)에서는, Y 전극-라인들(Y1, ..., Yn)에 인가되는 전위가 제5 전위(｜VSCL - VSCH｜) 예를 들어, 120 볼트(V)로부터 제5 전위(｜VSCL - VSCH｜)보다 제6 전위(VSET) 예를 들어, 195 볼트(V)만큼 더 높은 제1 전위(VSET + ｜VSCL - VSCH｜) 예를 들어, 315 볼트(V)까지 지속적으로 상승된다. 여기에서, 주사-바이어스 전위로서의 제3 전위(VSCH) 예를 들어, - 70 볼트(V)와 주사 전위로서의 제4 전위(VSCL) 예를 들어, - 190 볼트(V)의 차이에 의하여 제5 전위(｜VSCL - VSCH｜)가 발생된다. X 전극-라인들(X1, ..., Xn)과 어드레스 전극-라인들(AR1, ..., ABm)에는 접지 전위(VG)가 인가된다.
이에 따라, Y 전극-라인들(Y1, ..., Yn)과 X 전극-라인들(X1, ..., Xn) 사이에 방전이 일어나는 한편, Y 전극-라인들(Y1, ..., Yn)과 어드레스 전극-라인들(AR1, ..., ABm) 사이에도 방전이 일어난다. 이에 따라, Y 전극-라인들(Y1, ..., Yn) 주위에는 부극성 벽전하들이 많이 형성되고, X 전극-라인들(X1, ..., Xn) 주위에는 정극성의 벽전하들이 형성되며, 어드레스 전극-라인들(AR1, ..., ABm) 주위에도 정극성의 벽전하들이 형성된다(도 6 참조).
다음에, 리셋 주기(I)에서의 제1 전위-하강 주기(t52~t53)에서는, X 전극-라인들(X1, ..., Xn)에 인가되는 전위가 접지 전위(VG)로 유지된 상태에서, Y 전극 라인들로서의 Y 전극-라인들(Y1, ..., Yn)에 인가되는 전위가 상기 제1 전위로부터 접지 전위(VG)까지 상대적으로 급속히 하강한다. 여기에서, 어드레스 전극-라인들(AR1, ..., ABm)에는 접지 전위(VG)가 인가된다.
다음에, 리셋 주기(I)에서의 제2 전위-하강 주기(t53~t54)에서는, X 전극-라인들(X1, ..., Xn)에 인가되는 전위가 제9 전위(VE) 예를 들어, 110 볼트(V)로 유지된 상태에서, Y 전극 라인들로서의 Y 전극-라인들(Y1, ..., Yn)에 인가되는 전위가 접지 전위(VG)로부터 부극성 전위인 제2 전위(VF) 예를 들어, - 170 볼트(V)까지 완만하게 하강한다. 여기에서, 어드레스 전극-라인들(AR1, ..., ABm)에는 접지 전위(VG)가 인가된다.
상기와 같은 전위-하강 주기(t52~t54)에 의하면, X 전극-라인들(X1, ..., Xn)과 Y 전극-라인들(Y1, ..., Yn) 사이의 방전으로 인하여, Y 전극-라인들(Y1, ..., Yn) 주위의 부극성의 벽전하들의 일부가 X 전극-라인들(X1, ..., Xn) 주위로 이동한 다. 또한, 어드레스 전극-라인들(AR1, ..., ABm)에는 접지 전위(VG)가 인가되므로, 어드레스 전극-라인들(AR1, ..., ABm) 주위의 정극성의 벽전하들이 약간 증가한다(도 7 참조).
이에 따라, 이어지는 어드레싱 주기(A)에서, 어드레스 전극-라인들(AR1, ..., ABm)에 표시 데이터 신호가 인가되고, 상기 제3 전위(VSCH)로 바이어싱된 Y 전극-라인들(Y1, ..., Yn)에 상기 제4 전위(VSCL)의 주사 펄스가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다. 여기에서, 주사-바이어스 전위로서의 제3 전위(VSCH)는, 접지 전위(VG)보다 낮은 부극성 전위로서, 상기 리셋-하강 전위로서의 제2 전위(VF)보다 높다. 하지만, 주사 전위로서의 제4 전위(VSCL)는 제2 전위(VF)보다 낮다.
각 어드레스 전극-라인(AR1, ..., ABm)에 인가되는 표시 데이터 신호는 표시 셀을 선택할 경우에 어드레스 전위(VA) 예를 들어, 65 볼트(V)가, 그렇지 않을 경우에 접지 전위(VG)가 인가된다. 이에 따라 제4 전위(VSCL)의 주사 펄스가 인가되는 동안에 어드레스 전위(VA)의 표시 데이터 신호가 인가되면 상응하는 표시 셀에서 어드레스 방전에 의하여 설정 레벨 이상의 벽전위가 형성되며, 그렇지 않은 표시 셀에서는 설정 레벨 이상의 벽전위가 형성되지 않는다. 여기에서, 보다 정확하고 효 율적인 방전을 위하여, X 전극-라인들(X1, ...Xn)에 상기 제9 전위(VE)가 인가된다.
이어지는 유지 주기(S)에서는, 모든 Y 전극-라인들(Y1, ...Yn)과 X 전극-라인들(X1, ...Xn)에 제7 전위(VS)의 유지 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(A)에서 벽전하들이 형성된 표시 셀들에서 유지를 위한 방전을 일으킨다.
도 8은 도 4의 구동 장치에서 Y-구동부(45)의 주사 구동 회로(AC) 및 스위칭 출력 회로(SIC)를 보여준다. 도 8을 참조하면, 본 발명에 따른 Y-구동부는 리셋/유지 회로(RSC), 주사 구동 회로(AC) 및 스위칭 출력 회로(SIC)를 포함한다.
리셋/유지 회로(RSC)는 리셋 주기(도 5의 I) 및 유지 주기(도 5의 S)에서 Y 전극-라인들(Y1, ...Yn)에 인가될 구동 신호들을 발생시킨다. 주사 구동 회로(AC)는 어드레싱 주기(도 5의 A)에서 Y 전극-라인들(Y1, ...Yn)에 인가될 구동 신호들을 발생시킨다. 스위칭 출력 회로(SIC)에서는, 위쪽 트랜지스터들(YU1, ..., YUn) 및 아래쪽 트랜지스터들(YL1, ..., YLn)이 배열되어, 각 위쪽 트랜지스터 및 각 아래쪽 트랜지스터의 공통 출력 라인이 각각의 Y 전극-라인(Y1, ..., Yn)에 대응되도록 연결되어 있다. 제어부(42)로부터의 스위칭 제어 신호들은 구동 버퍼들(도시되지 않음)을 통하여 위쪽 트랜지스터들(YU1, ..., YUn) 및 아래쪽 트랜지스터들(YL1, ..., YLn)의 제어 단자들로서의 게이트들(Gates)에 인가된다.
도 5 및 8을 참조하여, 도 8의 Y-구동부의 동작 과정을 살펴보면 다음과 같 다.
어드레싱 주기(A)에 있어서, 주사 구동 회로(AC)의 주사-전위 트랜지스터(SSCL)가 온(On) 상태이다. 이에 따라 주사 펄스의 전위인 부극성의 제4 전위(VSCL)가 주사-전위용 트랜지스터(SSCL)를 통하여 스위칭 출력 회로(SIC)의 아래쪽 트랜지스터들(YL1, ..., YLn)에 인가된다. 또한, 주사-바이어스 전위인 제3 전위(VSCH)가 다이오드(DM)를 통하여 스위칭 출력 회로(SIC)의 위쪽 트랜지스터들(YU1, ..., YUn)에 인가된다. 따라서, 어드레싱 주기(A)에 있어서, 대전력 캐페시터(CM)에는 제4 전위(VSCL)와 제3 전위(VSCH)의 차이 전압(｜VSCL - VSCH｜)이 인가된다.
위와 같은 상태에서, 주사될 한 Y 전극-라인에 연결된 아래쪽 트랜지스터가 턴 온(turn on)되고 위쪽 트랜지스터가 턴 오프(turn off)된다. 또한, 주사되지 않을 나머지 모든 Y 전극-라인들에 연결된 아래쪽 트랜지스터들이 턴 오프(turn off)되고 위쪽 트랜지스터들이 턴 온(turn on)된다. 이에 따라, 주사될 한 Y 전극-라인에는 주사 펄스의 전위인 제4 전위(VSCL)가 인가되고, 주사되지 않을 나머지 모든 Y 전극-라인들에는 주사-바이어스 전위인 제3 전위(VSCH)가 인가된다.
리셋 주기(I) 및 유지 주기(S)에서의 동작은 도 9의 리셋/유지 회로(RSC)를 참조하여 설명될 것이다.
한편, X-구동부(64)로부터의 출력(OX)이 X 전극-라인들(X1, ..., Xn)에 인가되는 동작에 대해서는 도 10을 참조하여 설명될 것이다.
도 9는 도 8의 리셋/유지 회로(RSC)를 보여준다. 도 5, 8, 및 9를 참조하여 도 9의 리셋/유지 회로(RSC)의 동작을 설명하면 다음과 같다.
단위 서브-필드(SF)의 리셋 주기(I)에 포함된 전위 상승 주기(t51~t52)에 있어서, 주사 구동 회로(AC)의 주사-전위 트랜지스터(SSCL)가 턴 온(turn on)됨에 따라, 대전력 캐페시터(CM)의 윗단의 초기 전위는 제4 전위(VSCL)와 제3 전위(VSCH)의 차이 전위인 정극성의 제5 전위(｜VSCL - VSCH｜)로 상승한다. 또한, 스위칭 출력 회로(SIC)의 아래쪽 트랜지스터들(YL1, ..., YLn)이 턴 오프(turn off)되고, 위쪽 트랜지스터들(YU1, ..., YUn)이 턴 온(turn on)됨에 따라, 상기 정극성의 제3 전위(｜VSCL - VSCH｜)가 Y 전극-라인들(Y1, ...Yn)에 인가된다.
이와 같이 정극성의 제3 전위(｜VSCL - VSCH｜)가 Y 전극-라인들(Y1, ...Yn)에 인가된 시점으로부터 전위 상승 주기(t51~t52)의 종료 시점(t52)까지에는, 스위칭 출력 회로(SIC)의 주사-전위 트랜지스터(SSCL)가 턴 오프(turn off)되고, 리셋/유지 회로(RSC)의 제5 트랜지스터(ST5)가 턴 온(turn on)된다. 또한, 제8 트랜지스터(ST8)의 베이스에 점진적으로 증가하는 정극성 제어 전위가 인가됨에 따라, Y 전극-라인들(Y1, ...Yn)의 전위는 제3 전위(｜VSCL - VSCH｜)로부터 제3 전위(｜VSCL - VSCH｜)보다 제6 전위(VSET)만큼 더 높은 제1 전위(VSET + ｜VSCL - VSCH｜)까지 지속적으로 상승된다.
리셋 주기(I)에서의 제1 전위-하강 주기(t52~t53)에 있어서, 리셋/유지 회 로(RSC)의 제5 트랜지스터(ST5)가 턴 온(turn on)된 상태에서, 스위칭 출력 회로(SIC)의 위쪽 트랜지스터들(YU1, ..., YUn) 및 리셋/유지 회로(RSC)의 제8 트랜지스터(ST8)가 턴 오프(turn off)되고, 스위칭 출력 회로(SIC)의 아래쪽 트랜지스터들(YL1, ..., YLn) 및 리셋/유지 회로(RSC)의 제4 트랜지스터(ST4)가 턴 온(turn on)된다.
이에 따라, Y 전극 라인들로서의 Y 전극-라인들(Y1, ..., Yn)에 인가되는 전위가 제1 전위(VSET + ｜VSCL - VSCH｜)로부터 접지 전위(VG)까지 하강된다.
리셋 주기(I)에서의 제2 전위-하강 주기(t53~t54)에 있어서, 리셋/유지 회로(RSC)의 제4 트랜지스터(ST4) 및 제5 트랜지스터(ST5)가 턴 오프(turn off)되고, 리셋-하강용 스위치로서의 제7 트랜지스터(ST7)의 게이트에 지속적으로 상승하는 정극성 전위가 인가됨에 의하여 제7 트랜지스터(ST7)의 채널 저항이 점점 적어진다. 이에 따라, Y 전극-라인들(Y1, ..., Yn)에 인가되는 전위가 접지 전위(VG)로부터 상기 부극성의 제2 전위(VF)까지 지속적으로 하강된다. 리셋 주기의 전위 하강 주기(t2 ~ t3)의 말기에서, 하강 전위용 스위치(ST7)가 온(On) 상태인 동안에만 Y 전극-라인들(Y1, ..., Yn)에 제2 전위(VF)가 인가된다. 여기에서, 제2 전위(VF)는 제4 전위(VSCL)에 비하여 제너 다이오드(ZD)의 역방향 항복 전압만큼 높다.
이어지는 어드레싱 주기(A)에 있어서, 리셋/유지 회로(RSC)의 모든 트랜지스터들(ST1 내지 ST8)이 턴 오프(turn off)되어, 리셋/유지 회로(RSC)의 출력단(ORS) 이 전기적인 플로팅(floating) 상태가 된다.
이어지는 유지 주기(S)에 있어서, 스위칭 출력 회로(SIC)의 위쪽 트랜지스터들(YU1, ..., YUn)은 턴 오프(turn off)되고, 아래쪽 트랜지스터들(YL1, ..., YLn)은 턴 온(turn on)된다. 또한, 리셋/유지 회로(RSC)에서의 동작은 다음과 같다.
모든 Y 전극-라인들(Y1, ..., Yn)에 인가되는 단위 펄스에 있어서, 상기 제7 전위(VS)로부터 접지 전위(VG)까지 하강하는 시간에서 제2 및 제5 트랜지스터들(ST2, ST5)만이 턴 온(turn on)된다. 이에 따라, 표시 셀들(전기적 캐페시터들)에 불필요하게 남아있는 전하들이 전력 재생용 캐페시터(CSY)에 수집된다. 이와 같이 수집된 전하들은 접지 전압(VG)으로부터 제7 전위(VS)까지 상승하는 시간에서 모든 Y 전극-라인들(Y1, ..., Yn)에 인가되어 재활용된다. 이에 대하여 단계적으로 설명하면 다음과 같다.
유지 주기(S)에서 모든 Y 전극-라인들(Y1, ..., Yn)에 인가되는 단위 펄스에 있어서, 접지 전위(VG)로부터 제7 전위(VS)까지 상승하는 시간에서 제1 및 제5 트랜지스터들(ST2, ST5)만이 턴 온(turn on)된다. 이에 따라, 전력 재생용 캐페시터(CSY)에 수집되었던 전하들이 제1 전계효과 트랜지스터(ST1), 제1 다이오드(D1), 동조 코일(LY), 제5 전계효과 트랜지스터(ST5), 및 출력단(ORS)를 통하여 모든 Y 전극-라인들(Y1, ..., Yn)에 인가된다.
다음에, 제3 및 제5 트랜지스터들(ST3, ST5)만이 턴 온(turn on)되어, 제7 전위(VS)가 모든 Y 전극-라인들(Y1, ..., Yn)에 인가된다. 여기에서, 제3 및 제5 트랜지스터들(ST3, ST5)만의 턴 온(turn on) 시점은 유지 펄스들의 상승 종료 시점이다.
다음에, 제7 전위(VS)로부터 접지 전위(VG)까지 하강하는 시간에서 제2 및 제5 트랜지스터들(ST2, ST5)만이 턴 온(turn on)된다. 이에 따라, 표시 셀들(전기적 캐페시터들)에 불필요하게 남아있는 전하들이 출력단(ORS), 제5 트랜지스터(ST5), 동조 코일(LY), 제2 다이오드(D2), 및 제2 트랜지스터(ST2)를 통하여 전력 재생용 캐페시터(CSY)에 수집된다.
최종적으로, 제4 및 제5 트랜지스터들(ST4, ST5)만이 턴 온(turn on)되어, 접지 전위(VG)가 모든 Y 전극-라인들(Y1, ..., Yn)에 인가된다.
도 10은 도 4의 구동 장치에서 X-구동부(44)의 내부 회로를 보여준다. 도 5, 8, 및 10을 참조하여 X-구동부(64)의 동작을 설명하면 다음과 같다.
단위 서브-필드(SF)의 리셋 주기(I)에 있어서, 전위 상승 주기(t1 ~ t2)에서 제12 트랜지스터(ST12)만이 턴 온(turn on)됨에 의하여 출력 신호(OX)가 접지 전위(VG)가 된다.
다음에, 리셋 주기(I)에서의 전위-하강 주기(t2 ~ t3), 및 어드레싱 주기(A)에서 제13 및 제14 트랜지스터들(ST13,ST14)만이 턴 온(turn on)됨에 의하여 출력 신호(OX)의 전위가 상기 제9 전위(VE)가 된다.
이어지는 유지 주기(S)에서 모든 X 전극-라인들(X1, ..., Xn)에 인가되는 단위 펄스에 있어서, 제7 전위(VS)으로부터 접지 전위(VG)까지 하강하는 시간에서 제10 트랜지스터(ST10)만이 턴 온(turn on)된다. 이에 따라, 표시 셀들(전기적 캐페시터들)에 불필요하게 남아있는 전하들이 전력 재생용 캐페시터(CSX)에 수집된다. 이와 같이 수집된 전하들은 접지 전압(VG)으로부터 제7 전위(VS)까지 상승하는 시간에서 모든 X 전극-라인들(X1, ..., Xn)에 인가되어 재활용된다. 이에 대하여 단계적으로 설명하면 다음과 같다.
유지 주기(S)에서 모든 X 전극-라인들(X1, ..., Xn)에 인가되는 단위 펄스에 있어서, 접지 전위(VG)로부터 제7 전위(VS)까지 상승하는 시간에서 제9 트랜지스터(ST9)만이 턴 온(turn on)된다. 이에 따라, 전력 재생용 캐페시터(CSX)에 수집되었던 전하들이 제9 트랜지스터(ST9), 제5 다이오드(D5), 동조 코일(LX), 및 출력단(Ox)을 통하여 모든 X 전극-라인들(X1, ..., Xn)에 인가된다.
다음에, 제11 트랜지스터(ST11)만이 턴 온(turn on)되어, 제7 전위(VS)가 모든 Y 전극-라인들(Y1, ..., Yn)에 인가된다. 여기에서, 제11 트랜지스터(ST11)만의 턴 온(turn on) 시점은 유지 펄스들의 상승 종료 시점이다.
다음에, 제7 전위(VS)로부터 접지 전위(VG)까지 하강하는 시간에서 제10 트랜지스터(ST10)만이 턴 온(turn on)된다. 이에 따라, 표시 셀들(전기적 캐페시터들)에 불필요하게 남아있는 전하들이 동조 코일(LX), 제6 다이오드(D6), 및 제10 트랜지스터(ST10)를 통하여 전력 재생용 캐페시터(CSX)에 수집된다.
최종적으로, 제12 트랜지스터(ST12)만이 턴 온(turn on)되어, 접지 전위(VG)가 모든 X 전극-라인들(X1, ..., Xn)에 인가된다.
도 11은 도 8 내지 10에서 접지단을 갖지 않는 전계효과 트랜지스터들 각각(ST)의 소오스 전위를 접지화시키기 위한 구동 버퍼(11)를 보여준다.
도 11을 참조하면, 구동 버퍼(11)는 포토 커플러(112), 다이오드(DB), 및 부스트랩(Bootstrap) 캐페시터(CB)를 포함한다.
노이즈 제거 기능도 함께 수행하는 포토 커플러(112)는 제어 신호(SCON)에 따라 동작하여 전계효과 트랜지스터들 각각(ST)의 게이트 구동 신호를 발생시킨다. 다이오드(DB)는 부스트랩(Bootstrap) 캐페시터(CB)에 충전된 전압으로 인하여 전류가 직류 전원(VCC)을 통하여 접지단으로 흐르지 않게 한다. 전원이 인가되는 시점으로부터 초기 시간 동안에 전계효과 트랜지스터들 각각(ST)의 소오스가 일 회 접지되면, 부스트랩(Bootstrap) 캐페시터(CB)가 충전된다. 이에 따라 전계효과 트랜 지스터들 각각(ST)의 소오스는 접지 전위(VG)가 유지되고, 포토 커플러(112)가 턴-온(turns on)되면, 직류 전원(VCC)에 의하여 전계효과 트랜지스터들 각각(ST)이 턴-온될 수 있다.
도 12는 전원이 인가되는 시점으로부터 초기 시간 동안에 도 1의 플라즈마 디스플레이 패널(1)의 주위 온도가 제1 온도 범위로서의 상온 범위에 속하는 경우, X 전극 라인들(X1, ..., Xn) 및 Y 전극 라인들(Y1, ..., Yn)에 인가되는 구동 신호들의 제1 예를 보여준다. 도 12에서 윗쪽 파형은 X 전극 라인들(X1, ..., Xn)에 인가되는 초기화 신호를, 그리고 아랫쪽 파형은 Y 전극 라인들(Y1, ..., Yn)에 인가되는 초기화 신호를 각각 가리킨다. 도 12에서 도 5와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.
도 8, 9, 11, 및 12를 참조하면, 제1 시간(t1 ~ t2)에 있어서 제4 트랜지스터(ST4), 제5 트랜지스터(ST), 및 아래쪽 트랜지스터들(YL1, ..., YLn)이 턴-온된다. 이에 따라, 접지단을 갖지 않는 전계효과 트랜지스터들 예를 들어, 제1 트랜지스터(ST1), 제3 트랜지스터(ST3), 및 제8 트랜지스터(ST8)의 부스트랩(Bootstrap) 캐페시터(CB)들이 충전된다. 제4 트랜지스터(ST4)가 턴-온됨에 따라 Y 전극 라인들(Y1, ..., Yn)에는 접지 전위(VG)가 인가된다.
제2 시간(t2 ~ t3)에 있어서 제7 트랜지스터(ST) 및 아래쪽 트랜지스터들(YL1, ..., YLn)이 턴-온된다. 이에 따라, 접지단을 갖지 않는 전계효과 트랜지 스터들 예를 들어, 제5 트랜지스터(ST5)의 부스트랩(Bootstrap) 캐페시터(CB)가 충전된다. 제7 트랜지스터(ST7)가 턴-온됨에 따라 Y 전극 라인들(Y1, ..., Yn)에는 부극성의 제2 전위(VF)가 인가된다.
전위 상승 주기(t3 ~ t4)에서는, Y 전극-라인들(Y1, ..., Yn)에 인가되는 전위가 제5 전위(｜VSCL - VSCH｜) 예를 들어, 120 볼트(V)로부터 제5 전위(｜VSCL - VSCH｜)보다 제6 전위(VSET) 예를 들어, 195 볼트(V)만큼 더 높은 제1 전위(VSET + ｜VSCL - VSCH｜) 예를 들어, 315 볼트(V)까지 지속적으로 상승된다. 여기에서, 주사-바이어스 전위로서의 제3 전위(VSCH) 예를 들어, - 70 볼트(V)와 주사 전위로서의 제4 전위(VSCL) 예를 들어, - 190 볼트(V)의 차이에 의하여 제5 전위(｜VSCL - VSCH｜)가 발생된다. X 전극-라인들(X1, ..., Xn)과 어드레스 전극-라인들(AR1, ..., ABm)에는 접지 전위(VG)가 인가된다.
이에 따라, Y 전극-라인들(Y1, ..., Yn)과 X 전극-라인들(X1, ..., Xn) 사이에 방전이 일어나는 한편, Y 전극-라인들(Y1, ..., Yn)과 어드레스 전극-라인들(AR1, ..., ABm) 사이에도 방전이 일어난다. 이에 따라, Y 전극-라인들(Y1, ..., Yn) 주위에는 부극성 벽전하들이 많이 형성되고, X 전극-라인들(X1, ..., Xn) 주위에는 정극성의 벽전하들이 형성되며, 어드레스 전극-라인들(AR1, ..., ABm) 주위에도 정극성의 벽전하들이 형성된다(도 6 참조).
다음에, 제1 전위-하강 주기(t4~t5)에서는, X 전극-라인들(X1, ..., Xn)과 어드레스 전극-라인들(AR1, ..., ABm)에 인가되는 전위가 접지 전위(VG)로 유지된 상태에서, Y 전극 라인들로서의 Y 전극-라인들(Y1, ..., Yn)에 인가되는 전위가 상기 제1 전위로부터 접지 전위(VG)까지 상대적으로 급속히 하강한다.
다음에, 제2 전위-하강 주기(t5~t6)에서는, X 전극-라인들(X1, ..., Xn)에 인가되는 전위가 제9 전위(VE) 예를 들어, 110 볼트(V)로 유지된 상태에서, Y 전극 라인들로서의 Y 전극-라인들(Y1, ..., Yn)에 인가되는 전위가 접지 전위(VG)로부터 부극성 전위인 제2 전위(VF) 예를 들어, - 170 볼트(V)까지 완만하게 하강한다. 여기에서, 어드레스 전극-라인들(AR1, ..., ABm)에는 접지 전위(VG)가 인가된다.
상기와 같은 전위-하강 주기(t4~t6)에 의하면, X 전극-라인들(X1, ..., Xn)과 Y 전극-라인들(Y1, ..., Yn) 사이의 방전으로 인하여, Y 전극-라인들(Y1, ..., Yn) 주위의 부극성의 벽전하들의 일부가 X 전극-라인들(X1, ..., Xn) 주위로 이동한다. 또한, 어드레스 전극-라인들(AR1, ..., ABm)에는 접지 전위(VG)가 인가되므로, 어드레스 전극-라인들(AR1, ..., ABm) 주위의 정극성의 벽전하들이 약간 증가한다(도 7 참조).
상기와 같은 전위 상승 주기(t3~t4) 및 전위 하강 주기(t4~t6)는 그 이후에도 반복 수행된다.
도 13은 전원이 인가되는 시점으로부터 초기 시간 동안에 도 1의 플라즈마 디스플레이 패널(1)의 주위 온도가 제2 온도 범위로서의 저온 범위에 속하는 경우, X 전극 라인들(X1, ..., Xn) 및 Y 전극 라인들(Y1, ..., Yn)에 인가되는 구동 신호들의 제1 예를 보여준다. 도 13에서 도 12와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.
도 12를 참조하면, 플라즈마 디스플레이 패널(도 1의 1)의 주위 온도가 제1 온도 범위로서의 상온 범위에 속하는 경우, 전위 상승 주기(예를 들어, t3~t4)에서 시간에 대한 제1 상승 비율로써 상승 전압이 인가되고, 제2 전위 하강 주기(예를 들어, t5~t6)에서 시간에 대한 제1 하강 비율로써 하강 전압이 인가된다.
이에 비하여, 도 13을 참조하면, 플라즈마 디스플레이 패널(도 1의 1)의 주위 온도가 제2 온도 범위로서의 저온 범위에 속하는 경우, 전위 상승 주기(예를 들어, t3~t4a)에서 제1 상승 비율보다 낮은 제2 상승 비율로써 상승 전압이 인가되고, 제2 전위 하강 주기(예를 들어, t5a~t6a)에서 제1 하강 비율보다 낮은 제2 하강 비율로써 하강 전압이 인가된다.
이에 따라, 저온에서 강하고 빠른 방전이 잘 일어나지만 약하고 늦은 방전이 잘 일어나지 않는 문제점이 개선될 수 있다.
도 13의 경우, 상승 전압의 최고 전압(VSET + ｜VSCL - VSCH｜)이 일정하고, 상승 전압 및 하강 전압의 인가 시간이 길어진다. 즉, 상온 범위에서 제1 인가 시간(예를 들어, t3~t4 또는 t5~t6)이 적용되고(도 12), 저온 범위에서 제1 인가 시간(예를 들어, t3~t4 또는 t5~t6)보다 긴 제2 인가 시간(예를 들어, t3~t4a 또는 t5a~t6a)이 적용된다(도 13).
도 14는 전원이 인가되는 시점으로부터 초기 시간 동안에 도 1의 플라즈마 디스플레이 패널(1)의 주위 온도가 제3 온도 범위로서의 고온 범위에 속하는 경우, X 전극 라인들(X1, ..., Xn) 및 Y 전극 라인들(Y1, ..., Yn)에 인가되는 구동 신호들의 제1 예를 보여준다. 도 14에서 도 12와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.
도 12를 참조하면, 플라즈마 디스플레이 패널(도 1의 1)의 주위 온도가 제1 온도 범위로서의 상온 범위에 속하는 경우, 전위 상승 주기(예를 들어, t3~t4)에서 시간에 대한 제1 상승 비율로써 상승 전압이 인가되고, 제2 전위 하강 주기(예를 들어, t5~t6)에서 시간에 대한 제1 하강 비율로써 하강 전압이 인가된다.
이에 비하여, 도 14를 참조하면, 플라즈마 디스플레이 패널(도 1의 1)의 주위 온도가 제3 온도 범위로서의 고온 범위에 속하는 경우, 전위 상승 주기(예를 들어, t3~t4b)에서 제1 상승 비율보다 높은 제2 상승 비율로써 상승 전압이 인가되고, 제2 전위 하강 주기(예를 들어, t5b~t6b)에서 제1 하강 비율보다 높은 제3 하강 비율로써 하강 전압이 인가된다.
이에 따라, 고온에서 약하고 늦은 방전이 잘 일어나지만 강하고 빠른 방전이 잘 일어나지 않는 문제점이 개선될 수 있다.
도 14의 경우, 상승 전압의 최고 전압(VSET + ｜VSCL - VSCH｜)이 일정하고, 상승 전압 및 하강 전압의 인가 시간이 짧아진다. 즉, 상온 범위에서 제1 인가 시간(예를 들어, t3~t4 또는 t5~t6)이 적용되고(도 12), 고온 범위에서 제1 인가 시간(예를 들어, t3~t4 또는 t5~t6)보다 짧은 제3 인가 시간(예를 들어, t3~t4b 또는 t5b~t6b)이 적용된다(도 14).
도 15는 전원이 인가되는 시점으로부터 초기 시간 동안에 도 1의 플라즈마 디스플레이 패널(1)의 주위 온도가 제1 온도 범위로서의 저온 범위에 속하는 경우, X 전극 라인들(X1, ..., Xn) 및 Y 전극 라인들(Y1, ..., Yn)에 인가되는 구동 신호들의 제2 예를 보여준다. 도 15에서 도 12와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.
도 12를 참조하면, 플라즈마 디스플레이 패널(도 1의 1)의 주위 온도가 제1 온도 범위로서의 상온 범위에 속하는 경우, 전위 상승 주기(예를 들어, t3~t4)에서 시간에 대한 제1 상승 비율로써 상승 전압이 인가된다.
이에 비하여, 도 15를 참조하면, 플라즈마 디스플레이 패널(도 1의 1)의 주위 온도가 제2 온도 범위로서의 저온 범위에 속하는 경우, 전위 상승 주기(예를 들어, t3~t4)에서 제1 상승 비율보다 낮은 제2 상승 비율로써 상승 전압이 인가된다.
이에 따라, 저온에서 강하고 빠른 방전이 잘 일어나지만 약하고 늦은 방전이 잘 일어나지 않는 문제점이 개선될 수 있다.
도 15의 경우, 상승 전압 및 하강 전압의 인가 시간(예를 들어, t3~t4 또는 t5~t6)이 일정하고, 상승 전압의 최고 전압(VPA)이 낮아진다. 즉, 상온 범위에서 제1 최고 전압(VSET + ｜VSCL - VSCH｜)이 적용되고(도 12), 저온 범위에서 제1 최고 전압(VSET + ｜VSCL - VSCH｜)보다 낮은 제2 최고 전압(VPA)이 적용된다(도 15).
도 16은 전원이 인가되는 시점으로부터 초기 시간 동안에 도 1의 플라즈마 디스플레이 패널(1)의 주위 온도가 제3 온도 범위로서의 고온 범위에 속하는 경우, X 전극 라인들(X1, ..., Xn) 및 Y 전극 라인들(Y1, ..., Yn)에 인가되는 구동 신호들의 제2 예를 보여준다. 도 16에서 도 12와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.
도 12를 참조하면, 플라즈마 디스플레이 패널(도 1의 1)의 주위 온도가 제1 온도 범위로서의 상온 범위에 속하는 경우, 전위 상승 주기(예를 들어, t3~t4)에서 시간에 대한 제1 상승 비율로써 상승 전압이 인가된다.
이에 비하여, 도 16을 참조하면, 플라즈마 디스플레이 패널(도 1의 1)의 주위 온도가 제3 온도 범위로서의 고온 범위에 속하는 경우, 전위 상승 주기(예를 들어, t3~t4)에서 제1 상승 비율보다 높은 제3 상승 비율로써 상승 전압이 인가된다. 이에 따라, 저온에서 강하고 빠른 방전이 잘 일어나지만 약하고 늦은 방전이 잘 일어나지 않는 문제점이 개선될 수 있다.
도 16의 경우, 상승 전압 및 하강 전압의 인가 시간(예를 들어, t3~t4 또는 t5~t6)이 일정하고, 상승 전압의 최고 전압(VPB)이 높아진다. 즉, 상온 범위에서 제1 최고 전압(VSET + ｜VSCL - VSCH｜)이 적용되고(도 12), 고온 범위에서 제1 최고 전압(VSET + ｜VSCL - VSCH｜)보다 낮은 제3 최고 전압(VPB)이 적용된다(도 16).
도 17은 전원이 인가되는 시점으로부터 초기 시간 동안에 도 1의 플라즈마 디스플레이 패널의 주위 온도가 제2 온도 범위로서의 저온 범위에 속하는 경우, X 전극 라인들(X1, ..., Xn) 및 Y 전극 라인들(Y1, ..., Yn)에 인가되는 구동 신호들의 제3 예를 보여준다. 도 17에서 도 12와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.
도 12를 참조하면, 플라즈마 디스플레이 패널(도 1의 1)의 주위 온도가 제1 온도 범위로서의 상온 범위에 속하는 경우, 전위 상승 주기(예를 들어, t3~t4)에서 시간에 대한 제1 상승 비율로써 상승 전압이 인가되고, 제2 전위 하강 주기(예를 들어, t5~t6)에서 시간에 대한 제1 하강 비율로써 하강 전압이 인가된다.
이에 비하여, 도 17을 참조하면, 플라즈마 디스플레이 패널(도 1의 1)의 주위 온도가 제2 온도 범위로서의 저온 범위에 속하는 경우, 전위 상승 주기(예를 들어, t3~t4a)에서 제1 상승 비율보다 낮은 제2 상승 비율로써 상승 전압이 인가되고, 제2 전위 하강 주기(예를 들어, t5a~t6a)에서 제1 하강 비율보다 낮은 제2 하강 비율로써 하강 전압이 인가된다.
이에 따라, 저온에서 강하고 빠른 방전이 잘 일어나지만 약하고 늦은 방전이 잘 일어나지 않는 문제점이 개선될 수 있다.
도 17의 경우, 상승 전압의 최고 전압(VPC)이 낮아지고, 상승 전압 및 하강 전압의 인가 시간(예를 들어, t3~t4a 또는 t5a~t6a)이 길어진다. 즉, 상온 범위에서 제1 최고 전압(VSET + ｜VSCL - VSCH｜) 및 제1 인가 시간(예를 들어, t3~t4 또는 t5~t6)이 적용되고(도 12), 저온 범위에서 제1 최고 전압(VSET + ｜VSCL - VSCH｜)보다 낮은 제2 최고 전압(VPC) 및 제1 인가 시간(예를 들어, t3~t4 또는 t5~t6)보다 긴 제2 인가 시간(예를 들어, t3~t4a 또는 t5a~t6a)이 적용된다(도 17).
도 18은 전원이 인가되는 시점으로부터 초기 시간 동안에 도 1의 플라즈마 디스플레이 패널(1)의 주위 온도가 제3 온도 범위로서의 고온 범위에 속하는 경우, X 전극 라인들(X1, ..., Xn) 및 Y 전극 라인들(Y1, ..., Yn)에 인가되는 구동 신호들의 제3 예를 보여준다. 도 18에서 도 12와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.
도 12를 참조하면, 플라즈마 디스플레이 패널(도 1의 1)의 주위 온도가 제1 온도 범위로서의 상온 범위에 속하는 경우, 전위 상승 주기(예를 들어, t3~t4)에서 시간에 대한 제1 상승 비율로써 상승 전압이 인가되고, 제2 전위 하강 주기(예를 들어, t5~t6)에서 시간에 대한 제1 하강 비율로써 하강 전압이 인가된다.
이에 비하여, 도 18을 참조하면, 플라즈마 디스플레이 패널(도 1의 1)의 주위 온도가 제3 온도 범위로서의 고온 범위에 속하는 경우, 전위 상승 주기(예를 들어, t3~t4b)에서 제1 상승 비율보다 높은 제3 상승 비율로써 상승 전압이 인가되 고, 제2 전위 하강 주기(예를 들어, t5b~t6b)에서 제1 하강 비율보다 높은 제3 하강 비율로써 하강 전압이 인가된다.
이에 따라, 고온에서 약하고 늦은 방전이 잘 일어나지만 강하고 빠른 방전이 잘 일어나지 않는 문제점이 개선될 수 있다.
도 18의 경우, 상승 전압의 최고 전압(VPD)이 높아지고, 상승 전압 및 하강 전압의 인가 시간(예를 들어, t3~t4b 또는 t5b~t6b)이 짧아진다. 즉, 상온 범위에서 제1 최고 전압(VSET + ｜VSCL - VSCH｜) 및 제1 인가 시간(예를 들어, t3~t4 또는 t5~t6)이 적용되고(도 12), 고온 범위에서 제1 최고 전압(VSET + ｜VSCL - VSCH｜)보다 높은 제3 최고 전압(VPD) 및 제1 인가 시간(예를 들어, t3~t4 또는 t5~t6)보다 짧은 제3 인가 시간(예를 들어, t3~t4b 또는 t5b~t6b)이 적용된다(도 18).
이상 설명된 바와 같이, 본 발명에 따른 방전 표시 패널의 구동 방법에 의하면, 방전 디스플레이 패널의 주위 온도가 낮아지면 상승 전압 및/또는 하강 전압의 변화 비율이 낮아진다. 이에 따라, 저온에서 강하고 빠른 방전이 잘 일어나지만 약하고 늦은 방전이 잘 일어나지 않는 문제점이 개선될 수 있다.
역으로, 방전 디스플레이 패널의 주위 온도가 높아지면 상승 전압 및/또는 하강 전압의 변화 비율이 높아진다. 이에 따라, 고온에서 약하고 늦은 방전이 잘 일어나지만 강하고 빠른 방전이 잘 일어나지 않는 문제점이 개선될 수 있다.
요약하면, 방전 디스플레이 패널의 주위 온도와 무관하게 강하고 빠른 방전 이 잘 일어나면서도 약하고 늦은 방전도 잘 일어날 수 있다. 즉, 서로 다른 방전 조건들을 가진 모든 디스플레이 셀들에서 방전이 일어날 수 있다. 따라서, 전원이 인가되는 시점으로부터 초기 시간 동안에 모든 디스플레이 셀들이 안정적으로 초기화됨에 따라, 초기에도 정상적인 디스플레이가 수행될 수 있다.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.

Claims (10)

  1. 전원이 인가되는 시점으로부터 초기 시간 동안에 방전 디스플레이 패널의 모든 디스플레이 셀들에 상승 전압과 하강 전압을 인가하는 방전 표시 패널의 구동 방법에 있어서,
    시간에 대한 상기 상승 전압의 변화 비율 및 시간에 대한 상기 하강 전압의 변화 비율 중에서 적어도 어느 하나가 상기 방전 디스플레이 패널의 주위 온도에 비례하여 변하는 방전 표시 패널의 구동 방법.
  2. 제1항에 있어서,
    상기 상승 전압과 하강 전압이 반복적으로 인가되는 방전 표시 패널의 구동 방법.
  3. 제1항에 있어서,
    상기 방전 디스플레이 패널의 주위 온도가 제1 온도 범위에 속하면, 시간에 대한 제1 상승 비율로써 상기 상승 전압을 인가하고, 시간에 대한 제1 하강 비율로써 상기 하강 전압을 인가하는 단계; 및
    상기 방전 디스플레이 패널의 주위 온도가 상기 제1 온도 범위보다 낮은 제2 온도 범위에 속하면, 상기 제1 상승 비율보다 낮은 제2 상승 비율로써 상기 상승 전압을 인가하고, 상기 제1 하강 비율보다 낮은 제2 하강 비율로써 상기 하강 전압을 인가하는 단계를 포함한 방전 표시 패널의 구동 방법.
  4. 제3항에 있어서,
    상기 방전 디스플레이 패널의 주위 온도에 따라 상기 제1 온도 범위, 상기 제2 온도 범위, 및 상기 제1 온도 범위보다 높은 제3 온도 범위가 설정되고,
    상기 방전 디스플레이 패널의 주위 온도가 상기 제1 온도 범위보다 높은 상기 제3 온도 범위에 속하면, 상기 제1 상승 비율보다 높은 제3 상승 비율로써 상기 상승 전압이 인가되며, 상기 제1 하강 비율보다 높은 제3 하강 비율로써 상기 하강 전압이 인가되는 방전 표시 패널의 구동 방법.
  5. 제4항에 있어서,
    상기 상승 전압의 최고 전압이 일정하고,
    상기 상승 전압 및 하강 전압의 인가 시간이 변하는 방전 표시 패널의 구동 방법.
  6. 제5항에 있어서,
    상기 방전 디스플레이 패널의 주위 온도가 상기 제1 온도 범위에 속하면 제1 인가 시간이 적용되고,
    상기 방전 디스플레이 패널의 주위 온도가 상기 제1 온도 범위보다 낮은 상기 제2 온도 범위에 속하면 상기 제1 인가 시간보다 긴 제2 인가 시간이 적용되며,
    상기 방전 디스플레이 패널의 주위 온도가 상기 제1 온도 범위보다 높은 상 기 제3 온도 범위에 속하면 상기 제1 인가 시간보다 짧은 제3 인가 시간이 적용되는 방전 표시 패널의 구동 방법.
  7. 제4항에 있어서,
    상기 상승 전압 및 하강 전압의 인가 시간이 일정하고, 상기 상승 전압의 최고 전압이 변함에 의하여 상기 상승 비율들이 결정되는 방전 표시 패널의 구동 방법.
  8. 제7항에 있어서,
    상기 방전 디스플레이 패널의 주위 온도가 상기 제1 온도 범위에 속하면 제1 최고 전압이 적용되고,
    상기 방전 디스플레이 패널의 주위 온도가 상기 제1 온도 범위보다 낮은 상기 제2 온도 범위에 속하면 상기 제1 최고 전압보다 낮은 제2 최고 전압이 적용되며,
    상기 방전 디스플레이 패널의 주위 온도가 상기 제1 온도 범위보다 높은 상기 제3 온도 범위에 속하면 상기 제1 최고 전압보다 높은 제3 최고 전압이 적용되는 방전 표시 패널의 구동 방법.
  9. 제4항에 있어서,
    상기 상승 전압 및 하강 전압의 인가 시간이 변하고, 상기 상승 전압의 최고 전압이 변하는 방전 표시 패널의 구동 방법.
  10. 제9항에 있어서,
    상기 방전 디스플레이 패널의 주위 온도가 상기 제1 온도 범위에 속하면 제1 최고 전압 및 제1 인가 시간이 적용되고,
    상기 방전 디스플레이 패널의 주위 온도가 상기 제1 온도 범위보다 낮은 상기 제2 온도 범위에 속하면 상기 제1 최고 전압보다 낮은 제2 최고 전압 및 상기 제1 인가 시간보다 긴 제2 인가 시간이 적용되며,
    상기 방전 디스플레이 패널의 주위 온도가 상기 제1 온도 범위보다 높은 상기 제3 온도 범위에 속하면 상기 제1 최고 전압보다 높은 제3 최고 전압 및 상기 제1 인가 시간보다 짧은 제3 인가 시간이 적용되는 방전 표시 패널의 구동 방법.
KR1020070034614A 2007-04-09 2007-04-09 적응적인 초기화를 수행하는 방전 표시 패널의 구동 방법 KR100838084B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070034614A KR100838084B1 (ko) 2007-04-09 2007-04-09 적응적인 초기화를 수행하는 방전 표시 패널의 구동 방법
US12/007,976 US20080246754A1 (en) 2007-04-09 2008-01-17 Method of driving discharge display panel performing adaptive initialization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070034614A KR100838084B1 (ko) 2007-04-09 2007-04-09 적응적인 초기화를 수행하는 방전 표시 패널의 구동 방법

Publications (1)

Publication Number Publication Date
KR100838084B1 true KR100838084B1 (ko) 2008-06-16

Family

ID=39771367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070034614A KR100838084B1 (ko) 2007-04-09 2007-04-09 적응적인 초기화를 수행하는 방전 표시 패널의 구동 방법

Country Status (2)

Country Link
US (1) US20080246754A1 (ko)
KR (1) KR100838084B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120112701A (ko) * 2010-03-10 2012-10-11 파나소닉 주식회사 플라즈마 디스플레이 장치, 플라즈마 디스플레이 시스템, 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치용 셔터 안경의 제어 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000025815A (ko) * 1998-10-14 2000-05-06 구자홍 플라즈마 표시 패널의 구동방법
JP2002207449A (ja) 2001-01-12 2002-07-26 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法
KR20040013162A (ko) * 2002-08-01 2004-02-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
JP2004226792A (ja) 2003-01-24 2004-08-12 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR20040094147A (ko) * 2003-05-02 2004-11-09 엘지전자 주식회사 플라즈마 디스플레이 패널 구동방법 및 그 장치
KR20050027739A (ko) * 2003-09-16 2005-03-21 엘지전자 주식회사 Ｐｄｐ 패널을 구비하는 영상표시기기의 오방전 방지장치및 방법
KR20060001406A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20060045726A (ko) * 2004-04-14 2006-05-17 파이오니아 가부시키가이샤 플라즈마 표시장치 및 그의 구동방법
KR20070027052A (ko) * 2005-08-29 2007-03-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5416187B2 (ko) * 1973-06-15 1979-06-20
KR100499101B1 (ko) * 2003-11-04 2005-07-01 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100625530B1 (ko) * 2004-12-09 2006-09-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100908717B1 (ko) * 2006-09-13 2009-07-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100913175B1 (ko) * 2006-12-06 2009-08-19 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000025815A (ko) * 1998-10-14 2000-05-06 구자홍 플라즈마 표시 패널의 구동방법
JP2002207449A (ja) 2001-01-12 2002-07-26 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法
KR20040013162A (ko) * 2002-08-01 2004-02-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
JP2004226792A (ja) 2003-01-24 2004-08-12 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR20040094147A (ko) * 2003-05-02 2004-11-09 엘지전자 주식회사 플라즈마 디스플레이 패널 구동방법 및 그 장치
KR20050027739A (ko) * 2003-09-16 2005-03-21 엘지전자 주식회사 Ｐｄｐ 패널을 구비하는 영상표시기기의 오방전 방지장치및 방법
KR20060045726A (ko) * 2004-04-14 2006-05-17 파이오니아 가부시키가이샤 플라즈마 표시장치 및 그의 구동방법
KR20060001406A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20070027052A (ko) * 2005-08-29 2007-03-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법

Also Published As

Publication number Publication date
US20080246754A1 (en) 2008-10-09

Similar Documents

Publication Publication Date Title
KR100388912B1 (ko) 콘트라스트 향상을 위한 플라즈마 디스플레이 패널의리셋팅 방법
KR100457620B1 (ko) 캐페시터를 이용하여 주사 동작을 수행하는 3-전극플라즈마 디스플레이 패널의 구동 장치
US7532178B2 (en) Display panel driving apparatus
KR20070099971A (ko) 플라즈마 디스플레이 장치
KR100838084B1 (ko) 적응적인 초기화를 수행하는 방전 표시 패널의 구동 방법
KR100751314B1 (ko) 어드레싱 전력을 최소화한 방전 디스플레이 장치 및 그구동 방법
KR100730158B1 (ko) 구동 장치의 낮은 정격 전압을 위한 방전 디스플레이패널의 구동 방법
KR100502355B1 (ko) 어드레스 전극 라인들이 전기적으로 플로팅되는 플라즈마디스플레이 패널의 리셋팅 방법, 및 이 리셋팅 방법을사용한 플라즈마 디스플레이 패널의 구동 방법
KR100484113B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US20080143645A1 (en) Method of driving discharge display panel having driving waveform varying in first reset period
US7271800B2 (en) Apparatus for driving plasma display panel performing address-display mixing driving scheme
JP5126439B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100615213B1 (ko) 전원 공급이 효율적으로 수행되는 방전 표시 장치
KR100719570B1 (ko) 리셋 동작이 안정화된 방전 디스플레이 패널의 구동 장치
KR100795794B1 (ko) 안정적으로 주사 전극 라인들을 구동하는 방전 표시 장치
KR100528931B1 (ko) 리셋 기능이 향상된 방전 디스플레이 장치
KR20080042595A (ko) 안정적인 어드레싱을 수행하는 방전 표시 장치
KR20030090373A (ko) 효과적으로 초기화 단계들이 수행되는 플라즈마디스플레이 패널의 구동 방법
KR100544124B1 (ko) 바이어스 전압이 어드레스 전극 라인들에 인가되는플라즈마 디스플레이 패널의 리셋팅 방법, 및 이 리셋팅방법을 사용한 플라즈마 디스플레이 패널의 구동 방법
JP2010266648A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR20080033811A (ko) 전자파 장해가 줄어드는 리셋 동작을 위한 방전 디스플레이패널의 구동 방법
KR20070093548A (ko) 리셋 동작이 안정화된 방전 디스플레이 패널의 구동 장치
KR20080046032A (ko) 효율적인 히트-싱크를 가진 방전 표시 장치
JP2009265465A (ja) プラズマディスプレイパネル表示装置とその駆動方法
KR20030033597A (ko) 바이어스 전압이 변하는 플라즈마 디스플레이 패널의어드레싱 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee