JP4373371B2 - プラズマディスプレイ装置およびその駆動方法 - Google Patents

Description

本発明はプラズマディスプレイパネルに係り、より詳しくは、アドレス期間中に印加される印加時点を改善することにより、スキャン電極またはサステイン電極に印加される波形で発生するノイズを低減し、アドレスジッター特性の悪化を防止してアドレス放電を安定させることにより、駆動効率を高めるプラズマディスプレイ装置およびその駆動方法に関するものである。

一般に、プラズマディスプレイパネルは、前面基板と背面基板との間に形成された隔壁が単位セルまたは放電セルを形成する。各セル内には、ネオン（Ｎｅ）、ヘリウム（Ｈｅ）、あるいはネオンおよびヘリウムの混合気体（Ｎｅ＋Ｈｅ）のような主放電気体と少量のキセノンを含有する不活性ガスが充填されている。高周波電圧により放電されるとき、不活性ガスは真空紫外線（Ｖａｃｕｕｍ Ｕｌｔｒａｖｉｏｌｅｔ ｒａｙｓ）を発生して、隔壁間に形成された蛍光体を発光させて画像を具現する。このようなプラズマディスプレイパネルは薄型および／またはスリム型への構成が可能なので、次世代表示装置として脚光を浴びている。

図１は一般のプラズマディスプレイパネルの構造を示す斜視図である。図１に示すように、プラズマディスプレイパネルは、画像がディスプレイされる表示面である前面ガラス１０１にスキャン電極１０２とサステイン電極１０３が対をなして形成された複数の電極対が配列された前面基板１００と、背面をなす背面ガラス１１１上に、前述した複数の電極対１０２、１３０と交差するように複数のアドレス電極１１３が配列された背面基板１１０とが互いに一定距離を置いて平行に結合される。

スキャン電極１０２およびサステイン電極１０３は、ＩＴＯ物質から形成された透明電極ａと金属材質から製作されたバス電極ｂとからなる。スキャン電極１０２およびサステイン電極１０３は、放電電流を制限し、電極対間を絶縁させる１つ以上の上部誘電体層１０４で覆われ、上部誘電体層１０４の上面には、放電条件を容易にするため、酸化マグネシウム（ＭｇＯ）が蒸着された保護層１０５が形成される。

背面基板１１０には、複数の放電空間、つまり放電セルを平行に形成させるためのストライプパターン（またはウェルタイプ）の隔壁１１２が配列される。また、アドレス放電を行って真空紫外線を発生させる複数のアドレス電極１１３が隔壁１１２に対して平行に配置される。背面基板１１０の上側面には、アドレス放電の際、画像表示のための可視光線を放出するＲ、Ｇ、Ｂ蛍光体１１４が塗布される。アドレス電極１１３と蛍光体１１４との間には、アドレス電極１１３を保護するための下部誘電体層１１５が形成される。

このような構造のプラズマディスプレイパネルには、放電セルがマトリックス構造に複数形成され、放電セルに所定のパルスを供給するための駆動回路を含む駆動モジュール（図示せず）が設けられる。このようなプラズマディスプレイパネルと駆動モジュールの結合関係は図２に示す。

図２に示すように、駆動モジュールは、たとえばデータドライバＩＣ２０、スキャンドライバＩＣ２１、およびサステインボード２３を含んでなる。データドライバＩＣ２０は、画像信号が処理された後、プラズマディスプレイパネル２２にデータパルスを供給し、プラズマディスプレイパネルは、スキャンドライバＩＣ２１から出力されたスキャンパルスおよびサステインパルスを受け、サステインボード２３から出力されたサステインパルスを受ける。データパルス、スキャンパルス、サステインパルスなどを受けたプラズマディスプレイパネル２２に含まれた多数のセルのなかで、スキャンパルスにより選択されたセルに放電が起こり、放電が起こったセルは所定の輝度で発光する。ここで、データドライバＩＣ２０は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ、図示せず）のような連結体を介して各アドレス電極Ｘ_１〜Ｘ_ｎに所定のデータパルスを出力する。この場合、Ｘ電極はデータ電極という。

図３は従来のプラズマディスプレイパネルの画像階調を具現する方法を示す図である。図３に示すように、１フレームは発光回数の異なる多数のサブフィールドに分けられ、各サブフィールドは、全てのセルを初期化させるためのリセット期間（ＲＰＤ）、放電されるセルを選択するためのアドレス期間（ＡＰＤ）、および放電回数によって階調を具現するサステイン期間（ＳＰＤ）に分けられる。たとえば、２５６階調で画像を表示しようとする場合、１／６０秒に相当するフレーム期間（たとえば、１６．６７ｍｓ）は、図３のように、八つのサブフィールドＳＦ１〜ＳＦ８に分けられ、八つのサブフィールドＳＦ１〜ＳＦ８のそれぞれは、リセット期間、アドレス期間、およびサステイン期間中にさらに分けられる。

各サブフィールドのリセット期間およびアドレス期間は同一である。しかし、図３に示すように、サステイン期間は各サブフィールドＳＦ１〜ＳＦ８で２^ｎ（ｎ＝０、１、２、３、４、５、６、７）の比率で増加される。このように、隣接サブフィールドでサステイン期間が変わるので、選択された各セルを放電させるのに使用されるサステイン期間、つまり各放電セルで具現されるサステイン放電回数を調節して特定画像の階調を表現することになる。

図４は従来のプラズマディスプレイパネルの駆動方法による駆動波形を示す図である。図４に示すように、特定のサブフィールドにおいて、Ｘ電極、Ｙ電極およびＺ電極に関連した波形は、全てのセルを初期化させるためのリセット期間、放電すべきセルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサステイン期間、および各放電セル内の壁電荷を消去するための消去期間中に分けられる。

リセット期間は、セットアップ期間とセットダウン期間中にさらに分けられる。セットアップ期間中には、全てのスキャン電極に上昇ランプ波形（Ｒａｍｐ−ｕｐ）が同時に印加される。その結果、アドレス電極とサステイン電極上には正極性の壁電荷が蓄積され、スキャン電極上には負極性の壁電荷が蓄積される。

セットダウン期間中には、上昇ランプ波形のピーク電圧より低い正極性電圧から、グラウンドレベル電圧より低い電圧レベルまで下降する下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）が全てのスキャン電極に同時に印加されてセル内で微弱な消去放電を引き起こす。また、残りの壁電荷は、アドレス放電が安定に起こり得る程度にセル内で均一になる。

アドレス期間中には、負極性スキャンパルスがスキャン電極に順次印加され、正極性のデータパルスが前記スキャンパルスと同期されて特定のアドレス電極に印加される。このスキャンパルスとデータパルス間の電圧差がリセット期間中に生成された壁電圧に加わるにしたがい、データパルスが印加される放電セル内にはアドレス放電が起こる。選択されたセル内には、サステイン電圧（Ｖｓ）が印加されるときに放電が起こり得る程度の壁電荷が形成される。サステイン電極には、セットダウン期間とアドレス期間中にサステイン電極とスキャン電極との電圧差を減らして、スキャン電極との誤放電が起こらないように、正極性の電圧（Ｖｚ）が印加される。

サステイン期間中には、スキャン電極とサステイン電極にサステインパルスが交番に印加される。サステインパルスが印加される都度、アドレス期間中に選択されたセルでサステイン放電、つまり表示放電が起こる。

最後に、消去期間中には（すなわち、サステイン放電が完了した後には）、パルス幅が小さくて電圧レベルが低い消去ランプ波形（Ｒａｍｐ−ｅｒｓ）がサステイン電極に供給されて、全てのセル内に残留する壁電荷を消去させる。

前述したように、アドレス期間中にスキャンパルスとデータパルスの印加時点は同一である（すなわち、パルスは同一時点で各電極に印加される）。図５に示すように、従来の駆動方法によると、スキャンパルスがスキャン電極に印加される同一時点（ｔｓ）にデータパルスがアドレス電極に印加される。しかし、図６に示すように、データパルスとスキャンパルスが同時に印加されると、スキャン電極とサステイン電極に印加された波形でノイズが発生する。

このようなノイズはパネルの静電容量によるカップリングにより発生する。図６に示すように、データパルスの立ち上がりおよび立ち下がりで、つまりデータパルスが急上昇および急下降する時点では、スキャン電極とサステイン電極に印加される波形でノイズが発生する。このノイズはアドレス放電を不安的にしてプラズマディスプレイパネルの駆動効率を低減させる。

したがって、本発明は、前述したような従来の限界および欠点による問題点を防止するプラズマディスプレイ装置およびその駆動方法に関する。

本発明の目的は、所定のサブフィールドのアドレス期間中にアドレス電極に印加されるデータパルスの印加時点を、スキャン電極に印加されるスキャンパルスの印加時点と異なるように設定するプラズマディスプレイ装置およびその駆動方法を提供することにある。

上記目的を達成するため、本発明によると、スキャン電極と；前記スキャン電極と交差する複数のアドレス電極と；前記スキャン電極を駆動するスキャン駆動部と；前記複数のアドレス電極を駆動するデータ駆動部と；複数のアドレス電極群のそれぞれにデータパルスをスキャンパルスとともに印加するコントロール部と；を含んでなり、前記複数のアドレス電極群の各々の電極群内のアドレス電極に対するデータパルスの印加時点は同時であって、各電極群に対する前記印加時点は全て、少なくとも１つのサブフィールドのアドレス期間中に前記スキャン電極に印加されるスキャンパルスの印加時点と異なり、かつ、前記複数のアドレス電極群の各々の電極群内のアドレス電極に対するデータパルスの終了時点は同時であって、各電極群に対する前記終了時点は全て、少なくとも１つのサブフィールドのアドレス期間中に前記スキャン電極に印加されるスキャンパルスの終了時点と異なり、前記複数のアドレス電極群の各電極群は１つ以上のアドレス電極を含むことを特徴とする、プラズマディスプレイ装置が提供される。

本発明のほかの観点によると、スキャン電極、前記スキャン電極と交差する複数のアドレス電極、およびコントロール部を含むプラズマディスプレイパネルの駆動方法において、前記複数のアドレス電極を複数のアドレス電極群に分ける段階と；フレーム内の複数のサブフィールドのアドレス期間中に前記スキャン電極にスキャンパルスを印加する段階と；前記複数のサブフィールドのアドレス期間中に前記複数のアドレス電極群の各アドレス電極にデータパルスをスキャンパルスとともに印加する段階と；を含んでなり、前記複数のサブフィールドのなかで少なくとも１つのサブフィールドのアドレス期間中に前記アドレス電極群の各々の電極群内のアドレス電極に対するデータパルスの印加時点は同時であって、各電極群に対する前記印加時点は全て、前記スキャン電極に印加されるスキャンパルスの印加時点と異なり、かつ、前記複数のアドレス電極群の各々の電極群内のアドレス電極に対するデータパルスの終了時点は同時であって、各電極群に対する前記終了時点は全て、少なくとも１つのサブフィールドのアドレス期間中に前記スキャン電極に印加されるスキャンパルスの終了時点と異なり、前記複数のアドレス電極群の各電極群は１つ以上のアドレス電極を含むことを特徴とする、プラズマディスプレイパネルの駆動方法が提供される。

以上のように、本発明は、アドレス期間中にアドレス電極に印加されるデータパルスの印加時点とスキャンパルスの幅を調節して、スキャン電極およびサステイン電極に印加される波形のノイズを減少させ、アドレスジッター特性の悪化を防止してアドレス放電を安定させる。したがって、本発明は、パネルの駆動を安定させて駆動効率を高める。

以下に添付図面を参照しながら、本発明の実施形態によるプラズマディスプレイ装置およびその駆動方法を詳細に説明する。

本発明は、アドレス電極に印加されるデータパルスの印加時点を、フレームの少なくとも１つのサブフィールドでアドレス期間中にスキャン電極に印加されるスキャンパルスの印加時点と異なるようにするプラズマディスプレイ装置およびその駆動方法を提供する。

〔第１実施形態〕
図７は本発明の実施形態によるプラズマディスプレイ装置を示す図である。本発明によるプラズマディスプレイ装置は、プラズマディスプレイパネル１００と、アドレス電極Ｘ_１〜Ｘ_ｍにデータを供給するためのデータ駆動部１２２と、スキャン電極Ｙ_１〜Ｙ_ｎを駆動するためのスキャン駆動部１２３と、共通電極であるサステイン電極Ｚを駆動するためのサステイン駆動部１２４と、前記データ駆動部１２２、前記スキャン駆動部１２３、および前記サステイン駆動部１２４を制御するためのタイミングコントロール部１２１と、前記それぞれの駆動部１２２、１２３、１２４に必要な駆動電圧を供給するための駆動電圧発生部１２５とを含む。

プラズマディスプレイパネル１００は、上部基板（図示せず）と下部基板（図示せず）が一定間隔を置いて結合されてなる。上部基板には、多数の電極、たとえばスキャン電極Ｙ_１〜Ｙ_ｎおよびサステインＺが対をなして形成され、下部基板には、スキャン電極Ｙ_１〜Ｙ_ｎおよびサステイン電極Ｚと交差するように、アドレス電極Ｘ_１〜Ｘ_ｍが形成される。

データ駆動部１２２には、逆ガンマ補正回路、誤差拡散回路などにより逆ガンマ補正および誤差拡散された後、サブフィールドマッピング回路により各サブフィールドにマッピングされたデータが供給される。このようなデータ駆動部１２２は、タイミングコントロール部１２１からのタイミング制御信号ＣＴＲＸに応じて、前記マッピングされたデータをサンプリングしラッチした後、そのデータをアドレス電極Ｘ_１〜Ｘ_ｍに供給する。

スキャン駆動部１２３は、タイミングコントロール部１２１の制御下に、リセット期間中に上昇ランプ波形（Ｒａｍｐ−ｕｐ）と下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）をスキャン電極Ｙ_１〜Ｙ_ｎに供給する。また、スキャン駆動部１２３は、アドレス期間中にスキャン電圧−Ｖｙのスキャンパルスをスキャン電極Ｙ_１〜Ｙ_ｎに順次供給し、サステイン期間中にサステインパルスｓｕｓをスキャン電極Ｙ_１〜Ｙ_ｎに供給する。したがって、タイミングコントロール部１２１は、アドレス電極Ｘ_１〜Ｘ_ｍに印加されたデータパルスとスキャン電極Ｙ_１〜Ｙ_ｎに印加されたスキャンパルスの印加時点を制御する。

サステイン駆動部１２４は、タイミングコントロール部１２１の制御下に、セットダウン期間およびアドレス期間中にバイアス電圧Ｖｓをサステイン電極Ｚに供給する。サステイン期間中に、サステイン駆動部１２４はスキャン駆動部１２３と交互に動作してサステインパルスをサステイン電極Ｚに供給する。また、サステイン駆動部１２４により供給されたサステインパルスの幅は、先にサステイン期間中に印加されたサステインパルスの幅がほかのサステインパルスの幅より大きいように制御される。言い換えれば、アドレス期間後に供給された第１サステインパルスはサステイン期間中に印加されたほかのサステインパルスの幅より大きい幅を有する。

タイミングコントロール部１２１は、垂直／水平同期信号とクロック信号（図示せず）を受け、各駆動部１２２、１２３、１２４の動作タイミングおよび同期化を制御するための制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを発生する。特に、データ駆動部１２２およびスキャン駆動部１２３を制御して、フレームの少なくとも１つのサブフィールドではアドレス電極を複数の電極群に分け、アドレス期間中に少なくとも１つのアドレス電極群に印加されるデータパルスの印加時点をスキャン電極に印加されるスキャンパルスの印加時点と異なるようにする。

一方、データ制御信号ＣＴＲＸには、データをサンプリングするためのサンプリングクロック、ラッチ制御信号、およびエネルギー回収回路および駆動スイッチ素子のオン／オフタイムを制御するためのスイッチ制御信号が含まれる。スキャン制御信号ＣＴＲＹには、スキャン駆動部１２３内のエネルギー回収回路と駆動スイッチ素子のオン／オフタイムを制御するためのスイッチ制御信号が含まれ、サステイン制御信号ＣＴＲＺには、サステイン駆動部１２４内のエネルギー回収回路およびスイッチ駆動素子のオン／オフタイムを制御するためのスイッチ制御信号が含まれる。

駆動電圧発生部１２５は、ディスプレイパネルを駆動するのに必要な電圧、たとえばセットアップ電圧Ｖｓｅｔｕｐ、スキャン共通電圧Ｖｓｃａｎ−ｃｏｍ、スキャン電圧−Ｖｙ、サステイン電圧Ｖｓ、データ電圧Ｖｄなどを発生する。このような駆動電圧は放電ガスの組成または放電セルの構造によって異なる。

図８は本発明の実施形態による駆動方法に用いられる駆動波形を示す。

図示のように、第４〜第８サブフィールドのアドレス期間中にアドレス電極に印加されるデータパルスの印加時点は、第４〜第８サブフィールドのアドレス期間中にスキャン電極に印加されるスキャンパルスの印加時点とは異なる。残りのサブフィールド（つまり、第１〜第３サブフィールド）では、アドレス電極に印加されるデータパルスの印加時点は、アドレス期間中にスキャン電極に印加されるスキャンパルスの印加時点と同一である。好ましくは、データパルス印加時点とスキャンパルス印加時点が同一であるサブフィールドには、最低の加重値を有する、所定数、たとえば三つのサブフィールドが含まれる。

図９は、図８のＡ領域において、第１サブフィールドのアドレス期間中に印加されるスキャンパルスおよびデータパルスの拡大図である。図示のように、スキャンパルスとデータパルスは同時に（ｔｓにおいて）印加される。

これとは対照的に、第６サブフィールド、つまり図８のＢ領域のアドレス期間中に印加される駆動波形は、図１０に示すように、ほかの時間に印加される。

図１０ａに示すように、アドレス電極Ｘ_１〜Ｘ_ｎに印加されるデータパルスは、アドレス電極の配置順にしたがい、スキャンパルスが印加される時点より所定因子Δｔだけ前後になる。

たとえば、スキャンパルスがｔｓで印加されると仮定すると、アドレス電極Ｘ_１に印加されるデータパルスの印加時点はｔｓ−２Δｔとなる。そして、データパルスは、スキャンパルスの印加時点よりΔｔだけ前に、または時点ｔｓ−Δｔで第２アドレス電極Ｘ_２に印加される。同様に、ｔｓ＋Δｔではデータパルスが電極Ｘ_{（ｎ−１）}に印加され、ｔｓ＋２ΔｔではデータパルスがＸ_（ｎ）に印加される。

これとは異なり、図１０ｂに示すように、スキャンパルスの後に全てのデータパルスが印加できる。図１０ｂを参照すると、アドレス電極Ｘ_１〜Ｘ_ｎに印加されるデータパルスの印加時点は、アドレス電極の位置に基づき、スキャンパルスの印加時点よりΔｔの数倍だけ遅延されるように設定される。たとえば、時点ｔｓでスキャンパルスがスキャン電極に印加されると仮定すると、アドレス電極Ｘ_１に印加されるデータパルスの印加時点は、スキャンパルスの印加時点よりΔｔだけ遅延された時点、つまりｔｓ＋Δｔとなる。そして、第２アドレス電極Ｘ_２に印加されるデータパルスは、スキャンパルスの印加時点より２Δｔだけ遅延され、このような方式でデータパルスは時点ｔｓ＋ｎΔｔで最後のアドレス電極Ｘ_ｎに印加される。

図１０ｃは、図１０ｂのＣ領域の詳細図を示す。アドレス放電開始電圧（Ｆｉｒｉｎｇ Ｖｏｌｔａｇｅ）が１７０Ｖであると仮定すると、スキャンパルスの電圧は１００Ｖ、データパルスの電圧は７０Ｖである。Ａ領域においては、まず、スキャン電極Ｙに印加されるスキャンパルスのため、スキャン電極Ｙとアドレス電極Ｘ_１との電圧差が１００Ｖとなる。そして、スキャンパルスを印加してからΔｔの時間が経った後、アドレス電極Ｘ_１-に印加されるデータパルスにより、スキャン電極Ｙとアドレス電極Ｘ_１との電圧差が１００Ｖから１７０Ｖに増加する。スキャン電極Ｙとアドレス電極Ｘ_１との間の増加した電圧差はアドレス放電開始電圧となり、スキャン電極Ｙとアドレス電極Ｘ_１との間でアドレス放電が発生する。

また、図１０ｄに示すように、全てのデータパルスがスキャンパルスより先立つようにすることもできる。図１０ｄを参照すると、アドレス電極Ｘ_１〜Ｘ_ｎに印加されるデータパルスの印加時点は、アドレス電極の位置に基づき、スキャンパルスの印加時点よりΔｔの数倍だけ先立つように設定される。たとえば、時点ｔｓでスキャンパルスがスキャン電極に印加されると仮定すると、アドレス電極Ｘ_１に印加されるデータパルスの印加時点はスキャンパルスの印加時点よりΔｔだけ先立つ時点、つまり時点ｔｓ−Δｔとなる。そして、第２アドレス電極Ｘ_２に印加されるデータパルスはスキャンパルスの印加時点より２Δｔだけ先立ち、つまり時点ｔｓ−２Δｔで印加される。このような方式で最後のアドレス電極Ｘ_ｎに印加されるデータパルスは、スキャンパルスの印加時点よりｎΔｔだけ先立つことになり、つまり時点ｔｓ−ｎΔｔで印加される。

図１０ｅは図１０ｄのＤ領域の詳細図を示す。アドレス放電の放電開始電圧が１７０Ｖであると仮定すると、スキャンパルス電圧は１００Ｖ、データパルス電圧は７０Ｖである。スキャンパルスが印加される前に、アドレス電極Ｘ_１にデータパルスが印加されるため、スキャン電極Ｙとアドレス電極Ｘ_１との電圧差は７０Ｖである。データパルスの印加からΔｔの時間が経った後にスキャンパルスが印加されるため、スキャン電極Ｙとアドレス電極Ｘ_１との電圧差がおよそ１７０Ｖに上昇する。したがって、スキャン電極Ｙとアドレス電極Ｘ_１との電圧差が放電開始電圧となり、スキャン電極Ｙとアドレス電極Ｘ_１との間でアドレス放電が発生する。

図１０ａにおいて、Δｔはスキャン電極Ｙに印加されるスキャンパルスの印加時点とアドレス電極Ｘ_１〜Ｘ_ｎに印加されるデータパルスの印加時点との時間差と定義したが、図１０ｂおよび図１０ｄにおいて、Δｔは電極Ｘ_１〜Ｘ_ｎに印加されるデータパルスの印加時点間の差と定義した。両者において、隣接したアドレス電極に印加されるデータパルスの印加時点間の差は一定なΔｔである。しかし、Δｔはサブフィールド間で変更でき、隣接した電極に印加されるデータパルスの印加時点間の差も変更できる。たとえば、１つのサブフィールドで各アドレス電極Ｘ_１〜Ｘ_ｎに印加されるデータパルスの印加時点間の差は一定であるが、ほかのサブフィールドでデータパルス間の差は変更できる。

所定長さのアドレス期間を考慮すると、スキャンパルスの印加時点ｔｓと、このスキャンパルスの印加時点ｔｓに最も近接したデータパルスの印加時点との時間差は１０ｎｓ〜１０００ｎｓが好ましい。また、所定のスキャンパルスのパルス幅を考慮すると、Δｔは所定のスキャンパルス幅の１／１００倍より大きく１倍より小さい範囲内で設定することが好ましい。たとえば、所定のスキャンパルスのパルス幅が１μｓであると、印加時点間の時間差は前述したような１μｓの１／１００倍、つまり１０ｎｓより大きく、１μｓの１倍、つまり１０００ｎｓより小さい。

隣接したアドレス電極に印加されるデータパルスの印加時点間の時間差は変更することもできる。たとえば、スキャン電極Ｙにスキャンパルスが印加される時点を０ｎｓとし、第１アドレス電極Ｘ_１に１０ｎｓの時点でデータパルスが印加されるとすると、スキャンパルスの印加時点とデータパルスの印加時点との時間差は１０ｎｓである。そして、第２アドレス電極Ｘ_２には２０ｎｓの時点でデータパルスが印加され、スキャンパルスの印加時点とアドレス電極Ｘ_２に印加されるデータパルスの印加時点との時間差は２０ｎｓとなる。しかし、アドレス電極Ｘ_１に印加されるデータパルスの印加時点とアドレス電極Ｘ_２に印加されるデータパルスの印加時点との時間差は１０ｎｓである。そして、アドレス電極Ｘ_３には４０ｎｓの時点でデータパルスが印加され、スキャン電極Ｙに印加されるスキャンパルスの印加時点とアドレス電極Ｘ_３に印加されるデータパルスの印加時点との時間差は４０ｎｓとなる。したがって、アドレス電極Ｘ_２に印加されるデータパルスの印加時点とアドレス電極Ｘ_３に印加されるデータパルスの印加時点との時間差は２０ｎｓとなる。

図１１ａを参照すると、スキャン電極およびサステイン電極に印加される波形でのノイズは、図６に示す従来の駆動方法でのノイズに比べ、相当に減少したことが分かる。この減少したノイズは図１１ｂに詳細に示す。データパルスが急上昇する時点では、スキャン電極およびサステイン電極に印加される波形で発生する上昇ノイズが減少する。同様に、データパルスが急下降する時点では、スキャン電極およびサステイン電極に印加される波形で発生する下降ノイズが減少する。

したがって、アドレス期間中に発生するアドレス放電を安定させることにより、プラズマディスプレイパネルの駆動効率を維持することができる。また、データパルスおよびスキャンパルスの印加時点を、フレームのサブフィールドのなかで比較的低い加重値を有するサブフィールドで同一に設定することにより、ジッター特性の悪化を防止する。したがって、プラズマディスプレイパネルのアドレス放電を安定させることにより、１つの駆動部でパネル全体をスキャニングするシングルスキャン方法を適用し得ることになる。

〔第２実施形態〕
図１２は、アドレス電極Ｘ_１〜Ｘ_ｎを多数のアドレス電極群に分けた、本発明のほかの実施形態によるプラズマディスプレイ装置を示す。

図１２に示すように、アドレス電極Ｘ_１〜Ｘ_ｎは、たとえば四つのアドレス電極群に分ける。アドレス電極群Ｘａには、アドレス電極（Ｘａ_１〜Ｘａ_{（ｎ）／４}）１２０１が含まれ、アドレス電極群Ｘｂには、アドレス電極（Ｘｂ_{（ｎ＋１）／４}〜Ｘｂ_{（２ｎ）／４}）１２０２が含まれ、アドレス電極群Ｘｃには、アドレス電極（Ｘｃ_{（１＋２ｎ）／４}〜Ｘｃ_{（３ｎ）／４}）１２０３が含まれ、アドレス電極群Ｘｄには、アドレス電極（Ｘｄ_{（１＋３ｎ）／４}〜Ｘｄ_（ｎ））１２０４が含まれる。前記電極群のなかで少なくとも１つのアドレス電極群に属するアドレス電極には、スキャン電極Ｙに印加されるスキャンパルスの印加時点と異なる時点でデータパルスを印加する。すなわち、電極群Ｘａに属する電極Ｘａ_１〜Ｘａ_{（ｎ）／４}の全てには、スキャンパルスの印加時点と異なる時点でデータパルスを印加し、前述した電極群Ｘａに属する電極Ｘａ_１〜Ｘａ_{（ｎ）／４}に印加するデータパルスの印加時点は全て同一になる。また、残りの電極群１２０２、１２０３、１２０４に属する電極には、スキャンパルスの印加時点と同一又は異なる時点でデータパルスを印加するが、全ての印加時点（残りの電極群１２０２、１２０３、１２０４のそれぞれにデータパルスを印加する時点）は、第１電極群１２０１に属する電極のデータパルスの印加時点とは異なる。

図１２においては、各アドレス電極群１２０１、１２０２、１２０３、１２０４に属する電極の数を同一にしたが、各アドレス電極群に属するアドレス電極の数を変更することもでき、アドレス電極群の数も調節可能である。アドレス電極群の数Ｎは、最少２以上から最大アドレス電極の総数ｎ以下の範囲、つまり２≦Ｎ≦（ｎ−１）の範囲で設定することが好ましい。

第２実施形態の駆動方法によると、第１実施形態と同様に、スキャン電極に印加されるスキャンパルスの印加時点は、フレームの所定数のサブフィールドのアドレス期間中にアドレス電極に印加されるデータパルスの印加時点と同一であり、残りのサブフィールドにおいては、少なくとも１つのアドレス電極群に印加されるデータパルスの印加時点をスキャンパルス印加時点と異なるように設定する。アドレス放電のジッター特性の悪化を防止するため、所定のサブフィールドを選択することが好ましい。

図１３ａ〜図１３ｃは本発明の駆動方法による駆動波形を示す図である。

図１３ａに示すように、アドレス電極群Ｘａ、Ｘｂに対するデータパルス印加時点はスキャンパルスの印加時点の前となり、アドレス電極群Ｘｃ、Ｘｄの電極に対するデータパルス印加時点はスキャンパルス印加時点の後となるか、またはスキャンパルス印加時点より遅延される。

たとえば、図１３ａに示すように、スキャン電極Ｙに対するスキャンパルスの印加時点をｔｓであると仮定すると、アドレス電極群Ｘａのアドレス電極Ｘ１〜Ｘ_ｎ／４に対する印加時点は、スキャンパルスが印加される時点より２Δｔだけ先立つ時点、つまり時点ｔｓ−２Δｔとなる。また、アドレス電極群Ｘｂに含まれたアドレス電極Ｘ_ｎ／４＋１、Ｘ_ｎ／２＋２、〜Ｘ_ｎ／２の印加時点は、スキャンパルスが印加される時点よりΔｔだけ先立つ時点、つまり時点ｔｓ−Δｔとなる。また、アドレス電極群Ｘｃのアドレス電極Ｘ_ｎ／２＋１、Ｘ_ｎ／２＋２、〜Ｘ_３ｎ／４の印加時点は、スキャンパルスの印加時点よりΔｔだけ遅延された時点、ｔｓ＋Δｔとなり、アドレス電極群Ｘｄのアドレス電極Ｘ_３ｎ／４＋１、Ｘ_３ｎ／４＋２、〜Ｘ_ｎの印加時点は２Δｔだけ遅延された時点、ｔｓ＋２Δｔとなる。しかし、全てのアドレス電極群に対するデータパルス印加時点は、図１３ｂに示すように、スキャンパルス印加時点より遅延可能である。

図１３ｂを参照すると、複数のアドレス電極群Ｘａ、Ｘｂ、Ｘｃ、Ｘｄに印加されるデータパルスの印加時点は、スキャンパルスの印加時点よりｎΔｔ（ｎはアドレス電極群の数）だけ後になる。たとえば、スキャンパルスの印加時点をｔｓであると仮定すると、電極群Ｘａに含まれたアドレス電極に印加されるデータパルスの印加時点は、スキャンパルス印加時点よりΔｔだけ後になり、アドレス電極群Ｘｂに含まれたアドレス電極に印加されるデータパルスの印加時点は、スキャンパルス印加時点より２Δｔだけ後になる。したがって、電極群Ｘｃに含まれたアドレス電極に印加されるデータパルスの印加時点は、スキャンパルス印加時点よりも３Δｔだけ後になり、電極群Ｘｄに含まれたアドレス電極に印加されるデータパルスの印加時点は、スキャンパルス印加時点より４Δｔだけ後になる。

同様に、複数のアドレス電極群Ｘａ、Ｘｂ、Ｘｃ、Ｘｄに印加される全てのデータパルスの印加時点は、図１３ｃに示すように、スキャンパルスの印加時点ｔｓよりｎΔｔ（ｎはアドレス電極群の数）だけ前に設定することもできる。たとえば、電極群Ｘａに含まれるアドレス電極には時点ｔｓ−Δｔ、アドレス電極群Ｘｂに含まれるアドレス電極には時点ｔｓ―２Δｔ、電極群Ｘｃに含まれるアドレス電極にはｔｓ−３Δｔ、電極群Ｘｄに含まれるアドレス電極には時点ｔｓ−４Δｔでデータパルスを印加することができる。

図１３ａ〜図１３ｃにおいて、スキャン電極に印加されるスキャンパルスの印加時点はｔｓで示し、スキャンパルスｔｓの印加時点とこれに最も近接したデータパルスの印加時点との時間差はΔｔであり、スキャンパルスの印加時点と２番目に近接したデータパルスの印加時点との時間差は２Δｔに調整することができるが、Δｔは一定に維持される。

しかし、各アドレス電極群に印加されるデータパルスの印加時点はそれぞれ異なり得る。たとえば、スキャンパルスｔｓの印加時点とこれに最も近接したデータパルスの印加時点との時間差は、一電極群ではΔｔとなる反面、ほかの電極群ではスキャンパルスｔｓの印加時点とこれに最も近接したデータパルスの印加時点との時間差は３Δｔとなる。たとえば、スキャン電極に０ｎｓでスキャンパルスが印加され、電極群Ｘａのアドレス電極には１０ｎｓでデータパルスが印加されると、スキャンパルスの印加時点とデータパルスの印加時点との時間差は１０ｎｓとなる。また、電極群Ｘｂに２０ｎｓでデータパルスが印加されると、スキャンパルスの印加時点と電極群Ｘａに印加されるデータパルスの印加時点との時間差は１０ｎｓとなる。また、そのつぎのアドレス電極群のアドレス電極に４０ｎｓでデータパルスが印加されると、スキャンパルスの印加時点と電極群Ｘｃに印加されるデータパルスの印加時点との時間差は４０ｎｓとなり、電極群Ｘｂに印加されるデータパルスの印加時点と電極群Ｘｃに印加されるデータパルスの印加時点との時間差は２０ｎｓとなる。

スキャン電極Ｙに印加されるスキャンパルスの印加時点と各アドレス電極群に印加されるデータパルスの印加時点が前述したように相違すると、アドレス電極Ｘ_１〜Ｘ_ｎを含む各アドレス電極群に印加されるデータパルスの各印加時点でパネルの静電容量によるカップリングが減少するので、スキャン電極およびサステイン電極に印加される波形のノイズが減少する。

前記例では、サブフィールドでデータパルス印加時点とスキャンパルス印加時点との時間差のみを説明したが、アドレス電極Ｘ_１〜Ｘ_ｎまたはアドレス電極群Ｘａ、Ｘｂ、Ｘｃ、Ｘｄに印加されるスキャンパルスおよびデータパルスの印加時点は、図１４に示すように、サブフィールドおよび／またはフレーム別に異なり得る。

図１４を参照すると、所定数のサブフィールド、好ましくは最低の加重値を有するサブフィールドにおいて、スキャンパルスの印加時点とデータパルスの印加時点は同一であり、残りのサブフィールドのなかで少なくとも１つのサブフィールドにおいては、隣接したアドレス電極に印加されるデータパルスの印加時点間の時間差が同一である反面、スキャンパルスの印加時点とデータパルスの印加時点は相違し、残りのサブフィールドのなかで少なくとも１つのほかのサブフィールドにおいては、データパルスの印加時点間の時間差を、ほかのサブフィールドのデータパルスの印加時点間の時間差と異なるようにする。たとえば、フレームの第１サブフィールドにおいては、アドレス電極Ｘ_１〜Ｘ_ｎに印加されるデータパルスの印加時点を、スキャン電極Ｙに印加されるスキャンパルスの印加時点と異なるようにし、隣接したデータパルスの印加時点間の時間差はΔｔと設定する。第２サブフィールドにおいては、アドレス電極Ｘ_１〜Ｘ_ｎに印加されるデータパルスの印加時点を、スキャン電極Ｙに印加されるスキャンパルスの印加時点と異なるようにし、隣接したデータパルスの印加時点間の時間差を２Δｔと設定する。したがって、隣接したアドレス電極に印加されるデータパルスの印加時点間の時間差はフレームの各サブフィールド別に３Δｔ、４Δｔなどのように相違するようにすることができる。

本発明のほかの実施形態による波形において、データパルスの印加時点とスキャンパルスの印加時点は少なくとも１つのサブフィールドで同一であるが、データパルスおよびスキャンパルスの印加時点はほかのサブフィールドでは相違する。たとえば、第４サブフィールドにおいては、データパルスの印加時点は、図１５ａに示すように、スキャンパルスの印加時点の前後に設定する反面、第５サブフィールドにおいては、データパルスの全ての印加時点を、図１５ｂに示すように、スキャンパルスの印加時点の後に設定し、第６サブフィールドにおいては、データパルスの全ての印加時点を、図１５ｃに示すように、スキャンパルスの印加時点の前に設定する。

このように、スキャン電極Ｙに印加されるスキャンパルスの印加時点とアドレス電極Ｘ_１〜Ｘ_ｎに印加されるデータパルスの印加時点が各サブフィールドで相違するようになっていると、アドレス電極Ｘ_１〜Ｘ_ｎに印加されるデータパルスの各印加時点でパネルの静電容量によるカップリングが減少し、スキャン電極およびサステイン電極に印加される波形のノイズが減少する。

しかし、本発明はほかの形態にも具現可能なもので、ここで提示する実施形態に限定されるものと解釈してはいけない。たとえば、アドレス電極Ｘ_１〜Ｘ_ｎのなかで、奇数番目のアドレス電極を一電極群に設定し、偶数番目のアドレス電極をほかの電極群に設定して、同一電極群内の全てのアドレス電極には同一時点でデータパルスを印加し、それぞれの電極群のデータパルス印加時点を、スキャンパルスが印加される時点と異なるように設定する方法も可能である。

また、少なくとも１つがほかの数のアドレス電極を有する複数の電極群にアドレス電極Ｘ_１〜Ｘ_ｎを区分して、各電極群別にスキャンパルスの印加時点と異なる時点でデータパルスを印加する方法も可能である。たとえば、スキャン電極Ｙに印加されるスキャンパルスの印加時点をｔｓであると仮定するとき、アドレス電極Ｘ_１には、時点ｔｓ＋Δｔでデータパルスを印加し、アドレス電極Ｘ_２〜Ｘ_１０には、時点ｔｓ＋３Δｔでデータパルスを印加し、アドレス電極Ｘ_１１〜Ｘ_ｎには、時点ｔｓ＋４Δｔでデータパルスを印加することができる。このように、本発明によるプラズマディスプレイパネルの駆動方法は多様に変形可能である。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されなく、当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

従来のプラズマディスプレイパネルの構造を示す斜視図である。 従来のプラズマディスプレイパネルと駆動モジュールの結合関係を示す図である。 従来のプラズマディスプレイパネルの画像階調を具現する方法を示す図である。 従来のプラズマディスプレイパネルの駆動方法による駆動波形を示す図である。 従来のプラズマディスプレイパネルの駆動方法において、アドレス期間中に印加されるパルスの印加時点を説明する図である。 従来のプラズマディスプレイパネルの駆動方法において、アドレス期間中に発生するノイズを説明する図である。 本発明の実施形態によるプラズマディスプレイ装置を示す図である。 本発明の実施形態による駆動波形を説明する図である。 図８のＡ領域を示す拡大図である。 図８のＢ領域での駆動波形を示す拡大図である。 図８のＢ領域での駆動波形を示す拡大図である。 図１０ｂのＣ領域での拡大図である。 図８のＢ領域での駆動波形を示す拡大図である。 図１０ｄのＤ領域での駆動波形を示す拡大図である。 本発明による駆動波形により減少するノイズを示す図である。 図１１ａのＥ領域の拡大図である。 本発明の実施形態により、アドレス電極Ｘ_１〜Ｘ_ｎをアドレス電極群に分けたものを示す図である。 本発明の実施形態による駆動波形を示す図である。 本発明の実施形態による駆動波形を示す図である。 本発明の実施形態による駆動波形を示す図である。 本発明のほかの実施形態による駆動波形を説明する図である。 図１４の本発明の実施形態による波形を示す拡大図である。 図１４の本発明の実施形態による波形を示す拡大図である。 図１４の本発明の実施形態による波形を示す拡大図である。

符号の説明

１２００ プラズマディスプレイパネル
１２０１ 電極群Ｘａ
１２０２ 電極群Ｘｂ
１２０３ 電極群Ｘｃ
１２０４ 電極群Ｘｄ
１２１ タイミングコントロール部
１２２ 駆動部
１２３ スキャン駆動部
１２４ サステイン駆動部
１２５ 駆動電圧発生部
Ｘ_１〜Ｘ_ｍ アドレス電極
Ｙ_１〜Ｙ_ｎ スキャン電極
Ｚ サステイン電極

Claims (32)

1. スキャン電極と、
   前記スキャン電極と交差する複数のアドレス電極と、
   前記スキャン電極を駆動するスキャン駆動部と、
   前記複数のアドレス電極を駆動するデータ駆動部と、
   複数のアドレス電極群のそれぞれにデータパルスをスキャンパルスとともに印加するコントロール部と、を含んでなり、
   前記複数のアドレス電極群の各々の電極群内のアドレス電極に対するデータパルスの印加時点は同時であって、各電極群に対する前記印加時点は全て、少なくとも１つのサブフィールドのアドレス期間中に前記スキャン電極に印加されるスキャンパルスの印加時点と異なり、かつ、
   前記複数のアドレス電極群の各々の電極群内のアドレス電極に対するデータパルスの終了時点は同時であって、各電極群に対する前記終了時点は全て、少なくとも１つのサブフィールドのアドレス期間中に前記スキャン電極に印加されるスキャンパルスの終了時点と異なり、かつ、
   前記複数のアドレス電極群の各電極群間では、データパルスの印加時点及び終了時点はそれぞれ異なり、
   前記複数のアドレス電極群の各電極群は１つ以上のアドレス電極を含むことを特徴とするプラズマディスプレイ装置。
2. 最低の加重値を有する１つのサブフィールドを含む、加重値の低い順に所定数のサブフィールド、のアドレス期間中に、前記複数のアドレス電極の各電極には、前記スキャン電極にスキャンパルスが印加される時点でデータパルスが印加されることを特徴とする、請求項１記載のプラズマディスプレイ装置。
3. 前記所定数は３であることを特徴とする、請求項２記載のプラズマディスプレイ装置。
4. 前記少なくとも１つのサブフィールドアドレス期間中に、前記アドレス電極群のなかで１つ以上の電極群に印加されるデータパルスの印加時点は、前記スキャン電極に印加されるスキャンパルスの印加時点の前になることを特徴とする、請求項１記載のプラズマディスプレイ装置。
5. 前記少なくとも１つのサブフィールドのアドレス期間中に、前記全てのアドレス電極群に印加されるデータパルスの印加時点は、前記スキャン電極に印加される前記スキャンパルスの印加時点の前になることを特徴とする、請求項４記載のプラズマディスプレイ装置。
6. 前記少なくとも１つのサブフィールドのアドレス期間中に、前記アドレス電極群のなかで１つ以上の電極群に印加されるデータパルスの印加時点は、前記スキャン電極に印加されるスキャンパルスの印加時点の後になることを特徴とする、請求項１記載のプラズマディスプレイ装置。
7. 前記少なくとも１つのサブフィールドのアドレス期間中に、前記全てのアドレス電極群に印加されるデータパルスの印加時点は、前記スキャン電極に印加されるスキャンパルスの印加時点の後になることを特徴とする、請求項６記載のプラズマディスプレイ装置。
8. 前記電極群の数は２以上で前記アドレス電極の総数以下であることを特徴とする、請求項１記載のプラズマディスプレイ装置。
9. 各アドレス電極群は、１つ以上のアドレス電極を含むことを特徴とする、請求項８記載のプラズマディスプレイ装置。
10. 各アドレス電極群は、同一数のアドレス電極を含むことを特徴とする、請求項９記載のプラズマディスプレイ装置。
11. 前記アドレス電極群のなかで１つ以上のアドレス電極群は、残りアドレス電極群と異なる数のアドレス電極を含むことを特徴とする、請求項９記載のプラズマディスプレイ装置。
12. アドレス電極群の各アドレス電極に印加されるデータパルスの印加時点は同一であることを特徴とする、請求項１記載のプラズマディスプレイ装置。
13. スキャンパルスの印加時点と前記スキャンパルスの印加時点に最も近接して印加されるデータパルスの印加時点との時間差は、１つのフレーム内の相違したサブフィールドのアドレス期間で同一であることを特徴とする、請求項１記載のプラズマディスプレイ装置。
14. スキャンパルスの印加時点と前記スキャンパルスの印加時点に最も近接して印加されるデータパルスの印加時点との時間差は、 １つのフレーム内の相違したサブフィールドのアドレス期間で互いに異なることを特徴とする、請求項１記載のプラズマディスプレイ装置。
15. 前記スキャンパルスの印加時点と前記スキャンパルスの印加時点に最も近接した前記データパルスの印加時点との時間差は１０ｎｓ〜１０００ｎｓの範囲にあることを特徴とする、請求項１３記載のプラズマディスプレイ装置。
16. 前記スキャンパルスの印加時点と前記スキャンパルスの印加時点に最も近接したデータパルスの印加時点との時間差は、前記サブフィールドで印加される所定のスキャンパルスの幅の１／１００倍より大きく１倍より小さいことを特徴とする、請求項１３記載のプラズマディスプレイ装置。
17. スキャン電極、前記スキャン電極と交差する複数のアドレス電極、およびコントロール部を含むプラズマディスプレイパネルの駆動方法において、
    前記複数のアドレス電極を複数のアドレス電極群に分ける段階と、
    フレーム内の複数のサブフィールドのアドレス期間中に前記スキャン電極にスキャンパルスを印加する段階と、
    前記複数のサブフィールドのアドレス期間中に前記複数のアドレス電極群の各アドレス電極にデータパルスをスキャンパルスとともに印加する段階とを含んでなり、
    前記複数のサブフィールドのなかで少なくとも１つのサブフィールドのアドレス期間中に前記アドレス電極群の各々の電極群内のアドレス電極に対するデータパルスの印加時点は同時であって、各電極群に対する前記印加時点は全て、前記スキャン電極に印加されるスキャンパルスの印加時点と異なり、かつ、
    前記複数のアドレス電極群の各々の電極群内のアドレス電極に対するデータパルスの終了時点は同時であって、各電極群に対する前記終了時点は全て、少なくとも１つのサブフィールドのアドレス期間中に前記スキャン電極に印加されるスキャンパルスの終了時点と異なり、かつ、
    前記複数のアドレス電極群の各電極群間では、データパルスの印加時点及び終了時点はそれぞれ異なり、
    前記複数のアドレス電極群の各電極群は１つ以上のアドレス電極を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
18. 最低の加重値を有する１つのサブフィールドを含む、加重値の低い順に所定数のサブフィールド、のアドレス期間中に、前記複数のアドレス電極の各電極には、前記スキャン電極にスキャンパルスが印加される時点でデータパルスが印加されることを特徴とする、請求項１７記載のプラズマディスプレイパネルの駆動方法。
19. 前記所定数は３であることを特徴とする、請求項１８記載のプラズマディスプレイパネルの駆動方法。
20. 前記少なくとも１つのサブフィールドアドレス期間中に、前記アドレス電極群のなかで１つ以上の電極群に印加されるデータパルスの印加時点は、前記スキャン電極に印加されるスキャンパルスの印加時点の前になることを特徴とする、請求項１７記載のプラズマディスプレイパネルの駆動方法。
21. 前記少なくとも１つのサブフィールドのアドレス期間中に、前記全てのアドレス電極群に印加されるデータパルスの印加時点は、前記スキャン電極に印加される前記スキャンパルスの印加時点の前になることを特徴とする、請求項２０記載のプラズマディスプレイパネルの駆動方法。
22. 前記少なくとも１つのサブフィールドのアドレス期間中に、前記アドレス電極群のなかで１つ以上の電極群に印加されるデータパルスの印加時点は、前記スキャン電極に印加されるスキャンパルスの印加時点の後になることを特徴とする、請求項１７記載のプラズマディスプレイパネルの駆動方法。
23. 前記少なくとも１つのサブフィールドのアドレス期間中に、前記全てのアドレス電極群に印加されるデータパルスの印加時点は、前記スキャン電極に印加されるスキャンパルスの印加時点の後になることを特徴とする、請求項２２記載のプラズマディスプレイパネルの駆動方法。
24. 前記電極群の数は２以上で前記アドレス電極の総数以下であることを特徴とする、請求項１７記載のプラズマディスプレイパネルの駆動方法。
25. 各アドレス電極群は、１つ以上のアドレス電極を含むことを特徴とする、請求項２４記載のプラズマディスプレイパネルの駆動方法。
26. 各アドレス電極群は、同一数のアドレス電極を含むことを特徴とする、請求項２５に記載のプラズマディスプレイパネルの駆動方法。
27. 前記アドレス電極群のなかで１つ以上のアドレス電極群は、残りアドレス電極群と異なる数のアドレス電極を含むことを特徴とする、請求項２５記載のプラズマディスプレイパネルの駆動方法。
28. アドレス電極群の各アドレス電極に印加されるデータパルスの印加時点は同一であることを特徴とする、請求項１７記載のプラズマディスプレイパネルの駆動方法。
29. スキャンパルスの印加時点と前記スキャンパルスの印加時点に最も近接して印加されるデータパルスの印加時点との時間差は、１つのフレーム内の相違したサブフィールドのアドレス期間で同一であることを特徴とする、請求項１７記載のプラズマディスプレイパネルの駆動方法。
30. スキャンパルスの印加時点と前記スキャンパルスの印加時点に最も近接して印加されるデータパルスの印加時点との時間差は、１つのフレーム内の相違したサブフィールドのアドレス期間で互いに異なることを特徴とする、請求項１７記載のプラズマディスプレイパネルの駆動方法。
31. 前記スキャンパルスの印加時点と前記スキャンパルスの印加時点に最も近接した前記データパルスの印加時点との時間差は１０ｎｓ〜１０００ｎｓの範囲にあることを特徴とする、請求項１８記載のプラズマディスプレイパネルの駆動方法。
32. 前記スキャンパルスの印加時点と前記スキャンパルスの印加時点に最も近接したデータパルスの印加時点との時間差は、前記サブフィールドで印加される所定のスキャンパルスの幅の１／１００倍より大きく１倍より小さいことを特徴とする、請求項１８記載のプラズマディスプレイパネルの駆動方法。