KR100452900B1 - 표시 패널의 구동 방법 - Google Patents

표시 패널의 구동 방법 Download PDF

Info

Publication number
KR100452900B1
KR100452900B1 KR10-2004-7008453A KR20047008453A KR100452900B1 KR 100452900 B1 KR100452900 B1 KR 100452900B1 KR 20047008453 A KR20047008453 A KR 20047008453A KR 100452900 B1 KR100452900 B1 KR 100452900B1
Authority
KR
South Korea
Prior art keywords
pulse
discharge
display
voltage
common electrode
Prior art date
Application number
KR10-2004-7008453A
Other languages
English (en)
Other versions
KR20040066861A (ko
Inventor
아쯔시 이또
히로노부 아리모또
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040066861A publication Critical patent/KR20040066861A/ko
Application granted granted Critical
Publication of KR100452900B1 publication Critical patent/KR100452900B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements

Abstract

본 발명은 가스 방전에 의해 표시를 행하는 표시 패널의 구동 방법에 관한 것이다. 표시 셀의 공통 전극에, 리셋 펄스를 포함하는 초기화 시퀀스 전압을 인가하는 경우의 오방전을 방지한다. 리셋 펄스 후에 공통 전극에 인가하는 펄스를 1단계에서 상승하는 펄스로 하거나, 1단계의 펄스가 상승하고 나서 1㎲ 이내에 제2 단계 펄스가 상승하는 복합 펄스로 함으로써, 안정된 초기화를 행한다. 초기화 시퀀스와 유지 시퀀스 사이에 안정화 시퀀스를 삽입한다.

Description

표시 패널의 구동 방법{METHOD FOR DRIVING DISPLAY PANEL}
본 발명은 가스 방전에 의해 표시를 행하는 표시 패널의 구동 방법에 관한 것이다.
보다 상세하게는, 본 발명은 매트릭스 형상으로 배치한 복수의 표시 셀의 각각에 공통 전극 및 개별 전극을 배치하고, 공통 전극에 표시 동작을 행하는 표시 펄스를 전체적으로 인가하고, 개별 전극에 각 표시 셀에서의 방전을 제어하는 제어전압을 개별적으로 인가하여, 각 표시 셀에서의 가스 방전을 제어함으로써 화상 표시를 행하는 표시 패널의 구동 방법에 관한 것이다.
종래부터, 플라즈마 디스플레이 등 표시 셀마다의 가스 방전을 제어하여 표시를 행하는 패널이 알려져 있다. 그리고, 이러한 표시 패널에 있어서는 방전을 정상적으로 행하기 위해서, 축적되는 전하를 항상 방전에 적합한 상태로 유지할 필요가 있다. 그래서, 정기적으로 모든 표시 셀에서, 의도하지 않는 방전을 야기시키는 축적 전하를 제거하는 등의 초기화가 행해지고 있다.
이러한 초기화에 대해서는 특개평10-143106호 공보, 특개평8-278766호 공보, 특개평7-140927호 공보, 특개평9-325736호 공보, 특개평8-212930호 공보 등에 개시되어 있다.
이와 같이 각종 초기화 방법이 제안되어 있지만, 방전 구조, 방전 조건, 구동 방법이 변하면, 그에 적합한 초기화 방법이 필요하게 된다.
본 발명의 발명자는 음의 리셋 펄스를 포함하는 초기화 시퀀스에 대하여 특허 출원하고 있다(일본 출원일 1998년 9월 30일 특원평10-276735호, 미국 출원일 1999년 3월 3일 SN 09/261, 260). 이를 더욱 개량한 것이 본 발명이다.
우선, 상기한 특허 출원의 발명에 대하여 설명한다.
도 16은 가스 방전에 의해 표시를 행하는 패널과 그 구동 회로의 전체도이다.
패널 전체는 640×480개의 화소를 매트릭스 형상으로 배치하여 구성된다. 16×16개의 화소를 갖는 단위 패널(11, 12, …140, 21, 22 …240, …, 301, 302,…3040)이 세로로 30개, 가로로 40개 설치되어, 전체의 패널을 구성하고 있다.
각 화소에는 공통 전극과 개별 전극이 설치되어 있다. 공통 전극에 표시 펄스를 인가하면서 개별 전극의 전압을 제어함으로써, 각 화소에 있어서의 방전을 제어하여, 표시의 ON/OFF를 제어하고 있다.
패널 전체의 개별 전극의 전압을 제어하는 데에 필요한 640×480개의 데이터가 1화면분의 데이터로서 비디오 인터페이스 회로(100)에 입력된다.
1화면분의 데이터는, 비디오 인터페이스 회로(100)로부터 30개의 버스 회로 (101, 102, …130)를 거쳐 단위 패널에 인가된다.
최초의 버스 회로(101)는 640×480개의 데이터로부터 640×16개의 데이터를 추출하여, 40개의 단위 패널(11, 12, …, 140)을 향해 송출한다. 이들 단위 패널 (11, 12, …140)은 데이터에 포함된 어드레스에 기초하여 각각 16×16개의 데이터를 수신한다.
단위 패널(11, 12, …, 140) 내에서는 구동용 시프트 레지스터에 의해 각 화소에 1개의 데이터가 할당되고, 이에 따라 개별 전극의 전압을 제어한다. 1개의 데이터는 24비트로 구성되어 있다. 이 24비트는 R(적) 8비트, G(녹) 8비트, B(청) 8비트로 구성된다. 8비트의 데이터를 이용하여 표시의 밝기를 256단계로 제어한다.
그 밖의 버스 회로(102, …, 130)도, 각각 640×16개의 데이터를 추출하여, 단위 패널(21, 22, …, 240, …, 301, 302, …, 3040)을 향해 송출한다. 그리고, 단위 패널(21, 22, …, 240, …, 301, 302, …, 3040)은 각각 16×16개의 데이터를수신하여, 16 x 16개의 화소의 개별 전극의 전압을 제어한다.
1화면분의 640×480개의 데이터는 도 17 (a)의 수직 동기 신호 V. sync의 펄스 간격 사이에 1프레임의 데이터로서 입력된다. 도 17 (b)의 수평 동기 신호 H. sync는 1프레임에 대하여 480회 발생한다. 1개의 수평 동기 신호 H. sync에 이어 640개의 데이터가 입력된다.
이 표시 패널에서는 각 표시 셀에 공통 전극과 개별 전극을 구비하고 있으며, 개별 전극은 표시 셀마다 구동되고, 공통 전극은 복수의 셀에 대하여 일괄적으로 구동된다. 그리고, 공통 전극에 표시 펄스를 인가하고, 개별 전극에 의한 플러스 제어 전압의 인가를 셀마다 개별적으로 제어함으로써, 방전을 표시 셀마다 제어하여 표시를 행하고 있다. 공통 전극의 표시 펄스 및 개별 전극의 제어 전압은 각 단위 패널에서 만들어져서 각 표시 셀에 인가된다.
도 18은 1프레임의 공통 전극 표시 펄스, 개별 전극 제어 전압 및 방전 파형을 나타낸다. 도 18은 안정된 방전이 행해진 경우를 나타낸다. 1프레임의 최초는 초기화 시퀀스이고, 그 밖의 것은 표시 시퀀스이다.
1개의 표시 펄스의 기간에 있어서 방전이 2회 발생한다. 1회째가 축적 방전이고, 2회째가 소거 방전이다. 개별 전극의 제어 전압을 플러스로 상승시키면 방전은 정지한다. 개별 전극의 제어 전압을 상승시키는 타이밍은 8비트의 데이터에 의해 256단계로 제어된다. 그에 따라, 표시의 밝기도 256단계로 제어된다. 개별 전극의 제어 전압을 플러스로 상승시키는 타이밍을 빠르게 하면 방전 횟수가 감소하여, 표시의 밝기는 감소한다.
도 19는 도 18의 초기화 시퀀스에 있어서의 공통 전극의 전압과 방전의 관계를 나타내는 도면이다. 좌측이 공통 전극이고, 우측이 개별 전극이다.
표시 펄스는 2단계의 전압으로 형성되고, 단계적으로 전압을 상승, 하강하는 것으로, 리셋 펄스의 전압치의 절대치는 표시 펄스의 1단째 전압치 이상으로 하는 것이 바람직하다. 이러한 표시 펄스에 의해, 하나의 표시 펄스에 의해 전하를 축적하는 방전과 축적 전하를 소거하는 방전이라는 2회의 방전을 발생시킬 수 있다. 그래서, 안정된 방전이 행해지고 있을 때에는 리셋 펄스의 삽입이 불필요하게 된다.
또한, 리셋 펄스는 1프레임에 대하여 1회 또는 복수 프레임에 대하여 1회 인가하는 것이 바람직하다. 이에 따라, 리셋 펄스를 삽입하지 않는 프레임을 만들 수 있어, 처리하는데 여유가 생긴다.
도 19에 있어서, 시간 (1)∼(6)에 대하여, 전극의 전위와 전하를 아래에 나타내고 있다. 좌측이 공통 전극이고, 우측이 개별 전극이다.
시간 (1)에서는 양쪽 전극의 전압은 모두 0V이므로, 방전은 일어나지 않는다. 시간 (2)에서는 공통 전극의 전압이 360V가 되면 방전이 발생한다. 이것이 축적 방전이다. 방전에 의해 발생한 음의 전하는 공통 전극 쪽으로 붙고, 양의 전하는 개별 전극쪽으로 붙는다. 시간 (3)에서는 이와 같이 붙은 음의 전하에 의해, 공통 전극의 실효 전압은 360V보다 떨어지기 때문에, 방전은 정지한다. 시간 (4)에서는, 공통 전극의 전압을 0V로 하면, 양쪽 전극에 붙어 있던 전하에 의한 전위차에 의해 방전이 발생한다. 이것이 소거 방전이다. 시간 (5)에 있어서는, 방전은 멈추고, 축적 전하도 소멸한다. 시간 (6)에서는 공통 전극에 -180V의 리셋 펄스를 인가하는데, 이 경우에는 축적 전하가 없기 때문에, 리셋 펄스를 인가해도 변화는 일어나지 않는다.
*이 표시 패널에 있어서의 공통 전극의 구동은, 전압이 2단계로 변화하는 복합 표시 펄스를 이용하고 있다. 그리고, 이 복합 표시 펄스 하나로, 전하를 축적하는 방전과 소거하는 방전이 행해진다. 따라서, 이론적으로는 표시 방전을 반복해도 자동적으로 전하의 소거가 행해진다. 그러나, 실제로는 전하의 상승 시의 불충분한 전압 인가에 의한 전하의 축·방전의 반복에 의한 전하의 축적 등이 발생하여 표시가 불안정하게 될 우려가 있다.
그래서, 이를 해소하기 위해서, 1프레임 또는 복수 프레임에 1회로, 모든 개별 전극에 플러스 펄스를 인가하고, 또는 공통 전극으로의 표시 펄스 인가의 시간 간격에서 음의 펄스(리셋 펄스)를 인가함으로써 표시 셀의 전하를 반전시켜, 방전 셀 조건의 초기화를 행하고 있었다. 이 때, 하나의 복합 인가 펄스와 리셋 펄스를 1조로 하여 초기화 시퀀스라고 부르고 있다.
도 20, 도 21은 불안정한 방전에 의해 축적된 전하가 리셋 펄스에 의해 소멸하는 것을 나타내는 도면이다.
도 20은 1프레임의 공통 전극 표시 펄스, 개별 전극 제어 전압 및 방전 파형을 나타낸다. 도 18과의 차이는 초기화 시퀀스의 리셋 펄스에서 방전이 일어날 뿐이며, 그 밖의 것은 도 18과 동일하다.
도 21은 도 20의 초기화 시퀀스에 있어서의 공통 전극의 전압과 방전과의 관계를 나타내는 도면이다. 시간 (1)∼(4)까지는 도 19와 동일하다. 불안정한 방전에 의해, 시간 (5)에서, 공통 전극에는 음의 전하가 축적되어 있다. 공통 전극의 음의 축적 전하를 그대로 하여 다음의 사이클의 (2)에서 공통 전극에 360V의 표시 펄스를 인가해도 공통 전극의 실효 전압은 360V에 도달하지 않아, 방전이 발생하기 어려워진다. 그래서, 시간 (6)에서는, 공통 전극에 -160V의 리셋 펄스를 인가하여, 축적 전하를 방전한다. 방전 후의 시간 (7)에서, 양의 전하는 공통 전극 쪽에 붙고, 음의 전하는 개별 전극 쪽에 붙는다. 공통 전극에 양의 전하가 축적되어 있기 때문에, 다음의 표시 사이클의 (2)에서 공통 전극에 표시 펄스를 인가한 경우에, 축적 전하에 의해 방전이 방해되는 경우는 없다. 이 경우, 공통 전극의 축적 전하가 양이기 때문에, 표시 펄스를 인가하면, 실효 전압은 인가 전압 이상이 되어, 방전하기 쉬워진다. 이는 또 다른 문제를 야기시킨다. 표시 펄스는 제1단이 160∼180V, 제2단이 320∼360V라는 2단계로 인가하고 있지만, 축적 전하에 의해 방전하기 쉬워지면, 표시 펄스의 제1단에서 오방전이 발생하게 된다.
표시 패널 전체를 제어할 때, 제작 조건에 의해 패널 내에 특성 변동이 생겨, 상기한 방전 안정화 방책만으로는 제어할 수 있는 전압 폭(마진)이 충분히 취해지지 않아, 오방전이 발생하는 문제가 있다. 또한, 패널마다의 특성 변동도 존재하고, 이들을 해소하기 위해서는 보다 안정된 방전을 유지하여, 마진을 충분히 취할 필요가 있다.
또한, 초기화 시퀀스는 불안정 상태가 된 셀에 대하여 유효하지만, 반대로안정된 방전에 대해서는 무효한 전압 변동이고, 이에 따라 안정된 방전이 불안정하게 되는 요소도 포함되어 있다. 따라서, 초기화 시퀀스가 안정된 셀에 대해서는 영향을 미치지 않는 연구가 필요하다.
또한, 셀마다 개별 제어를 행하기 위한 개별 전극에 인가하는 개별 데이터는 통상 논리 회로에 의해 데이터 전송을 행하고, 고내압 드라이버 IC에 의해 제어를 행한다. 이 때, 공통 전극측의 고전압 스위칭은 적지 않게 노이즈를 발생시키기 때문에, 그것이 논리 회로에 의한 데이터에 영향을 주어, 오표시를 야기한다. 따라서, 공통 전극에의 시퀀스와 개별 데이터의 데이터 전송에 대하여, 노이즈를 저감하는 연구가 필요하게 된다.
〈발명의 개시〉
본 발명에 따른 표시 패널의 구동 방법은, 매트릭스 형상으로 배치한 복수의 표시 셀의 각각에 공통 전극 및 개별 전극을 배치하고, 공통 전극에 초기화 시퀀스 전압을 인가하고, 그 후에, 공통 전극에 표시 동작을 행하는 표시 펄스를 인가하고, 개별 전극에 각 표시 셀에서의 방전 기간을 제어하는 제어 전압을 개별로 인가하며, 각 표시 셀에서의 가스 방전을 제어하는 표시 패널의 구동 방법으로서, 상기 초기화 시퀀스가 다음의 (a), (b)의 단계를 갖는 것에 관한 것이다.
(a) 상기 표시 펄스와는 반대 극성을 갖고, 상기 전극에 축적된 전하를 반전시키는 리셋 펄스를 상기 공통 전극에 인가하는 단계
(b) 상기 표시 펄스와 동일 극성인 1단계 펄스를 상기 공통 전극에 인가하는 단계
초기화 시퀀스의 단계 (b)의 펄스가 1단계 펄스이기 때문에, 단계 (a)에서의 전하의 반전에 기인한 오방전이 발생하지 않는다.
본 발명에 따른 표시 펄스의 구동 방법은, 상기 단계 (b)의 1단계 펄스 대신에 2단계 펄스로서, 1단계의 펄스가 상승하고 나서 1㎲ 이내에 제2 단계의 펄스가 상승하는 것을 이용한 것에 관한 것이다.
초기화 시퀀스의 단계 (b)의 펄스가 1단계의 펄스가 상승하고 나서 1㎲ 이내에 제2 단계의 펄스가 상승하기 때문에, 단계 (a)에서의 전하의 반전에 기인한 오방전이 발생하지 않는다.
본 발명에 따른 표시 패널의 구동 방법은, 매트릭스 형상으로 배치한 복수의 표시 셀의 각각에 공통 전극 및 개별 전극을 배치하고, 공통 전극에 표시 동작을 행하는 표시 펄스를 인가하며, 개별 전극에 각 표시 셀에서의 방전 기간을 제어하는 제어 전극을 개별로 인가하여, 각 표시 셀에서의 가스 방전을 제어하는 표시 패널의 구동 방법으로서,
각 표시 셀의 방전 기간을 제어하는 데이터를 개별 전극의 구동 회로에 전송하는 기간을, 공통 전극에 전압이 인가되어 있지 않는 기간으로 설정하는 방법에 관한 것이다.
공통 전극에 전압이 인가되어 있지 않는 기간에 데이터 전송을 행하기 때문에, 전송되는 데이터에 노이즈가 발생하는 것을 방지할 수 있다.
본 발명에 따른 표시 패널의 구동 방법은 매트릭스 형상으로 배치한 복수의 표시 셀의 각각에 공통 전극 및 개별 전극을 배치한 표시 패널을 다음의 (a), (b),(c)의 시퀀스에 따라 구동하는 방법에 관한 것이다.
(a) 공통 전극에 초기화 전압을 인가하는 초기화 시퀀스.
(b) 공통 전극에 표시 동작을 행하는 표시 펄스를 인가하고, 각 표시 셀에서 가스 방전을 행하는 안정화 시퀀스.
(c) 공통 전극에 표시 동작을 행하는 표시 펄스를 인가하고, 또한 개별 전극에 인가하는 방전 억제 펄스의 기간을 제어함으로써, 각 표시 셀의 가스 방전 기간을 제어하는 유지 시퀀스.
초기화 시퀀스와 유지 시퀀스 사이에 안정화 시퀀스를 설정하고 있기 때문에, 각 셀의 상태가 안정화되어, 오방전을 방지할 수 있다.
본 발명에 따른 표시 패널의 구동 방법은 시퀀스 (a), (b) 사이에, 시퀀스 (b), (c) 사이에, 또는 시퀀스 (b) 대신에, 공통 전극 및 개별 전극의 어느 쪽에도 전압을 인가하지 않는 기간을 설정하는 방법에 관한 것이다.
공통 전극 및 개별 전극에 전압을 인가하지 않는 안정화 기간을 설정함으로써 오방전을 방지할 수 있다.
본 발명의 목적은 초기화 시퀀스의 리셋 펄스에 의한 오방전을 방지하는 데 있다.
또한, 본 발명의 목적은 표시 펄스의 전압 마진을 충분히 확보함으로써 안정된 방전을 유지하고, 패널마다의 특성 변동에 의한 오방전을 방지하는데 있다.
또한, 본 발명의 목적은 안정된 셀이 초기화 시퀀스에 의해 영향을 받지 않도록 하는데 있다.
또한, 본 발명의 목적은 공통 전극측의 고전압의 스위칭에 의해 개별 전극으로 보내지는 데이터에 발생하는 노이즈를 저감하는데 있다.
도 1은 1표시 셀의 전극 구조도.
도 2는 본 발명의 표시 패널의 구동 방법에 따라 구동되는 표시 셀의 배열을 나타내는 도면.
도 3은 1표시 셀의 전극과 구동 회로의 접속을 나타내는 도면.
도 4는 본 발명의 표시 패널의 구동 방법에 있어서, 공통 전극을 구동하는 회로의 회로도.
도 5는 본 발명의 표시 패널의 구동 방법의 일 실시예에 따른 초기화 시퀀스의 파형도.
도 6은 종래의 구동 방법에서 이용하는 초기화 시퀀스의 파형도.
도 7은 본 발명의 표시 패널의 구동 방법에 있어서 초기화 펄스를 2개 연속해서 이용한 초기화 시퀀스의 파형도.
도 8은 본 발명의 표시 패널의 구동 방법에 있어서 리셋 펄스를 5㎲ 이하로 한 초기화 시퀀스의 파형도.
도 9는 본 발명의 표시 패널의 구동 방법에서 이용하는 기본적인 초기화 시퀀스의 파형도.
도 10은 본 발명의 표시 패널의 구동 방법의 다른 실시예에 있어서의 공통전극의 인가 전압과 개별 전극에의 제어 데이터의 전송 기간과 개별 전극의 전압 파형을 나타내는 파형도.
도 11은 종래의 표시 패널의 구동 방법에 있어서의 공통 전극의 전압 파형과, 개별 전극에의 제어 데이터의 전송 기간과 개별 전극의 전압 파형을 나타내는 파형도.
도 12는 공통 전극의 전압의 강하로부터 개별 전극에의 억제 펄스의 상승까지의 펄스 간격과 마진 전압과의 관계를 나타내는 도면.
도 13은 본 발명의 표시 패널의 구동 방법에 있어서, 안정화 시퀀스를 설정한 경우의 파형도.
도 14는 도 13의 안정화 시퀀스 중의 안정화 펄스 수와 오방전 빈도와의 관계를 나타내는 도면.
도 15는 본 발명의 표시 패널의 구동 방법에 있어서, 안정화 기간을 설정한 경우의 파형도.
도 16은 표시 패널의 배치 및 개별 전극에의 제어 데이터의 전송 루트를 나타내는 도면.
도 17은 표시 패널을 구동하는 수직 동기 신호, 수평 동기 신호 및 개별 전극에의 제어 데이터의 전송을 나타내는 도면.
도 18은 발명자의 이미 출원된 발명에 있어서의 공통 전극의 표시 펄스, 개별 전극의 제어 전압 및 방전 파형을 정상적인 방전에 대하여 나타내는 도면.
도 19는 도 18에 도시한 공통 전극의 전압 파형의 변화와 공통 전극 및 개별전극의 전하의 변화를 나타내는 도면.
도 20은 발명자가 기 출원한 발명에 있어서의 공통 전극의 표시 펄스, 개별 전극의 제어 전압 및 방전 파형을 축적 전하에 의한 불안정한 방전에 대하여 나타내는 도면.
도 21은 도 20에 도시한 공통 전극의 전압 파형의 변화와 공통 전극 및 개별 전극의 전하의 변화를 나타내는 도면.
< 도면의 주요 부분에 대한 부호 설명 >
30 : 제1 제어부
32 : 제2 제어부
34 : 제3 제어부
100 : 비디오 I/F 회로
101 : 버스 회로
〈발명을 실시하기 위한 최량의 형태〉
이하, 본 발명의 표시 패널의 구동 방법을 첨부 도면을 참조하면서 설명한다.
〈제1 실시예〉
도 1은 본 발명이 적용되는 표시 패널에 있어서의 1표시 셀(1색)을 나타내는 도면이다. 표시 패널의 이면측에는 이면 유리 기판(10)이 설치되어 있다. 이면 유리 기판(10)에 형성한 오목부(12)의 내부 표면에는 형광층(14)이 형성되어 있다. 전면 유리 기판(20)의 이면측[이면 유리 기판(10)에 향하는 측]에는 한 쌍의 투명 전극(24a, 24b)이 배치되어 있다. 그리고, 이들을 커버하도록 유전체층(26)이 형성되고, 그 다음에 보호막(28)이 형성되어 있다. 따라서, 통상 MgO로 형성되는 보호막(28)이 오목부(12)와 대면하고 있다. 그리고, 공통 전극에 양의 표시 펄스를 인가하고, 개별 전극을 충분히 낮은 전압(예를 들면 0V)으로 유지함으로써, 오목부 (12) 내의 보호막에 가까운 부분에서 방전이 일어난다. 개별 전극에 양의 전압을 인가함으로써, 개별 전극과 공통 전극 사이의 전압치가 낮아지게 되어, 방전이 일어나지 않게 된다.
또한, 도 2는 단위 표시 패널의 구조 블록도를 나타내고, 도 3은 방전 셀의접속 형태와 구동 회로의 동작 블록을 나타내고 있다.
단위 표시 패널은 셀을 n×m의 매트릭스 형상으로 배치하여 구성된다. 본 실시 형태에서는 n=m=16이다. 1표시 셀은 적(R), 녹(R), 청(B)의 3색으로 구성되어 있다. 각 표시 셀은 공통 전극과 개별 전극을 갖는다. 모든 셀의 공통 전극에는 공통 전극 구동 펄스가 인가된다. 공통 전극에는 GND, 160V, 320V 및 음의 전압이 인가된다. 각 표시 셀의 개별 전극에는 개별 전극 구동 펄스가 따로따로 인가된다. 개별 전극에 160V의 펄스가 인가되면 방전은 정지한다.
도 4는 공통 전극의 구동 회로를 나타낸다. 예를 들면, 160V의 전원 Vs는 트랜지스터 Q1, Q2를 통해 접지에 접속되어 있다. 이들 트랜지스터 Q1, Q2의 게이트는 제1 제어부(30)에 접속되어 있고, 이 제1 제어부(30)로부터의 제어 신호에 의해, 트랜지스터 Q1, Q2의 온/오프가 제어된다. 트랜지스터 Q1을 온 상태로, 트랜지스터 Q2를 오프 상태로 함으로써, 트랜지스터 Q1, Q2의 중간점(Vs출력점)으로부터 후단으로 전압 Vs가 출력된다. 여기서, 이들 트랜지스터 Q1, Q2의 회로는 전원측의 회로로서, 도면에서 파선으로 나타내는 이하의 회로는 별도의 회로 기판 상에 형성되고, 별도의 접지를 갖고 있다.
트랜지스터 Q1, Q2의 중간점에는, 타단이 접지에 접속된 콘덴서 C1이 접속되어 있다. 또한, Vs출력점에는, 타단이 접지에 접속된 트랜지스터 Q3, Q4가 접속되어 있다. 이들 트랜지스터 Q3, Q4의 게이트에는 제2 제어부(32)가 접속되어 있고,제2 제어부(32)에 의해 트랜지스터 Q3, Q4의 온/오프가 제어된다. 또한, Vs출력점에는 타단이 접지에 접속된 트랜지스터 Q5, Q6이 다이오드 D1을 통해 접속되어 있다. 이들 트랜지스터 Q5, Q6의 게이트에는 제3 제어부(34)가 접속되어 있고, 제3 제어부(34)에 의해 트랜지스터 Q5, Q6의 온/오프가 제어된다.
트랜지스터 Q1을 온 상태로 하고, Q2를 오프 상태로 하고서, 트랜지스터 Q3, Q4, Q5, Q6을 다음과 같이 온/오프 상태로 한다. 이에 따라, 공통 전극에 도 19에 도시한 바와 같은 2단계의 표시 펄스가 공급된다. 2단째 펄스의 상승 시간을 1단째 펄스의 상승 시간에 가까이 하면, 실질적으로는 1단계의 펄스가 된다. 이들 펄스의 상승 시간의 접근 한계는 트랜지스터의 스위칭 시간에 좌우된다.
Q3 Q4 Q5 Q5
(1) 0V 시 오프 온 오프 온
(2) 1단째 펄스 상승 시 오프 온 오프 오프
(3) 오프 온 온 오프
(4) 2단째 펄스 상승 시 오프 오프 온 오프
(5) 온 오프 온 오프
(6) 2단째 펄스 하강시 오프 오프 온 온
(7) 오프 온 온 오프
(8) 1단째 펄스 하강 시 오프 온 오프 오프
(9) 오프 온 오프 온
즉, 트랜지스터 Q5를 오프 상태, Q6을 온 상태로 함으로써, 공통 전극의 전위를 접지(0V)로 하고, 트랜지스터 Q5를 온 상태, 트랜지스터 Q6을 오프 상태로 함으로써, 공통 전극의 전위를 Vs로 한다. 이 때, 트랜지스터 Q4를 온 상태로 해 두고, 콘덴서 C2에 Vs상당의 전하를 축적한다. 그리고, 트랜지스터 Q4를 오프 상태로 하고, 트랜지스터 Q3을 온 상태로 함으로써 콘덴서 C2의 트랜지스터 Q3 측을 Vs로 한다. 콘덴서 C2는 Vs만큼 충전되어 있기 때문에, 공통 전극의 전압은 2Vs가 된다. 이와 같이 하여, Vs, 2Vs라는 2단계째 전압을 생성할 수 있다. 그리고, 트랜지스터 Q3을 오프 상태, 트랜지스터 Q4를 온 상태로 하여 공통 전극의 전압이 Vs로 되돌아가고, 트랜지스터 Q5를 오프 상태, 트랜지스터 Q6을 온 상태로 하여 공급 전극의 전압 0으로 되돌아가서, 2단계의 표시 펄스를 구성할 수 있다.
다음으로, 트랜지스터 Q5를 오프, 트랜지스터 Q6을 온 상태로 하고, 트랜지스터 Q1을 오프 상태, 트랜지스터 Q2를 온 상태로 한다. 이에 따라, 콘덴서 C1의 상측 전위가 전원측의 접지 전위 0V로 고정된다. 한편, 콘덴서 C1의 하측 접지는 본 구동 회로의 접지로서, 반드시 0V가 아니다. 그래서, 이 접지가 -Vs가 되어, 트랜지스터 Q6을 통해 접지에 접속되어 있는 공통 전극의 전위가 -Vs가 된다. 이에 따라, 도 19에 있어서의 리셋 펄스가 공통 전극에 인가된다.
이 리셋 펄스는 표시 펄스와 반대 극성의 펄스로서, 그 크기는 1단째 펄스와 동일한 Vs이다. 이 Vs는 예를 들면 160V(150V∼200V 정도)이고, 벽 전하가 잔존하고 있는 경우에는 방전이 행해지는 전압이다. 따라서, 이 리셋 펄스 인가에 의해, 벽 전하가 잔존한 경우에 방전이 일어나, 벽 전하가 소거된다.
공통 전극 및 개별 전극에의 전압 인가와, 방전의 관계는 리셋 펄스에 후속하는 공통 전극 펄스가 1단계가 되는 것을 제외하고는 도 18∼도 21과 마찬가지이다. 도 18 및 도 19는 정상적인 방전이 행해진 상태를 나타내고, 도 20, 도 21은벽 전하가 잔류한 불안정한 방전 시에 있어서의 상태를 나타내고 있다. 이와 같이 불안정한 방전이 행해져서, 벽 전하가 잔류한 경우에, 리셋 펄스에 의해 방전이 발생하여, 벽 전하가 소거된다.
여기서, 소거 펄스는 전술한 바와 같이 표시 펄스의 1단째 전압 정도가 바람직하고, 이에 따라 벽 전하가 잔류하고 있던 경우에, 확실한 소거 방전을 행할 수 있다. 또한, 동일한 전압으로 함으로써, 구동 회로를 간단하게 할 수 있다.
또한, 이 리셋 펄스는, 방전 종료 후이고 벽 전하가 있던 경우에 확실한 방전을 행할 수 있는 길이일 필요가 있다. 확실한 방전을 행하기 위해서는 본 실시예의 장치에서는 5μsec 정도가 필요하다. 이는 표시 셀의 사이즈 등에 영향을 받는다. 이 방전의 시간은 표시 펄스에 의한 방전도 마찬가지고, 표시 펄스의 0V(GND)로의 하강으로부터 15μsec 정도의 경과 후 5μsec 정도의 시간의 리셋 펄스를 삽입하는 것이 바람직하다. 표시 셀의 사이즈가 변한 경우에는 방전 시간이 변하기 때문에, 상술한 15μsec 및 5μsec가 모두 변화한다. 그래서, 표시 펄스의 종료로부터 리셋 펄스의 개시까지의 시간과 리셋 펄스의 계속 시간은 3:1 정도의 관계로 하는 것이 바람직하다. 또, 이는 양방의 시간을 모두 최저의 시간으로 한 경우에 적용되는 관계로서, 양방의 시간을 모두 충분한 시간으로 해도 문제는 없다.
본 실시 형태가 적용되는 표시 패널의 배치와 개별 전극에의 데이터 전송은 도 16 및 도 17과 마찬가지이다. 단, 16×16 화소를 갖는 단위 패널의 가로/세로의 배열 수는 도 16에 도시한 세로 30개, 가로 40개로 한정되지 않는다.
도 5는 초기화 시퀀스를 도시한 것으로, 도 6의 종래의 파형과 대비하여 나타낸다. 도 5는 초기화 펄스의 공통 전극 인가 파형을 제1 전압 펄스와 그에 중첩되는 제2 전압 펄스를 동시에 인가한 파형이다. 방전 발광(정상 파형)은 도 19와 같은 정상적인 방전이 발생되었을 때의 방전 파형이다. 방전 발광(비 제어 파형)은 도 21과 같은 축적 전하가 있는 경우의 방전 파형이다. 도 5와 같이 함으로써, 불안정한 상태에서 초기화 펄스를 동작할 때, 도 5의 비 제어 파형으로 도시한 바와 같이 잔류 전하 등의 영향으로 제1 전압 펄스의 인가로 방전 개시 전압을 초과하여 오방전이 발생하여, 초기화 동작을 할 수 없게 되는 상태를 회피할 수 있다. 도 6에 도시한 종래의 비 제어 파형에서는 제1 전압 펄스의 상승으로 오방전이 발생되고 있다. 또한, 제1 및 제2 전압 펄스를 동시에 하강시켜, 큰 전위차를 한 번에 확보함으로써, 각 전압 펄스를 별도로 하강시키는 2단계의 전압 하강 방법보다 큰 소거 방전이 얻어진다.
이 때, 본 표시 패널에서는 제1 및 제2 전압 펄스로서 175V를 인가하고 있으며, 이 때의 방전은 전압 인가보다 0.4㎲ 후에 발생한다. 현 상태는, 고전압 스위칭에 의한 전압 상승에 0.3㎲ 걸리므로, 제1 전압 펄스 기간과 그에 중첩되는 제2 전압을 인가하는 시간의 사이를 0.1㎲ 이내로 함으로써, 상기 조건을 충족시키는 펄스 파형으로 할 수 있다. 제1 전압 펄스의 상승으로부터 1㎲ 이내에 제2 전압 펄스를 상승시킴으로써, 오방전을 어느 정도 방지할 수 있다.
제2 전압 펄스가 하강하고, 다시 제1 전압 펄스가 인가되는 동안의 시간 폭을 0.1㎲ 이하로 하여 하강 시에 큰 전압 차를 화보함으로서, 보다 큰 소거 방전을얻을 수 있고, 그 결과 안정된 제어가 가능해진다.
도 5의 초기화 시퀀스는 각 프레임에 1회 또는 복수 프레임에 1회 설정된다.
도 5의 초기화 시퀀스에 있어서는 리셋 펄스가 먼저이고, 초기화 단독 펄스가 나중으로 되어 있지만, 이들 펄스의 순서는 반대로 해도 좋다.
〈제2 실시예〉
또한, 도 7과 같이 공통 전극에 인가하는 양의 초기화 시퀀스 펄스를 두 개로 해도 좋다. 초기화 시퀀스에서의 펄스 인가 시, 이전 프레임의 시퀀스에 의한 펄스와의 사이에 시간 폭이 있거나, 이전 프레임에서 방전 억제 상태인 경우에, 다음 프레임의 최초의 방전이 불안정하게 되는 경우가 있다. 이를 해결하기 위해서 초기화 시퀀스로 안정화시키는 것이지만, 1펄스를 더 추가함으로써, 확실한 방전을 일으킨 후에 반드시 재방전시킴으로써, 보다 안정된 상태를 형성할 수 있다.
〈제3 실시예〉
또한, 도 8과 같이 리셋 펄스의 폭을 좁게 한다. 이에 따라, 안정된 방전 상태에 있던 셀이 불필요한 리셋 펄스에 의해 오방전되는 것을 방지할 수 다. 이와 같은 오방전은 전압을 인가하고 있는 상태를 유지하고 있음으로써 확률적으로 발생할 수 있는 것이다. 따라서, 리셋 펄스의 전압 인가 시간을 길게 할수록 발생할 확률은 높아진다. 또한, 도 21에서 도시한 불안정 상태의 방전 시에 리셋 펄스로 초기화하는 경우에는 하강으로부터 0.4㎲∼수㎲에서 방전 발광이 발생한다. 이로 인해, 리셋 펄스 폭을 5㎲ 정도로 설정함으로써, 리셋 기능을 유지하면서, 안정 상태에 있는 셀의 오방전을 방지할 수 있다.
도 9에 리셋 펄스의 폭을 좁게 하지 않은 제1 실시예의 파형도를 나타낸다. 이는 도 5와 동일하다.
〈제4 실시예〉
도 10은 개별 전극의 출력 타이밍을 설정하는 신호 파형을 포함하는 구동 파형을 나타낸다. 통상, 개별 전극에 인가하는 억제 펄스(본 실시예에서는 인가 전압을 115V로 하고 있음)는 공통 전극으로의 전압 인가의 시간 간격에서 상승하도록 설정되어 있었다. 또한, 임의의 위치에서 전압 인가하기 위해서는, 패널 전체의 개개의 개별 전극에 대하여 온/오프 설정이 필요하고, 모든 전극에 데이터를 전송하기 위한 전송 기간을 필요로 한다. 전송 기간 내에 전송한 데이터를 전압 인가 위치에 맞춰 일제히 출력함으로써, 모든 셀의 개별 전극의 온/오프를 동일한 타이밍에서 행할 수 있다. 이 데이터는 통상 고내압 드라이버 IC라고 하는 소자를 이용하여 구동시키기 때문에, 데이터 전송은 논리 회로에서 행해지고 있다. 공통 전극에 전압 인가하고 있는 기간은 공통 전극에 인가하는 고전압 펄스의 스위칭에 의해 적지 않게 노이즈가 발생한다. 예를 들면, 이것이 전송 데이터에 영향을 주면 CLK 노이즈로서 데이터 전송 시에 영향을 주거나, 데이터 자체의 H/L이 반대가 되어, 개별 전극에의 전압 인가가 역전하기 때문에, 발광·비발광이 반대가 되는, 오점등이나 부점등 상태를 유발하는 등의 문제점을 초래한다.
따라서, 개별 전극에의 데이터 기간을 공통 전극으로의 전압 인가의 시간 간격으로 설정함으로써, 이러한 노이즈의 영향을 확실하게 제거할 수 있다.
본 실시예는 패널이 갖는 개별 전극 수 192개에 대하여, 5㎒로 데이터를 4비트 전송하였다. 따라서, 데이터 전송에는
192/4×1/(5×106)=9.6㎲
가 최소한 필요하게 되므로, 약 10㎲를 공통 전극의 전압 인가가 없는 시간 폭으로서 설정하였다.
또한, 데이터의 출력 포인트는 공통 전극에 인가되는 복합 펄스의 제1 전압 펄스 기간 내이며, 또한 제2 전압 펄스가 중첩되기 전에 설정하는 것으로 한다. 제1 전압 펄스는 방전 개시 전압 이하로 설정하기 때문에, 이 포인트에서는 안정 발광이 계속하고 있는 경우에는 개별 전극의 전압이 방전에 영향을 주지 않는다.
이에 따라, 개별 전극에 전압을 인가시키기 위한 데이터를 전송하는 기간에 여유를 갖도록 할 수 있다. 또한, 직전의 공통 전극 펄스의 하강으로 더욱 시간 폭을 더 두고 개별 전극이 상승함으로써, 공통 전극 펄스의 하강으로 발생한 소거 방전으로 발생한 공간 전하가 셀 공간에서 감소하기까지의 시간을 충분히 취할 수 있다. 공간 전하가 셀 내에 잔존하고 있는 경우, 이 전하가 방전을 촉진하기 때문에 외부 인가 전압치로서의 방전 개시 전압을 낮추어, 오방전의 발생 가능성을 높인다. 시간 폭을 충분히 확보하면, 공간 전하의 영향을 보다 적게 할 수 있기 때문에, 마진 전압이 확대되게 된다.
도 11은, 종래 기술에 있어서의 개별 전극의 데이터 출력 타이밍과 공통 전극 파형을 비교예로서 나타낸다.
도 12는 공통 전극 펄스의 하강으로부터 개별 전극의 상승까지의 펄스 간격과, 제어할 수 있는 공통 전극 전압(마진 전압)과의 관계를 나타낸다. 본 표시 패널에서는 오방전없이 동작 제어 가능한 마진을 충분하게 취할 수 있기 때문에, 공통 전극의 하강으로부터 10㎲ 이상으로 시간 폭을 취하여 마진을 확보하고 있다. 본 실시예에서는, 개별 전극의 상승 포인트를 공통 전극에 인가되는 복합 펄스의 제1 전압 펄스 기간 내이고, 또한 제2 전압 펄스가 중첩되기 전에 설정함으로써, 각 펄스에 있어서 약 2㎲ 정도 길게 펄스 간격을 취할 수 있기 때문에, 마진이 약 2V 정도 증가하였다.
〈제5 실시예〉
도 13은 공통 전극·개별 전극의 구동 파형을 나타낸다. 공통 전극에 대하여, 각 프레임에 1회 또는 복수 프레임에 1회 삽입되는 초기화 시퀀스와, 방전을 유지시키는 유지 시퀀스 사이에 안정화 시퀀스로서, 유지 펄스와 마찬가지의 펄스를 가한다. 이를 삽입함으로써, 프레임의 개시 기간, 일정한 방전 발광을 반복하게 되고, 모든 셀에 대하여 안정된 상태를 얻을 수 있기 때문에, 오방전을 방지하는 효과를 갖는 것을 경험적으로 알 수 있다. 안정화 펄스는 그 수를 늘릴수록 안정도는 증가하지만, 각 프레임에서 안정화 펄스를 수없이 많이 삽입하면, 펄스 수로 휘도가 결정되기 때문에, 흑 표시를 행할 때의 밝기(휘도 레벨)가 높아져서, 결과적으로 표시 화상의 콘트라스트가 나빠진다.
도 14는 임의의 불안정한 조건 하에서의 안정화 펄스 수와 오방전 횟수의 관계를 나타낸다. 이 때의 오방전은, 셀 내부에서 일정한 벽 전하 축적을 할 수 없기 때문에 발생하는, 저주파(1㎐ 이하)의 눈에 보이는 오방전으로, 그 수는 안정화펄스를 증가시킴으로써 제거할 수 있음을 알 수 있다. 본 실시예에서는, 안정화 펄스의 수를 8펄스로 설정함으로써, 안정화시킴과 동시에 콘트라스트의 악화를 최소한으로 억제할 수 있었다.
〈제6 실시예〉
도 15는, 공통 전극·개별 전극의 구동 파형을 나타낸다. 이와 같이 공통 전극의 초기화 시퀀스와 유지 시퀀스 사이에 일정한 안정화 기간을 설정한다. 특히, 초기화 단독 펄스 후에서는 모든 셀에서 큰 소거 방전이 발생하고, 공간 전하가 패널 전체에 걸쳐 많이 발생되고, 잔존하는 양이 증가하여 잔존 기간도 길어진다. 따라서, 직후의 펄스 전압 인가에 의한 방전 시, 이 전하의 영향을 쉽게 받아, 오방전이나 마진 저하로 이어진다. 따라서, 1프레임에 1회 또는 복수 프레임에 1회 삽입되어 있는 초기화 시퀀스로부터 방전 유지 펄스까지의 사이에 충분한 시간 폭을 취함으로써, 그 영향을 제거할 수 있다.
또한, 제5 실시예에서 나타낸 안정화 시퀀스를 사용하는 경우에는, 초기화 시퀀스와 상기 안정화 시퀀스 사이, 또는 상기 안정화 시퀀스와 방전을 유지시키는 유지 시퀀스 사이에 동일하게 시간 폭을 취함으로써, 제5 실시예에 의한 안정화에 부가하여, 마찬가지로 오방전의 영향을 제거할 수 있다.
단, 이 안정 기간을 너무 길게 취하면, 프레임 내에 삽입할 수 있는 펄스 수가 한정되어, 최대 휘도를 낮추게 된다. 따라서, 패널 사양의 표시 휘도나 전력에 부합한 적절한 길이로 설정할 필요가 있다. 본 실시예에서는 1프레임 16.6㎳에 대하여 안정 기간을 약 1㎳로 하였다.
본 발명의 실시예에 따른 구현에 따르면, 전하의 반전에 기인한 오방전이 발생하지 않고, 공통되는 전극에 전압이 인가되어 있지 않는 기간에 데이터 전송을 행하기 때문에 전송되는 데이터에 노이즈가 발생하는 것을 방지할 수 있으며, 초기화 시퀀스와 유지 시퀀스 사이에 안정화 시퀀스를 설정하고 있기 때문에 각 셀의 상태가 안정화되어, 오방전을 방지할 수 있다.

Claims (1)

  1. 매트릭스 형상으로 배치한 복수의 표시 셀의 각각에 공통 전극 및 개별 전극을 배치하고, 공통 전극에 표시 동작을 행하는 표시 펄스를 인가하며, 개별 전극에 각 표시 셀에서의 방전 기간을 제어하는 제어 전압을 개별로 인가하여, 각 표시 셀에서의 가스 방전을 제어하는 표시 패널의 구동 방법에 있어서,
    각 표시 셀의 방전 기간을 제어하는 데이터를 개별 전극의 구동 회로에 전송하는 기간을, 공통 전극에 전압이 인가되어 있지 않는 기간으로 설정하는 표시 패널의 구동 방법.
KR10-2004-7008453A 2000-05-15 2000-05-15 표시 패널의 구동 방법 KR100452900B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2000/003076 WO2001088894A1 (en) 2000-05-15 2000-05-15 Method for driving display panel

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7000526A Division KR100503841B1 (ko) 2000-05-15 2000-05-15 표시 패널의 구동 방법

Publications (2)

Publication Number Publication Date
KR20040066861A KR20040066861A (ko) 2004-07-27
KR100452900B1 true KR100452900B1 (ko) 2004-10-15

Family

ID=11736021

Family Applications (3)

Application Number Title Priority Date Filing Date
KR10-2004-7008452A KR100473545B1 (ko) 2000-05-15 2000-05-15 표시 패널의 구동 방법
KR10-2002-7000526A KR100503841B1 (ko) 2000-05-15 2000-05-15 표시 패널의 구동 방법
KR10-2004-7008453A KR100452900B1 (ko) 2000-05-15 2000-05-15 표시 패널의 구동 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR10-2004-7008452A KR100473545B1 (ko) 2000-05-15 2000-05-15 표시 패널의 구동 방법
KR10-2002-7000526A KR100503841B1 (ko) 2000-05-15 2000-05-15 표시 패널의 구동 방법

Country Status (6)

Country Link
US (1) US7002567B1 (ko)
EP (1) EP1202240A1 (ko)
KR (3) KR100473545B1 (ko)
CN (1) CN1143255C (ko)
TW (1) TW571272B (ko)
WO (1) WO2001088894A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100412920C (zh) * 2002-04-02 2008-08-20 友达光电股份有限公司 等离子体显示面板在重置时段的驱动方法
KR100774909B1 (ko) * 2004-11-16 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR101469988B1 (ko) 2008-05-02 2014-12-10 엘지이노텍 주식회사 액정표시장치
KR102130263B1 (ko) 2020-04-23 2020-07-03 김진희 싱크대 배수구 커버

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5154727A (en) * 1973-10-16 1976-05-14 Mitsubishi Electric Corp Koryukudohodengatagazohyojisochi
JPH04291391A (ja) * 1991-03-20 1992-10-15 Fujitsu Ltd プラズマディスプレイパネルの駆動方法
JP3124572B2 (ja) * 1991-04-22 2001-01-15 富士通株式会社 Ａｃ型プラズマディスプレイパネルの駆動方法
US5483252A (en) * 1993-03-12 1996-01-09 Pioneer Electronic Corporation Driving apparatus of plasma display panel
JP3025598B2 (ja) * 1993-04-30 2000-03-27 富士通株式会社 表示駆動装置及び表示駆動方法
JP3307486B2 (ja) 1993-11-19 2002-07-24 富士通株式会社 平面表示装置及びその制御方法
JP2772753B2 (ja) * 1993-12-10 1998-07-09 富士通株式会社 プラズマディスプレイパネル並びにその駆動方法及び駆動回路
JP3462286B2 (ja) 1995-02-09 2003-11-05 松下電器産業株式会社 気体放電型表示装置の駆動方法
JP3265904B2 (ja) 1995-04-06 2002-03-18 富士通株式会社 フラット・ディスプレイ・パネルの駆動方法
JP3544763B2 (ja) * 1995-11-15 2004-07-21 株式会社日立製作所 プラズマディスプレイパネルの駆動方式
JP3580027B2 (ja) 1996-06-06 2004-10-20 株式会社日立製作所 プラズマディスプレイ装置
JP3892542B2 (ja) 1996-09-11 2007-03-14 株式会社東芝 画像表示装置
JP3348610B2 (ja) 1996-11-12 2002-11-20 富士通株式会社 プラズマディスプレイパネルの駆動方法及び装置
JPH10241572A (ja) * 1997-02-25 1998-09-11 Fujitsu Ltd プラズマディスプレイ装置およびプラズマディスプレイパネル
WO1998044531A1 (fr) * 1997-03-31 1998-10-08 Mitsubishi Denki Kabushiki Kaisha Panneau d'affichage plan, son procede de fabrication, organe de commande destine a agir dessus et procede de commande de ce panneau
JP3517551B2 (ja) * 1997-04-16 2004-04-12 パイオニア株式会社 面放電型プラズマディスプレイパネルの駆動方法
JP3429438B2 (ja) * 1997-08-22 2003-07-22 富士通株式会社 Ａｃ型ｐｄｐの駆動方法
US6597334B1 (en) * 1998-08-19 2003-07-22 Nec Corporation Driving method of plasma display panel
JP3399852B2 (ja) 1998-09-30 2003-04-21 三菱電機株式会社 表示パネルの駆動回路
JP3399853B2 (ja) * 1998-09-30 2003-04-21 三菱電機株式会社 表示パネルの表示制御回路
JP3365324B2 (ja) * 1998-10-27 2003-01-08 日本電気株式会社 プラズマディスプレイ及びその駆動方法
JP3601321B2 (ja) * 1998-10-30 2004-12-15 三菱電機株式会社 表示パネル及びその駆動方法

Also Published As

Publication number Publication date
KR100473545B1 (ko) 2005-03-14
KR100503841B1 (ko) 2005-07-26
CN1143255C (zh) 2004-03-24
EP1202240A1 (en) 2002-05-02
KR20020019521A (ko) 2002-03-12
KR20040066861A (ko) 2004-07-27
KR20040066860A (ko) 2004-07-27
US7002567B1 (en) 2006-02-21
CN1361909A (zh) 2002-07-31
TW571272B (en) 2004-01-11
WO2001088894A1 (en) 2001-11-22

Similar Documents

Publication Publication Date Title
US6512501B1 (en) Method and device for driving plasma display
KR100303924B1 (ko) 플라즈마디스플레이장치의구동방법
US7352342B2 (en) Plasma display apparatus
KR100780065B1 (ko) Ａｃ형 ｐｄｐ의 구동 장치 및 표시 장치
KR100563404B1 (ko) 플라즈마 디스플레이 패널 구동 방법
KR100807488B1 (ko) 플라즈마 디스플레이 장치의 구동 방법
KR100775830B1 (ko) 플라즈마 디스플레이 패널 장치 및 그 구동 방법
US20060061521A1 (en) Method and apparatus of driving plasma display panel
US6243084B1 (en) Method for driving plasma display
KR101067182B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
EP0989538A2 (en) Method of driving a plasma display and apparatus using the method
KR20040010769A (ko) 플라즈마 디스플레이 패널 표시장치와 그 구동방법
JPWO2008018527A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR100452900B1 (ko) 표시 패널의 구동 방법
JP3370405B2 (ja) 平面表示装置及びその駆動方法
KR100648879B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 장치에사용되는 구동방법
KR100347443B1 (ko) 표시패널의 구동회로
JP3655899B2 (ja) 平面表示パネルの制御装置及びその駆動方法
JP3662239B2 (ja) プラズマディスプレイ装置の駆動方法
JP2002215091A (ja) プラズマディスプレイパネルの駆動方法及び駆動回路
US20070008248A1 (en) Plasma display apparatus and driving method thereof
KR100653782B1 (ko) 플라즈마 디스플레이 패널 구동장치 및 그 구동 방법
KR100747176B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR20020010044A (ko) 플라즈마 디스플레이 패널의 스캐닝방법 및 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080925

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee