JP2006162772A - 電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法 - Google Patents

電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法 Download PDF

Info

Publication number
JP2006162772A
JP2006162772A JP2004351359A JP2004351359A JP2006162772A JP 2006162772 A JP2006162772 A JP 2006162772A JP 2004351359 A JP2004351359 A JP 2004351359A JP 2004351359 A JP2004351359 A JP 2004351359A JP 2006162772 A JP2006162772 A JP 2006162772A
Authority
JP
Japan
Prior art keywords
current
data
circuit
switch
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004351359A
Other languages
English (en)
Other versions
JP4438069B2 (ja
Inventor
Motoaki Kawasaki
素明 川崎
Masami Izeki
正己 井関
Fujio Kawano
藤雄 川野
Takanori Yamashita
孝教 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004351359A priority Critical patent/JP4438069B2/ja
Priority to US11/275,011 priority patent/US7903053B2/en
Publication of JP2006162772A publication Critical patent/JP2006162772A/ja
Application granted granted Critical
Publication of JP4438069B2 publication Critical patent/JP4438069B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】 データ線の寄生容量の影響を抑え、電流の書き込み動作を安定化させる。
【解決手段】 選択スイッチＭ１をオンして映像データ電流が加えられた第２データ線に接続される、映像データ電流が印加されるべき第２行画素回路のＦＥＴ Ｍ２２，Ｍ３２を所定期間導通させて、第２データ線に流れる映像データ電流を第２行画素回路のＦＥＴ Ｍ６２のゲートに供給し、映像データ電流の電流値をＦＥＴ Ｍ６２のゲートソース間の電圧値として書き込み、選択スイッチＭ１をオフで第２データ線に映像データ電流が加えられる前に、ＦＥＴ Ｍ８をオンして所定電流値の電流を流して、所定期間前に第２行画素回路のＭ２２，Ｍ３２を導通させてＦＥＴ Ｍ６２のゲートに供給し、ＦＥＴ Ｍ６２のソースドレイン間の電流を流す。スレショルド電圧のバラツキによる書き込み不全を解消する。
【選択図】 図１

Description

本発明は電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法に係わり、特に電流駆動型表示素子に用いたアクティブマトリクス型表示装置に好適に用いられるものである。
データ線に流す電流を、トランジスタのゲート−ソース電圧として保持する電流プログラミング回路は、特許文献１の図１８に示すように、電界発光素子を用いたアクティブマトリクス型表示装置の、電界発光素子駆動電流を書き込むための電流書き込み型画素回路に用いられている。また、特許文献１では高品位な黒および低輝度階調表示を可能とするために、図３に示すような電流プログラミング回路を電流を書き込む電流駆動回路として設け、データ書き込みの際に書き込み電流を打ち消す方向に当該電流を流すことが記載されている。
特開２００２−３５１４００号公報
本発明者は上記電流書き込み型画素回路を用いたときに、各画素回路において映像データ電流の書き込み動作を安定に行うことができない場合があることを見出した。
本発明は上記映像データ電流の書き込み動作を安定して行うことができる電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法を提供することを目的とする。
本発明の電流プログラミング装置は、電界効果トランジスタと、該電界効果トランジスタの制御電極と一方の主電極の間に設けられたスイッチと、をそれぞれ備えた複数の回路からなる回路列を少なくとも一列有し、
一列の前記回路列に対して複数のデータ線が設けられ、前記複数の回路が一つずつ順次前記複数のデータ線に振り分けられて接続され、
前記複数のデータ線に順次データ電流を加える選択スイッチと、
前記選択スイッチの切り替えにより前記データ電流が加えられる前に、前記複数のデータ線に順次、所定電流値の電流を流す電流供給回路と、を備え、
前記選択スイッチの切り替えにより前記データ電流が加えられたデータ線に接続される、前記データ電流が印加されるべき一回路のスイッチを所定期間導通させて、前記データ線に流れるデータ電流を前記一回路の前記電界効果トランジスタの制御電極に供給し、前記データ電流の電流値を前記電界効果トランジスタの他の主電極と前記制御電極との間の電圧値として書き込み、
前記データ線に前記データ電流が加えられる前に、前記電流供給回路により前記所定電流値の電流を流して、前記所定期間前に前記一回路のスイッチを導通させて前記電界効果トランジスタの制御電極に供給し、前記電界効果トランジスタの一方及び他の主電極間の電流を流すことを特徴とする電流プログラミング装置である。
本発明のアクティブマトリクス型表示装置は、電流駆動型表示素子と、該電流駆動型表示素子に流れる電流を制御する電界効果トランジスタと、該電界効果トランジスタの制御電極と一方の主電極の間に設けられたスイッチと、を備えた画素回路がマトリクス状に配され、
一方向に配列された複数の前記画素回路からなる一列の画素回路列に対して複数のデータ線が設けられ、前記複数の画素回路が一つずつ順次前記複数のデータ線に振り分けられて接続され、
前記複数のデータ線に順次映像データ電流を加える選択スイッチと、
前記選択スイッチの切り替えにより前記映像データ電流が加えられる前に、前記複数のデータ線に順次、所定電流値の電流を流す電流供給回路と、を備え、
前記選択スイッチの切り替えにより映像データ電流が加えられたデータ線に接続される、前記映像データ電流が印加されるべき一画素回路のスイッチを所定期間導通させて、前記データ線に流れる映像データ電流を前記一画素回路の前記電界効果トランジスタの制御電極に供給し、前記映像データ電流の電流値を前記電界効果トランジスタの他の主電極と前記制御電極との間の電圧値として書き込み、
前記データ線に前記映像データ電流が加えられる前に、前記電流供給回路により前記所定電流値の電流を流して、前記所定期間前に前記一画素回路のスイッチを導通させて前記電界効果トランジスタの制御電極に供給し、前記電界効果トランジスタの一方及び他の主電極間の電流を流すことを特徴とするアクティブマトリクス型表示装置である。
本発明の電流プログラミング方法は、電界効果トランジスタと、該電界効果トランジスタの制御電極と一方の主電極の間に設けられたスイッチと、をそれぞれ備えた複数の回路からなる回路列を少なくとも一列有し、
一列の前記回路列に対して複数のデータ線が設けられ、前記複数の回路が一つずつ順次前記複数のデータ線に振り分けられて接続された電流プログラミング装置の電流プログラミング方法であって、
データ電流が加えられたデータ線に接続される、前記データ電流が印加されるべき一回路のスイッチを所定期間導通させて前記データ線に流れるデータ電流を前記一回路の前記電界効果トランジスタの制御電極に供給し、前記データ電流の電流値を前記電界効果トランジスタの他の主電極と前記制御電極との間の電圧値として書き込み、
前記データ線に前記データ電流が加えられる前に所定電流値の電流を流し、前記所定期間前に前記一回路のスイッチを導通させて前記電界効果トランジスタの制御電極に供給し、前記電界効果トランジスタの一方及び他の主電極間の電流を流すことを特徴とする電流プログラミング方法である。
また本発明の電流プログラミング方法は、電流駆動型表示素子と、該電流駆動型表示素子に流れる電流を制御する電界効果トランジスタと、該電界効果トランジスタの制御電極と一方の主電極の間に設けられたスイッチと、を備えた画素回路がマトリクス状に配され、
一方向に配列された複数の前記画素回路からなる一列の画素回路列に対して複数のデータ線が設けられ、前記複数の画素回路が一つずつ順次前記複数のデータ線に振り分けられて接続されたアクティブマトリクス型表示装置の電流プログラミング方法であって、
映像データ電流が加えられたデータ線に接続される、前記映像データ電流が印加されるべき一画素回路のスイッチを所定期間導通させて前記データ線に流れる映像データ電流を前記一画素回路の前記電界効果トランジスタの制御電極に供給し、前記映像データ電流の電流値を前記電界効果トランジスタの他の主電極と前記制御電極との間の電圧値として書き込み、
前記データ線に前記映像データ電流が加えられる前に前記所定電流値の電流を流し、前記所定期間前に前記一画素回路のスイッチを導通させて前記電界効果トランジスタの制御電極に供給し、前記電界効果トランジスタの一方及び他の主電極間の電流を流すことを特徴とする電流プログラミング方法である。
本発明によれば、データ線の寄生容量の影響を抑え、データ電流の書き込み動作を安定化させることができる。
以下、本発明の実施の形態について図面を用いて詳細に説明する。
図３は本発明に係わるアクティブマトリクス電界発光表示装置の構成を示す構成図である。
図３において、１はマトリクス状に配された画素回路からなる画素回路部、２は行方向に配された画素回路に接続され、画素回路に行ごとに順次行走査信号Ｐ１ｍ、行走査信号Ｐ２ｍを出力する行走査回路（ｍは１以上の正の自然数）、３は線順次映像データ電流信号Ｉdataを２つのデータ線に選択的に印加し、充電電流を供給するとともに、垂直ブランキング期間に二つのデータ線の電位を規定する、画素回路列ごとに設けられた電流設定制御回路、４は列方向に配された画素回路群と接続されるデータ線に線順次映像データ電流信号Ｉdataを供給する列電流制御回路、５は列電流制御回路４に接続され、データ線に線順次映像データ電流信号Ｉdataを与えるための列走査回路である。
図１は本発明の第１の実施形態に係わる画素回路及び電流設定制御回路の一構成例を示す図である。図２は図１の各回路の動作を説明するためのタイミングチャートである。図４は比較例の画素回路の構成を示す図である。図５は比較例の画素回路の動作を説明するためのタイミングチャートである。図６は比較例の画素回路のデータ電流及びデータ線の電位の変化を示すタイミングチャートである。
まず、本発明の理解の容易化のために、比較例の画素回路の駆動電流プログラミング動作とその後の発光動作について図４を用いて説明する。
今、あるデータ線に接続される、第１行画素回路の動作を考えると、図４において、行走査信号Ｐ１１がハイレベルとなると、データ線に接続される第１のプログラム（行選択）用スイッチとなるｎＭＯＳトランジスタＭ１４がオン、発光選択用スイッチとなるｐＭＯＳトランジスタＭ１５がオフする。また行走査信号Ｐ２１がハイレベルになると、第２のプログラム用スイッチとなるｎＭＯＳトランジスタＭ１３がオンする。そして、駆動用スイッチとなるｐＭＯＳトランジスタＭ１２のゲートに接続されている容量Ｃ３の電圧は、データ線に流れる映像データ電流に基づき電界発光素子（エレクトロルミネッセンス素子）ＥＬを駆動する電流がｐＭＯＳトランジスタＭ１２を介して流れるに十分なゲート−ソース電圧に設定される。次に、行走査信号Ｐ２１がロウレベルになると、第２のプログラム用スイッチとなるｎＭＯＳトランジスタＭ１３がオフし、容量Ｃ３の電圧が保持される。これまでの期間が第１行電流設定期間（駆動電流プログラミング期間）である。
その後、行走査信号Ｐ１１がロウレベルになると、第１のプログラム（行選択）用スイッチとなるｎＭＯＳトランジスタＭ１４がオフ、発光選択用スイッチとなるｐＭＯＳトランジスタＭ１５がオンする。駆動用トランジスタＭ１２のゲート電位により電界発光素子ＥＬへの駆動電流の供給が制御され、電界発光素子ＥＬに流れる電流が制御される。電界発光素子ＥＬが発光（黒表示の場合は非発光）している期間が発光期間である。また第１行電流設定期間が終わると第２行電流設定期間が開始し、順次各行の電流設定期間に映像データ信号に基づき駆動電流が書き込まれていく。
上述した電流プログラミングによって各画素回路を制御することは、基本的には各駆動トランジスタの特性バラツキに影響されない点において有効であるが、本発明者はデータ線の寄生容量の存在によって、各駆動トランジスタの特性バラツキによって小電流のプログラミング動作が不安定になり、低輝度領域において黒ずんだビートを発生し画質を劣化させる場合があることを見出した。この現象はパネル上に配置された駆動トランジスタのバラツキによって発生するので固定パターンノイズとなり目立つ現象として現れる。これはデータ線の寄生容量の増加する大画面パネル及びＥＬ素子の高効率化によってさらに顕著になる。
以下、上記現象について図４〜図６を用いて説明する。
今、データ線に第１行画素回路〜第４行画素回路が接続され、図５に示す第１行電流設定期間〜第４行電流設定期間においてそれぞれ第１行画素回路〜第４行画素回路における駆動電流のプログラミングが行われる。ここで映像データ電流は全て同一電流値の小電流（低階調又は黒表示時の電流）とする（Ｉdata1＝Ｉdata2＝Ｉdata3＝Ｉdata4）。第１行画素回路〜第４行画素回路の駆動トランジスタとなるｐＭＯＳトランジスタのスレショルド電圧をそれぞれＶth1，Ｖth2，Ｖth3，Ｖth4とし、その電圧レベルはＶth2＞Ｖth1，Ｖth3＝Ｖth2，Ｖth4＜Ｖth3なる関係にあるものとする。第１行電流設定期間に、ｎＭＯＳトランジスタＭ１４，Ｍ１３がオンすると、第１行画素回路の駆動トランジスタＭ１２のゲートにはゲート−ソース間電圧がＶthを超えるような電圧がかかって、ソース−ドレイン電流が流れ、ゲート電位が上昇していき一定電位に収束し、映像データ電流Ｉdata1に基づく電流がゲート−ソース間の電圧として書き込まれる。この時データ線の電位Ｖdata、すなわちデータ線寄生容量Ｃｘの電位は第１行画素回路の駆動トランジスタのゲート電位に対応する電位となり、この電位はＶth1に近く設定される。
次に第２行電流設定期間において、第２行画素回路の駆動トランジスタＭ１６のスレショルド電圧Ｖth2はＶth2＞Ｖth1なので、ｎＭＯＳトランジスタＭ１８，Ｍ１７がオンしても駆動トランジスタＭ１６のソース−ドレイン電流が流れず、データ線の寄生容量Ｃｘから電流がながれデータ線の電位Ｖdataが低下していく（駆動トランジスタＭ１６のゲートから電流がデータ線に流れ、ゲート電位も低下していく)が、データ線の寄生容量のためにその低下は緩やかで、第２行電流設定期間内では駆動トランジスタＭ１６のゲート−ソース間の電圧がＶth2を超えず、映像データ電流Ｉdata2（＝Ｉdata1）に基づく電流の書き込み、すなわち電流プログラミングが行えない（電流プログラミング不全が起こる）。
次に第３行電流設定期間において、データ線の電位Ｖdataが引き続き低下していき（第３行画素回路の駆動トランジスタ（図１において不図示）のゲート電位も引き続き低下していき）、ゲート−ソース間の電圧がＶth3（Ｖth3＝Ｖth2）を超えると、駆動トランジスタのソース−ドレイン電流が流れ、ゲート電位は一定電位に収束し、映像データ電流Ｉdata3（Ｉdata3＝Ｉdata2）に基づく電流がゲート−ソース間の電圧として書き込まれる。
次に第４行電流設定期間において、第４行画素回路の駆動トランジスタのスレショルド電圧Ｖth4はＶth4＜Ｖth3なので、ゲート−ソース間の電圧がＶth4を超え、すぐに駆動トランジスタのソース−ドレイン電流が流れ、ゲート電位は上昇していき一定電位に収束し、映像データ電流Ｉdata4に基づく電流がゲート−ソース間の電圧として書き込まれる。
上記の第２行電流設定期間での電流プログラミング不全は、画素回路の電流の電流設定期間で駆動トランジスタソース−ドレイン間電圧が当該駆動トランジスタのスレショルド電圧を超えない、又は超えても電流書き込みに不十分な時間であるためである。
次に本実施形態の画素回路及び電流設定制御回路の構成と動作について図１及び図２を用いて説明する。なお、本実施形態において、電界効果トランジスタはｐＭＯＳトランジスタＭ１１，Ｍ１２、制御電極はそのゲート、主電極はそのソース、ドレインが対応する。またスイッチはｎＭＯＳトランジスタＭ２１，Ｍ３１，Ｍ２２，Ｍ３２が対応する。図４との違いは、スイッチが第１行及び第２行画素回路において、ｎＭＯＳトランジスタＭ３１とｐＭＯＳトランジスタ２１、ｎＭＯＳトランジスタＭ３２とｐＭＯＳトランジスタ２２から構成されていることである。それ以外の図１の各部材と図４の各部材との対応関係は、容量Ｃ１１，Ｃ１２は容量Ｃ３，Ｃ４に対応し、ｐＭＯＳトランジスタＭ６１，Ｍ６２，Ｍ５１，Ｍ５２はｐＭＯＳトランジスタＭ１２，Ｍ１６，Ｍ１５，Ｍ１９に対応し、ｎＭＯＳトランジスタＭ４１，Ｍ４２はｎＭＯＳトランジスタＭ１４，Ｍ１８に対応する。
図４に示すように、スイッチをｎＭＯＳトランジスタのみで構成した場合、駆動電流プログラミング期間でｎＭＯＳトランジスタ１３のゲートがハイレベルからロウレベルに切り替わると、ｎＭＯＳトランジスタ１３のゲート−ドレイン間の寄生容量により容量Ｃ３の電位が振られて保持されるべき電圧が低下し（ゲート電位が低下し）、それにより駆動トランジスタＭ１２を流れる電流がゲート電位の低下分増加することになる。そこで、本実施形態では、例えば第１行画素回路において、容量Ｃ１１（駆動用トランジスタＭ１１のゲート）と駆動用トランジスタＭ１１のゲートのドレインとの間に接続される第２のプログラム用スイッチを、直列接続されたｐＭＯＳトランジスタＭ２１とｎＭＯＳトランジスタＭ３１とで構成した。第２のプログラム用スイッチの一つをｐＭＯＳトランジスタにすると、容量Ｃ１１が振られる電位の方向は逆になるので上記の課題は解決される。
本実施形態において、一列の画素回路列の複数の画素回路を第１及び第２データ線に交互に接続する。すなわち、奇数行の画素回路は第１データ線に接続し、偶数行の画素回路は第２データ線に接続する。図１では簡略化のために第１行画素画素列、第２行画素回路列のみを示している。そして、図２に示すように、第１データ線に接続された第（ｎ−１）行画素回路（ｎは偶数の正の自然数）の第（ｎ−１）行電流設定期間に信号Ｌ１をハイレベルとしてｎＭＯＳトランジスタＭ２をオンし、映像データ電流を第１データ線に流し、映像データ電流に基づく電流の書き込みを行う。次に第２データ線に接続された第ｎ行画素回路（ｎは偶数の正の自然数）の第ｎ行電流設定期間に信号Ｌ２をハイレベルとしてｎＭＯＳトランジスタＭ１をオンし、映像データ電流を第２データ線に流し、映像データ電流に基づく電流の書き込みを行う。このようにして、第１データ線と第２データ線に交互に映像データ電流を流し、画素回路列に順次映像データ電流に基づく電流の書き込みを行っていく。
ここで、第（ｎ＋１）行画素回路の第ｎ行電流設定期間と第（ｎ＋１）行電流設定期間に着目して説明を行う。ｎ行電流設定期間では第１データ線に所定電流を流して、第（ｎ＋１）行画素回路の駆動トランジスタのソースゲート間電流を流し、第（ｎ＋１）行電流設定期間では第（ｎ＋１）行画素回路の映像データ電流に基づく電流書き込みを行なう。
より詳細に説明すると、第ｎ行電流設定期間では信号Ｌ２をハイレベルとして第２データ線に映像データ電流を流し、ｎ行画素回路の映像データ電流に基づく電流書き込みが行われる一方、信号Ｌ１をロウレベルとして第１データ線に映像データ電流を流さず、信号Ｐｃ１を所定期間ハイレベルとして所定電流を第１データ線に流し、第１データ線に所定電流を流して（ｎ＋１）行画素回路の駆動トランジスタのゲート電位を下げてソースドレイン電流を流す。
なお、第（ｎ−１）行電流設定期間で第１データ線に第（ｎ−１）行画素回路の映像データ電流に基づく電流の書き込みが行われているので、第１データ線の寄生容量Ｃｘ１は第（ｎ−１）行画素回路の駆動トランジスタのゲート電位に対応する電位となっており、第（ｎ−１）画素回路の駆動トランジスタのスレショルド電圧Ｖth(n-1)近くに設定されている。第（ｎ＋１）行画素回路の駆動トランジスタのスレショルド電圧Ｖth(n+1)がＶth(n+1)＞Ｖth(n-1)で第ｎ行電流設定期間で何らの処理もされないと、第（ｎ＋１）行電流設定期間に第１データ線に映像データ電流が流れても、第１データ線の寄生容量Ｃｘ１のためにすぐに第（ｎ＋１）行画素回路の駆動トランジスタのソースドレイン電流は流れず、第（ｎ＋１）行電流設定期間に電流書き込みができない場合がある。
上記のように第ｎ行電流設定期間に所定期間、所定電流を第１データ線に流すことで、第１データ線の電位が低下し（第（ｎ＋１）行画素回路の駆動トランジスタのゲート電位が低下し）、ソースゲート間電圧が第（ｎ＋１）行画素回路の駆動トランジスタのスレショルド電圧Ｖth(n+1)を超え、ソースドレイン電流が流れるようになり、所定電流が印加されなくなると、ゲート電位が上がりソースドレイン電流が低下していきソースゲート間電圧は第１データ線の電位はスレショルド電圧Ｖth(n+1)に設定され、第１ゲート線の電位もスレショルド電圧Ｖth(n+1)近くに設定される。
次に、第ｎ行画素回路は表示期間に移る。また、第（ｎ＋１）行電流設定期間に信号Ｌ１をハイレベルとしてｎＭＯＳトランジスタＭ２をオンし、映像データ電流を第１データ線に流し、映像データ電流に基づく電流の書き込みを行う。このとき、第１ゲート線の電位もスレショルド電圧Ｖth(n+1)近くに設定されているので、映像データ電流を第１データ線に流すことで、第（ｎ＋１）行画素回路の駆動トランジスタにソースドレイン電流が流れ映像データ電流に基づく電流の書き込みが行われる。
このように、本実施形態ではデータ線を二本設け、映像データ電流を振り分け、各画素回路の電流設定期間前にデータ線に所定電流を所定期間流すことで、駆動トランジスタのスレショルドレベル電圧に対応する電位にデータ線の電位を設定し、電流設定期間に移ったときに映像データ電流に基づき駆動トランジスタのスレショルドレベル電圧を超え、より確実に電流書き込みができるようにした。本実施形態ではデータ線を二本にすることで、データ線に接続される画素回路数を半分にすることができ、寄生容量を低減できる効果も有する。データ線は一画素回路列に対して、三本以上設けることも可能である。この場合、一本のデータ線では映像データ電流が加えられる電流設定期間から次の電流設定期間までは電流設定期間の倍の期間空き、データ線に所定電流を所定期間流してから駆動トランジスタのスレショルドレベル電圧に対応する電位にデータ線の電位を設定するまでの時間を長くとることができる、また各データ線の寄生容量もさらに低減できる効果を有する。
図１に示す電流設定制御回路は、電位設定回路と電流供給回路と選択スイッチとを含む回路であり、選択スイッチは信号Ｌ１により制御されるＭＯＳトランジスタＭ２と、信号Ｌ２により制御されるＭＯＳトランジスタＭ１とから構成される。信号Ｌ１と信号Ｌ２とは交互にハイレベルとされ、映像データ電流を第１データ線と第２データ線とに交互に流す。
電流供給回路は信号ＰＣ１により制御され第１データ線に接続されるＭＯＳトランジスタＭ７と、信号ＰＣ２により制御され第２データ線に接続されるＭＯＳトランジスタＭ８と、ＭＯＳトランジスタＭ７，Ｍ８に接続される定電流源Ｉ１とから構成される。電流供給回路は、映像データ電流が流れないデータ線に、所定期間（電流設定期間内の一部期間でも、電流設定期間すべての期間であってもよい）、所定電流を供給する回路である。
電位設定回路は、ソースがＶｃｃ電源に接続され、ドレインゲート間が接続されたＭＯＳトランジスタＭ３，Ｍ４、ＭＯＳトランジスタＭ３と第２データ線との間に設けられ、信号ＢＬ１で導通が制御されるＭＯＳトランジスタＭ５、ＭＯＳトランジスタＭ４と第１データ線との間に設けられ、信号ＢＬ２で導通が制御されるＭＯＳトランジスタＭ６とから構成されている。電位設定回路は垂直ブランキング期間に信号ＢＬ１，ＢＬ２をハイレベルとして第１データ線、第２データ線の電位を規定するものである。
所定電流を加える期間はデータ線の寄生容量Ｃｘの電位を下げ、駆動トランジスタのスレショルド電圧を超えることができるように、スイッチ素子のスイッチ速度、データ線の寄生容量Ｃｘ等を考慮して決められる。また所定電流の電流値は各駆動トランジスタのスレショルド電圧のバラツキを考慮して設定される。
容量Ｃ１１，Ｃ１２は個別に容量素子として形成してもよいが、素子として形成しなくとも、ゲート−ソース間に形成される寄生容量（ゲート電極とソース領域との重なり容量等）を用いてもよい。
以上本発明に係わる電流プログラミング装置を用いた例として、電流駆動表示素子を用いたアクティブマトリクス型の表示装置を取り上げて説明したが、本発明に係わる電流プログラミング装置はデータ線に流す電流を、トランジスタのゲート−ソース電圧として保持する電流設定回路を用いる用途であれば適用することができ、その用途はＬＥＤ、電界発光素子、電子放出素子（電子放出素子から放出された電子を加速して蛍光体等の画像形成部材に照射することで表示を行うことが可能なので、かかる電子放出素子も電流駆動表示素子に含める）等の電流駆動表示素子を用いたアクティブマトリクス型の表示装置に限られず、アナログメモリ等の電流プログラミングのための回路として用いられる。また本発明はマトリクス状の表示装置に限られずライン状の表示装置にも適用可能である。
本発明は電界発光素子（ＥＬ素子）等の電流駆動型発光素子のアクティブマトリクス型表示装置やアナログメモリに用いられるものである。
本発明の第１の実施形態に係わる画素回路及び電流設定回路の一構成例を示す図である。 図１の各回路の動作を説明するためのタイミングチャートである。 本発明に係わるアクティブマトリクス電界発光表示装置の構成を示す構成図である。 比較例の画素回路の構成を示す図である。 比較例の画素回路の動作を説明するためのタイミングチャートである。 比較例の画素回路のデータ電流及びデータ線の電位の変化を示すタイミングチャートである。
符号の説明
１ 画素回路部
２ 行走査回路
３ 電流設定制御回路
４ 列電流制御回路
５ 列走査回路
Ｍ３，Ｍ４，Ｍ２１，Ｍ２２，Ｍ５１，Ｍ５２，Ｍ６１，Ｍ６２ ｐＭＯＳトランジスタ
Ｍ１，Ｍ２，Ｍ５〜Ｍ８，Ｍ３１，Ｍ３２，Ｍ４１， ｎＭＯＳトランジスタ
Ｃ１１，Ｃ１２ 容量
ＥＬ１，ＥＬ２ 電界発光素子

Claims (7)

  1. 電界効果トランジスタと、該電界効果トランジスタの制御電極と一方の主電極の間に設けられたスイッチと、をそれぞれ備えた複数の回路からなる回路列を少なくとも一列有し、
    一列の前記回路列に対して複数のデータ線が設けられ、前記複数の回路が一つずつ順次前記複数のデータ線に振り分けられて接続され、
    前記複数のデータ線に順次データ電流を加える選択スイッチと、
    前記選択スイッチの切り替えにより前記データ電流が加えられる前に、前記複数のデータ線に順次、所定電流値の電流を流す電流供給回路と、を備え、
    前記選択スイッチの切り替えにより前記データ電流が加えられたデータ線に接続される、前記データ電流が印加されるべき一回路のスイッチを所定期間導通させて、前記データ線に流れるデータ電流を前記一回路の前記電界効果トランジスタの制御電極に供給し、前記データ電流の電流値を前記電界効果トランジスタの他の主電極と前記制御電極との間の電圧値として書き込み、
    前記データ線に前記データ電流が加えられる前に、前記電流供給回路により前記所定電流値の電流を流して、前記所定期間前に前記一回路のスイッチを導通させて前記電界効果トランジスタの制御電極に供給し、前記電界効果トランジスタの一方及び他の主電極間の電流を流すことを特徴とする電流プログラミング装置。
  2. 請求項１に記載の電流プログラミング装置において、各回路の前記スイッチと前記データ線との間に設けられる第２のスイッチと、各回路の前記電界効果トランジスタの一方の主電極に接続され、書き込まれた電流を各回路の前記所定期間経過後に該一方の主電極から取り出す第３のスイッチとを備えた電流プログラミング装置。
  3. 電流駆動型表示素子と、該電流駆動型表示素子に流れる電流を制御する電界効果トランジスタと、該電界効果トランジスタの制御電極と一方の主電極の間に設けられたスイッチと、を備えた画素回路がマトリクス状に配され、
    一方向に配列された複数の前記画素回路からなる一列の画素回路列に対して複数のデータ線が設けられ、前記複数の画素回路が一つずつ順次前記複数のデータ線に振り分けられて接続され、
    前記複数のデータ線に順次映像データ電流を加える選択スイッチと、
    前記選択スイッチの切り替えにより前記映像データ電流が加えられる前に、前記複数のデータ線に順次、所定電流値の電流を流す電流供給回路と、を備え、
    前記選択スイッチの切り替えにより前記映像データ電流が加えられたデータ線に接続される、前記映像データ電流が印加されるべき一画素回路のスイッチを所定期間導通させて、前記データ線に流れる映像データ電流を前記一画素回路の前記電界効果トランジスタの制御電極に供給し、前記映像データ電流の電流値を前記電界効果トランジスタの他の主電極と前記制御電極との間の電圧値として書き込み、
    前記データ線に前記映像データ電流が加えられる前に、前記電流供給回路により前記所定電流値の電流を流して、前記所定期間前に前記一画素回路のスイッチを導通させて前記電界効果トランジスタの制御電極に供給し、前記電界効果トランジスタの一方及び他の主電極間の電流を流すことを特徴とするアクティブマトリクス型表示装置。
  4. 請求項３に記載のアクティブマトリクス型表示装置において、各画素回路の前記スイッチ素子と前記データ線との間に設けられる第２のスイッチと、各画素回路の前記電界効果トランジスタの一方の主電極に接続され、書き込まれた電流を各回路の前記所定期間経過後に前記電流駆動型表示素子に流す制御を行う第３のスイッチとを備えたアクティブマトリクス型表示装置。
  5. 請求項３又は４に記載のアクティブマトリクス型表示装置において、前記電流駆動型表示素子は注入電流に対応して発光動作するエレクトロルミネッセンス素子であることを特徴とするアクティブマトリクス型表示装置。
  6. 電界効果トランジスタと、該電界効果トランジスタの制御電極と一方の主電極の間に設けられたスイッチと、をそれぞれ備えた複数の回路からなる回路列を少なくとも一列有し、
    一列の前記回路列に対して複数のデータ線が設けられ、前記複数の回路が一つずつ順次前記複数のデータ線に振り分けられて接続された電流プログラミング装置の電流プログラミング方法であって、
    データ電流が加えられたデータ線に接続される、前記データ電流が印加されるべき一回路のスイッチを所定期間導通させて前記データ線に流れるデータ電流を前記一回路の前記電界効果トランジスタの制御電極に供給し、前記データ電流の電流値を前記電界効果トランジスタの他の主電極と前記制御電極との間の電圧値として書き込み、
    前記データ線に前記データ電流が加えられる前に所定電流値の電流を流し、前記所定期間前に前記一回路のスイッチを導通させて前記電界効果トランジスタの制御電極に供給し、前記電界効果トランジスタの一方及び他の主電極間の電流を流すことを特徴とする電流プログラミング方法。
  7. 電流駆動型表示素子と、該電流駆動型表示素子に流れる電流を制御する電界効果トランジスタと、該電界効果トランジスタの制御電極と一方の主電極の間に設けられたスイッチと、を備えた画素回路がマトリクス状に配され、
    一方向に配列された複数の前記画素回路からなる一列の画素回路列に対して複数のデータ線が設けられ、前記複数の画素回路が一つずつ順次前記複数のデータ線に振り分けられて接続されたアクティブマトリクス型表示装置の電流プログラミング方法であって、
    映像データ電流が加えられたデータ線に接続される、前記映像データ電流が印加されるべき一画素回路のスイッチを所定期間導通させて前記データ線に流れる映像データ電流を前記一画素回路の前記電界効果トランジスタの制御電極に供給し、前記映像データ電流の電流値を前記電界効果トランジスタの他の主電極と前記制御電極との間の電圧値として書き込み、
    前記データ線に前記映像データ電流が加えられる前に前記所定電流値の電流を流し、前記所定期間前に前記一画素回路のスイッチを導通させて前記電界効果トランジスタの制御電極に供給し、前記電界効果トランジスタの一方及び他の主電極間の電流を流すことを特徴とする電流プログラミング方法。
JP2004351359A 2004-12-03 2004-12-03 電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法 Expired - Fee Related JP4438069B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004351359A JP4438069B2 (ja) 2004-12-03 2004-12-03 電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法
US11/275,011 US7903053B2 (en) 2004-12-03 2005-12-01 Current programming apparatus, matrix display apparatus and current programming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004351359A JP4438069B2 (ja) 2004-12-03 2004-12-03 電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法

Publications (2)

Publication Number Publication Date
JP2006162772A true JP2006162772A (ja) 2006-06-22
JP4438069B2 JP4438069B2 (ja) 2010-03-24

Family

ID=36595020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004351359A Expired - Fee Related JP4438069B2 (ja) 2004-12-03 2004-12-03 電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法

Country Status (2)

Country Link
US (1) US7903053B2 (ja)
JP (1) JP4438069B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101482664A (zh) * 2008-01-10 2009-07-15 精工爱普生株式会社 电光装置、电光装置的驱动方法、电子设备
JP2012008538A (ja) * 2010-06-24 2012-01-12 Samsung Electro-Mechanics Co Ltd 有機電界発光表示装置
JP2019211775A (ja) * 2018-06-05 2019-12-12 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 酸化物トランジスタ閾値電圧に対して感度が低減された低リフレッシュレート表示画素を有する電子デバイス

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7128874B2 (en) * 2001-01-26 2006-10-31 Beckman Coulter, Inc. Method and system for picking and placing vessels
US7608861B2 (en) 2004-06-24 2009-10-27 Canon Kabushiki Kaisha Active matrix type display having two transistors of opposite conductivity acting as a single switch for the driving transistor of a display element
JP4438067B2 (ja) * 2004-11-26 2010-03-24 キヤノン株式会社 アクティブマトリクス型表示装置およびその電流プログラミング方法
JP4438066B2 (ja) * 2004-11-26 2010-03-24 キヤノン株式会社 アクティブマトリクス型表示装置およびその電流プログラミング方法
US7872617B2 (en) 2005-10-12 2011-01-18 Canon Kabushiki Kaisha Display apparatus and method for driving the same
JP2007271969A (ja) * 2006-03-31 2007-10-18 Canon Inc カラー表示装置及びアクティブマトリクス装置
JP5058505B2 (ja) 2006-03-31 2012-10-24 キヤノン株式会社 表示装置
JP2008009276A (ja) * 2006-06-30 2008-01-17 Canon Inc 表示装置及びそれを用いた情報処理装置
JP5495510B2 (ja) * 2007-06-19 2014-05-21 キヤノン株式会社 表示装置及びそれを用いた電子機器
JP2009014836A (ja) * 2007-07-02 2009-01-22 Canon Inc アクティブマトリクス型表示装置及びその駆動方法
JP2009037123A (ja) * 2007-08-03 2009-02-19 Canon Inc アクティブマトリクス型表示装置及びその駆動方法
CN101779229B (zh) * 2007-08-21 2012-11-07 佳能株式会社 显示装置及其驱动方法
US20090066615A1 (en) * 2007-09-11 2009-03-12 Canon Kabushiki Kaisha Display apparatus and driving method thereof
JP2009080272A (ja) * 2007-09-26 2009-04-16 Canon Inc アクティブマトリクス型表示装置
JP2009109641A (ja) * 2007-10-29 2009-05-21 Canon Inc 駆動回路、及びアクティブマトリクス型表示装置
JP2009128601A (ja) * 2007-11-22 2009-06-11 Canon Inc 表示装置および集積回路
JP2010008987A (ja) * 2008-06-30 2010-01-14 Canon Inc 駆動回路
JP2010122355A (ja) * 2008-11-18 2010-06-03 Canon Inc 表示装置及びカメラ
JP5284198B2 (ja) * 2009-06-30 2013-09-11 キヤノン株式会社 表示装置およびその駆動方法
JP2011013415A (ja) * 2009-07-01 2011-01-20 Canon Inc アクティブマトリックス型表示装置
JP2011028135A (ja) * 2009-07-29 2011-02-10 Canon Inc 表示装置及びその駆動方法
JP6124573B2 (ja) 2011-12-20 2017-05-10 キヤノン株式会社 表示装置
KR20150042914A (ko) * 2013-10-14 2015-04-22 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 전계 발광 표시 장치
CN104966479B (zh) * 2015-07-16 2017-06-09 京东方科技集团股份有限公司 阵列基板及显示装置
CN110648630B (zh) * 2019-09-26 2021-02-05 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板和显示装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015882B2 (en) * 2000-11-07 2006-03-21 Sony Corporation Active matrix display and active matrix organic electroluminescence display
US7071911B2 (en) * 2000-12-21 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method thereof and electric equipment using the light emitting device
KR100370286B1 (ko) * 2000-12-29 2003-01-29 삼성에스디아이 주식회사 전압구동 유기발광소자의 픽셀회로
JP3610923B2 (ja) * 2001-05-30 2005-01-19 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP3743387B2 (ja) 2001-05-31 2006-02-08 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
US6667580B2 (en) * 2001-07-06 2003-12-23 Lg Electronics Inc. Circuit and method for driving display of current driven type
JP3951687B2 (ja) * 2001-08-02 2007-08-01 セイコーエプソン株式会社 単位回路の制御に使用されるデータ線の駆動
KR100819138B1 (ko) * 2001-08-25 2008-04-21 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 패널의 구동장치 및 그 구동방법
JP4650601B2 (ja) 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP3637911B2 (ja) 2002-04-24 2005-04-13 セイコーエプソン株式会社 電子装置、電子機器、および電子装置の駆動方法
JP4210830B2 (ja) * 2002-08-02 2009-01-21 日本電気株式会社 電流駆動回路および画像表示装置
JP2004077567A (ja) * 2002-08-09 2004-03-11 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
US7271784B2 (en) * 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP4053433B2 (ja) * 2003-01-07 2008-02-27 株式会社半導体エネルギー研究所 電流出力ｄａコンバータ回路、表示装置及び電子機器
JP3950845B2 (ja) * 2003-03-07 2007-08-01 キヤノン株式会社 駆動回路及びその評価方法
JPWO2004097787A1 (ja) 2003-04-30 2006-07-13 東芝松下ディスプレイテクノロジー株式会社 表示装置用アレイ基板及び表示装置
JP4838498B2 (ja) 2003-05-21 2011-12-14 キヤノン株式会社 表示装置
KR20050041665A (ko) * 2003-10-31 2005-05-04 삼성에스디아이 주식회사 화상 표시 장치 및 그 구동 방법
KR100529077B1 (ko) * 2003-11-13 2005-11-15 삼성에스디아이 주식회사 화상 표시 장치, 그 표시 패널 및 그 구동 방법
KR100578793B1 (ko) * 2003-11-26 2006-05-11 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
JP4054794B2 (ja) 2003-12-04 2008-03-05 キヤノン株式会社 駆動装置及び表示装置及び記録装置
KR100581800B1 (ko) * 2004-06-07 2006-05-23 삼성에스디아이 주식회사 유기 전계발광 표시 장치 및 역다중화부
US7608861B2 (en) 2004-06-24 2009-10-27 Canon Kabushiki Kaisha Active matrix type display having two transistors of opposite conductivity acting as a single switch for the driving transistor of a display element
JP4438067B2 (ja) 2004-11-26 2010-03-24 キヤノン株式会社 アクティブマトリクス型表示装置およびその電流プログラミング方法
JP4438066B2 (ja) 2004-11-26 2010-03-24 キヤノン株式会社 アクティブマトリクス型表示装置およびその電流プログラミング方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101482664A (zh) * 2008-01-10 2009-07-15 精工爱普生株式会社 电光装置、电光装置的驱动方法、电子设备
CN101482664B (zh) * 2008-01-10 2014-05-07 精工爱普生株式会社 电光装置、电光装置的驱动方法、电子设备
JP2012008538A (ja) * 2010-06-24 2012-01-12 Samsung Electro-Mechanics Co Ltd 有機電界発光表示装置
JP2019211775A (ja) * 2018-06-05 2019-12-12 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 酸化物トランジスタ閾値電圧に対して感度が低減された低リフレッシュレート表示画素を有する電子デバイス
JP7071311B2 (ja) 2018-06-05 2022-05-18 アップル インコーポレイテッド 酸化物トランジスタ閾値電圧に対して感度が低減された低リフレッシュレート表示画素を有する電子デバイス

Also Published As

Publication number Publication date
JP4438069B2 (ja) 2010-03-24
US7903053B2 (en) 2011-03-08
US20060132395A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
JP4438069B2 (ja) 電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法
JP4438066B2 (ja) アクティブマトリクス型表示装置およびその電流プログラミング方法
JP5163646B2 (ja) 画像表示装置
US7236149B2 (en) Pixel circuit, display device, and driving method of pixel circuit
JP4203772B2 (ja) 表示装置およびその駆動方法
JP4890470B2 (ja) アクティブマトリクス型表示装置及び駆動方法
CN109215579B (zh) 电致发光显示器及其驱动方法
JP5096103B2 (ja) 表示装置
US20100289832A1 (en) Display apparatus
JP4438067B2 (ja) アクティブマトリクス型表示装置およびその電流プログラミング方法
US7242376B2 (en) Display device
JP2008532061A (ja) 画素アドレッシング回路及び当該回路の制御方法
JP2007537476A (ja) 表示装置
JP2008158378A (ja) 表示装置及びその駆動方法
JP5843145B2 (ja) 表示装置
JP2010266493A (ja) 画素回路の駆動方法、表示装置
JP5257075B2 (ja) 画像表示装置
JP5121124B2 (ja) 有機ｅｌ画素回路
JP2013104908A (ja) 表示装置及びその制御方法
KR100679578B1 (ko) 액티브 매트릭스형 표시 장치
JP2005202070A (ja) 表示装置、および画素回路
JP2006276253A (ja) 有機ｅｌ画素回路
JP5909731B2 (ja) 表示装置及びその制御方法
JP2008310075A (ja) 画像表示装置
US20050212732A1 (en) Display, active matrix substrate, and driving method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071203

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080207

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4438069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees