JP2006108345A - シールドケースを装着された高周波モジュールとこの高周波モジュールを用いた電子機器 - Google Patents

シールドケースを装着された高周波モジュールとこの高周波モジュールを用いた電子機器 Download PDF

Info

Publication number
JP2006108345A
JP2006108345A JP2004292225A JP2004292225A JP2006108345A JP 2006108345 A JP2006108345 A JP 2006108345A JP 2004292225 A JP2004292225 A JP 2004292225A JP 2004292225 A JP2004292225 A JP 2004292225A JP 2006108345 A JP2006108345 A JP 2006108345A
Authority
JP
Japan
Prior art keywords
frequency module
wall
connecting portion
top surface
circuit block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004292225A
Other languages
English (en)
Other versions
JP4453509B2 (ja
Inventor
Tomohide Ogura
智英 小倉
Junichi Kimura
潤一 木村
Noriji Ezaki
則治 江崎
Tatsuya Okamoto
竜也 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004292225A priority Critical patent/JP4453509B2/ja
Priority to CNB2005101087431A priority patent/CN100442966C/zh
Priority to US11/241,917 priority patent/US7183498B2/en
Publication of JP2006108345A publication Critical patent/JP2006108345A/ja
Application granted granted Critical
Publication of JP4453509B2 publication Critical patent/JP4453509B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007Casings
    • H05K9/002Casings with localised screening
    • H05K9/0022Casings with localised screening of components mounted on printed circuit boards [PCB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】シールド性の良好なモジュールを得る。
【解決手段】仕切り36は、天面32bから折り曲げて成形された壁37と、この壁37と対向するとともに、天面32aから折り曲げて形成された壁38と、この壁38の先端と壁37の先端とを連結する連結部39とを有し、連結部39は折り曲げて形成されるとともに、壁37と天面32bと側板33との交差部と、壁38と天面32aと側板33との交差部との夫々に設けられた切り欠き部43と、これらの切り欠き部43から下方に向かって側板33を分断する分断部44とを有し、回路ブロック4と回路ブロック5との間の境界は、仕切り板36に対応する位置に設けるとともに、接続部34を回路ブロック4あるいは回路ブロック5のグランドへ接続したものである。これにより、回路基板上に形成された回路の信号などが、外部へ漏れることを防止できるシールド性の良好なモジュールを提供することができる。
【選択図】図1

Description

本発明は、高周波装置等に用いるためにシールドケースが装着された高周波モジュールに関するものである。
以下、従来の高周波モジュールについて図面を用いて説明する。図19は従来のシールドケースを用いた高周波モジュールの断面図であり、図20は、同シールドケースの下面図である。
図19、図20において、1は、回路基板である。この回路基板1の上面1aには電子部品2、3が装着されている。これによって、回路基板1上に電子部品2で構成された発振器4(第1の回路ブロックの一例として用いた)と電子部品3で構成されるPLL回路5(第2の回路ブロックの一例として用いた)とで高周波モジュールが構成される。
6は、シールドケースであり、このシールドケース6の天面6aが電子部品2、3を覆うように回路基板1へ装着される。このとき天面6aより折り曲げて成形された側板部6bの先端には接続部7が設けられている。この接続部7は、幅が6mm、長さ0.7mmの突起である。そしてこの接続部7と回路基板1の側面部1bに設けられたスルーホール8とはんだで接続される。
さらにこのシールドケース6の中央部には天面6aから切り曲げされた仕切り板6cが一体で形成され、この仕切り板6cの先端に脚9が設けられている。そして回路基板1上の脚9と対応する位置にスルーホール10が設けられ、このスルーホール10へ脚9が挿入されて、はんだで接続される。
そしてこのようなシールドケース6においては、仕切り板6cが天面6aより切り起こして成形されるので、この仕切り板6cに対応する大きさの孔11が形成されることとなる。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2001−20348号公報
しかしながらこのような従来のシールドケース6を用いた高周波モジュールでは、天面6aに仕切り板6cの大きさに対応した孔11が形成されることとなり、シールド性が悪いという問題を有していた。
そこで本発明は、この問題を解決したもので、シールド性の良好な高周波モジュールを提供することを目的としたものである。
この目的を達成するために本発明の高周波モジュールにおける第1の仕切りは、天面から折り曲げて成形された第1の壁と、この第1の壁と対向するとともに、前記天面から折り曲げて形成された第2の壁と、この第2の壁の先端と前記第1の壁の先端とを連結する連結部と、この連結部の上方に設けられた開口部とを有し、前記連結部は折り曲げて形成されるとともに、前記第1の壁と前記天面と前記側板とが交差する第1の交差部と、前記第2の壁と前記天面と前記側板とが交差する第2の交差部との夫々に設けられた切り欠き部と、これらの切り欠き部から下方に向かって前記側板を分断する分断部とを設け、前記第1の回路ブロックと前記第2の回路ブロックとの間の境界は、第1の仕切り板に対応する位置に設けるとともに、接続部を前記第1の回路ブロックあるいは前記第2の回路ブロックのグランドへ接続したものである。
以上のように本発明によれば、第1の仕切りは、天面から折り曲げて成形された第1の壁と、この第1の壁と対向するとともに、前記天面から折り曲げて形成された第2の壁と、この第2の壁の先端と前記第1の壁の先端とを連結する連結部と、この連結部の上方に設けられた開口部とを有し、前記連結部は折り曲げて形成されるとともに、前記第1の壁と前記天面と前記側板とが交差する第1の交差部と、前記第2の壁と前記天面と前記側板とが交差する第2の交差部との夫々に設けられた切り欠き部と、これらの切り欠き部から下方に向かって前記側板を分断する分断部とを設け、前記第1の回路ブロックと前記第2の回路ブロックとの間の境界は、第1の仕切り板に対応する位置に設けるとともに、接続部を前記第1の回路ブロックあるいは前記第2の回路ブロックのグランドへ接続したものである。これにより、第1の仕切りは第1の壁と第2の壁とが天面から折り曲げて成形されるとともに、この仕切りに隣接する側板は切り欠き部と分断部とが形成されるので、天面に孔を設けなくても仕切りを形成することができる。従って、回路基板上に形成された回路の信号などが、外部へ漏れることを防止できる高周波モジュールを提供することができる。
さらに、仕切り部分では第1の壁と第2の壁とが対向して設けられるので、第1の回路ブロックと第2の回路ブロックとの間に、2重の仕切りが形成されることとなる。従って、回路ブロック間を確りとシールドすることができ、それぞれの回路間で発生する妨害などは生じ難くなる。
(実施の形態1)
以下、本発明の実施の形態1について、図面を用いて説明する。図1は、本発明の実施の形態1における高周波モジュールの断面図であり、図2は、本実施の形態1における回路基板の上面図である。また、図3は、本実施の形態1におけるシールドケースの側面図であり、図4は同、下面図である。図1において、図19、図20と同じものについては、同じ番号を付しその説明は簡略化している。
まず図2を用いて、本実施の形態1に用いる回路基板について説明する。図2において、1は回路基板であり、この回路基板1は、略中央にグランドパターン21が設けられている。そしてこのグランドパターン21は、回路基板1の端部1c側に設けられたグランド端子22へ接続されている。また、この回路基板1の略中央部には、スルーホール10が形成されており、グランドパターン21と接続されている。
グランドパターン21を挟んだ両側には、それぞれ電子部品2、3が装着されて、図2においてグランドパターン21の右側に発振器4(第1の回路ブロックの一例として用いた)が形成され、グランドパターン21の左側にPLL回路5(第2の回路パターンの一例として用いた)が形成される。これによって、グランドパターン21で発振器4とPLL回路5とを確りと分離することができる。
なお、発振器4とPLL回路5との間は、接続パターン23によって接続され、この接続パターン23は、グランドパターン21の非形成部24を横断している。
次に図1、図3、図4を用いて本実施の形態1におけるシールドケースについて説明する。31は、回路基板1に装着される金属製のシールドケースであり、このシールドケース31の天井部32が、回路基板1の上面1aを覆うように装着されている。なお、本実施の形態1におけるシールドケース31は、板厚が0.2mmであり、その材質は洋白を用いている。
33は、天井部32からその四方に折り曲げて形成された側板部である。そして、この側板部33の先端には接続部34を有し、この接続部34は、回路基板1の側面1bに形成されたスルーホール8へ装着され、はんだ付け接続される。
35は、この天井部32に形成された開口部であり、この開口部35の幅は、0.05mm程度としてある。そして、この開口部35を挟んで一方には発振器4の上方を覆う天面32aを有し、他方側にはPLL回路5の上方を覆う天面32bを有している。
36は、天面32aと天面32bとの間を連結するとともに、発振器4のブロックと、PLL回路5のブロックとを電気的に分離するための仕切り板である。そしてこの仕切り板36は、壁37と壁38と、これらの先端同士を連結する連結部39によって構成され、この連結部39は、略180度折り曲げて形成されている。
40は、壁38の先端に設けた脚である。この脚40は、連結部39、壁37から切り起こして形成され、回路基板1へ装着状態にてスルーホール10へ挿入されて、はんだ付け接続される。この脚40は、シールドケース31を回路基板1へ装着時における位置決めのために用いることも可能であるので、シールドケース31を精度良く回路基板1へ装着することができる。
脚40は、連結部39と壁37に孔41を設けることで容易に脚40を壁38側先端に形成できる。なお、この脚40の幅は、0.5mmであり、長さが0.5mmである。そこで、孔41の周と脚40との間には、約0.5mmの隙間を設けておくことで、容易に脚40をプレス加工できる。
そして、この脚40の上方には開口部35が形成されるので、この開口部35から脚40とスルーホール10との間のはんだ付けを容易に確認できる。したがってはんだ付けの不具合を防止できる。
42は、連結部39に設けられた導体退避部(段差の一例として用いた)である。そして、この導体退避部42は、シールドケース31を回路基板1へ装着時に接続パターン23に対応する位置に形成してある。そして、導体退避部42の幅は、接続パターン23とのショートを防止するために、接続パターン23の幅よりも約1mm大きくしている。また、その高さは0.3mmである。
ここで、導体退避部42は、任意の位置で形成することができるので、発振器4とPLL回路5との間の回路接続は、任意の位置で接続することができる。このように、本実施の形態1においては導体退避部42を設けることで、スルーホールなどを介さなくても、容易に回路ブロック同士を電気的に接続することができる。
43は、壁38と天面32aと側板33との交差部と、壁37と天面32bと側板33との交差部の夫々に設けられた切り欠き部である。そしてさらに、側板33には、切り欠き部43から下方に向かって、側板33を分断するように分断部44が形成されている。なお、本実施の形態1において分断部44は、開口部35を臨む位置に設けてある。
そしてこのようなシールドケース31を、予め電子部品2、3などが装着された回路基板1上へ装着する。そして、接続部34とスルーホール8の間や、脚40とスルーホール10間とにクリームはんだを供給し、リフロー加熱することによって、シールドケース31が回路基板1上にはんだ付けされる。
そしてこのようにして、発振器4とPLL回路5とが、シールドケース31で分離された高周波モジュール45を得ることができる。
次に本実施の形態1におけるシールドケース31の製造方法について図面を用いて説明する。図5は、本実施の形態1におけるシールドケース31の製造フローチャートであり、図6から図8はその工程の詳細説明図である。
図5において、51はロール状に巻かれたフープ材であり、シールドケース31の材料となるものである。そして52は、基準孔加工工程であり、この基準孔加工工程52で基準となる孔が加工される。
53は、基準孔の加工工程52の後に設けられた打ち抜き工程である。この打ち抜き工程53は、図6に示すように、脚40、孔41、導体退避部42、切り欠き部43と分断部44とを打抜き加工するものである。
54は、V字しぼり工程であり、このV字しぼり工程54では、図7に示すようにV字状の雄型55と雌型56との間にフープ材51を挟むことによって、フープ材51上にV字状の仕切り36が成形される。なおこの状態では、まだ連結部39の角度57は、約120度までしか折り曲げられていない。
次に58は、V字しぼり工程54の後に設けられた仕切り36の整形工程であり、この仕切り整形工程58によって、図8に示すように、連結部39が略180度となるまで折り曲げ整形される。この整形工程58では、V字しぼり工程54で形成されたV字状の仕切り36を雌型59に設けられた孔60へ押し込むことによって、連結部39を略180度折り曲げる。
なお、この孔60の幅を、0.45mmとしておくことで、整形後の開口部35の幅を板厚よりも小さな0.05mm程度としている。これにより、V字しぼり工程54と整形工程58によって開口部35の幅を板厚よりも小さくできる。これにより、仕切り板36は、2重となるが、厚みを0.45mm程度で実現できるので、その厚みは分厚くならない。これにより回路基板1上に発振器4やPLL回路5を形成できる領域が狭くなることを防止できる。また、発振器4とPLL回路5との間の距離も小さくできるので、小型の高周波モジュールを実現できる。
また、仕切り36は、V字しぼり工程54と、整形工程58とによって形成されるので、仕切り36の高さ精度が良好なシールドケース31を実現できる。従って、回路基板1へ装着時に連結部39の先端と、グランドパターン21との間の隙間を小さくすることができるので、シールド性は良くなる。また、連結部39とグランドパターン21とを、確りとはんだ付けすることができるので、さらに確りとシールドすることができる。
61は、整形工程58の後に設けられた外形加工工程であり、側板部33や、接続部34を成形するために打抜き加工する工程である。そして、この外形加工工程61の後で、側板33の内の2面を折り曲げる折り曲げ工程62を経て、切断工程63によって、残りの側面2面を曲げるとともに切断し、シールドケース31が完成する。
なお、本実施の形態1においては、順送プレス加工による加工方法を用いたが、これは、トランスファーによる方法でも良い。また、本実施の形態1では、V字しぼり工程54と整形工程58とは、折り曲げ工程62の上流に設けているが、これは折り曲げ工程62と切断工程63との間に設けても良い。
以上の構成によって、仕切り36は壁37と壁38とは、連結部39が略180度折り曲げて成形されることとなる。そしてさらに、この仕切り36に隣接する側板33には切り欠き部43と分断部44とが形成されるので、天井部32に孔を設けなくても仕切り36を形成することができる。従って、回路基板1上に形成された回路の信号などが、外部へ漏れることを防止できるシールド性の良好なシールドケース31を提供することができる。
さらに、連結部39で仕切り部分36が180度折り曲げて成形されるので、発振器4とPLL回路5との間に、2重の壁37、38が形成されることとなる。従って、それらの回路ブロック間を、確りとシールドすることができ、それぞれの信号同士の干渉によって発生する妨害などは生じ難くなる。
(実施の形態2)
以下実施の形態2について図面を用いて説明する。図9は本実施の形態2におけるシールドケース101の上面図であり、図10は本実施の形態2におけるシールドケース101を用いた高周波モジュールのマザー基板への装着工程の概略図である。なお、図9、図10において、図1から図4と同じものについては同じ番号を付し、その説明は簡略化している。
図9において、発振器4とPLL回路5とは中央で仕切られており、仕切り36がシールドケース101中心を通過する位置に形成されている。つまりこの場合、開口部35が、天井部32の中心を通過する位置となる。
図10において、102は、シールドケース101を予め電子部品2、3(図示せず)が装着された回路基板1へ装着し、完成した高周波モジュールである。そしてこの高周波モジュール102は、自動実装機などを用いてマザー基板103へ装着される。その場合、自動実装機の吸着ノズル104は、高周波モジュール102の略中心部を吸着する。
しかし、この中心部が開口部35であると、高周波モジュールを吸引することができない。そこで、本実施の形態1におけるシールドケース101では、開口部35の略中心位置に、天面32から連結して形成した吸着面106を設けてある。なお、本実施の形態2では、吸着面106は、一方の壁105側から切り起こされることで形成されている。これにより、吸着ノズル104は、シールドケース101の中心部にある吸着面106で高周波モジュール102を吸着することができるので、高周波モジュール102を中心で吸着することができる。これにより、装着時に傾きなどが生じ難く、安定した装着ができる。従って、高周波モジュール102の装着ずれなどは発生し難く、高周波モジュール102とマザー基板103とを良好にはんだ付け接続できることとなる。
なお、吸着面106を切り起こすことで、一方の壁105に孔107が形成されるが、仕切り36は2重となっているので、発振器4とPLL回路5の信号による妨害は発生し難くなる。
なお、本実施の形態2において開口部35は、高周波モジュール102の略中心を通過したが、これは、重心点の近傍である場合においても有用である。つまり、重心点を開口部35が通過するような場合においても、吸着面106で確りと吸着することができるので、装着ずれなどの発生を少なくすることができる。
なお、開口部35は高周波モジュールの略中心位置あるいは略重心位置を除いた位置に設けても良い。この場合には、吸着面106を設けることなく自動実装機の吸着ノズルで天面32を吸着できるので、吸着面106を形成することによる孔107も不要となるので、さらにシールド性が良好となる。この場合、本実施の形態2によれば、開口部35が吸着ノズル104にかからないようにすればよいが、開口部35の幅が0.05mmであるので、仕切り板36は中心や重心からの移動量は少なくても良い。これにより、仕切り36を設ける位置の自由度を大きくすることができる。
(実施の形態3)
以下実施の形態3について図面を用いて説明する。図11は、本実施の形態3における高周波モジュール145の断面図であり、図12は、同、回路基板の上面図、図13は、同、シールドケースの側面図、図14は同、下面図である。なおこれらの図面において図1から図10と同じものは同じ番号を付しその説明は簡略化している。
まず図12を用いて、本実施の形態3に用いる回路基板について説明する。図12において、111は4層の回路基板であり、この回路基板111は、略中央にグランドパターン112が設けられている。そしてこのグランドパターン112は、回路基板111の外周に沿って設けられたグランドパターン113と接続され、回路基板111の端部に設けられたグランド端子114に接続されている。
次に、グランドパターン113で囲まれた領域内に、電子部品2、3が装着され、図12におけるグランドパターン112の右側に発振器115(第1の回路ブロックの一例として用いた)が形成され、グランドパターン112の左側にPLL回路116(第2の回路ブロックの一例として用いた)が形成される。これによって、グランドパターン112が発振器115とPLL回路116とを分離することとなる。
なお、発振器115とPLL回路116との間の接続は、それぞれの回路ブロック内に設けられたスルーホール117a、117bが内層導体118によって接続されている。
次に図11、図13、図14を用いて本実施の形態3におけるシールドケースについて説明する。131は、回路基板111に装着される金属製のシールドケースであり、このシールドケース131の天井部132が、回路基板111の上面111aを覆うように装着されている。なお、本実施の形態3におけるシールドケース131は、板厚が0.2mmであり、その材質は洋白を用いている。
133は、天井部132からその四方にしぼり加工によって形成された側板部である。これによって、隣接する側板部133同士がしぼり部133aで連結される。これにより、側板間に隙間のないシールドケース131を実現できる。従って、発振器115による発振周波数信号やPLL回路116内での高周波信号などが外部へ漏洩しにくくなる。
134は、側板部133の先端全周設に回路基板111の上面111aと平行に設けられた接続部である。この接続部134は、グランドパターン113にはんだ付け接続される。従って、回路基板111の上面で接続部134とグランドパターン113とをはんだ付けできるので、はんだ付けが容易になる。また、接続部134を全周に形成しているので、発振器115やPLL回路116などの高周波回路がグランドで確りと囲まれることとなる。これにより、発振器115による発振周波数信号やPLL回路116内での高周波信号などが外部へ漏洩しにくくなる。
135は、この天井部132に形成された開口部であり、この開口部135の幅は、0.05mm程度としてある。そして、この開口部135を挟んで一方には発振器115の上方を覆う天面132aを有し、他方側にはPLL回路116の上方を覆う天面132bを有している。
136は、天面132aと天面132bとの間を連結するとともに、発振器115のブロックと、PLL回路116のブロックとを電気的に分離するための仕切り板である。そしてこの仕切り136は、壁137と壁138と、これらの先端同士を連結する連結部139によって構成され、この連結部139は、略180度折り曲げて形成されている。
図15は、本実施の形態3においてシールドケースを回路基板へ装着時における連結部近傍の拡大図である。図15において、連結部139の先端には回路基板111装着時にグランドパターン112と略平行となるような平坦部140が形成されている。そして、この平坦部140と、グランドパターン112とがはんだ141によって接続される。
なお、このとき、連結部139には、略等間隔で孔142を設けている。これは、孔142から連結部139とグランドパターン112とのはんだ付け状態を確認するために設けられている。そして、この孔142より確認し、はんだ141による接続が不完全である場合には、開口部135からこの孔142を介してはんだ141へ熱風を吹き込むことで、容易にはんだ141の不具合を修正することができる。
次に、図11、図13に示すように、143は、壁137と天面132aと側板133との交差部と、壁138と天面132bと側板133との交差部の夫々に設けられた切り欠き部である。そしてさらに、側板133には、切り欠き部143から下方に向かって、側板133を分断するように分断部144が形成されている。なお、本実施の形態3において分断部144は、開口部135を臨む位置に設けてある。
そしてこのようなシールドケース131を、予め電子部品2、3などが装着されるとともに、グランドパターン112、113へはんだが供給された回路基板111上へ装着する。そして、接続部134とグランドパターン113の間や、連結部139とグランドパターン112とが、リフロー加熱されることではんだ付け接続される。なお、本実施の形態3においては、はんだ141は、電子部品2、3を装着するための工程で予めスクリーン印刷されたものである。つまり、電子部品2、3をリフローはんだ付けする工程の後に、シールドケース131を装着する。そこで、シールドケース131の装着前に、予めフラックスのみをグランドパターン112、113上に供給しておくことが必要である。
そしてこのようにして、発振器115とPLL回路116とが、仕切り136で分離された高周波モジュール145を得ることができる。
次に本実施の形態3におけるシールドケース131の製造方法について図面を用いて説明する。図16は、本実施の形態3におけるシールドケース131の製造フローチャートである。なお、図16において図5と同じ工程については同じ番号を付し、その説明は簡略化する。
図16において、51はロール状に巻かれたフープ材であり、このシールドケース131の材料となるものである。そして52は、基準孔加工工程であり、この基準孔加工工程52で基準となる孔が加工される。
151は、基準孔の加工工程52の後に設けられた打ち抜き工程である。この打ち抜き工程151では、切り欠き部143、分断部144、孔142ならびに後のしぼり加工においてフープ材51と連結状態を維持するためのトランスとを打抜き加工する。
54は、V字しぼり工程であり、このV字しぼり工程54によって、フープ材51上にV字状の仕切り136が成形される。なおこの状態では、まだ連結部139の角度57は、約120度までしか折り曲げられていない。
次に58は、V字しぼり工程54の後に設けられた仕切り136の整形工程であり、この仕切り整形工程58によって、連結部139が略180度となるまで折り曲げ整形される。
また、仕切り136は、V字しぼり工程54と、整形工程58とによって形成されるので、仕切り136の高さ精度の良好なシールドケース131を実現できる。従って、回路基板111へ装着時に連結部139の先端と、グランドパターン112との間の隙間を小さくすることができるので、シールド性は良くなる。また、連結部139とグランドパターン112との間を、確りとはんだ付けすることができるので、さらに確りとシールドすることができる。
152は、整形工程58の後に設けられたしぼり加工工程である。このしぼり加工工程152によって、側板部133を同時にしぼり成形される。しぼり加工152では、側板部133としぼり部133aとが同時に加工されるので、側板部133やしぼり部133aの高さの精度が良い。従ってシールドケース131をプリント基板111へ装着する場合のがたつきなどが発生しにくくなる。
153は、平坦部形成工程であり、この平坦部形成工程153では、連結部139の先端を平押しすることで、平坦部140を成形するものである。なお、本実施の形態3においては、連結部139には略一定の間隔で孔142を設けてあるので、面押し時に連結部139の先端近傍が変形し、壁137や138が変形したり、連結部139の角度が開いたりすることを起こりにくくできる。
ただし、孔142を設けないような場合など、平坦部形成工程153によって壁137、138に変形が生じるような場合には、この平坦部形成工程は行わず、平坦部140の加工は行われない。
154は、平坦部加工工程153の後に設けられた外形加工工程であり、接続部134の外周を切断する。そして以上の工程によって、シールドケース131が完成する。なお、本実施の形態3においては、順送プレス加工による加工方法を用いたが、これは、トランスファーによる方法でも良い。
以上の構成によって、仕切り136において、壁137と壁138とは、連結部139が略180度折り曲げられて連結されることとなる。そしてさらに、この仕切り136に隣接する側板133には切り欠き部143と分断部144とが形成されるので、天井部132に孔を設けなくても仕切り136を形成することができる。従って、回路基板111上に形成された回路の信号などが、外部へ漏れることを防止できるので、シールド性の良好なシールドケース131を提供することができる。
さらに、連結部139で仕切り部分136が180度折り曲げて成形されるので、発振器115とPLL回路116との間に、2重の壁137、138が形成されることとなる。従って、それらの回路ブロック間を、確りとシールドすることができ、それぞれの信号同士の干渉によって発生する妨害などは生じ難くなる。
さらにまた、本実施の形態3におけるシールドケース131は、しぼり加工で形成されるので、VCO115、PLL回路116それぞれの回路ブロックの周囲全周を略完全に高周波的に封印することが可能となる。従って、シールド性の良好なシールドケース131を得ることができる。
それに加えて、平坦部140を形成しているので、グランドパターン112と平坦部とが対向する面積を大きくすることができる。これにより、連結部139とグランドパターン112とを確りとはんだ付けすることができ、接続強度を大きくできるので、接続部でのはんだクラックなどの起こり難い信頼性の良好な高周波モジュールを実現できる。
なお、本実施の形態3では平坦部140の先端と接続部134とは同じ高さとしたが、これは平坦部140の先端を高くし、接続部134と平坦部140との間に段差を設けることによって、回路基板111へ装着時に平坦部140の先端とグランドパターン112との間に隙間ができるようにしてもよい。これにより回路基板111へシールドケース131装着時にガタつきなどが生じなくできる。この場合グランドパターン112との間の隙間をできるだけ小さくするために、段差は0.02mm程度としておくとよい。
(実施の形態4)
以下本実施の形態4について図面を用いて説明する。図17は本実施の形態4における回路基板の上面図であり、図18は本実施の形態4におけるシールドケースの下面図である。なお、この図17、図18において図1から図16と同じものについては同じ番号を付し、その説明は簡略化する。
まず図17を用いて、本実施の形態4に用いる回路基板について説明する。図17において、201は回路基板であり、この回路基板201には、略中央に設けられたグランドパターン202と、このグランドパターン202の直交して設けられたグランドパターン203とを有している。
そしてこれらのグランドパターン202、203とは、「T」字形状をなし、回路基板201の端部に設けられたグランド端子204へそれぞれ接続されている。
そして、このグランドパターン202、203を挟んだ両側には、それぞれ電子部品205、206、207が装着される。これにより図17のようにグランドパターン203の上側に発振器208(第1の回路ブロックの一例として用いた)が形成され、グランドパターン203の下側にPLL回路209(第2の回路ブロックの一例として用いた)が形成され、グランドパターン202の右側に受信回路210が形成される。これによって、グランドパターン202、203が発振器208とPLL回路209あるいは、発振器208と受信回路210やPLL回路209と受信回路210とを分離することができる。
そして、本実施の形態4におけるシールドケース221について図18を用いて説明する。図18において、実施の形態1と異なる点は、仕切り板を2枚有している点である。そのために、本実施の形態4においては仕切り222と、仕切り223との交差部分にも切り欠き224と、分断部225を有している。そしてさらに、本実施の形態4においては仕切り222における連結部223を分離する分離部226を有している。
これによって、直交する2枚の仕切り222、223を実現することができる。そして、このシールドケース221を回路基板201へ装着することで、発振器208、PLL回路209や受信回路210間のシールドを確りとすることができる。
本発明にかかるシールドケースとその製造方法は、回路間でのシールド性が良いという効果を有し、特に高周波装置等に対して利用すると有用である。
本発明の実施の形態1におけるシールドケースを用いた高周波モジュールの断面図 同、回路基板の上面図 同、シールドケースの側面図 同、シールドケースの下面図 同、シールドケースの製造フローチャート 同、打抜き工程の工程図 同、Vしぼり工程の工程図 同、整形工程の工程図 実施の形態3におけるシールドケースの上面図 同、高周波モジュールの装着工程における工程図 本発明の実施の形態3におけるシールドケースを用いた高周波モジュールの断面図 同、回路基板の上面図 同、シールドケースの側面図 同、シールドケースの下面図 同、連結部の拡大図 同、シールドケースの製造フローチャート 本発明の実施の形態4における回路基板の上面図 同、シールドケースの下面図 従来のシールドケースを用いた高周波モジュールの断面図 従来のシールドケースの下面図
符号の説明
1 回路基板
2 電子部品
3 電子部品
4 発振器
5 PLL回路
7 接続部
32 天井部
33 側板
35 開口部
36 仕切り
37 壁
38 壁
39 連結部
43 切り欠き
44 分断部

Claims (18)

  1. 回路基板と、この回路基板の一方の面に装着された複数の電子部品と、これら電子部品で形成された第1の回路ブロックと、この第1の回路ブロックに隣接して形成された第2の回路ブロックと、この第2と前記第1の回路ブロックとを覆うシールドケースとからなる高周波モジュールにおいて、前記シールドケースは、前記回路ブロックを覆う如く設けられる天井部と、この天井部の外周から垂下された側板と、この側板の先端に設けられるとともに前記回路基板と接続される接続部と、前記天井部から垂下された第1の仕切りとを備え、前記第1の仕切りは、前記天面から折り曲げて成形された第1の壁と、この第1の壁と対向するとともに、前記天面から折り曲げて形成された第2の壁と、この第2の壁の先端と前記第1の壁の先端とを連結する連結部と、この連結部の上方に設けられた開口部とを有し、前記連結部は折り曲げて形成されるとともに、前記第1の壁と前記天面と前記側板とが交差する第1の交差部と、前記第2の壁と前記天面と前記側板とが交差する第2の交差部との夫々に設けられた切り欠き部と、これらの切り欠き部から下方に向かって前記側板を分断する分断部とを有し、前記第1の回路ブロックと前記第2の回路ブロックとの間の境界は、第1の仕切り板に対応する位置に設けるとともに、接続部を前記第1の回路ブロックあるいは前記第2の回路ブロックのグランドへ接続した高周波モジュール。
  2. 接続部は、回路基板の上面と平行な方向へ折り曲げられた高周波モジュール。
  3. 接続部は、側板の先端全面に設けられた請求項1に記載の高周波モジュール。
  4. 隣り合う側板同士は、しぼり部で連結された請求項1に記載の高周波モジュール。
  5. 連結部は、その先端に回路基板の上面に対し略平行となる平坦部が形成された請求項1に記載の高周波モジュール。
  6. 第1、第2の壁のいずれか一方の端部近傍から延在されるかもしくは連結部から折り曲げにより垂下された脚を設けた請求項1に記載の高周波モジュール。
  7. 連結部の先端近傍には、孔が設けられた請求項1に記載の高周波モジュール。
  8. 連結部の先端近傍には、段差が設けられた請求項1に記載の高周波モジュール。
  9. 第1の開口部の幅は、シールドケースの板厚以下とした請求項1に記載の高周波モジュール。
  10. 天面から垂下して形成されるとともに、第1の仕切り板と交差する方向に設けられた第2の仕切り板を有し、前記第2の仕切り板は、前記天面から折り曲げて成形された第3の壁と、この第3の壁と対向するとともに、前記天面から折り曲げて形成された第4の壁と、この第4の壁の先端と前記第3の壁の先端とを連結する第2の連結部と、この第2の連結部の上方に設けられた第2の開口部とを有し、前記第2の連結部は折り曲げて形成されるとともに、前記第3の壁と前記天面と前記側板とが交差する第3の交差部と、前記第4の壁と前記天面と前記側板とが交差する第4の交差部と、前記第3の壁と前記天面と前記第1あるいは第2の壁とが交差する第5の交差部と、前記第4の壁と前記天面と前記第1あるいは第2の壁とが交差する第6の交差部の夫々に設けられた第2の切り欠き部と、これらの第2の切り欠き部から下方に向かって前記側板あるいは前記第1あるいは第2の壁を分断する第2の分断部とを有した請求項1に記載の高周波モジュール。
  11. 回路基板の上面には、第1の回路ブロックと第2の回路ブロックとの境界にグランドパターンを設け、このグランドパターンは、連結部に対応する位置に配置するとともに、前記グランドパターンと前記連結部とをはんだ付けする請求項1に記載の高周波モジュール。
  12. 前記第1と前記第2の回路ブロックとの間の境界は、第1の仕切り板に対応する位置に設けるとともに、回路基板の上面には、前記第1と前記第2の回路ブロックの間を前記境界をまたがって敷設された導体とを設け、前記連結部には、前記導体に対応する位置に導体退避部が設けられた請求項1に記載の高周波モジュール。
  13. 接続部は、側板の先端全面に設けるとともに、回路基板の上面には、前記接続部に対応する位置に第1あるいは第2の回路ブロックのグランドパターンを形成し、このグランドパターンと前記接続部とをはんだ付けする請求項1に記載の高周波モジュール。
  14. 第1、第2の壁のいずれか一方の端部近傍から延在されるかもしくは連結部から折り曲げにより垂下された脚を設けるとともに、回路基板には前記脚が挿入されるとともに、第1あるいは第2の回路ブロックのグランドと接続されたスルーホールを設け、前記スルーホールと前記脚とをはんだ付けする請求項1に記載の高周波モジュール。
  15. 第1の開口部は、天面の中心あるいは高周波モジュールの重心位置を除いた位置に形成された請求項1に記載の高周波モジュール。
  16. 第1の開口部は、天面の中心あるいは高周波モジュールの重心位置に設けるとともに、前記天面から延在して形成された吸着部を設けた請求項1に記載の高周波モジュール。
  17. 請求項15に記載の高周波モジュールがマザー基板へ搭載された電子機器において、自動実装機が、前記高周波モジュールの天面を吸着して前記マザー基板へ装着する電子機器。
  18. 請求項16に記載の高周波モジュールがマザー基板へ搭載された電子機器において、自動実装機が、前記高周波モジュールの吸着部を吸着して前記マザー基板へ装着する電子機器。
JP2004292225A 2004-10-05 2004-10-05 シールドケースを装着された高周波モジュールとこの高周波モジュールを用いた電子機器 Expired - Fee Related JP4453509B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004292225A JP4453509B2 (ja) 2004-10-05 2004-10-05 シールドケースを装着された高周波モジュールとこの高周波モジュールを用いた電子機器
CNB2005101087431A CN100442966C (zh) 2004-10-05 2005-09-29 高频模块和使用高频模块的电子设备
US11/241,917 US7183498B2 (en) 2004-10-05 2005-10-04 High-frequency module and electronic device using the module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004292225A JP4453509B2 (ja) 2004-10-05 2004-10-05 シールドケースを装着された高周波モジュールとこの高周波モジュールを用いた電子機器

Publications (2)

Publication Number Publication Date
JP2006108345A true JP2006108345A (ja) 2006-04-20
JP4453509B2 JP4453509B2 (ja) 2010-04-21

Family

ID=36125302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004292225A Expired - Fee Related JP4453509B2 (ja) 2004-10-05 2004-10-05 シールドケースを装着された高周波モジュールとこの高周波モジュールを用いた電子機器

Country Status (3)

Country Link
US (1) US7183498B2 (ja)
JP (1) JP4453509B2 (ja)
CN (1) CN100442966C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028342A (ja) * 2006-07-25 2008-02-07 Toshiba Corp シールド構造及びシールド構造を備えた携帯端末
JP2008300472A (ja) * 2007-05-30 2008-12-11 Kyocera Corp 電子機器用シールドケース及び電子機器
KR20140016059A (ko) * 2012-07-30 2014-02-07 삼성전기주식회사 튜너 모듈

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4555119B2 (ja) * 2005-02-22 2010-09-29 アルプス電気株式会社 面実装型電子回路ユニット
US8031485B2 (en) * 2007-09-07 2011-10-04 Autosplice, Inc. Electronic shielding apparatus and methods
JP4435224B2 (ja) * 2007-10-03 2010-03-17 アルプス電気株式会社 電子回路モジュール
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US7952890B2 (en) * 2008-04-30 2011-05-31 Apple Inc. Interlocking EMI shield
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8115117B2 (en) * 2009-06-22 2012-02-14 General Electric Company System and method of forming isolated conformal shielding areas
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8199518B1 (en) 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
JP2011187677A (ja) * 2010-03-09 2011-09-22 Panasonic Corp モジュール
US8362612B1 (en) 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8462519B2 (en) * 2010-05-17 2013-06-11 ETL Systems Ltd. Method of shielding a circuit board, circuit board, electromagnetic shield and method of manufacturing same
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP2012256654A (ja) * 2011-06-07 2012-12-27 Sony Corp 回路基板及び電子機器
CN102364683A (zh) * 2011-10-21 2012-02-29 华为终端有限公司 封装结构、方法、及电子设备
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
KR101608796B1 (ko) 2013-06-11 2016-04-04 삼성전자주식회사 쉴드 캔 조립체 및 그것을 갖는 전자 장치
EP3155881A4 (en) * 2014-06-10 2018-03-21 Thomson Licensing Set top box having paste-in-hole tuner shield
US9437576B1 (en) * 2015-03-23 2016-09-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR20170065863A (ko) * 2015-12-04 2017-06-14 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 가지는 반도체 패키지 및 제조 방법
CN108575081B (zh) * 2017-03-14 2019-08-16 景硕科技股份有限公司 抗电磁干扰的屏蔽装置及其制作方法
US10177095B2 (en) 2017-03-24 2019-01-08 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4370515A (en) * 1979-12-26 1983-01-25 Rockwell International Corporation Electromagnetic interference
US5369552A (en) * 1992-07-14 1994-11-29 Ncr Corporation Multi-chip module with multiple compartments
US5416668A (en) * 1993-11-09 1995-05-16 At&T Corp. Shielded member
US5608188A (en) * 1994-09-02 1997-03-04 Motorola, Inc. Multi compartment electromagnetic energy shield
GB2297868B (en) * 1995-02-07 1999-04-28 Nokia Mobile Phones Ltd A shielding device
EP0866648B1 (en) * 1997-03-19 2005-01-05 Telefonaktiebolaget LM Ericsson (publ) A two-part electromagnetic radiation shielding device for mounting on a printed circuit board
US5917708A (en) * 1997-03-24 1999-06-29 Qualcomm Incorporated EMI shield apparatus for printed wiring board
US5844784A (en) * 1997-03-24 1998-12-01 Qualcomm Incorporated Brace apparatus and method for printed wiring board assembly
JPH11331015A (ja) 1998-05-15 1999-11-30 Matsushita Electric Ind Co Ltd モジュール部品
US6538903B1 (en) * 2001-12-14 2003-03-25 Sun Microsystems, Inc. Method and apparatus for reducing electromagnetic radiation from a computer enclosure
US7326862B2 (en) * 2003-02-13 2008-02-05 Parker-Hannifin Corporation Combination metal and plastic EMI shield

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028342A (ja) * 2006-07-25 2008-02-07 Toshiba Corp シールド構造及びシールド構造を備えた携帯端末
JP2008300472A (ja) * 2007-05-30 2008-12-11 Kyocera Corp 電子機器用シールドケース及び電子機器
KR20140016059A (ko) * 2012-07-30 2014-02-07 삼성전기주식회사 튜너 모듈
KR101944002B1 (ko) * 2012-07-30 2019-01-30 주식회사 솔루엠 튜너 모듈

Also Published As

Publication number Publication date
US7183498B2 (en) 2007-02-27
US20060072292A1 (en) 2006-04-06
CN1764365A (zh) 2006-04-26
CN100442966C (zh) 2008-12-10
JP4453509B2 (ja) 2010-04-21

Similar Documents

Publication Publication Date Title
JP4453509B2 (ja) シールドケースを装着された高周波モジュールとこの高周波モジュールを用いた電子機器
US4121044A (en) Flexible through-contacted printed circuits
JP2007250525A (ja) 平型アース端子およびその表面実装方法
WO2017002720A1 (ja) 電子装置
JP2006196748A (ja) プリント回路基板、基板母材及び電子機器
US10076069B2 (en) Electronic circuit module
US9349674B2 (en) Wiring board unit, manufacturing method thereof, and manufacturing method of wiring board with lead
JPH09153696A (ja) シールドケースを有する電子部品及びその製造方法
JP4386816B2 (ja) シールドケースとその製造方法
JP2008112832A (ja) 高周波ユニット、及び高周波ユニットの製造方法
JP2010103295A (ja) 端面スルーホール配線基板の製造方法
JP2005123237A (ja) カバーの製造方法とこれを用いたモジュール
JP2007299998A (ja) 高周波ユニットの製造方法、及びその方法によって製造された高周波ユニット
JP2008091776A (ja) プリント基板ユニット、組プリント基板ユニット、プリント基板ユニット製造方法、組プリント基板ユニット製造方法および電子機器
KR101765756B1 (ko) 회로기판 가공방법
JPH10340747A (ja) 表面実装ジャンパ
JP4748455B2 (ja) 電子部品モジュール
JP2008244541A (ja) コネクタ基板及びこれを用いたスピーカの入力端子の接続構造
JP2009094303A (ja) スルーホール構造及びそれを用いたプリント配線板
JP2005323441A (ja) プレスフィット端子とバスバーとの接続構造および接続方法
JP2006253610A (ja) 回路基板を備えた電子機器
JP2005150134A (ja) 電子回路ユニット、及びその製造方法
JPH09293949A (ja) 樹脂製回路基板の製造方法
JP6663563B2 (ja) 回路基板の製造方法及び回路基板
KR0133236Y1 (ko) 튜너샤시와 인쇄회로기판의 결합구조

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061228

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees