CN108575081B - 抗电磁干扰的屏蔽装置及其制作方法 - Google Patents

抗电磁干扰的屏蔽装置及其制作方法 Download PDF

Info

Publication number
CN108575081B
CN108575081B CN201710149915.2A CN201710149915A CN108575081B CN 108575081 B CN108575081 B CN 108575081B CN 201710149915 A CN201710149915 A CN 201710149915A CN 108575081 B CN108575081 B CN 108575081B
Authority
CN
China
Prior art keywords
substrate
layer
perforation
screening arrangement
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710149915.2A
Other languages
English (en)
Other versions
CN108575081A (zh
Inventor
林定皓
张乔政
贾咏麟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JINGSHUO SCIENCE AND TECHNOLOGY Co Ltd
Original Assignee
JINGSHUO SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JINGSHUO SCIENCE AND TECHNOLOGY Co Ltd filed Critical JINGSHUO SCIENCE AND TECHNOLOGY Co Ltd
Priority to CN201710149915.2A priority Critical patent/CN108575081B/zh
Publication of CN108575081A publication Critical patent/CN108575081A/zh
Application granted granted Critical
Publication of CN108575081B publication Critical patent/CN108575081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007Casings
    • H05K9/002Casings with localised screening
    • H05K9/0022Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Hard Magnetic Materials (AREA)

Abstract

本发明提供一种抗电磁干扰的屏蔽装置及其制作方法,该屏蔽装置包含有一第一基板及一第二基板,第一基板表面形成有一第一屏蔽层,并形成有至少一第一贯孔,而第二基板设置于至少一第一贯孔的开口,且第二基板表面形成有一第二屏蔽层。第一基板与第二基板之间设置有导电膏,以电连接第一屏蔽层及第二屏蔽层,且导电膏上依序形成有一屏蔽层、一防锈层及一保护层。当屏蔽装置设置于电路板上时,能通过表面焊接直接焊接在电路板的焊垫,如此一来,便可稳固地固接,且与电路板表面间没有空隙,提供更佳的抗电磁干扰功能。

Description

抗电磁干扰的屏蔽装置及其制作方法
技术领域
本发明是关于一种屏蔽装置,尤指一种抗电磁干扰的屏蔽装置及其制作方法。
背景技术
一般电路板上会焊接有多个电子元件,而各种电子元件在运作的时候会产生电磁波,同时也会受到外界的电磁干扰影响,因此现有技术方案提出一种屏蔽装置,请参阅图6、7及8所示,一屏蔽装置40设置于一电路板50上,供该电路板50上的各种电子元件(图未示)屏蔽外界的电磁波,抵抗干扰,或是屏蔽电子元件本身产生的电磁波,避免产生电磁波影响其他电子元件。
一般而言,该电路板50上会设置有多个夹持元件51,当该屏蔽装置40设置于该电路板50上时,是由该些夹持元件51夹住该屏蔽装置40,藉此固定该屏蔽装置40,且该屏蔽装置40通过该些夹持元件51电连接至该电路板50上的接地线路(图未示),以提供抗电磁干扰功能。
由于该屏蔽装置40是通过开模加工金属板制作而成,而各种不同形状的屏蔽装置40需要分别开模,因此便会有额外的开模成本,提高了该屏蔽装置40的制作成本。且由于该电路板50上需要另外设置该些夹持元件51,而制作该些夹持元件51也会产生另外的成本。如此一来,该屏蔽装置40的制作成本便无法减少,对于制造商而言,即是沉重的负担。
此外,当该屏蔽装置40设置于该电路板50上时,由于该屏蔽装置40是通过该些夹持单元51固定,使得该屏蔽装置40无法与该电路板50的表面完整贴合,与该电路板50的表面之间仍会具有缝隙,让电磁波可由该缝隙漏出,因而降低了抗电磁干扰的功能。而通过该些夹持单元51夹持该屏蔽装置40并无法稳固地固定该屏蔽装置40,当该电路板50受到晃动时,该屏蔽装置40则可能会移动,进而可能会与该电路板50分离。故现有技术的屏蔽装置40势必要做进一步的改良。
发明内容
有鉴于现有的屏蔽装置制作成本无法减少,且无法与电路板表面完整贴合,以及通过夹持单元固定容易松动的缺点,本发明提供一种抗电磁干扰的屏蔽装置及其制作方法,以降低制作成本,并可稳固地与电路板表面完整贴合,避免电磁波漏出。该抗电磁干扰的屏蔽装置包含有:
一第一基板,包含一第一屏蔽层、一油墨层、相对的一第一表面及一第二表面、以及环绕该第一表面及该第二表面周缘且与该第一表面及该第二表面垂直的一侧壁面,该第一屏蔽层是覆盖该第一基板的第一表面、第二表面及侧壁面,该油墨层是沿该第一基板的侧壁面覆盖该第一屏蔽层;其中该第一基板是形成有至少一第一贯孔,且该至少一第一贯孔的两端分别具有一第一开口及一第二开口,该第一开口是贯穿该第一表面形成,而该第二开口是贯穿该第二表面形成;
至少一第二基板,是设置于该第一基板的至少一第一贯孔的第一开口,且该至少一第二基板包含有一第二屏蔽层以及相对的一第一表面及一第二表面,该第二屏蔽层是设置于该第二基板的第一表面;
一导电膏,是设置于该第一基板与该至少一第二基板之间,且覆盖该第一基板的第一屏蔽层及该至少一第二基板的第二屏蔽层,以电连接该第一屏蔽层及该第二屏蔽层;
一屏蔽层,是设置于该导电膏表面;
一防锈层,是设置于该屏蔽层表面;
一保护层,是设置于该防锈层表面。
而该抗电磁干扰的屏蔽装置的制作方法包含有以下步骤:
准备一第一基板;其中该第一基板包含有相对的一第一表面及一第二表面,该第一基板的第一表面及第二表面形成有一第一屏蔽层;
形成多个第二贯孔于该第一基板;
形成该第一屏蔽层于该些第二贯孔的一内侧壁;
形成一油墨层填满该些第二贯孔;
形成至少一第一贯孔于该第一基板;其中该至少一第一贯孔的两端分别具有一第一开口及一第二开口,该第一开口是贯穿该第一表面形成,而该第二开口是贯穿该第二表面形成;
准备至少一第二基板;其中该第二基板包含有相对的一第一表面及一第二表面,该第二基板的第一表面是形成有一第二屏蔽层;
裁切该第二基板;
曝光显影该第二屏蔽层,以形成一定位点;
设置该第一基板于一安装座上,且设置该第二基板于该第一基板的至少一第一贯孔的第一开口;
设置一导电膏于该第一基板及该第二基板之间,并移去该安装座,且形成一屏蔽层于该导电膏表面,形成一防锈层于该屏蔽层表面,形成一保护层于该防锈层表面;
裁切该第一基板,使该油墨层外露。
当该抗电磁干扰的屏蔽装置设置于一电路板上时,是将该第一基板的第二表面面向该电路板,且由于该第一基板的第二表面上形成有该第一屏蔽层,而屏蔽层是一金属材料,因此该抗电磁干扰的屏蔽装置便可通过表面焊接的方式直接设置于该电路板的焊垫上。而该第一基板的至少一第一贯孔则可用于容置该电路板上的电子元件,提供该电路板上的电子元件抵抗电磁干扰的功能。
由于本发明的抗电磁干扰的屏蔽装置是通过表面焊接的方式直接焊接于该电路板上,因此该抗电磁干扰的屏蔽装置便可与电路板稳固地连接,且与该电路板表面间不会留有空隙,能完整与该电路板表面贴合,提供更佳的抗电磁干扰功能。此外,本发明的抗电磁干扰的屏蔽装置不需要另外开模,能直接制作,且无须另外设置夹持元件,因此能进一步节省制作成本。
附图说明
图1是本发明第一较佳实施例的剖面示意图。
图2A(a)至图2B(k)是本发明第一较佳实施例的制作流程示意图。
图3是本发明第二较佳实施例的剖面示意图。
图4是本发明第二较佳实施例的另一剖面示意图。
图5A(a)及图5B(l)是本发明第二较佳实施例的制作流程示意图。
图6及图7是现有屏蔽装置的安装方式示意图。
图8是现有屏蔽装置的剖面示意图。
符号说明:
10 抗电磁干扰的屏蔽装置
11 第一基板
111 第一屏蔽层
112 油墨层
113 第一表面
114 第二表面
115 侧壁面
116 第一贯孔
117 第一开口
118 第二开口
12 第二基板
121 第二屏蔽层
122 第一表面
123 第二表面
124 定位点
具体实施方式
以下配合图式及本发明较佳实施例,进一步阐述本发明为达成预定目的所采取的技术手段。
请参阅图1所示,本发明是一种抗电磁干扰的屏蔽装置10,该抗电磁干扰的屏蔽装置10的第一较佳实施例包含有一第一基板11、至少一第二基板12、一导电膏13、一屏蔽层14、一防锈层15及一保护层16。
该第一基板11包含一第一屏蔽层111、一油墨层112、相对的一第一表面113及一第二表面114、以及环绕该第一表面113及该第二表面114周缘且与该第一表面113及该第二表面114垂直的一侧壁面115。
该第一屏蔽层111是覆盖该第一基板11的第一表面113、第二表面114及侧壁面115。该油墨层112是沿该第一基板11的侧壁面115覆盖该第一屏蔽层111。该第一基板11是形成有至少一第一贯孔116,且该至少一第一贯孔116的两端分别具有一第一开口117及一第二开口118,该第一开口117是贯穿该第一表面113形成,而该第二开口118是贯穿该第二表面114形成。
该至少一第二基板12是设置于该第一基板11的至少一第一贯孔116的第一开口117,且该至少一第二基板12包含有一第二屏蔽层121以及相对的一第一表面122及一第二表面123,该第二屏蔽层121是设置于该第二基板12的第一表面122。
该导电膏13是设置于该第一基板11与该至少一第二基板12之间,且覆盖该第一基板11的第一屏蔽层111及该至少一第二基板12的第二屏蔽层121,以电连接该第一屏蔽层111及该第二屏蔽层121。
该屏蔽层14是设置于该导电膏13表面,该防锈层15是设置于该屏蔽层14表面,该保护层16是设置于该防锈层15表面。
请参阅图2A(a)至图2B(k)所示,本发明的另一技术手段是一种抗电磁干扰的屏蔽装置的制作方法,该抗电磁干扰的屏蔽装置的制作方法包含有以下步骤:
如图2A(a)所示,准备一第一基板11;其中该第一基板11包含有相对的一第一表面113及一第二表面114,该第一基板11的第一表面113及第二表面114形成有一第一屏蔽层111;
如图2A(b)示,形成多个第二贯孔119于第一基板11;
如图2A(c)所示,形成该第一屏蔽层111于该些第二贯孔119的一内侧壁1191;
如图2A(d)所示,形成一油墨层112填满该些第二贯孔119;
如图2A(e)所示,形成至少一第一贯孔116于该第一基板11;其中该至少一第一贯孔116的两端分别具有一第一开口117及一第二开口118,该第一开口117是贯穿该第一表面113形成,而该第二开口118是贯穿该第二表面114形成;
如图2A(f)所示,准备一第二基板12;其中该第二基板12包含有相对的一第一表面122及一第二表面123,该第二基板12的第一表面122是形成有一第二屏蔽层121;
如图2A(g)所示,裁切该第二基板12;
如图2A(h)所示,曝光显影该第二屏蔽层121,以形成一定位点124;
如图2B(i)所示,设置该第一基板11于一安装座30上,且设置该第二基板12于该第一基板11的至少一第一贯孔116的第一开口117;
如图2B(j)所示,设置一导电膏13于该第一基板11及该第二基板12之间,并移去该安装座30,且形成一屏蔽层14于该导电膏13表面,形成一防锈层15于该屏蔽层14表面,形成一保护层16于该防锈层15表面;
如图2B(k)所示,裁切该第一基板11,使该油墨层112外露。
请参阅图1所示,当该抗电磁干扰的屏蔽装置10设置于一电路板20上时,是将该第一基板11的第二表面114面向该电路板20,且由于该第一基板11的第二表面114上形成有该第一屏蔽层111,而该第一屏蔽层111是一金属材料,用以屏蔽电磁波,因此该抗电磁干扰的屏蔽装置10便可通过表面焊接的方式直接设置于该电路板20的焊垫21上。而该第一基板11的至少一第一贯孔116则可用于容置该电路板20上的电子元件(图未式),提供该电路板20上的电子元件抵抗电磁干扰的功能。
由于本发明的抗电磁干扰的屏蔽装置10是通过表面焊接的方式直接焊接于该电路板20上,因此该抗电磁干扰的屏蔽装置10便可与电路板20稳固地连接,且与该电路板20表面间不会留有空隙,能完整与该电路板20表面贴合,提供更佳的抗电磁干扰功能。此外,本发明的抗电磁干扰的屏蔽装置10不需要另外开模,能直接制作,且无须另外设置夹持元件,因此能进一步节省制作成本。
此外,通过该定位点124的设置,当设置该第二基板12于该第一基板11的至少一第一贯孔116的第一开口117时,便可由一置件机(pick-and-place machine)通过该第二基板12的定位点124进行定位,将该第二基板12精准地抓放置定位,减少误差,提高制作精准度。
在本较佳实施例中,该第一基板11的该些第二贯孔119是通过机械贯孔形成。该防锈层15是一镍金属层。该第一基板11的第一屏蔽层111及该第二基板12的第二屏蔽层121分别是一铜金属层。
请参阅图3及图4所示,是本发明抗电磁干扰的屏蔽装置10的第二较佳实施例,该抗电磁干扰的屏蔽装置10包含有多个第二基板12,且该第一基板11包含有多个第一贯孔116。
其中任两个相邻的第一贯孔116之间的部分第一基板11是形成一屏蔽部1100。该屏蔽部1100是包含有一第三贯孔1101,且该第三贯孔1101的一内侧壁1102是形成有该第一屏蔽层111,且该第三贯孔1101中是填满该油墨层112。
请参阅图5A(a)至图5B(l)所示,本发明抗电磁干扰的屏蔽装置的第二较佳实施例的制作方法包含有以下步骤:
如图5A(a)所示,准备一第一基板11;其中该第一基板11包含有相对的一第一表面113及一第二表面114,该第一基板11的第一表面113及第二表面114形成有一第一屏蔽层111;
如图5A(b)示,形成多个第二贯孔119于该第一基板11;
如图5A(c)示,形成至少一第三贯孔1101于该第一基板11;
如图5A(d)所示,形成该第一屏蔽层111于该些第二贯孔119的一内侧壁1191以及该至少一第三贯孔1101的一内侧壁1102;
如图5A(e)所示,形成一油墨层112填满该些第二贯孔119及该至少一第三贯孔1101;
如图5A(f)所示,形成多个第一贯孔116于该第一基板11;其中各该第一贯孔116的两端分别具有一第一开口117及一第二开口118,该第一开口117是贯穿该第一表面113形成,而该第二开口118是贯穿该第二表面114形成;其中任两个相邻的第一贯孔116之间的部分第一基板11是形成一屏蔽部1100;该屏蔽部1100包含有该至少一第三贯孔1101;
如图5A(g)所示,准备一母板120;
如图5A(h)所示,裁切该母板120成多个第二基板12;其中该些第二基板12分别包含有相对的一第一表面122及一第二表面123,该第二基板12的第一表面122是形成有一第二屏蔽层121;
如图5A(i)所示,曝光显影该些第二基板12的第二屏蔽层121,以分别形成一定位点124;
如图5B(j)所示,设置该第一基板11于一安装座30上,且分别设置该些第二基板12于该第一基板11的该些第一贯孔116的第一开口117;
如图5B(k)所示,设置一导电膏13于该第一基板11及该些第二基板12之间,并移去该安装座30,且形成一屏蔽层14于该导电膏13表面,形成一防锈层15于该屏蔽层14表面,形成一保护层16于该防锈层15表面;
如图5B(l)所示,裁切该第一基板11,使该油墨层112外露。
请参阅图3所示,如此一来,当该抗电磁干扰的屏蔽装置设置10于该电路板20上时,该抗电磁干扰的屏蔽装置设置10的该些第一贯孔116能分别容置该电路板20上不同的电子元件,且能分别提供该些电子元件抗电磁干扰功能。
在本较佳实施例中,该第一基板11的至少一第三贯孔1101是通过激光贯孔形成。
以上所述仅是本发明的较佳实施例而已,并非对本发明做任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案的范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (10)

1.一种抗电磁干扰的屏蔽装置,其特征在于,包含有:
一第一基板,包含一第一屏蔽层、一油墨层、相对的一第一表面及一第二表面、以及环绕所述第一表面及所述第二表面周缘且与所述第一表面及所述第二表面垂直的一侧壁面,所述第一屏蔽层是覆盖所述第一基板的第一表面、第二表面及侧壁面,所述油墨层是沿所述第一基板的侧壁面覆盖所述第一屏蔽层;其中所述第一基板是形成有至少一第一贯孔,且所述至少一第一贯孔的两端分别具有一第一开口及一第二开口,所述第一开口是贯穿所述第一表面形成,而所述第二开口是贯穿所述第二表面形成;
至少一第二基板,是设置于所述第一基板的至少一第一贯孔的第一开口,且所述至少一第二基板包含有一第二屏蔽层以及相对的一第一表面及一第二表面,所述第二屏蔽层是设置于所述第二基板的第一表面;
一导电膏,是设置于所述第一基板与所述至少一第二基板之间,且覆盖所述第一基板的第一屏蔽层及所述至少一第二基板的第二屏蔽层,以电连接所述第一屏蔽层及所述第二屏蔽层;
一屏蔽层,是设置于所述导电膏表面;
一防锈层,是设置于所述屏蔽层表面;
一保护层,是设置于所述防锈层表面。
2.如权利要求1所述的抗电磁干扰的屏蔽装置,其特征在于,包含有多个第二基板,且其中:
所述第一基板包含有多个第一贯孔;
任两个相邻的第一贯孔之间的部分第一基板是形成一屏蔽部;
所述屏蔽部包含有一第三贯孔;
所述屏蔽部的第三贯孔的一内侧壁是形成有所述第一屏蔽层,且所述第三贯孔中是填满所述油墨层。
3.如权利要求2所述的抗电磁干扰的屏蔽装置,其特征在于,所述第一基板的所述第三贯孔是通过激光贯孔形成。
4.如权利要求1或2所述的抗电磁干扰的屏蔽装置,其特征在于,所述防锈层是一镍金属层。
5.如权利要求1或2所述的抗电磁干扰的屏蔽装置,其特征在于,所述第一基板的第一屏蔽层及所述第二基板的第二屏蔽层分别是一铜金属层。
6.一种抗电磁干扰的屏蔽装置的制作方法,其特征在于,包含有以下步骤:
准备一第一基板;其中所述第一基板包含有相对的一第一表面及一第二表面,所述第一基板的第一表面及第二表面形成有一第一屏蔽层;
形成多个第二贯孔于所述第一基板;
形成所述第一屏蔽层于所述第二贯孔的一内侧壁;
形成一油墨层填满所述第二贯孔;
形成至少一第一贯孔于所述第一基板;其中所述至少一第一贯孔的两端分别具有一第一开口及一第二开口,所述第一开口是贯穿所述第一表面形成,而所述第二开口是贯穿所述第二表面形成;
准备至少一第二基板;其中所述第二基板包含有相对的一第一表面及一第二表面,所述第二基板的第一表面是形成有一第二屏蔽层;
裁切所述第二基板;
曝光显影所述第二屏蔽层,以形成一定位点;
设置所述第一基板于一安装座上,且设置所述第二基板于所述第一基板的至少一第一贯孔的第一开口;
设置一导电膏于所述第一基板及所述第二基板之间,并移去所述安装座,且形成一屏蔽层于所述导电膏表面,形成一防锈层于所述屏蔽层表面,形成一保护层于所述防锈层表面;
裁切所述第一基板,使所述油墨层外露。
7.如权利要求6所述的抗电磁干扰的屏蔽装置的制作方法,其特征在于:
在形成多个第二贯孔的步骤后,是进一步形成至少一第三贯孔于所述第一基板;
在形成所述第一屏蔽层于所述第二贯孔的一内侧壁的步骤中,所述第一屏蔽层是进一步形成于所述至少一第三贯孔的一内侧壁;
在形成一油墨层填满所述第二贯孔的步骤中,所述油墨层是进一步填满所述至少一第三贯孔;
在形成至少一第一贯孔的步骤中,是形成多个第一贯孔,且任两个相邻的第一贯孔之间的部分第一基板是形成一屏蔽部,而所述屏蔽部包含有所述至少一第三贯孔;
在准备至少一第二基板的步骤中,是准备一母板,并裁切所述母板成多个第二基板;
在设置所述第二基板于所述第一基板的至少一第一贯孔的第一开口的步骤中,是分别设置所述第二基板于所述第一基板的所述第一贯孔的第一开口。
8.如权利要求7所述的抗电磁干扰的屏蔽装置的制作方法,其特征在于:
所述第一基板的所述第二贯孔是通过机械贯孔形成;
所述第一基板的至少一第三贯孔是通过激光贯孔形成。
9.如权利要求6或7所述的抗电磁干扰的屏蔽装置的制作方法,其特征在于,所述防锈层是一镍金属层。
10.如权利要求6或7所述的抗电磁干扰的屏蔽装置的制作方法,其特征在于,所述第一基板的第一屏蔽层及所述第二基板的第二屏蔽层分别是一铜金属层。
CN201710149915.2A 2017-03-14 2017-03-14 抗电磁干扰的屏蔽装置及其制作方法 Active CN108575081B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710149915.2A CN108575081B (zh) 2017-03-14 2017-03-14 抗电磁干扰的屏蔽装置及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710149915.2A CN108575081B (zh) 2017-03-14 2017-03-14 抗电磁干扰的屏蔽装置及其制作方法

Publications (2)

Publication Number Publication Date
CN108575081A CN108575081A (zh) 2018-09-25
CN108575081B true CN108575081B (zh) 2019-08-16

Family

ID=63577265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710149915.2A Active CN108575081B (zh) 2017-03-14 2017-03-14 抗电磁干扰的屏蔽装置及其制作方法

Country Status (1)

Country Link
CN (1) CN108575081B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111050534B (zh) * 2019-12-19 2022-02-18 Oppo广东移动通信有限公司 基板组件、网络设备
CN112087938A (zh) * 2020-09-07 2020-12-15 深圳市智仁科技有限公司 一种计算机主板抗电磁干扰方法、电路及其系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260698A (ja) * 1989-03-31 1990-10-23 Anritsu Corp シールドケース
JP2001111282A (ja) * 1999-10-14 2001-04-20 Shin Etsu Polymer Co Ltd 電磁波シールド成形品及びその製造方法
CN1764365A (zh) * 2004-10-05 2006-04-26 松下电器产业株式会社 高频模块和使用高频模块的电子设备
CN101742814A (zh) * 2009-12-22 2010-06-16 深圳华为通信技术有限公司 一种印刷电路板屏蔽方法及印刷电路板
CN104716102A (zh) * 2013-12-13 2015-06-17 环旭电子股份有限公司 电子封装模块及其制造方法
CN105828587A (zh) * 2015-01-06 2016-08-03 富葵精密组件(深圳)有限公司 感光油墨及应用其的电磁屏蔽结构、电路板、电子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260698A (ja) * 1989-03-31 1990-10-23 Anritsu Corp シールドケース
JP2001111282A (ja) * 1999-10-14 2001-04-20 Shin Etsu Polymer Co Ltd 電磁波シールド成形品及びその製造方法
CN1764365A (zh) * 2004-10-05 2006-04-26 松下电器产业株式会社 高频模块和使用高频模块的电子设备
CN101742814A (zh) * 2009-12-22 2010-06-16 深圳华为通信技术有限公司 一种印刷电路板屏蔽方法及印刷电路板
CN104716102A (zh) * 2013-12-13 2015-06-17 环旭电子股份有限公司 电子封装模块及其制造方法
CN105828587A (zh) * 2015-01-06 2016-08-03 富葵精密组件(深圳)有限公司 感光油墨及应用其的电磁屏蔽结构、电路板、电子装置

Also Published As

Publication number Publication date
CN108575081A (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
CN105552061B (zh) 半导体封装元件
CN107006139B (zh) 模制电路模块及其制造方法
CN110073488A (zh) 模块
CN103299408B (zh) 电子元器件模块的制造方法及电子元器件模块
CN104425461B (zh) 电路模块
US10104817B1 (en) Electromagnetic-interference shielding device and method for manufacturing the same
CN105101634B (zh) 电子器件模块及电子器件模块的制造方法
CN104377176B (zh) 电路模块
CN104347541B (zh) 电路模块以及电路模块的制造方法
CN108735717A (zh) 半导体装置
CN110349919A (zh) 电子器件模块及制造该电子器件模块的方法
CN107114005A (zh) 模制电路模块及其制造方法
CN108575081B (zh) 抗电磁干扰的屏蔽装置及其制作方法
CN105637635A (zh) 半导体封装器件的电磁干扰屏蔽处理工艺
US20130194756A1 (en) Electronic module and method of manufacturing electronic module
JP2013058513A (ja) 高周波モジュールおよびその製造方法
CN104347595B (zh) 电子封装模块及其制造方法
CN103918356A (zh) 元器件内置基板的制造方法以及使用该方法制成的元器件内置基板
JP2011187779A (ja) モジュール
CN105722299B (zh) 中介基板及其制法
CN104812226B (zh) 盖板结构及其制作方法
TW201240058A (en) Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same
JP2016127148A (ja) 配線基板の製造方法
CN102136459B (zh) 封装结构及其制法
US20190307029A1 (en) Attaching a Component to a Circuit Board Using an Over-filled Cavity of Solder

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant