JP2006099937A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006099937A JP2006099937A JP2005205224A JP2005205224A JP2006099937A JP 2006099937 A JP2006099937 A JP 2006099937A JP 2005205224 A JP2005205224 A JP 2005205224A JP 2005205224 A JP2005205224 A JP 2005205224A JP 2006099937 A JP2006099937 A JP 2006099937A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- semiconductor device
- memory cell
- line
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】本発明は、リフレッシュ動作が不要な半導体装置であって、行列状に配置され、データを記憶する記憶回路1と、記憶回路1からデータの読み出しを行う第1の信号線BL,/BLと、記憶回路1と第1の信号線BL,/BLとの接続を制御する信号を行う第2の信号線WLと、第1の信号線BL,/BLにおける電位変化、もしくは電流変化を検知してデータを読み出し判定するセンスアンプ回路8と、センスアンプ回路8が活性している期間、第1の信号線BL,/BLにおける電位変化、もしくは電流変化を緩和させる緩和手段SWとを備える。
【選択図】図1
Description
本実施の形態に係る半導体装置は、記憶部を有する半導体装置である。図1に、本実施の形態に係る半導体装置の記憶部(以下、単に半導体装置ともいう)の構成図を示す。本実施の形態では、記憶部がSRAMであるとして説明する。しかし、本発明はSRAMに限定されるものではなく、リフレッシュ動作が不要な記憶部であれば、マルチポートメモリやROM(Read Only Memory)等であっても良い。
次に、実施の形態2について説明する。実施の形態1では、列デコーダ6の選択の有無にかかわらず、全ての列のメモリセル電位制御回路SWが同じ動作を行っていた。本実施の形態では、読み出しが行われるメモリセル1と読み出しが行われないメモリセル1とで、メモリセル電位制御回路SWが異なる制御を行う。
次に、実施の形態3について説明する。本実施の形態に係る半導体装置は、実施の形態1で説明した図2又は図3に示すメモリセル1の回路を図11又は図12に示すメモリセル1の回路に置き換えた構成である。図11に示すメモリセル1では、データを記憶するインバータラッチを構成するインバータ21a,21bと、ワード線WLがゲートに接続されたNMOS22a,22bを含んでいる。NMOS22aは、ビット線/BLとインバータ21aとを接続し、NMOS22bは、ビット線BLとインバータ21bとを接続している。
次に、実施の形態4について説明する。本実施の形態に係る半導体装置は、実施の形態2で説明した構成に、図11又は図12に示すメモリセル1の回路を用いた例である。そのため、本実施の形態では、実施の形態2に係るメモリセル電位制御回路SW(図9(a))に替えて、図16(a)に示すメモリセル電位制御回路SWを用いる。
次に、実施の形態5について以下に説明する。本実施の形態に係る半導体装置は、実施の形態1乃至実施の形態4で述べたメモリセル1に替えて図17に示すメモリセル1を用いる。図17に示すメモリセル1の回路構成は、図2や図3に示した回路構成と異なり、NMOS24a,24bのソース電位をGNDに固定し、NMOS22a,22b,24a,24bの基板電位がVL線を介して接続されたメモリセル電位制御回路SWにより制御できるように構成されている。なお、半導体装置の全体の構成図は、図1と同じであるため、詳細な説明は省略する。
次に、実施の形態6について以下に説明する。本実施の形態では、実施の形態5のメモリセル電位制御回路SWに替えて、図20に示すメモリセル電位制御回路SWを用いる構成である。なお、本実施の形態においても、メモリセル1は図17に示す回路構成であり、NMOS22a,22b,24a,24bのソース電位がGNDに固定され、NMOS22a,22b,24a,24bの基板電位がVL線により制御されている。全体の回路構成は、図1に示した構成と同じであるため詳細な説明は省略する。
次に、実施の形態7について以下に説明する。上記で説明した実施の形態1〜6では、基本的にバルクのシリコン基板を用いた場合について説明を行ったが、本発明はこれに限られず、例えばSOI(Silicon On Insulator)基板に実施の形態1〜6を適用することができる。図22に、SOI基板を用いた場合の半導体装置の断面図を示す。図22に示す半導体装置では、支持基板であるSi基板221に埋め込み絶縁層222を介して半導体層223が形成されている。図22に示す半導体層223には、素子分離224を隔ててPMOS225とNMOS226とが設けられている。なお、実施の形態1〜6で説明した回路構成は、半導体層223に形成されることになる。
図24に、本実施の形態に係る半導体装置のブロック図を示す。図24では、中央演算処理部であるCPU部と、当該CPU部と複数の配線で接続された記憶部とで構成された半導体装置を示している。当該記憶部は、例えば図1又は図8に示した回路構成を有している。さらに、本実施の形態に係る半導体装置では、記憶部を制御するための記憶部選択信号ASが、CPU部から記憶部に供給されている。具体的に、当該記憶部選択信号ASは、記憶部のメモリセル電位制御回路SWに供給され、ビット線対BL,/BLの電位変化を緩和させる制御に用いられている。なお、図24のブロック図は例示であり、本発明では他の構成であっても良い。
図28に、本実施の形態に係る半導体装置のレイアウト平面図を示す。また、図29に、図28で示した半導体装置のI−I面での断面図を示す。なお、本実施の形態に係る半導体装置は、Fullトレンチ(FT)とPartialトレンチ(PT)とを混在させたHybrid型のSOI構造を採用している。
Claims (12)
- リフレッシュ動作が不要な記憶部を有する半導体装置であって、
行列状に配置され、データを記憶する記憶回路と、
前記記憶回路から前記データの読み出しを行う第1の信号線と、
前記記憶回路と前記第1の信号線との接続を制御する信号を伝達する第2の信号線と、
前記第1の信号線における電位変化、もしくは電流変化を検知してデータを読み出し判定するセンスアンプ回路と、
前記センスアンプ回路が活性している期間、前記第1の信号線における電位変化、もしくは電流変化を緩和させる緩和手段とを備える半導体装置。 - 請求項1に記載の半導体装置であって、
前記記憶回路は、前記データを記憶するインバータラッチを構成する第1のインバータ及び第2のインバータを備え、
前記緩和手段は、前記第1及び第2のインバータを構成するNMOSのソース端子とGNDとの間に配置され、前記センスアンプ回路の活性信号に基づき前記ソース端子と前記GNDとの接続を制御する電位制御回路を備えることを特徴とする半導体装置。 - 請求項1に記載の半導体装置であって、
前記記憶回路は、前記データを記憶するインバータラッチを構成する第1のインバータ及び第2のインバータを備え、
前記緩和手段は、前記第1及び第2のインバータを構成するPMOSのソース端子と電源との間に配置され、前記センスアンプ回路の活性信号に基づき前記ソース端子と前記電源との接続を制御する電位制御回路を備えることを特徴とする半導体装置。 - 請求項1に記載の半導体装置であって、
前記記憶回路は、前記データを記憶するインバータラッチを構成する第1のインバータ及び第2のインバータと、前記第1及び第2のインバータと前記第1の信号線とを接続するトランスファMOSトランジスタとを備え、
前記緩和手段は、前記第1及び第2のインバータを構成するNMOSの基板電位又は前記トランスファMOSトランジスタの基板電位の少なくとも一方を、前記センスアンプ回路の活性信号に基づき制御する電位制御回路を備えることを特徴とする半導体装置。 - 請求項4に記載の半導体装置であって、
前記電位制御回路は、前記活性信号が前記センスアンプ回路を活性させる期間、前記第1及び第2のインバータを構成するNMOSの基板電位又は前記トランスファMOSトランジスタの基板電位の少なくとも一方を、前記第1及び第2のインバータを構成するNMOSのソース電位より低くなるように制御することを特徴とする半導体装置。 - 請求項4に記載の半導体装置であって、
前記電位制御回路は、前記活性信号が前記センスアンプ回路を活性させる期間、前記第1及び第2のインバータを構成するNMOSの基板電位又は前記トランスファMOSトランジスタの基板電位の少なくとも一方が、前記第1及び第2のインバータを構成するNMOSのソース電位と等しく、それ以外の期間は、前記第1及び第2のインバータを構成するNMOSの基板電位又は前記トランスファMOSトランジスタの基板電位の少なくとも一方が、前記第1及び第2のインバータを構成するNMOSのソース電位より高くなるように制御することを特徴とする半導体装置。 - 請求項1乃至請求項6のいずれか1つに記載の半導体装置であって、
前記緩和手段は、読み出しを行っている前記第1の信号線に対してのみ電位変化、もしくは電流変化を緩和させることを特徴とする半導体装置。 - 請求項1乃至請求項7のいずれか1つに記載の半導体装置は、SOI基板上に形成されることを特徴とする半導体装置。
- 行列状に配置された複数のメモリセルと、
前記メモリセルからの読み出されたデータを伝送する第1の信号線と、
前記メモリセルと前記第1の信号線との電気的接続を制御する信号を伝達する第2の信号線と、
読み出し動作時に前記メモリセルから読みだされたデータに基づいて生じる前記第1の信号線の変化を検知しデータ判定を行うセンスアンプ回路と、
前記メモリセルの所定のノードに接続され、前記読み出し動作時に当該メモリセルから読みだされたデータに基づき生じる前記第1の信号線の変化を前記センスアンプ回路の活性信号に基づき緩和させる電位制御回路とを備える半導体装置。 - 行列状に配置され、データを記憶する記憶回路と、
前記記憶回路から前記データの読み出しを行う第1の信号線と、
前記記憶回路と前記第1の信号線との接続を制御する信号を伝達する第2の信号線と、
前記第1の信号線における電位変化、もしくは電流変化を検知してデータを読み出し判定するセンスアンプ回路と、
前記センスアンプ回路が活性している期間、前記第1の信号線における電位変化、もしくは電流変化を緩和させる緩和手段と、
を有するリフレッシュ動作の不要な複数の記憶部及び前記記憶部を制御する中央演算処理部を備え、
前記中央演算処理部から前記記憶部に供給される記憶部選択信号が非選択状態の場合も、前記緩和手段は、前記第1の信号線における電位変化、もしくは電流変化を緩和させることを特徴とする半導体装置。 - 請求項1乃至請求項7、請求項10のいずれか1つに記載の半導体装置は、前記記憶回路が形成される列方向に、電気的に繋がったP型領域及び電気的に繋がったN型領域を有するSOI基板上に形成されることを特徴とする半導体装置。
- 請求項1乃至請求項8、請求項10、請求項11のいずれか1つに記載の半導体装置であって、
前記緩和手段は、前記記憶回路が形成される領域近傍で、且つ前記記憶回路が形成される列方向の上に形成されることを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005205224A JP4907117B2 (ja) | 2004-08-30 | 2005-07-14 | 半導体装置 |
TW094127095A TWI389118B (zh) | 2004-08-30 | 2005-08-10 | Semiconductor device |
US11/211,682 US7345910B2 (en) | 2004-08-30 | 2005-08-26 | Semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004249757 | 2004-08-30 | ||
JP2004249757 | 2004-08-30 | ||
JP2005205224A JP4907117B2 (ja) | 2004-08-30 | 2005-07-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006099937A true JP2006099937A (ja) | 2006-04-13 |
JP4907117B2 JP4907117B2 (ja) | 2012-03-28 |
Family
ID=35942808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005205224A Active JP4907117B2 (ja) | 2004-08-30 | 2005-07-14 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7345910B2 (ja) |
JP (1) | JP4907117B2 (ja) |
TW (1) | TWI389118B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010027127A (ja) * | 2008-07-17 | 2010-02-04 | Nippon Telegr & Teleph Corp <Ntt> | 判定回路及び判定方法 |
JP2015524980A (ja) * | 2012-08-03 | 2015-08-27 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 書き込みアシスト回路を備えた、sramの読み出しに好適なビットセル |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004080273A2 (en) * | 2003-03-12 | 2004-09-23 | Rappaport Family Institute For Research In The Medical Sciences | Compositions and methods for diagnosing and treating prostate cancer |
US8017113B2 (en) | 2003-03-12 | 2011-09-13 | Rappaport Family Institute For Research In The Medical Sciences | Compositions and methods for diagnosing and treating an inflammation |
JP2004362695A (ja) * | 2003-06-05 | 2004-12-24 | Renesas Technology Corp | 半導体記憶装置 |
US7532536B2 (en) * | 2003-10-27 | 2009-05-12 | Nec Corporation | Semiconductor memory device |
JP4912016B2 (ja) * | 2005-05-23 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US20070047364A1 (en) * | 2005-08-31 | 2007-03-01 | International Business Machines Corporation | Methods and apparatus for varying a supply voltage or reference voltage using independent control of diode voltage in asymmetrical double-gate devices |
US20090073746A1 (en) * | 2006-04-24 | 2009-03-19 | Nxp B.V. | Static random access memory cell |
JP2010015614A (ja) * | 2008-07-01 | 2010-01-21 | Renesas Technology Corp | 半導体装置 |
US10629250B2 (en) * | 2010-11-16 | 2020-04-21 | Texas Instruments Incorporated | SRAM cell having an n-well bias |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07147087A (ja) * | 1993-06-01 | 1995-06-06 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JPH09282885A (ja) * | 1996-04-11 | 1997-10-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2001053168A (ja) * | 1999-08-16 | 2001-02-23 | Hitachi Ltd | 半導体集積回路装置 |
JP2002367377A (ja) * | 2001-06-12 | 2002-12-20 | Fujitsu Ltd | スタティックram |
JP2003036678A (ja) * | 2001-07-25 | 2003-02-07 | Fujitsu Ltd | セルフタイミング回路を有するスタティックメモリ |
JP2003152111A (ja) * | 2001-11-13 | 2003-05-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2003273250A (ja) * | 2002-03-19 | 2003-09-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2004281042A (ja) * | 2004-03-23 | 2004-10-07 | Renesas Technology Corp | 半導体集積回路装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3450896B2 (ja) * | 1994-04-01 | 2003-09-29 | 三菱電機株式会社 | 不揮発性メモリ装置 |
JP3568605B2 (ja) | 1994-12-28 | 2004-09-22 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP3672633B2 (ja) * | 1995-09-07 | 2005-07-20 | 株式会社ルネサステクノロジ | 半導体メモリ装置 |
JPH10112188A (ja) | 1996-10-03 | 1998-04-28 | Hitachi Ltd | 半導体集積回路装置 |
US6787835B2 (en) * | 2002-06-11 | 2004-09-07 | Hitachi, Ltd. | Semiconductor memories |
US6728151B2 (en) * | 2002-08-29 | 2004-04-27 | Micron Technology, Inc. | Driving a DRAM sense amplifier having low threshold voltage PMOS transistors |
-
2005
- 2005-07-14 JP JP2005205224A patent/JP4907117B2/ja active Active
- 2005-08-10 TW TW094127095A patent/TWI389118B/zh active
- 2005-08-26 US US11/211,682 patent/US7345910B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07147087A (ja) * | 1993-06-01 | 1995-06-06 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JPH09282885A (ja) * | 1996-04-11 | 1997-10-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2001053168A (ja) * | 1999-08-16 | 2001-02-23 | Hitachi Ltd | 半導体集積回路装置 |
JP2002367377A (ja) * | 2001-06-12 | 2002-12-20 | Fujitsu Ltd | スタティックram |
JP2003036678A (ja) * | 2001-07-25 | 2003-02-07 | Fujitsu Ltd | セルフタイミング回路を有するスタティックメモリ |
JP2003152111A (ja) * | 2001-11-13 | 2003-05-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2003273250A (ja) * | 2002-03-19 | 2003-09-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2004281042A (ja) * | 2004-03-23 | 2004-10-07 | Renesas Technology Corp | 半導体集積回路装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010027127A (ja) * | 2008-07-17 | 2010-02-04 | Nippon Telegr & Teleph Corp <Ntt> | 判定回路及び判定方法 |
JP2015524980A (ja) * | 2012-08-03 | 2015-08-27 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 書き込みアシスト回路を備えた、sramの読み出しに好適なビットセル |
Also Published As
Publication number | Publication date |
---|---|
TWI389118B (zh) | 2013-03-11 |
US7345910B2 (en) | 2008-03-18 |
TW200620285A (en) | 2006-06-16 |
US20060044866A1 (en) | 2006-03-02 |
JP4907117B2 (ja) | 2012-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4907117B2 (ja) | 半導体装置 | |
US7498637B2 (en) | Semiconductor memory | |
JP5054919B2 (ja) | 半導体集積回路装置 | |
JP4822791B2 (ja) | 半導体記憶装置 | |
US7495948B2 (en) | Semiconductor memory | |
US20170345488A1 (en) | Semiconductor memory device that can stably perform writing and reading without increasing current consumption even with a low power supply voltage | |
US7839697B2 (en) | Semiconductor memory device | |
US7505345B2 (en) | Circuit and method for an SRAM with two phase word line pulse | |
US6188628B1 (en) | Semiconductor storage device | |
JP4558410B2 (ja) | 無負荷4tsramセルのメモリをアクセスする方法 | |
US7301793B2 (en) | Semiconductor memory device | |
WO2006083034A1 (ja) | 半導体記憶装置及びその駆動方法 | |
KR20090102362A (ko) | 정적 메모리 장치 및 라이트 어시시트 기능을 구비하는에스램 | |
US7123504B2 (en) | Semiconductor integrated circuit device having static random access memory mounted thereon | |
US20110317476A1 (en) | Bit-by-Bit Write Assist for Solid-State Memory | |
JP4849249B2 (ja) | 半導体記憶装置 | |
US8693264B2 (en) | Memory device having sensing circuitry with automatic latching of sense amplifier output node | |
JP2008027493A (ja) | 半導体記憶装置 | |
US11404112B2 (en) | Low-voltage low-power memory device with read, write, hold, and standby assist voltages and operation method thereof | |
US7505354B2 (en) | Word line voltage control circuit for memory devices | |
JP2007087574A (ja) | ビット線漏れ電流の低減 | |
US10482950B2 (en) | Static random access memory devices including a plurality of storage cells and a read/write circuit | |
JP2011090782A (ja) | 半導体記憶装置 | |
JP2011248958A (ja) | 半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080526 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080526 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4907117 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |