JP2006066758A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006066758A JP2006066758A JP2004249515A JP2004249515A JP2006066758A JP 2006066758 A JP2006066758 A JP 2006066758A JP 2004249515 A JP2004249515 A JP 2004249515A JP 2004249515 A JP2004249515 A JP 2004249515A JP 2006066758 A JP2006066758 A JP 2006066758A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- nonvolatile memory
- semiconductor device
- manufacturing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 230000015654 memory Effects 0.000 claims abstract description 66
- 238000010894 electron beam technology Methods 0.000 claims abstract description 49
- 230000005540 biological transmission Effects 0.000 claims description 10
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 abstract 1
- 230000005855 radiation Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 3
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/18—Circuits for erasing optically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】 複数の不揮発性記憶素子を含む半導体メモリを有する半導体装置の製造方法であって、電子線を透過させる透過部と電子線を遮光する遮光部とを有するマスクを半導体メモリ上に形成して、電子線を照射することにより、複数の不揮発性記憶素子のうちの一部の不揮発性記憶素子に選択的に電子線を照射することを含む。
【選択図】図1
Description
本実施の形態の半導体メモリ書込方法は、高耐圧パワー素子とともに半導体メモリが1つの半導体基板に一体化されてなる半導体集積回路の製造過程において、半導体メモリにデータを書き込む半導体メモリ書込方法であり、以下のような特徴を有する。
第1に、複数の不揮発性記憶素子からなるメモリ領域に、所定の不揮発性記憶素子の部分のみに電子線を透過させるマスクを形成して、メモリ領域全体に比較的高速に加速された電子線を照射して、必要な不揮発性記憶素子に一括して電子線が照射されるようにしている。ここで、本明細書において不揮発性記憶素子とは、図3等に示す最少単位の記憶素子をいう。
第2に、高耐圧パワー素子におけるキャリアのライフタイムを制御するために使用する電子線を利用して半導体メモリの書き込みを行っている。
以下、本実施の形態の半導体集積回路と半導体メモリ書込方法について詳細に説明する。
これによって、高耐圧パワー素子のライフタイムコントロールとメモリ領域におけるデータの書き込みを同時に行うことが可能になる。
図3A,Bは、NMOSと同様の構造を有する不揮発性記憶素子の一例を示しており、その不揮発性記憶素子ではP型基板1上のN型ウエル領域2とP型ウエル領域3があり、表面のゲート酸化膜6とゲート電極7のエッジにN+領域であるソース領域4とドレイン領域5が形成されている。ここで、ゲート酸化膜6は、例えばSiO2からなり、ゲート電極7は、例えばポリシリコンからなる。
図4A,Bは、図3A,Bに示す不揮発性記憶素子においてさらに、例えば、SiNからなる絶縁膜8とポリシリコン膜9を形成し、そのポリシリコン膜9をコントロールゲートとした不揮発性記憶素子の構造を示している。
図5Aは、P型基板1上にN型ウエル領域2があり、表面のゲート酸化膜6とゲート電極7のエッジにP型のソース領域10とP型のドレイン領域11が形成されてなる不揮発性記憶素子の一例を示している。
図5Bは、図5Aに示す不揮発性記憶素子においてさらに絶縁謨8とポリシリコン膜9を形成し、そのポリシリコン膜9をコントロールゲートとした構造の不揮発性記憶素子である。
このときのゲート電圧VGに対する電流は、図6に示すようになる。すなわち、電子線照射(EB)前後で、図3Aの不揮発性記憶素子では書込1として示した矢印の方向、図4Aの不揮発性記憶素子では書込2として示した矢印の方向に変化する。
また、P型ROMである上述の図5Aの不揮発性記憶素子及び図5Bの不揮発性記憶素子では閾値Vthがマイナス側にシフトする。
このときのゲート電圧VGに対する電流は、図7に示すようになる。すなわち、電子線照射(EB)前後で、図5Aの不揮発性記憶素子では書込1として示した矢印の方向、図5Bの不揮発性記憶素子では書込2として示した矢印の方向に変化する。
従って、これらの不揮発性記憶素子を用いてメモリ領域を構成し、所定の不揮発性記憶素子に選択的に電子線を照射することにより、データを書き込むことが可能になる。
尚、電子線を照射した後、電子線によるダメージを回復するために200〜300℃の比較的低温でアニールを数十分行うことが好ましい。
また、2度目以降の書き込み後の熱処理は、メモリ領域の表面のダメージを回復する程度の短い時間で良いため、他の素子に対する影響は極めて少なくでき、消去再書き込みを繰り返すことが可能である。
また、本発明では、CMOSやバイポーラ素子部は、電子線が照射されないようにマスクで遮蔽されているので、特性の劣化を防止できる。
1.工程の追加をほとんどすることなく、半導体集積回路に不揮発性メモリを搭載できる。
2.プロセスの最終工程で、消去、再書き込み可能な不揮発性メモリの書込を行う事が出来る。
3.電子線照射による書込み、UV照射による消去方法を採用することにより、それらの工程は両方ともバッチ処理であることから大量処理が可能となる。
従って、本発明によれば、不揮発性メモリを含む半導体集積回路を安価に製作する事が出来る。
Claims (3)
- 複数の不揮発性記憶素子を含む半導体メモリを有する半導体装置の製造方法であって、
電子線を透過させる透過部と電子線を遮光する遮光部とを有するマスクを上記半導体メモリ上に形成して、電子線を照射することにより、上記複数の不揮発性記憶素子のうちの一部の不揮発性記憶素子に選択的に電子線を照射することを含む特徴とする半導体装置の製造方法。 - パワー素子と複数の不揮発性記憶素子を含むメモリ領域とを含む半導体装置の製造方法であって、
電子線を透過させる透過部と電子線を遮光する遮光部とを有するマスクを上記メモリ領域上に形成して、キャリアのライフタイムを制御するための電子線を上記パワー素子に照射すると同時に上記複数の不揮発性記憶素子のうちの一部の不揮発性記憶素子に選択的に照射することを特徴とする半導体装置の製造方法。 - 上記半導体装置はさらに、上記パワー素子とは別に電子線照射が不要な素子を含み、上記マスクの遮光部を上記電子線照射が不要な素子を覆うように形成して、上記電子線を照射する請求項2記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004249515A JP4705771B2 (ja) | 2004-08-30 | 2004-08-30 | 半導体装置の製造方法 |
US11/092,554 US7241660B2 (en) | 2004-08-30 | 2005-03-29 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004249515A JP4705771B2 (ja) | 2004-08-30 | 2004-08-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006066758A true JP2006066758A (ja) | 2006-03-09 |
JP4705771B2 JP4705771B2 (ja) | 2011-06-22 |
Family
ID=35943834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004249515A Active JP4705771B2 (ja) | 2004-08-30 | 2004-08-30 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7241660B2 (ja) |
JP (1) | JP4705771B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010029618A1 (ja) * | 2008-09-10 | 2010-03-18 | 株式会社アドバンテスト | メモリデバイス、メモリデバイスの製造方法、およびデータ書込方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010046997A1 (ja) * | 2008-10-24 | 2010-04-29 | 株式会社アドバンテスト | 電子デバイスおよび製造方法 |
US9673208B2 (en) * | 2015-10-12 | 2017-06-06 | Silicon Storage Technology, Inc. | Method of forming memory array and logic devices |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02307276A (ja) * | 1989-05-22 | 1990-12-20 | Matsushita Electron Corp | Mos型半導体メモリ装置 |
JPH07130890A (ja) * | 1993-10-28 | 1995-05-19 | Nippon Steel Corp | 不揮発性半導体記憶装置及びその製造方法 |
JPH07153923A (ja) * | 1993-11-29 | 1995-06-16 | Nippondenso Co Ltd | 半導体記憶装置 |
JP2002252333A (ja) * | 2001-02-27 | 2002-09-06 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5766675A (en) | 1980-10-14 | 1982-04-22 | Oki Electric Ind Co Ltd | Semiconductor memory device |
JPH02139967A (ja) | 1988-11-21 | 1990-05-29 | Matsushita Electron Corp | Mos型半導体メモリ装置の製造方法 |
US5689428A (en) * | 1990-09-28 | 1997-11-18 | Texas Instruments Incorporated | Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture |
JP3155822B2 (ja) | 1992-07-30 | 2001-04-16 | キヤノン株式会社 | マスクromの製造方法 |
JP2002131886A (ja) * | 2000-10-27 | 2002-05-09 | Hitachi Ltd | 半導体装置の製造方法 |
-
2004
- 2004-08-30 JP JP2004249515A patent/JP4705771B2/ja active Active
-
2005
- 2005-03-29 US US11/092,554 patent/US7241660B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02307276A (ja) * | 1989-05-22 | 1990-12-20 | Matsushita Electron Corp | Mos型半導体メモリ装置 |
JPH07130890A (ja) * | 1993-10-28 | 1995-05-19 | Nippon Steel Corp | 不揮発性半導体記憶装置及びその製造方法 |
JPH07153923A (ja) * | 1993-11-29 | 1995-06-16 | Nippondenso Co Ltd | 半導体記憶装置 |
JP2002252333A (ja) * | 2001-02-27 | 2002-09-06 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010029618A1 (ja) * | 2008-09-10 | 2010-03-18 | 株式会社アドバンテスト | メモリデバイス、メモリデバイスの製造方法、およびデータ書込方法 |
JPWO2010029618A1 (ja) * | 2008-09-10 | 2012-02-02 | 株式会社アドバンテスト | メモリデバイス、メモリデバイスの製造方法、およびデータ書込方法 |
KR101195959B1 (ko) | 2008-09-10 | 2012-11-05 | 가부시키가이샤 어드밴티스트 | 메모리 디바이스, 메모리 디바이스의 제조 방법, 및 데이터 기입 방법 |
US8369126B2 (en) | 2008-09-10 | 2013-02-05 | Advantest Corporation | Memory device, manufacturing method for memory device and method for data writing |
Also Published As
Publication number | Publication date |
---|---|
JP4705771B2 (ja) | 2011-06-22 |
US7241660B2 (en) | 2007-07-10 |
US20060046385A1 (en) | 2006-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2545511B2 (ja) | 集積回路メモリ | |
US7718492B2 (en) | Non-volatile memory cell circuit with programming through band-to-band tunneling and impact ionization gate current | |
US7474568B2 (en) | Non-volatile memory with programming through band-to-band tunneling and impact ionization gate current | |
KR100876082B1 (ko) | 메모리 소자 및 그 형성 방법 | |
JP2008219035A (ja) | フラッシュeeprom装置 | |
US6330187B1 (en) | Nonvolatile memory device and method for manufacturing the same | |
KR100190020B1 (ko) | 고전압 트랜지스터 및 그의 제조방법 | |
JP2005197750A (ja) | 2トランジスタpmosメモリセル及びその製造方法 | |
JP2002509652A (ja) | 半導体デバイスを製造する方法 | |
JP5623495B2 (ja) | 消去可能なプログラマブル単一ポリ不揮発性メモリの製造方法 | |
JPS6393159A (ja) | メモリセル | |
JP2006270044A (ja) | フラッシュメモリ素子の製造方法 | |
JP4705771B2 (ja) | 半導体装置の製造方法 | |
JP2007214575A (ja) | 不揮発性メモリセルおよびその製造方法 | |
JP4819215B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2007251183A (ja) | 単一ゲートの不揮発性フラッシュメモリセル | |
CN106206748B (zh) | Sonos器件及其制造方法 | |
JP2004047889A (ja) | 不揮発性半導体メモリ装置およびその製造方法 | |
KR100606929B1 (ko) | 플래시 메모리 소자의 프로그래밍/소거 방법 | |
JP2008270364A (ja) | 不揮発性半導体記憶素子 | |
JPH031396A (ja) | 半導体記憶装置のデータ書込み及び消去方法 | |
KR100685880B1 (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
JPH023982A (ja) | 不揮発性記憶素子およびその製造方法 | |
US20030148564A1 (en) | Method for suppressing short channel effect of a semiconductor device | |
KR100937665B1 (ko) | 노어 플래쉬 메모리 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070110 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4705771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |