JP2006065867A - スマートカードとメモリカードと間のマルチインターフェース方法及びマルチインターフェースカード - Google Patents

Abstract

【課題】スマートカードとメモリカードと間のマルチインターフェーシング方法及びマルチインターフェースカードに関する。
【解決手段】認証機能及びマルチメディアデータ貯蔵機能を遂行するマルチインターフェースカードは、スマートカードインターフェース、メモリカードインターフェース、カードコントローラ及びメモリモジュールを含む。スマートカードインターフェースはスマートカードホストとスマートカードプロトコルによって通信するようにインターフェースし、メモリカードインターフェースは少なくとも一つのメモリカードホストと該当メモリカードプロトコルによって通信するようにインターフェースする。カードコントローラは前記スマートカードホスト及び前記少なくとも一つのメモリカードホストが正常動作遂行できるように前記スマートカードインターフェース及び前記メモリカードインターフェースを同時に制御する。
【選択図】図２

Description

本発明はスマートカードとメモリカードを一つのカードに統合させたマルチインターフェースカード、及びスマートカードとメモリカードと間のマルチインターフェーシング方法に関する。

スマートカード、例えば、ＳＩＭ（Ｓｕｂｓｃｒｉｂｅｒ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ Ｍｏｄｕｌｅ：加入者認証モジュール）カードは携帯電話に連結される。
ＳＩＭカードはその中に加入者の電話番号情報及び前記携帯電話を作動させるための認証情報を含む加入者情報を有し、ＳＩＭカードを他の携帯電話に連結すると加入者は前記携帯電話を使用することができる。
携帯電話には認証機能などのような携帯電話の機能を担当するＳＩＭカードとマルチメディアデータ貯蔵用でメモリカードが同時に使用される必要性がある。

このように、ＳＩＭカードと少なくとも一つのメモリカードを携帯電話に同時に使用しようとする場合、ＳＩＭカードとメモリカードは既存の携帯電話に別々に装着される。
ＳＩＭカードとメモリカードは互いに異なるクロック速度で動作する。即ち、ＳＩＭカードは約５ＭＨｚ以下の低速クロックで動作し、メモリカードは約２０ＭＨｚ以上の高速クロックで動作する。

また、ＳＩＭカードホスト及びメモリカードホストは相互独立的に動作する。
ＳＩＭカードホスト及び少なくとも一つのメモリカードホストは互いに異なるパワー電圧を使用することができ、相互独立的にそれぞれパワー電圧を切るか同時にそれぞれパワー電圧を提供することができる。また、ＳＩＭカードホスト及び少なくとも一つのメモリカードホストから相互独立的にリセット要請が入れられる。

既存のマルチインターフェースカードは前記ＳＩＭカードと少なくとも一つのメモリカードを同時にアクセスすることができる機能を提供していない。即ち、既存のマルチインターフェースカードは ＳＩＭカードインターフェースカードとメモリカードインターフェースとを同時に支援することができないという問題点がある。

既存のマルチインターフェースカードは複数のインターフェースを具現する場合、前記カードホストの電源電圧の中断可否、クロックの中断可否及びリセット要請の活性化可否などを感知することができなかった。従って、従来のマルチインターフェースカードはマルチインターフェースカードシステムを効率的に管理する機能を提供することができていなかった。
よって、スマートカードとメモリカードを支援することができるマルチインターフェースカードが要求されている。

従って、本発明の第１目的はスマートカードインターフェースと少なくとも一つのメモリカードインターフェースを一つのカードで同時に支援するためのマルチインターフェースカードを提供することにある。
本発明の第２目的は一つのカードで使用者認証機能とデータ貯蔵機能を同時に支援するマルチインターフェースカードを提供することにある。
本発明の第３目的はスマートカードと少なくとも一つのメモリカードを同時に支援するためのマルチインターフェーシング方法を提供することにある。

前述した本発明の第１目的を達成するための本発明の一側面によるマルチインターフェースカードは、スマートカードホストとスマートカードプロトコルによって通信するようにインターフェースするスマートカードインターフェースと、少なくとも一つのメモリカードホストと該当メモリカードプロトコルによって通信するようにインターフェースするメモリカードインターフェースと、前記スマートカードホスト及び前記少なくとも一つのメモリカードホストを制御するカードコントローラと、前記スマートカードホスト及び前記少なくとも一つのメモリカードホストから伝送されたデータを貯蔵するメモリモジュールと、を含む。

また、本発明の第２目的を達成するための本発明の一側面によるマルチインターフェースカードは認証機能を有する第１カードホストとインターフェースする第１カードインターフェースと、データ貯蔵機能を有する少なくとも一つの第２カードホストとインターフェースする第２カードインターフェースと、前記第１カードホスト及び前記少なくとも一つの第２カードホストから伝送されたデータを貯蔵するメモリモジュールと、前記第１カードホスト及び前記少なくとも一つの第２カードホストそれぞれから提供されるクロック信号、電源電圧またはリセット信号をモニタリングして前記第１及び第２カードインターフェースに提供されるクロック信号、電源電圧、またはリセット信号を制御するカードコントローラと、を含む。

また、本発明の第３目的を達成するための本発明の一側面によるスマートカードとメモリカードと間マルチインターフェース方法はスマートカードホストからスマートカードインターフェースを通じて第１要請または第１メモリ使用要請を受信する段階と、少なくとも一つのメモリカードホストからメモリカードインターフェースを通じて第２要請または第２メモリ使用要請を受信する段階と、スマートカードプロトコル及びメモリカードプロトコルの正常動作条件に基づいて前記第１要請、第２要請、第１メモリ使用要請及び第２メモリ使用要請を優先順位化する段階と、前記優先順位によって前記第１要請及び第２要請による動作を実施する段階と、前記優先順位に従って前記第１メモリ使用要請及び第２メモリ使用要請をメモリモジュールに提供する段階と、を含む。

以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。
図１は本発明の一実施例によるマルチインターフェースカードを示すブロック図である。
前記マルチインターフェースカード２００はスマートカードホスト１３０とのインターフェース及び少なくとも一つのメモリカードホスト１５０との第２インターフェースを含む。
前記スマートカードホスト１３０と前記メモリカードホスト１５０は一つの装置１００内に具現される。
例えば、スマートカードホスト１３０及び少なくとも一つのメモリカードホスト１５０は携帯電話のような携帯用端末機１００に設置される。

例えば、前記スマートカードホスト１３０はＳＩＭ（加入者認証モジュール）カードになることができる。
ＳＩＭカードは、例えば、加入者の電話番号情報及び個人識別番号ＰＩＮを貯蔵し、認証機能を主に遂行する。
メモリカードホストは、例えば、ＭＭＣカード、Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ(ＳＤ)(登録商標)カード、Ｍｅｍｏｒｙ Ｓｔｉｃｋ(登録商標)カード、Ｃｏｍｐａｃｔ Ｆｌａｓｈ(登録商標)カードまたはＳｍａｒｔ Ｍｅｄｉａ(登録商標)カードであってもよい。
前記メモリカードは携帯用端末機に一つまたは複数個が設置されることができる。
例えば、携帯用端末機１００に認証機能を遂行するＳＩＭカードホストとデータ貯蔵のための一つのＭＭＣカードホストが設置されることができる。

また、例えば、携帯用端末機ＳＩＭカードホストとデータ貯蔵のための複数のメモリカードホスト、即ち、ＭＭＣカードホスト、Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ(登録商標)カードホスト及びＭｅｍｏｒｙ Ｓｔｉｃｋ(登録商標)カードホストが設置されることができる。
図１に示すように、携帯用端末機１００はスマートカードホスト１３０、スマートカードバス１１２、少なくとも一つのメモリカードホスト１５０及びメモリカードバス１１４を含む。

マルチインターフェースカード２００はスマートカードバス２１２、メモリカードバス２１４、カードコントローラ２３０及びメモリモジュール２５０を含む。メモリカードバス１１４、２１４は前記メモリカードホスト１５０の種類及び個数に対応して一つまたは複数個のバスを有することができる。
スマートカードホスト１３０とマルチインターフェースカード２００はスマートカードバス１１２、２１２を介して、接触式スマートカード標準であるＩＳＯ ７８１６プロトコルによって通信する。メモリカードホスト１５０とマルチインターフェースカード２００はメモリカードバス１１４、２１４を通じて該当メモリカードバスに相応するプロトコルによって通信する。

認証用スマートカードインターフェースはいつでも一定の時間内認証要求に応答しなければならないので制限された時間内の応答動作が要求される。
大容量データ貯蔵用メモリカードインターフェースは高容量のデータパケットを処理するために高速で動作する。
スマートカードホスト１３０は５ＭＨｚ以下の低速クロックで動作し、メモリカードホスト１５０は約２０ＭＨｚ以上の高速クロックで動作する。例えば、スマートカードホスト１３０は３．２５ＭＨｚのクロックを使用する。例えば、少なくとも一つのメモリカードホスト１５０は２０ＭＨｚ、２５ＭＨｚまたは５２ＭＨｚのクロックを使用することができる。

カードコントローラ２３０は５ＭＨｚの低速クロックで動作するスマートカードホスト１３０及び約２０ＭＨｚ以上の高速クロックで動作する少なくとも一つのメモリカードホスト１５０とそれぞれ互いに異なるプロトコルを使用して通信するＳＩＭカード及び少なくとも一つのメモリカード間交換性を保持させるように動作する。
また、カードコントローラ２３０はクロックマネージャ、パワーマネージャ、リセットマネージャ、メモリ/プロトコルマネージャ９０を含む。
前記カードコントローラ２３０は低速で動作するスマートカードホスト１３０及び高速で動作する少なくとも一つのメモリカードホスト１５０と同時にマルチインターフェースが可能になるように複数のカードホストからクロック信号、パワー信号及びリセット信号と、内部及び外部メモリを効率的に管理する。

メモリモジュール２５０は、例えば、ＳＲＡＭ、フレッシュメモリ、ＭＲＡＭ（Ｍａｇｎｅｔｏ-ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＦＲＡＭ（Ｆｅｒｒｏ-ｅｌｅｃｔｒｉｃ ＲＡＭ）、ＰＲＡＭ（Ｐｈａｓｅ-ｃｈａｎｇｅ ＲＡＭ）またはＥＥＰＲＯＭを含むことができる。
メモリモジュール２５０はマルチメディアデータ及び/または認証データを貯蔵する。
前記メモリモジュール２５０は前記カードコントローラ２３０外部に具備されることができ、図示されてはいないが前記カードコントローラ２３０内部に具備されることもできる。

図２は本発明の一実施例による図１のカードコントローラ２３０の構成を概略的に示すブロック図である。
図２に示すようにカードコントローラ２３０はスマートカードインターフェース２３１、スマートカードトークンインタープリター２３３、カードマネージャ２３５、メモリモジュールアクセスマネージャ２３９、メモリカードインターフェース２４１及びメモリカードトークンインタープリター２４３を含む。
カードコントローラ２３０はデータメモリ２３７をさらに含むことができる。データメモリ２３７は前記カードコントローラ２３０内部に具備されることができ図面には図示していないが前記カードコントローラ２３０の外部に具備されることもできる。
スマートカードインターフェース２３１はスマートカードホスト１３０とスマートカードバス１１２、２１２を介して、接触式スマートカード標準であるＩＳＯ ７８１６標準に基づいて物理的インターフェース及び機能的なインターフェースを提供する。

または、スマートカードインターフェース２３１は非接触式スマートカード標準であるＩＳＯ １４４４３プロトコルに基づいてインターフェースを提供することもできる。
スマートカードトークンインタープリター２３３は接触式スマートカード標準を通じてスマートカードホスト１３０から伝送された要求を前記要求と関連されたアプリケーションを遂行することができるようにデータアクセス、データコントロール及びデータ処理のためのトクーン(ｔｏｋｅｎ)に変換させる。前記アプリケーションは認証動作などを含む。
カードマネージャ２３５はクロックマネージャ１０、パワーマネージャ３０、リセットマネージャ５０、メモリ/プロトコルマネージャ９０を含む。

メモリ/プロトコルマネージャ９０はプロトコルマネージャ及びメモリコントロールマネージャに分離され構成されることもできる。
クロックマネージャ１０は相互独立的に動作するＳＩＭカードホスト１３０及び少なくとも一つのメモリカードホスト１５０から全部同時にクロックが印加されるか前記スマートカードホスト１３０及び前記少なくとも一つのメモリカードホスト１５０のうち少なくとも一つのクロックがオフになるか印加される場合にも、全体マルチインターフェースカードの動作に影響を与えずシステムパワー消耗が最小化になるようにカードコントローラ２３０内のクロックを管理する。

パワーマネージャ３０はＳＩＭカードホスト１３０及び少なくとも一つのメモリカードホスト１５０がそれぞれのパワーを切るか同時にそれぞれのパワーを提供する場合にも全体マルチインターフェースカード動作に影響を与えないように電源電圧を管理する。
リセットマネージャ５０はＳＩＭカードホスト及び少なくとも一つのメモリカードホストからそれぞれリセット要請が受信される場合やウォームリセット（ｗａｒｍ ｒｅｓｅｔ）、コルードリセット（ｃｏｌｄ ｒｅｓｅｔ）などのそれぞれリセットの要請に対して全体マルチインターフェースカード動作に影響を与えないようにリセット処理を遂行する。

メモリ/プロトコルマネージャ９０は前記ＳＩＭカードホスト１３０と前記少なくとも一つのメモリカードホスト１５０から同時または個別的に提供される複数の要請または複数のメモリ使用要請をトークンインタープリター２３３、２４３を用いて解釈し、該当ＳＩＭカードプロトコルまたは該当メモリカードプロトコル上定義された正常動作のための応答時間を基づいて前記の複数の要請または複数のメモリ使用要請を優先順位化する。
共通プロセシングリソース７０は複数のカードホストの要請による動作を処理するためのプロセッサ、バス、データエンジン及びＩ/Ｏ装置などを含む。

メモリカードインターフェース２４１はメモリカードホスト１５０とメモリカードバス１１４、２１４を介して、一つまたは複数個のメモリカードバスプロトコル例えば、ＭＭＣ（Ｍｕｌｔｉ-Ｍｅｄｉａ Ｃａｒｄ）、ＳＤ（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ(登録商標)）及びＭｅｍｏｒｙ Ｓｔｉｃｋ(登録商標)などのバスプロトコルに基づいて物理的及び機能的なインターフェースを提供する。
メモリカードトークンインタープリター２４３は前記一つまたは複数のメモリカードバスプロトコルによってメモリカードホスト１５０から伝送された要求と関連されたアプリケーションを遂行できるように前記要求をデータアクセス、コントロールなどをためのトークンに変換させる。

前記アプリケーションはメモリ貯蔵動作を含む。
データメモリ２３７は、例えば、ＳＲＡＭ、フラッシュメモリ、ＰＲＡＭ、ＦＲＡＭ、ＭＲＡＭ、及び/またはＥＥＰＲＯＭを含む。データメモリ２３７はマルチインターフェースカード２００内部動作過程で生成されるデータを貯蔵する。また、データメモリ２３７は認証処理と関連されたデータを貯蔵することもできる。
メモリモジュールアクセスマネージャ２３９は、一つまたは複数のメモリカードホスト１５０からの提供されたメモリアクセス要請のうち、メモリ/プロトコルマネージャ９０によって選択されたメモリアクセス要請に応答してメモリモジュール２５０をアクセスすることができるようにする。

メモリモジュールアクセスマネージャ２３９は、例えばフラッシュメモリ、ＳＲＡＭ、及び/またはＥＥＰＲＯＭなどからなるメモリモジュール２５０にアクセスする場合、メモリアドレスをフラッシュメモリ、ＳＲＡＭ及び/またはＥＥＰＲＯＭなどのアドレス体制に合うように変換する。
例えば、マルチインターフェースカード２００は、一つのチップで具現される。また、カードマネージャブロック２３５を一つのチップで具現し、スマートカードインターフェース２３１及びスマートカードトークンインタープリター２３３を含む別途のチップで具現し、少なくとも一つのメモリカードインターフェース２４１及びメモリカードトークンインタープリター２４３を含む別途のチップで具現してマルチインターフェースカード２００を三つのチップで具現することもできる。

図３は本発明の一実施例による図２のカードコントローラのクロックマネージャの概略的なブロックする。
図３に示すように、クロックマネージャ１０は内部クロック選択器１４、クロック検出器１６及びクロック選択器２０で構成される。
クロック選択器２０はシステムクロック選択器２１、ＳＩＭクロック選択器２３及びメモリカードクロック選択器２９を含む。

クロックマネージャ１０は複数個のクロックソース-内部クロック発生器１２、ＳＩＭカードホスト１３０及び少なくとも一つのメモリカードホスト１５０で出力されるクロック信号ｉＣＬＫ１、ｉＣＬＫ２、・・・、ｉＣＬＫｍ、ＳＩＭ＿ＣＬＫ、Ｅｘｔ ＣＬＫ２、・・・、Ｅｘｔ ＣＬＫｎのうち一つをクロック選択制御信号に応答して選択する。ここで、ＳＩＭ＿ＣＬＫはスマートカードホスト１３０、即ち、ＳＩＭカードホストで使用されるクロックであり、 Ｅｘｔ ＣＬＫ１、Ｅｘｔ ＣＬＫ２、・・・、Ｅｘｔ ＣＬＫｎはそれぞれ複数のメモリカードホスト１５０で使用されるクロックである。

クロック選択制御信号は、例えば、クロックモニター信号及びカードコントローラ２３０の動作状態情報を含む。
ここで、コントロール動作状態情報はカードコントローラ２３０のスリーピングモード、正常動作モード及び停止モードなどの動作状態に対する

例えば、スリーピングモードではカードコントローラ２３０がパワー消耗を最小化するために低い速度のシステムクロックで動作される。停止モードではスマートカードホスト１３０及びメモリカードホスト１５０の電源電圧は大きくなっているがクロック信号は非活性化されている状態である。

クロック選択制御信号はパワーモニター信号、リセットモニター信号及び内部クロック選択制御信号をさらに含むことができる。
クロックマネージャ１０は前記選択されたクロック信号をマルチインターフェースカード２００のシステムクロックに提供するか、スマートカードインターフェースブロック２３１またはメモリカードインターフェースブロック２４１に提供する。
システムクロックはマルチインターフェースカード２００のシステムバスを使用する共通コア(ｃｏｒｅ)ブロックである共通プロセシングリソース７０で共通で使用するクロックである。

内部クロック発生器１２は内部クロックｉＣＬＫ１、ｉＣＬＫ２、・・・、ｉＣＬＫｍを発生させ内部クロック選択器１４に提供する。例えば、内部クロック発生器１２はオシレータからなる。例えば、内部クロック発生器１２は一つの内部クロックｉＣＬＫのみを発生させることができる。
内部クロックｉＣＬＫは高速である２０ＭＨｚのクロック速度、低速である３．２５ＭＨｚのクロック速度、２５ＭＨＺのクロック速度を有することができる。

内部クロック選択器１４は前記発生された内部クロックのうち一つを前記クロックモニター信号ＣＬＯＣＫ＿ＭＯＮＩＴＯＲに応答し選択して出力する。
内部クロック選択器１４は前記クロックモニター信号及び/または別途のカードコントローラ２３０の状態情報に基づいて前記発生された内部クロックのうち一つを選択し出力することもできる。

システムクロック選択器２１は前記選択された内部クロック信号、ＳＩＭ＿ＣＬＫ、Ｅｘｔ ＣＬＫ１、Ｅｘｔ ＣＬＫ２、・・・、Ｅｘｔ ＣＬＫｎのうち一つを前記クロック選択制御信号に基づいてシステムクロックとして選択する。

また、システムクロック選択器２１はカードコントローラ２３０の動作状態情報及び/またはクロックモニター信号に基づいてシステムクロックをターンオフするか、高速クロックまたは低速クロックに設定する。

具体的に、システムクロック選択器２１は内部クロック選択器１４の出力である内部クロックをシステムクロックＳＹＳＴＥＭ ＣＬＯＣＫとして選択する。
３．２５ＭＨｚのＳＩＭカードクロックと２０ＭＨｚのメモリカードクロックが同時に活性化された場合、システムクロック選択器２１は高速である２０ＭＨｚの間のクロック速度を有する内部クロックを内部クロック選択器１４からの提供を受けシステムクロックで出力することもできる。

また、３．２５ＭＨｚのＳＩＭカードクロックと２０ＭＨｚのメモリカードクロックが同時に活性化された場合、システムクロック選択器２１は前記２０ＭＨｚのメモリカードクロックをシステムクロックとして選択して出力することができるのは勿論のことである。
例えば、低速である３．２５ＭＨｚのＳＩＭカードクロックと高速である５２ＭＨｚのメモリカードクロックが同時に活性化された場合にシステムクロック選択器２１は３．２５ＭＨｚと５２ＭＨｚとの間のクロック速度である約２５ＭＨｚのクロック速度を有する内部クロックを内部クロック選択器１４からの提供を受けシステムクロックで出力することもできる。

また、高速である２０ＭＨｚのメモリカードクロックのみが活性化されており、低速のＳＩＭカードクロックが非活性化されている場合、高速の２０ＭＨｚのクロック-前記メモリカードクロックまたは前記内部クロック-をシステムクロックで選択することができる。
一方、例えば、低速の３．２５ＭＨｚのＳＩＭカードクロックと高速の２０ＭＨｚのメモリカードクロックが同時に非活性化された状態で低速の３．２５ＭＨｚのＳＩＭカードクロックのみが活性化された状態に変化された場合、システムクロック選択器２１はＳＩＭカードクロックをシステムクロックで選択して出力することもでき、または前記ＳＩＭカードのクロック速度に相応する内部クロックを選択してシステムクロックで出力することもできる。

また、例えば、低速の３．２５ＭＨｚのＳＩＭカードクロックと高速の２０ＭＨｚのメモリカードクロックが同時に非活性化された状態でカードコントローラ２３０の状態がスリーピングモードに転換された場合、システムクロック選択器２１はＳＩＭカードクロックをシステムクロックで選択して出力することもできる。
ＳＩＭクロック選択器２３は前記選択された内部クロック信号、 ＳＩＭ＿ＣＬＫ、Ｅｘｔ ＣＬＫ１、Ｅｘｔ ＣＬＫ２、・・・、Ｅｘｔ ＣＬＫｎのうち一つをクロック選択制御信号に基づいて選択し部分Ｃｌｏｃｋ１信号を生成してＳＩＭカードホスト１３０とのインターフェースを遂行するスマートカードインターフェースブロック２３１に提供する。

また、ＳＩＭクロック選択器２３はＳＩＭ＿ＣＬＫのみの入力を受け前記クロック選択制御信号に基づいてスマートカードインターフェースブロック２３１に提供することもできる。
例えば、クロックモニター信号によってＳＩＭカードホスト１３０のＳＩＭ＿ＳＬＫ信号が活性化されたことが感知された場合、ＳＩＭクロック選択器２３は前記ＳＩＭ＿ＣＬＫ信号を選択してスマートカードインターフェースブロック２３１に提供する。
メモリカードクロック選択器２９は、前記選択された内部クロック信号、 ＳＩＭ＿ＣＬＫ、Ｅｘｔ ＣＬＫ１、Ｅｘｔ ＣＬＫ２、・・・、Ｅｘｔ ＣＬＫｎのうち一つをクロック選択制御信号に応答して選択し、部分Ｃｌｏｃｋ ｋ信号を生成してメモリカードホスト１５０とのインターフェースを遂行するメモリカードインターフェースブロック２４１に提供する。

または、メモリクロック選択器２９は、クロックモニター信号によって活性化されたことが感知されたＥｘｔ ＣＬＫ信号のみの入力を受けメモリカードインターフェースブロック２４１に提供することもできる。
メモリカードクロック選択器２９及びこれに対応するメモリカードインターフェースブロック２４１は、前記メモリカードクロック信号Ｅｘｔ ＣＬＫ１、Ｅｘｔ ＣＬＫ２、・・・、Ｅｘｔ ＣＬＫｎ個数に相応して複数個が具備される。

例えば、クロックモニター信号によって第１メモリカードホストのＥｘｔ ＣＬＫ１信号が活性化されたのが感知された場合、メモリカードクロック選択器２９は、前記Ｅｘｔ ＣＬＫ１信号を対応されるメモリカードインターフェースブロック２４１に提供する。
例えば、クロックモニター信号によって第１及び第２メモリカードホストのクロック信号Ｅｘｔ ＣＬＫ１、Ｅｘｔ ＣＬＫ２が活性化されたのが感知された場合、メモリカードクロック選択器２３は前記Ｅｘｔ ＣＬＫ１及びＥｘｔ ＣＬＫ２信号を選択してそれぞれ対応されるメモリカードインターフェースブロック２４１に提供する。
クロック検出器１６は ＳＩＭ＿ＣＬＫ、Ｅｘｔ ＣＬＫ１、Ｅｘｔ ＣＬＫ２、・・・、Ｅｘｔ ＣＬＫｎ信号をモニタリングしてクロックモニター信号を生成する。クロックモニター信号は ＳＩＭ＿ＣＬＫ、Ｅｘｔ ＣＬＫ１、Ｅｘｔ ＣＬＫ２、・・・、Ｅｘｔ ＣＬＫｎそれぞれのクロックが活性化の可否に対する情報を有する。

図４は本発明の一実施例による図３のクロックマネージャの動作を説明する概念図である。
クロックマネージャ１０はＳＩＭカードホスト１３０及び少なくとも一つのメモリカードホスト１５０から同時にそれぞれのクロックが印加されるか、ＳＩＭカードホスト１３０及び前記少なくとも一つのメモリカードホスト１５０のうち少なくとも一つのクロックがオフになるか印加される状況によってカードコントローラ２３０のクロック信号を制御する。

以下、一つのＳＩＭカードクロックと一つのメモリカードクロックが同時に活性化される場合の処置過程を例にしてクロックマネージャ１０の動作を説明する。
図４に示すように、状態１はクロックモニター信号ＣＬＯＣＫ＿ＭＯＮＩＴＯＲによって外部のＳＩＭカードホスト１３０及びメモリカードホスト１５０から提供されるＳＩＭ＿ＣＬＫ及びメモリクロックＭＣ＿ＣＬＫが全部非活性化されたこととして感知された状態を示し、

状態２はクロックモニター信号によって前記ＳＩＭ＿ＣＬＫが非活性化されＭＣ＿ＣＬＫが活性化されたこととして感知された状態である。
状態３はクロックモニター信号によって前記ＳＩＭ＿ＣＬＫは活性化されており、メモリクロックＭＣ＿ＣＬＫは非活性化されたこととして感知された状態を示し、
状態４はクロックモニター信号によってＳＩＭ＿ＣＬＫ及びＭＣ＿ＣＬＫが活性化されたこととして感知された状態である。

一般的にＳＩＭカードホスト１３０及びメモリカードホスト１５０はデータ伝送の際に互いに異なるクロック周波数を使用する。
ＳＩＭカードホスト１３０またはメモリカードホスト１５０ではパワー電圧が切れる前にクロックがまず非活性化され、所定期間経過の後、パワー電圧供給が切れる。
クロックモニター信号は前記のようなＳＩＭカードホストまたはメモリカードホストから出力されるクロックが現在活性化状態であるか非活性化状態であるかに対する情報を有している。
４種類の各状態は状況によって互いに異なる状態に移動でき、移動する際にはクロック選択制御信号によってシステムクロックを制御する。

例えば、状態４から状態３に遷移する場合、クロックマネージャ１０はメモリカードホスト１５０のクロックを非活性化しながら、コントロール２３０動作状態情報（スリーピングモード、正常動作モード、停止モードなど）によってシステムクロックＳＹＳ＿ＣＬＫを高速から低速に変換する。

まず、状態１から状態２に遷移されたことが感知された場合、クロックマネージャ１０のメモリカードクロック選択器２９は前記活性化されたメモリクロックＭＣ＿ＣＬＫを選択して該当メモリカードインターフェースブロック２４１に提供し、ＭＣ＿ＣＬＫ ＯＮ、システムクロック選択器２１ではメモリカードホスト１５０からのパワー-オン-リセット(ＰＯＲ)が感知された場合、前記活性化された高速ＭＣ＿ＣＬＫをシステムクロックで選択してシステムクロックを活性化させる（４０１）。

反対に、状態２から状態１に遷移されたことが感知された場合、クロックマネージャ１０のメモリカードクロック選択器２９は、前記メモリクロックＭＣ＿ＣＬＫがメモリクロック選択器２９から出力されることを遮断し、システムクロック選択器２１ではパワーモニター信号をチェックして前記メモリカードホストのパワー電圧及び前記ＳＩＭカードホストのパワー電圧が二つとも切れたこととして感知された場合、システムクロックがシステムクロック選択器２１から出力されることを遮断してシステムクロックをオフさせる（Ｓｙｓ＿Ｃｌｋ ＯＦＦ；４０３）。

状態１から状態３に遷移されたこととして感知された場合、クロックマネージャ１０のＳＩＭクロック選択器２３は、前記活性化されたＳＩＭ＿ＣＬＫを選択して該当ＳＩＭカードインターフェースブロックに提供し（ＳＩＭ＿ＣＬＫ ＯＮ）、システムクロック選択器２１では前記活性化された低速ＳＩＭ＿ＣＬＫをシステムクロックで選択してシステムクロックを活性化させる（４１１）。
反対に、状態３から状態１に遷移されたこととして感知された場合、クロックマネージャ１０のＳＩＭクロック選択器２３は、前記ＳＩＭ＿ＣＬＫがＳＩＭクロック選択器２３から出力されることを遮断（ＳＩＭ＿ＣＬＫ ＯＦＦ）し、システムクロック選択器２１ではパワーモニター信号をチェックして前記メモリカードホスト１５０のパワー電圧及び前記ＳＩＭカードホスト１３０のパワー電圧が全部切れたこととして感知された場合、システムクロックがシステムクロック選択器２１から出力されることを遮断してシステムクロックをオフさせる（４０９）。

状態２から状態４に遷移されたことが感知された場合、クロックマネージャ１０のＳＩＭクロック選択器２３は、前記活性化されたＳＩＭ＿ＣＬＫを選択して該当ＳＩＭカードインターフェースブロックに提供する（ＳＩＭ＿ＣＬＫ ＯＮ；４０７）。この場合、システムクロックは変化なしに高速で動作するメモリクロックが使用されることができる。

反対に、状態４から状態２に遷移されたことが感知された場合、クロックマネージャ１０のＳＩＭクロック選択器２３は、前記 ＳＩＭ＿ＣＬＫ、Ｅｘｔ ＣＬＫ１、Ｅｘｔ ＣＬＫ２、・・・、Ｅｘｔ ＣＬＫがＳＩＭクロック選択器２３から出力されることを遮断する（ＳＩＭ＿ＣＬＫ ＯＦＦ；４０５）。システムクロックは変化なしにメモリクロックが使用されることができる。

状態４から状態３に遷移されたことが感知された場合、クロックマネージャ１０のメモリカードクロック選択器２９は、前記ＭＣ＿ＣＬＫがメモリカードクロック選択器２９から出力されることを遮断する（ＭＣ＿ＣＬＫ ＯＦＦ；４１５）。システムクロック選択共通２１では前記活性化状態の低速ＳＩＭ＿ＣＬＫをシステムクロックで選択してシステムクロックを活性化させる。
反対に、状態３から状態４に遷移されたことが感知された場合、クロックマネージャ１０のメモリカードクロック選択器２９は前記活性化されたＭＣ＿ＣＬＫを選択して該当メモリカードインターフェースブロック２４１に提供し（ＭＣ＿ＣＬＫ ＯＮ）、システムクロック選択器２１では前記活性化された高速ＭＣ＿ＣＬＫをシステムクロックで選択してシステムを活性化させる（４１３）。

状態１から状態４に遷移されたことが感知された場合、クロックマネージャ１０のＳＩＭクロック選択器２３は、前記活性化されたＳＩＭ＿ＣＬＫを選択して該当ＳＩＭカードインターフェースブロック２３１に提供し（ＳＩＭ＿ＣＬＫ ＯＮ）、メモリカードクロック選択器２９は前記活性化された高速ＭＣ＿ＣＬＫを選択して該当メモリカードインターフェースブロック２４１に提供し（ＭＣ＿ＣＬＫ ＯＮ）、システムクロック選択器２１では高速で動作するＭＣ＿ＣＬＫをシステムクロックで選択し、選択されたシステムクロックを活性化させる（４１９）。
反対に、状態４から状態１に遷移されたのが感知された場合、クロックマネージャ１０のＳＩＭクロック選択器２３は、前記ＳＩＭ＿ＣＬＫクロック選択器２３から出力されることを遮断し（ＳＩＭ＿ＣＬＫ ＯＦＦ）、メモリカードクロック選択器２９は前記ＭＣ＿ＣＬＫがメモリカードクロック選択器２９から出力されることを遮断し（ＭＣ＿ＣＬＫ ＯＦＦ）、システムクロック選択器２１ではパワーモニター信号をチェックして前記メモリカードホスト１５０のパワー電圧及び前記ＳＩＭカードホスト１３０のパワー電圧が全部切れたこととして感知された場合、システムクロックがシステムクロック選択器２１から出力されることを遮断してシステムクロックをオフさせる（４１７）。

図５は本発明の一実施例による図２のカードコントローラのパワーマネージャの概略的なブロック図である。
図５に示すように、パワーマネージャ３０は電圧調節器（またはＩＶＣ）３２、ダイオード３４、内部電源電圧コントロール３６及びパワーモニター３８を含む。
パワーマネージャ３０は動作中のＳＩＭカードホスト１３０及び少なくとも一つのメモリカードホスト１５０がそれぞれパワーを切るか同時にそれぞれのパワーを印加する場合にもカードコントローラ２３のパワー電圧を効率的に管理する。

電圧調節器３２は、外部電源電圧ＳＩＭ ＶＤＤ、Ｅｘｔ ＶＤＤ１、Ｅｘｔ ＶＤＤ２、・・・、Ｅｘｔ ＶＤＤｎの入力を受けカードコントローラ２３０内部で使用する電圧レベルに変換してダイオード３４を経てカード電源電圧コントローラ３６に提供する。
ＳＩＭ ＶＤＤはスマートカードホスト１３０、即ち、ＳＩＭカードホストで使用される電源電圧であり、 Ｅｘｔ ＶＤＤ１、Ｅｘｔ ＶＤＤ２、・・・、Ｅｘｔ ＶＤＤｎはそれぞれメモリカードホスト１５０で使用される電源電圧である。

ダイオード３４は互いに異なる電圧レベルを有する外部電源電圧ＳＩＭ ＶＤＤ、 Ｅｘｔ ＶＤＤ１、Ｅｘｔ ＶＤＤ２、・・・、Ｅｘｔ ＶＤＤｎに起因する逆方向電流を遮断する。
カード電源電圧コントローラ３６はカードコントローラ２３０の動作状態情報に基づいて電圧調節器３２及びダイオード３４を経て入力された一つまたは複数の外部電源電圧の提供を受け複数の内部電源電圧Ｉｎｔｅｒｎａｌ Ｐｏｗｅｒ１及びＩｎｔｅｒｎａｌ Ｐｓｗｅｒ２を生成する。

例えば、内部電源電圧Ｉｎｔｅｒｎａｌ Ｐｏｗｅｒ１はカードコントローラ２３のメインパワーとして使用される。また、例えば、内部電源電圧 Ｉｎｔｅｒｎａｌ Ｐｏｗｅｒ２はメモリモジュール２５０の電源電圧として使用されるようにメモリモジュール２５０に提供されることができる。
パワーモニター３８は電圧調節器３２及びダイオード３４を経て入力された複数の外部電源電圧ＳＩＭ ＶＤＤ１、Ｅｘｔ ＶＤＤ１、Ｅｘｔ ＶＤＤ２、・・・、Ｅｘｔ ＶＤＤｎをモニタリングしてパワーモニター情報を生成する。

パワーモニター情報は一つまたは複数のホスト、例えば、ＳＩＭカード、ＭＭＣカード、Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ(登録商標)カード、Ｍｅｍｏｒｙ Ｓｔｉｃｋ(登録商標)カード、Ｃｏｍｐａｃｔ Ｆｌａｓｈ(登録商標)カード、Ｓｍａｒｔ Ｍｅｄｉａ(登録商標)カードのパワー電圧印加状態を示す。
例えば、パワーモニター情報は特定カードホストからパワー電圧が提供されているかの状態を２進値‘１’及び‘０’を用いて示すことができる。
また、パワーモニター情報ＰＷＲ＿Ｍｏｎｉｔｏｒは、特定カードホストからパワー電圧が印加されている中であるかの状態、またはパワー電圧の印加が完了されているかの状態、全体システムの電源電圧が切れているかの可否などに対する情報を有する。

図６は本発明の一実施例による図２のカードコントローラのリセットマネージャの概略的なブロック図である。
図６に示すように、リセットマネージャ５０はリセット処理部５２を含む。
リセット信号ＳＩＭ ＲＳＴ、Ｅｘｔ ＲＳＴ１、 Ｅｘｔ ＲＳＴ２、・・・、 Ｅｘｔ ＲＳＴｎは複数のカードホスト、例えば、ＳＩＭカード、ＭＭＣカード、Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ(登録商標)カード、 Ｍｅｍｏｒｙ Ｓｔｉｃｋ(登録商標)カード、Ｃｏｍｐａｃｔ Ｆｌａｓｈ(登録商標)カード、Ｓｍａｒｔ Ｍｅｄｉａ(登録商標)カードなどのそれぞれ互いに独立的に生成される。
ＳＩＭ ＲＳＴはスマートカードホスト１３０、即ち、ＳＩＭカードホストで生成されたリセット信号で、Ｅｘｔ ＲＳＴ１、Ｅｘｔ ＲＳＴ２、・・・、Ｅｘｔ ＲＳＴｎは複数のメモリカードホスト１５０で生成されるリセット信号である。

リセットマネージャ５０は特定カードホストによって生成されたリセット信号が前記特定カードホストの他のカードホストの動作には影響を与えないようにして複数のカードホスト間のリセット動作を調整する。
リセット処理部５２は図５で示されたパワーマネージャ３０のカード電源電圧コントローラ３６で提供された内部電源電圧Ｉｎｔｅｒｎａｌ Ｐｏｗｅｒ２、Ｉｎｔｅｒｎａｌ Ｐｏｗｅｒ２、カードコントローラ２３０内部で発生されたリセット信号、複数のカードホストから命令語形態に提供されるリセット要請、複数のリセット信号ＳＩＭ ＲＳＴ、Ｅｘｔ ＲＳＴ１、 Ｅｘｔ ＲＳＴ２、・・・ Ｅｘｔ ＲＳＴｎの入力を受け、パワーモニター情報及びクロックモニター情報に基づいてマルチインターフェースカード２００でリセット動作のための複数のリセット信号Ｇｌｏｂａｌ ＰＯＲ、部分Ｒｅｓｅｔ１、部分Ｒｅｓｅｔ２、・・・、部分Ｒｅｓｅｔｋ、そして、リセットモニター信号を生成する。
リセットモニター信号はそれぞれカードホストからリセット信号及びリセット要請があったかの可否に対する情報を有する。

また、リセットモニター信号は部分リセット信号生成可否に対する情報を含む。
また、リセットモニター信号はそれぞれのカードホストから提供されるリセット信号を用いてそれぞれのカードホストのリセット状態を示す。

ここで、リセット状態というのは、リセットの前であるか、リセット中であるか、リセット動作の完了後であるかを示す。
グローバルパワーオンリセット信号はマルチインターフェースカード２００のチップ全体をパワーオンリセットさせるリセット信号である。
部分Ｒｅｓｅｔ１、部分Ｒｅｓｅｔ２、・・・、部分Ｒｅｓｅｔｋはマルチインターフェースカード２００内の各処理ブロック、例えば、ＳＩＭカードインターフェースブロック２３１、メモリカードインターフェースブロック２４１をリセットさせるためのリセット信号である。

リセット信号の種類にはカードホストの電源電圧が切れてから再度印加される場合に生成されるパワーオンリセット信号、各カードホストの電源電圧が印加される状態で各カードホストが命令語形態に与える要求信号、そして、カードコントローラ２３０内でタイムアウトなどで生成されるリセット信号などがある。

図７は本発明の一実施例による図６のリセットマネージャの動作を説明するための概念図である。
図７に示すように、まず、リセットマネージャ５０はそれぞれカードホストからパワー信号変化を感知して（段階７０１）、パワーが活性化されたことを感知した場合にはパワーモニター信号を参照して前記カードホストが提供したパワーがマルチインターフェースカード２００に印加される最初のパワーであるかをチェックする（段階７０３）。
前記判断結果、最初に印加されたパワーである場合、リセットマネージャ５０はカードコントローラ２３０全体にグローバルＰＯＲ（パワーオンリセット）信号を生成する（段階７０５）。リセットマネージャ５０は、部分リセット信号生成可否に対する情報を反映したリセットモニター情報を生成する。

全体システムのＰＯＲリセットの可否はパワーモニター信号を参照してマルチインターフェースカード２００に接続された他の全てのカードホストの電源電圧が切れたかの可否をチェックして判断する。
リセットマネージャ５０は判断結果、全体システムＰＯＲリセットでない場合にはクロックモニター信号を参照して前記リセット信号を提供したカードホストが動作中であるかの可否をチェックする（段階７０７）。

前記判断結果、前記リセット信号を提供したカードホストが動作中の場合には部分ＰＯＲ信号を生成して前記リセット信号を提供したカードホストに対応するカードホストインターフェースブロックに提供する（段階７０９）。
リセットマネージャ５０はコマンドによるリセット要請またはリセットピンによるリセット信号が入るウォームリセット（ｗａｒｍ ｒｅｓｅｔ）状況が感知されるかの可否をチェックする（段階７１１）。

リセットマネージャ５０はウォームリセットが感知されるとパワーモニター信号を参照して前記リセット要請またはリセット信号を提供したカードホストがどれであるかをチェックする。
リセットマネージャ５０は前記リセット要請またはリセット信号を提供したカードホストに相応する部分リセット信号を生成し、前記リセット要請またはリセット信号を提供したカードホストに対応するカードホストインターフェースブロックに提供する（段階７１３）。

図８は本発明の一実施例による図２のカードコントローラのメモリ/プロトコルマネージャの概略的なブロックである。
メモリ/プロトコルマネージャ９０は複数のカードホストから同時または個別的に入ってくる複数の要請及びメモリ使用要請を解釈し、該当プロトコル上定義された正常動作範囲に合うように前記要請及びメモリ使用要請を優先順位化する。

メモリ/プロトコルマネージャ９０は前記優先順位によって前記要請を共通プロセシングリソース７０に提供し、前記メモリ使用要請を共通メモリリソース９８に提供する。
前記複数のホストはＳＩＭカードホスト及びメモリカードホスト、例えば、ＭＭＣカードホスト、Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ(登録商標)カードホスト、Ｍｅｍｏｒｙ Ｓｔｉｃｋ(登録商標)カードホスト、Ｃｏｍｐａｃｔ Ｆｌａｓｈ(登録商標)カードホストまたはＳｍａｒｔ Ｍｅｄｉａ(登録商標)カードホストになることができる。
共通メモリリソース９８はメモリモジュール２５０を含む。または、共通メモリリソース９８はデータメモリ２３７及びメモリモジュール２５０を含むことができる。

図８に示すように、メモリ/プロトコルマネージャ９０は要請待機列９２、優先順位処理器９３、選択器９４及びメモリ特性マネージャ９６を含む。
要請待機列９２では前記複数のカードホストから伝送される要請及びメモリ使用要請を順次に貯蔵して待機させる。要請待機列９２は例えばキュー（ｑｕｅｕｅ）で行われる。

優先順位処理器９３は前記複数のカードホストが使用するプロトコルの特性データ９１、前記要請待機列９２の状態及びメモリ特性データ９５を考慮して前記要請待機列９２に貯蔵された複数のホストの要請及びメモリ使用要請を優先順位化する。

ここで、プロトコルの特性データ９１は前記複数のホストのプロトコルの特定による正常動作条件に対する情報を含む。例えば、プロトコルの特性データ９１は要請に対するプロトコル上定義された正常動作のための応答時間情報、マルチメディアカードのようなメモリカードからデータが伝送される周期、正常動作のために前記伝送されたデータが処理されなければならない時間及び順序などを含む。
前記メモリ特性データ９５はアクセスしようとするメモリの領域特性に対する情報を含む。

例えば、前記メモリ特性データ９５はアクセスしようとするメモリ領域が、特定アプリケーションとして使用されるかの可否に対する情報、アクセスしようとするメモリ領域が他のカードホストによってアクセスされたかの可否に対する情報を含む。
選択器９４は前記要請待機列９２に貯蔵された複数のカードホストの要請及びメモリ使用要請のうち前記優先順位処理器９３で選択された優先順位によって前記複数のカードホストの要請及びメモリ使用要請をそれぞれ共通プロセシングリソース７０及び共通メモリリソース９８に提供する。

メモリ特性マネージャ９６は前記複数のカードホストのメモリ使用要請をモニタリングしてメモリ使用要請の特性とアクセスしようとするメモリの住所に基づいてメモリ特性データ９５をアップデートする。
一方、メモリ/プロトコルマネージャ９０はプロトコルマネージャ８０及びメモリコントロールマネージャ１００でそれぞれ構成されてもよい。

図９は本発明の一実施例によるプロトコルマネージャの概略的なブロック図である。
プロトコルマネージャ８０は複数のカードホストから同時または個別的に入ってくる各種要請を解釈して該当カードプロトコル上の定義された正常動作範囲に合うように前記要請を処理するために前記要請を優先順位化する。そして、前記優先順位によって前記要請をマルチインターフェースカード２００内の共通プロセシングリソース７０に伝達することで前記該当要請による動作を実施することができるように制御する。

図９に示すように、プロトコルマネージャ８０は要請待機列８２、優先順位処理器８６及び選択器８８を含む。
要請待機列８２では前記複数のカードホストから伝送される複数の要請を順次に貯蔵して待機させる。例えば、前記要請待機列８２はキューで行われる。

優先順位処理器８６は前記複数のホストが使用するプロトコルの特性データ８４と前記要請待機列８２の状態を考慮して前記要請待機列８２に貯蔵された複数のホストの要請を優先順位化する。
選択器８８は前記要請待機列８２に貯蔵された複数のホストの要請のうち前記優先順位処理器８６で選択された優先順位によって前記複数のホストの要請を共通プロセシングリソース７０に提供する。共通プロセシングリソース７０は前記選択器８８によって提供されたカードホストの要請に相応して動作を実施する。

図１０は本発明の一実施例によるメモリ制御マネージャの概略的なブロック図である。
メモリ制御マネージャ１００は複数のホストから同時または個別的に入ってくるメモリ使用要請を該当カードプロトコル上定義された正常動作範囲に合うように処理するために前記メモリ使用要請を優先順位化してマルチインターフェースカード２００内の共通メモリリソース９８に提供するように制御する。

図１０に示すように、メモリ制御マネージャ１００は要請待機列１０２、優先順位処理器１０３、選択器１０４及びメモリ特性マネージャ９６を含む。
要請待機列１０２では前記複数のカードホストから伝送されるメモリ使用要請を順次に貯蔵して待機させる。
優先順位処理器１０３は前記複数のカードホストが使用するプロトコルの特性データ９１、前記要請待機列１０２の状態及びメモリ特性データ９５を考慮して前記要請待機列１０２に貯蔵された複数のカードホストのメモリ使用要請を優先順位化する。

選択器１０４は前記要請待機列１０２に貯蔵された複数のカードホストのメモリ使用要請のうち前記優先順位処置器１０４で選択された優先順位によって前記複数のカードホストのメモリ使用要請を共通メモリリソース９８に提供する。
メモリ特性マネージャ９６は、前記複数のカードホストのメモリ使用要請をモニタリングしてメモリ使用要請の特性とアクセスしようとするメモリの住所に基づいてメモリ特性データ９５をアップデートする。

前記のようなマルチインターフェースカードによると、ＳＩＭカードと少なくとも一つのメモリカードを携帯用端末機に別々に装着しなくても一つのマルチインターフェースカードのみでＳＩＭカードインターフェースとメモリカードインターフェースが同時に支援可能である。従って、一つのマルチインターフェースカードで使用者認証機能とデータ貯蔵機能を同時に支援することができる。
また、携帯用端末機などにＳＩＭカード及びメモリカードを別々に装着する場合に比べて携帯用端末機などの製作費用を減少させることができ、ＳＩＭカード及びメモリカードが占める面積が増加することを防止することができる。

また、互いに異なるクロック速度を有したスマートカードホストのクロックとメモリカードホストのクロックをモニタリングしてカードコントローラの動作モード（スリーピングモード、正常動作モード、停止モードなど）に基づいてシステムクロック速度を低速または高速に変換することでマルチインターフェースカードシステムのパワー消耗を減少させることができる。

また、複数のカードホストから同時または個別的に入ってくる複数のクロック信号、パワー信号及びリセット信号をモニタリングしてマルチインターフェースカードのスマートカードインターフェース及びメモリカードインターフェースに提供されるクロック及びパワー信号を管理することでマルチインターフェースカードの電力消耗を減少させることができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。

本発明の一実施例によるマルチインターフェースカードを示すブロック図である。 本発明の一実施例による図１のカードコントローラの構成を概略的に示すブロック図である。 本発明の一実施例による図２のカードコントローラのクロックマネージャの概略的なブロック図である。 本発明の一実施例による図３のクロックマネージャの動作を説明するための概念図である。 本発明の一実施例による図２のカードコントローラのパワーマネージャの概略的なブロック図である。 本発明の一実施例による図２のカードコントローラのリセットマネージャの概略的なブロック図である。 本発明の一実施例による図６のリセットマネージャの動作を説明するための概念図である。 本発明の一実施例による図２のカードコントローラのメモリ/プロトコルマネージャの概略的なブロック図である。 本発明の一実施例によるプロトコルのマネージャの概略的なブロック図である。 本発明の一実施例によるメモリ制御マネージャの概略的なブロック図である。

符号の説明

１０ クロックマネージャ
３０ パワーマネージャ
５０ リセットマネージャ
９０ メモリ/プロトコルマネージャ
２００ マルチインターフェースカード
２３０ カードコントローラ
２３７ データメモリ
２３９ メモリモジュールアクセスマネージャ
２５０ メモリモジュール

Claims (55)

1. スマートカードホストとスマートカードプロトコルによって通信するようにインターフェースするスマートカードインターフェースと、
   少なくとも一つのメモリカードホストと該当メモリカードプロトコルによって通信するようにインターフェースするメモリカードインターフェースと、
   前記スマートカードホスト及び前記少なくとも一つのメモリカードホストを制御するカードコントローラと、
   前記スマートカードホスト及び前記少なくとも一つのメモリカードホストから伝送されたデータを貯蔵するメモリモジュールと、
   を含むことを特徴とするマルチインターフェースカード。
2. 前記メモリモジュールは、前記カードコントローラの外部に具備されることを特徴とする請求項１記載のマルチインターフェースカード。
3. 前記メモリモジュールは、前記カードコントローラの内部に具備されることを特徴とする請求項１記載のマルチインターフェースカード。
4. 前記スマートカードプロトコルは、接触式スマートカード標準であるＩＳＯ ７８１６プロトコルであることを特徴とする請求項１記載のマルチインターフェースカード。
5. 前記スマートカードプロトコルは、非接触式スマートカード標準であるＩＳＯ １４４４３プロトコルであることを特徴とする請求項１記載のマルチインターフェースカード。
6. 前記スマートカードホストと前記少なくとも一つのメモリカードホストはモバイル機器に連結されることを特徴とする請求項１記載のマルチインターフェースカード。
7. 前記スマートカードホストは、第１クロック信号の第１クロック速度及び第１電源電圧で動作し、前記少なくとも一つのメモリカードホストは第２クロック信号の第２クロック速度及び第２電源電圧で動作し、
   前記カードコントローラは、前記カードコントローラのシステムクロック信号及び少なくとも一つの内部電源電圧を所定の状態遷移に基づいて選択的に提供することで前記スマートカード及び前記少なくとも一つのメモリカードホストを同時に支援することを特徴とする請求項１記載のマルチインターフェースカード。
8. 前記所定の状態遷移は、前記スマートカードホストの前記第１クロック信号及び前記少なくとも一つのメモリカードホストの前記第２クロック信号が同時に印加されるか、前記第１クロック信号及び前記第２クロック信号のうち少なくとも一つのクロック信号がオフになるか、前記第１クロック信号または前記第２クロック信号が印加されるとき成立されることを特徴とする請求項７記載のマルチインターフェースカード。
9. 前記カードコントローラは、前記スマートカードホストの前記第１電源電圧及び前記少なくとも一つのメモリカードホストの前記第２電源電圧をモニタリングして前記第１電源電圧及び前記第２電源電圧の各パワー状態に相応する少なくとも一つの内部電源電圧を生成することによって前記スマートカードホスト及び前記少なくとも一つのメモリカードホストの同時支援が可能にすることを特徴とする請求項７記載のマルチインターフェースカード。
10. 前記カードコントローラは、前記スマートカードホストの前記第１クロック信号及び前記少なくとも一つのメモリカードホストの前記第２クロック信号をモニタリングして前記第１クロック信号及び前記第２クロック信号の各状態に相応する少なくとも一つの内部クロック信号を生成することで前記スマートカードホスト及び前記少なくとも一つのメモリカードホストの同時支援が可能にすることを特徴とする請求項７記載のマルチインターフェースカード。
11. 前記カードコントローラは、前記スマートカードホストの前記第１クロック信号及び前記メモリカードホストの前記第２クロック信号が同時に活性化された場合、前記第１クロック信号及び前記第２クロック信号のうち高速クロックのクロック速度に相応する内部クロック信号を生成してシステムクロック信号で提供することを特徴とする請求項１記載のマルチインターフェースカード。
12. 前記カードコントローラは、前記第１及び第２クロック信号が同時に活性化された状態から前記第２クロック信号が非活性化された状態になった場合、前記第１クロック信号を前記システムクロック信号として選択して提供することを特徴とする請求項１１記載のマルチインターフェースカード。
13. 前記カードコントローラは、前記第１及び第２クロック信号が同時に活性化された状態でスリーピングモードに転換された場合、前記第１クロック信号を前記システムクロック信号として選択して提供することを特徴とする請求項１１記載のマルチインターフェースカード。
14. 前記カードコントローラは、
    前記スマートカードホストと前記少なくとも一つのメモリカードホストからの複数の要請を優先順位化するプロトコルマネージャを含むことを特徴とする請求項１記載のマルチインターフェースカード。
15. 前記プロトコルマネージャは、
    前記スマートカードホストと前記少なくとも一つのメモリカードホストから提供される複数の要請をトークンインタープリターを用いて解釈し該当スマートカードプロトコルまたは該当メモリカードプロトコル上定義された正常動作のための応答時間に基づいて前記複数の要請を優先順位化することを特徴とする請求項１４記載のマルチインターフェースカード。
16. 前記プロトコルマネージャは、
    前記スマートカードホスト及び前記少なくとも一つのメモリカードホストから伝送される少なくとも一つの要請を前記該当スマートカードプロトコルまたは該当メモリカードプロトコル上定義された正常動作のための応答時間に基づいて優先順位化する優先順位処理器と、
    前記優先順位処理器で定められた優先順位に従って前記カードコントローラ内部のプロッセサーとバスを含む共通プロセシングリソースの使用を優先順位化することができるように前記少なくとも一つの要請を選択する選択器と、を含むことを特徴とする請求項１５記載のマルチインターフェースカード。
17. 前記カードコントローラは、
    前記メモリモジュールに対する複数のメモリ使用要請を優先順位化するメモリコントロールマネージャを含むことを特徴とする請求項１記載のマルチインターフェースカード。
18. 前記メモリコントロールマネージャは、
    前記少なくとも一つのメモリカードホストから提供される複数のメモリ使用要請をトークンインタープリターを用いて解釈し、該当メモリカードプロトコルに基づいて前記の複数のメモリ使用要請を優先順位化することを特徴とする請求項１７記載のマルチインターフェースカード。
19. 前記メモリコントロールマネージャは、
    前記スマートカードホスト及び前記少なくとも一つのメモリカードホストから伝送される少なくとも一つのメモリ使用要請を該当カードホストプロトコルに基づいて優先順位化する優先順位処理器と、
    前記優先順位処理器に定められた優先順位に従って前記少なくとも一つのメモリ使用要請を前記メモリモジュールに提供する選択器と、を含むことを特徴とする請求項１８記載のマルチインターフェースカード。
20. 前記カードコントローラは、
    クロック制御信号に基づいて少なくとも一つの内部クロック信号をシステムクロック信号として選択し、前記クロック制御信号に基づいて前記スマートカードホストの第１クロック信号及び前記少なくとも一つのメモリカードホストの第２クロック信号をそれぞれ前記スマートカードインターフェース及び前記メモリカードインターフェースに提供するクロックマネージャを含むことを特徴とする請求項１記載のマルチインターフェースカード。
21. 前記クロックマネージャは、
    前記第１クロック信号及び第２クロック信号の各状態をモニタリングして前記第１クロック信号及び前記第２クロック信号が活性化状態であるか非活性化状態であるかを示すクロックモニター信号を生成するクロック検出器を含むことを特徴とする請求項２０記載のマルチインターフェースカード。
22. 前記クロックマネージャは、
    前記少なくとも一つの内部クロック信号のうち内部クロック信号を前記クロック制御信号に応答して選択する内部クロック信号選択器と、
    前記選択された内部クロック信号、前記第１クロック信号及び第２クロック信号のうち一つのクロック信号を前記クロック制御信号に応答してシステムクロック信号として選択するシステムクロック選択器と、を含むことを特徴とする請求項２１記載のマルチインターフェースカード。
23. 前記クロックマネージャは、
    前記クロック制御信号に応答して前記第１クロック信号を選択し、前記スマートカードインターフェースに提供するスマートカードクロック選択器と、
    前記クロック制御信号に応答して前記第２クロック信号を選択して前記メモリカードインターフェースに提供するメモリカードクロック選択器と、を含むことを特徴とする請求項２２記載のマルチインターフェースカード。
24. 前記クロック制御信号は、クロックモニター信号、パワーモニター信号、リセットモニター信号または前記カードコントローラの状態情報を含むことを特徴とする請求項２０記載のマルチインターフェースカード。
25. 前記カードコントローラは、
    前記スマートカードホストの第１電源電圧及び前記少なくとも一つのメモリカードホストの第２電源電圧をモニタリングして内部電源電圧を制御するパワーマネージャをさらに含むことを特徴とする請求項２０記載のマルチインターフェースカード。
26. 前記パワーマネージャは、
    前記カードコントロールの状態情報に基づいて共通電源電圧及び前記メモリモジュール用第３電源電圧を前記内部電源電圧で生成することを特徴とする請求項２５記載のマルチインターフェースカード。
27. 前記パワーマネージャは、
    前記少なくとも一つのメモリカードホストの前記第２電源電圧がターンオフされるとき前記カードコントローラのパワー消耗を減少するために前記メモリモジュールの前記第３電源電圧をターンオフさせることを特徴とする請求項２５記載のマルチインターフェースカード。
28. 前記パワーマネージャは、
    前記第１電源電圧及び前記第２電源電圧の電圧レベルを変換する電圧調節器と、
    変換された第１電源電圧及び変換された第２電源電圧を用いて共通電源電圧及び前記メモリモジュール用第３電源電圧を生成するカード電源電圧コントローラと、
    前記第１電源電圧及び前記第２電源電圧の各パワー状態をモニタリングして前記第１電源電圧及び前記第２電源電圧のパワー状態を反映したパワーモニター情報を生成するパワーモニターと、を含むことを特徴とする請求項２５記載のマルチインターフェースカード。
29. 前記第１電源電圧及び前記第２電源電圧は互いに異なる電圧レベルを有することを特徴とする請求項２８記載のマルチインターフェースカード。
30. 前記パワーマネージャは、前記電圧調節器に結合され逆方向電流を遮断するダイオードをさらに含むことを特徴とする請求項２９記載のマルチインターフェースカード。
31. 前記カードコントローラは、
    クロックモニター信号及びパワーモニター信号を参照して前記スマートカードホストと前記少なくとも一つのメモリカードホストのリセット動作を制御するリセットマネージャをさらに含むことを特徴とする請求項２５記載のマルチインターフェースカード。
32. 前記リセットマネージャは、前記パワーモニター信号に基づいて前記スマートカードホストの前記第１電源電圧または前記少なくとも一つのメモリカードホストの前記第２電源電圧が初期電源電圧として判断されるとき、
    クローバルパワーリセット信号を生成することを特徴とする請求項３１記載のマルチインターフェースカード。
33. 前記リセットマネージャは、
    前記クロックモニター信号を参照してリセット信号を提供したカードホストのクロック信号が活性状態のとき前記リセット信号を提供した前記カードホストをリセットさせるための部分パワーオンリセット信号を生成することを特徴とする請求項３２記載のマルチインターフェースカード。
34. 認証機能を有する第１カードホストとインターフェースする第１カードインターフェースと、
    データ貯蔵機能を有する少なくとも一つの第２カードホストとインターフェースする第２カードインターフェースと、
    前記第１カードホスト及び前記少なくとも一つの第２カードホストから伝送されたデータを貯蔵するメモリモジュールと、
    前記第１カードホスト及び前記少なくとも一つの第２カードホストそれぞれから提供されるクロック信号、電源電圧またはリセット信号をモニタリングして前記第１及び前記第２カードインターフェースに提供されるクロック信号、電源電圧、またはリセット信号を制御するカードコントローラと、
    を含むことを特徴とするマルチインターフェースカード。
35. 前記第１カードホストはスマートカードホストであり、第２カードホストはメモリカードホストであることを特徴とする請求項３４記載のマルチインターフェースカード。
36. 前記カードコントローラは、
    前記第１カードホストの前記少なくとも一つの第２カードホストから提供される複数の要請を解釈して該当第１カードプロトコルまたは該当第２カードプロトコル上定義された正常動作のための応答時間に基づいて前記の複数の要請を優先順位化するプロトコルマネージャを含むことを特徴とする請求項３４記載のマルチインターフェースカード。
37. 前記カードコントローラは、
    前記第１カードホストと前記少なくとも一つの第２カードホストからの受信される前記メモリモジュール使用要請を優先順位化するメモリコントロールマネージャをさらに含むことを特徴とする請求項３６記載のマルチインターフェースカード。
38. 前記カードコントローラは、
    前記スマートカードホストの第１クロック信号及び前記メモリカードホストの第２クロック信号が同時に活性化された場合、前記第１クロック信号及び前記第２クロック信号のうち高速クロックのクロック速度に相応する内部クロック信号を生成して前記カードコントローラのシステムクロック信号に提供することを特徴とする請求項３５記載のマルチインターフェースカード。
39. 前記カードコントローラは、前記第１及び第２クロック信号が同時に活性化された状態から前記第２クロック信号が非活性化された状態になった場合、前記第１クロック信号を前記システムクロック信号として選択して提供することを特徴とする請求項３５記載のマルチインターフェースカード。
40. 前記カードコントローラは、
    前記スマートカードホストの第１電源電圧及び前記少なくとも一つのメモリカードホストの第２電源電圧をモニタリングして内部電源電圧を制御するパワーマネージャをさらに含むことを特徴とする請求項３５記載のマルチインターフェースカード。
41. 前記パワーマネージャは、
    前記スマートカードホストの前記第１電源電圧がターンオフされる場合、前記メモリモジュールの第３電源電圧をターンオフさせ、前記カードコントローラのパワー消耗を減少させることを特徴とする請求項４０記載のマルチインターフェースカード。
42. 前記カードコントローラは、
    クロックモニター信号及びパワーモニター信号に基づいて前記第１カードホストと前記少なくとも一つの第２カードホストのリセット動作を制御するリセットマネージャをさらに含むことを特徴とする請求項３４記載のマルチインターフェースカード。
43. 前記リセットマネージャは、前記パワーモニター信号を参照して前記スマートカードホストの第１電源電圧または前記少なくとも一つのメモリカードホストの第２電源電圧が前記カードコントローラに最初に提供された初期電源電圧として判断されるとき、グローバルパワーオンリセット信号を生成することを特徴とする請求項４２記載のマルチインターフェースカード。
44. 前記リセットマネージャは、
    前記クロックモニター信号を参照してリセット信号を提供したカードホストのクロック信号が活性状態で前記第１電源電圧または前記第２電源電圧が前記初期電源電圧として判断されない場合、前記リセット信号を提供したカードホストをリセットさせるための部分パワーオンリセット信号を生成することを特徴とする請求項４３記載のマルチインターフェースカード。
45. スマートカードホストからスマートカードインターフェースを通じて第１要請または第１メモリ使用要請を受信する段階と、
    少なくとも一つのメモリカードホストからメモリカードインターフェースを通じて第２要請または第２メモリ使用要請を受信する段階と、
    スマートカードプロトコル及びメモリカードプロトコルの正常動作条件に基づいて前記第１要請、第２要請、第１メモリ使用要請及び第２メモリ使用要請を優先順位化する段階と、
    前記優先順位に従って前記第１要請及び第２要請による動作を実施する段階と、
    前記優先順位に従って前記第１メモリ使用要請及び第２メモリ使用要請をメモリモジュールに提供する段階と、
    を含むことを特徴とするスマートカードとメモリカードをインターフェーシングするマルチインターフェース方法。
46. 前記マルチインターフェース方法は、
    前記正常動作条件は前記スマートカードプロトコル及び前記メモリカードプロトコル上定義された正常動作のための応答時間条件を含むことを特徴とする請求項４５記載のマルチインターフェース方法。
47. 前記マルチインターフェース方法は、
    前記スマートカードホストの第１クロック信号及び前記少なくとも一つのメモリカードホストへの第２クロック信号の状態をモニタリングして前記第１クロック及び前記第２クロック信号が活性化状態であるかを示すクロックモニター信号を生成する段階をさらに含むことを特徴とする請求項４５記載のマルチインターフェース方法。
48. 前記マルチインターフェース方法は、
    前記クロックモニターによって前記スマートカードホストの第１クロック信号及び前記メモリカードホストの第２クロック信号が同時に活性化されたこととして感知された場合、前記第１クロック及び前記第２クロック信号のうち高速クロックのクロック速度に相応する内部クロック信号を生成してマルチインターフェースカードのシステムクロック信号として提供する段階をさらに含むことを特徴とする請求項４７記載のマルチインターフェース方法。
49. 前記マルチインターフェース方法は、
    前記クロックモニター信号によって前記第１及び第２クロック信号が同時に活性化された状態で前記第２クロック信号が非活性化されたこととして感知された場合、前記第１クロック信号を前記システムクロック信号として選択し提供する段階をさらに含むことを特徴とする請求項４８記載のマルチインターフェースカード。
50. 前記マルチインターフェース方法は、前記第１及び第２クロック信号が同時に活性化された状態でスリーピングモードに転換された場合、前記第１クロック信号を前記システムクロック信号として選択し提供する段階をさらに含むことを特徴とする請求項４８記載のマルチインターフェース方法。
51. 前記マルチインターフェース方法は、
    前記スマートカードホストの第１電源電圧及び前記少なくとも一つのメモリカードホストの第２電源電圧をモニタリングし、前記スマートカードホスト及び前記少なくとも一つのメモリカードホストの電源電圧状態を反映したパワーモニター信号を生成する段階と、
    前記マルチインターフェースカードの動作モードに基づいて前記マルチインターフェースカードの共通電源電圧及び前記メモリモジュール用第３電源電圧を生成する段階と、をさらに含むことを特徴とする請求項４８記載のマルチインターフェース方法。
52. 前記マルチインターフェース方法は、
    前記少なくとも一つのメモリカードホストの前記第２電源電圧がターンオフされたこととして感知された場合、前記メモリモジュールの前記第３電源電圧をターンオフさせる段階をさらに含むことを特徴とする請求項５１記載のマルチインターフェース方法。
53. 前記マルチインターフェース方法は、
    前記クロックモニター信号及び前記パワーモニター信号を参照して前記スマートカードホストまたは前記少なくとも一つのメモリカードホストのリセット動作を制御する段階をさらに含むことを特徴とする請求項５２記載のマルチインターフェース方法。
54. 前記マルチインターフェース方法は、
    前記パワーモニター信号を参照し前記スマートカードホストの前記第１電源電圧と前記少なくとも一つのメモリカードホストの前記第２電源電圧が前記マルチインターフェースカードで最初に提供された電源電圧である場合にはグローバルパワーオンリセット信号を生成する段階をさらに含むことを特徴とする請求項５１記載のマルチインターフェース方法。
55. 前記マルチインターフェース方法は、
    前記リセット信号を提供した前記カードホストのクロック信号が活性化状態で前記スマートカードホストの前記第１電源電圧または前記少なくとも一つのメモリカードホストの前記第２電源電圧が前記初期電源電圧として判断されない場合、前記リセット信号を提供したカードホストをリセットさせるための部分パワーオンリセット信号を生成する段階をさらに含むことを特徴とする請求項５１記載のマルチインターフェース方法。
    

Images