KR20220113164A - 저장 장치 및 그 동작 방법 - Google Patents
저장 장치 및 그 동작 방법 Download PDFInfo
- Publication number
- KR20220113164A KR20220113164A KR1020210017016A KR20210017016A KR20220113164A KR 20220113164 A KR20220113164 A KR 20220113164A KR 1020210017016 A KR1020210017016 A KR 1020210017016A KR 20210017016 A KR20210017016 A KR 20210017016A KR 20220113164 A KR20220113164 A KR 20220113164A
- Authority
- KR
- South Korea
- Prior art keywords
- clock signal
- signal
- warm
- data processing
- memory device
- Prior art date
Links
- 238000011017 operating method Methods 0.000 title description 2
- 238000012545 processing Methods 0.000 claims abstract description 61
- 230000005540 biological transmission Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 28
- 238000001514 detection method Methods 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 abstract description 5
- 230000015654 memory Effects 0.000 description 135
- 239000000872 buffer Substances 0.000 description 27
- 238000010586 diagram Methods 0.000 description 26
- 230000004044 response Effects 0.000 description 18
- 238000012937 correction Methods 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 11
- 238000013507 mapping Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 5
- 238000013519 translation Methods 0.000 description 5
- 238000012795 verification Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 101000741396 Chlamydia muridarum (strain MoPn / Nigg) Probable oxidoreductase TC_0900 Proteins 0.000 description 1
- 101000741399 Chlamydia pneumoniae Probable oxidoreductase CPn_0761/CP_1111/CPj0761/CpB0789 Proteins 0.000 description 1
- 101000741400 Chlamydia trachomatis (strain D/UW-3/Cx) Probable oxidoreductase CT_610 Proteins 0.000 description 1
- 101000934888 Homo sapiens Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Proteins 0.000 description 1
- 102100025393 Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Human genes 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/225—Clock input buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1093—Input synchronization
Abstract
본 기술은 외부 클럭으로부터 입력된 외부 클럭 신호에 기초하여 데이터 처리 클럭 신호를 생성하는 클럭 생성부, 상기 데이터 처리 클럭 신호에 기초하여 외부 장치와 데이터를 송수신하는 데이터 송수신 동작을 수행하는 입출력 회로를 포함하되, 상기 클럭 생성부는 상기 외부 클럭 신호의 일부 구간을 더미 신호로 인식하도록 웜업 인에이블 신호를 생성하고, 상기 외부 클럭 신호의 토글 동작이 일시 중단되는 포즈 구간이 감지되면, 상기 웜업 인에이블 신호를 리셋하는 웜업 동작 제어부;를 포함하는 메모리 장치를 포함한다.
Description
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 저장 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.
휘발성 메모리 장치는 전원이 공급된 경우에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는 데이터 송수신 동작에서 향상된 웜업 사이클 동작을 구현할 수 있는 메모리 장치를 제공한다.
본 발명의 실시 예에 따른 메모리 장치는 외부 클럭으로부터 입력된 외부 클럭 신호에 기초하여 데이터 처리 클럭 신호를 생성하는 클럭 생성부, 상기 데이터 처리 클럭 신호에 기초하여 외부 장치와 데이터를 송수신하는 데이터 송수신 동작을 수행하는 입출력 회로를 포함하되, 상기 클럭 생성부는 상기 외부 클럭 신호의 일부 구간을 더미 신호로 인식하도록 웜업 인에이블 신호를 생성하고, 상기 외부 클럭 신호의 토글 동작이 일시 중단되는 포즈 구간이 감지되면, 상기 웜업 인에이블 신호를 리셋하는 웜업 동작 제어부를 포함할 수 있다.
본 발명의 실시 예에 따른 외부 장치와 데이터를 송수신하는 메모리 장치의 동작 방법은 외부 클럭으로부터 외부 클럭 신호를 수신하는 단계, 상기 외부 클럭 신호의 일부 구간을 더미 신호로 인식하도록 웜업 인에이블 신호를 생성하는 단계, 상기 웜업 인에이블 신호 및 상기 외부 클럭 신호에 기초하여 데이터 처리 클럭 신호를 생성하는 단계, 상기 외부 클럭 신호의 토글 동작이 일시 중단되는 포즈 구간을 감지하는 단계 및 상기 포즈 구간이 감지되면, 상기 웜업 인에이블 신호를 리셋하는 단계를 포함할 수 있다.
본 기술은 향상된 데이터 송수신 동작을 위한 웜업 사이클 동작을 구현할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 저장 장치를 설명하기 위한 블록도이다.
도 2는 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 블록도이다.
도 3은 본 발명의 일 실시 예에 따른 메모리 블록을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시 예에 따른 외부 클럭 신호의 형태를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 웜업 사이클(warm-up cycle) 동작을 설명하기 위한 도면이다.
도 6은 종래의 포즈 구간 이후 웜업 사이클 동작을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시 예에 따른 포즈 구간을 포함하는 웜업 사이클 동작을 설명하기 위한 타이밍도이다.
도 8은 본 발명의 일 실시 예에 따른 클럭 생성부를 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시 예에 따른 포즈 감지부를 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시 예에 따른 카운터 제어부를 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시 예에 따른 링 오실레이터를 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시 예에 따른 카운터 제어부의 타이밍도를 설명하기 위한 도면이다.
도 13은 본 발명의 다른 실시 예에 따른 메모리 컨트롤러를 설명하기 위한 도면이다.
도 14는 본 발명의 일 실시 예에 따른 메모리 카드 시스템을 설명하기 위한 도면이다.
도 15는 본 발명의 일 실시 예에 따른 SSD(Solid State Drive) 시스템을 설명하기 위한 도면이다.
도 16은 본 발명의 일 실시 예에 따른 사용자 시스템을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 블록도이다.
도 3은 본 발명의 일 실시 예에 따른 메모리 블록을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시 예에 따른 외부 클럭 신호의 형태를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 웜업 사이클(warm-up cycle) 동작을 설명하기 위한 도면이다.
도 6은 종래의 포즈 구간 이후 웜업 사이클 동작을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시 예에 따른 포즈 구간을 포함하는 웜업 사이클 동작을 설명하기 위한 타이밍도이다.
도 8은 본 발명의 일 실시 예에 따른 클럭 생성부를 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시 예에 따른 포즈 감지부를 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시 예에 따른 카운터 제어부를 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시 예에 따른 링 오실레이터를 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시 예에 따른 카운터 제어부의 타이밍도를 설명하기 위한 도면이다.
도 13은 본 발명의 다른 실시 예에 따른 메모리 컨트롤러를 설명하기 위한 도면이다.
도 14는 본 발명의 일 실시 예에 따른 메모리 카드 시스템을 설명하기 위한 도면이다.
도 15는 본 발명의 일 실시 예에 따른 SSD(Solid State Drive) 시스템을 설명하기 위한 도면이다.
도 16은 본 발명의 일 실시 예에 따른 사용자 시스템을 설명하기 위한 도면이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시 예에 따른 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 저장 장치(1000)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
저장 장치(1000)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, 디스플레이 장치, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(2000)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(1000)는 호스트(2000)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 저장 장치(1000)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi-media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(Universal Serial Bus) 저장 장치, UFS(Universal Flash Storage) 장치, PCMCIA(Personal Computer Memory Card International Association) 카드 형태의 저장 장치, PCI(Peripheral Component Interconnection)) 카드 형태의 저장 장치, PCI-E(PCI Express) 카드 형태의 저장 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
저장 장치(1000)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 구현될 수 있다. 예를 들면, 저장 장치(1000)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 구현될 수 있다.
메모리 장치(100)는 데이터를 저장하거나 저장된 데이터를 이용할 수 있다. 구체적으로, 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작할 수 있다. 그리고, 메모리 장치(100)는 복수의 메모리 다이들을 포함할 수 있고, 복수의 메모리 다이들 각각은 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있고, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 여기서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 하나의 단위일 수 있다.
메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change random access memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등으로 구현될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신할 수 있다. 메모리 장치(100)는 메모리 셀 어레이 중 수신된 어드레스에 의해 선택된 영역을 액세스하도록 구성될 수 있다. 선택된 영역을 엑세스 한다는 것은 선택된 영역에 대해서 수신된 커맨드에 해당하는 동작을 수행함을 의미할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작(프로그램 동작), 리드 동작 및 이레이즈 동작을 수행할 수 있다. 여기서, 프로그램 동작은 메모리 장치(100)가 어드레스에 의해 선택된 영역에 데이터를 기록하는 동작일 수 있다. 리드 동작은 메모리 장치(100)가 어드레스에 의해 선택된 영역으로부터 데이터를 읽는 동작을 의미할 수 있다. 이레이즈 동작은 메모리 장치(100)가 어드레스에 의해 선택된 영역에 저장된 데이터를 이레이즈하는 동작을 의미할 수 있다.
본 발명의 일 실시 예에 따르면, 메모리 장치(100)는 클럭 생성부(300)를 포함할 수 있다. 클럭 생성부(300)는 외부 장치(예컨대, 메모리 컨트롤러(200) 또는 호스트(2000))로부터 외부 클럭 신호를 수신하고, 수신한 외부 클럭 신호를 이용하여 내부 클럭을 생성할 수 있다. 클럭 생성부(300)는 메모리 장치(100)에서 외부 장치(예컨대, 메모리 컨트롤러(200) 또는 호스트(2000))로 데이터를 송수신할 때 이용되는 내부 클럭을 생성할 수 있다. 즉, 메모리 장치(100)는 데이터 처리(data processing) 클럭 신호에 기초하여 외부 장치와 데이터를 송수신하는 데이터 송수신 동작을 수행할 수 있다.
메모리 컨트롤러(200)는 저장 장치(1000)의 전반적인 동작을 제어할 수 있다. 구체적으로, 메모리 컨트롤러(200)는 저장 장치(1000)에 전원이 인가되면 펌웨어(FW: firmware)를 실행할 수 있다. 펌웨어(FW)는 호스트(2000)로부터 입력된 요청을 수신하거나 호스트(2000)로 응답을 출력하는 호스트 인터페이스 레이어(HIL: Host Interface Layer), 호스트(2000)의 인터페이스와 메모리 장치(100)의 인터페이스 사이의 동작의 관리하는 플래시 변환 레이어(FTL: Flash Translation Layer) 및 메모리 장치(100)에 커맨드를 제공하거나, 메모리 장치(100)로부터 응답을 수신하는 플래시 인터페이스 레이어(FIL: Flash Interface Layer)를 포함할 수 있다.
메모리 컨트롤러(200)는 호스트(2000)로부터 데이터와 논리 어드레스(LA: Logical Address)를 입력 받고, 논리 어드레스를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 어드레스(PA: Physical Address)로 변환할 수 있다. 논리 어드레스는 논리 블록 어드레스(LBA: Logical Block Address)일 수 있고, 물리 어드레스는 물리 블록 어드레스(PBA: Physical Block Address)일 수 있다.
메모리 컨트롤러(200)는 호스트(2000)의 요청에 따라 프로그램 동작, 리드 동작 또는 이레이즈 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 블록 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다. 이레이즈 동작 시, 메모리 컨트롤러(200)는 이레이즈 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다.
본 발명의 일 실시 예에 따르면, 메모리 컨트롤러(200)는 호스트(2000)의 리드 요청에 따라 리드 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 그리고, 메모리 컨트롤러(200)는 리드 동작이 페일되면, 리드 전압의 레벨을 변경하여 리드 동작을 재시도(retry)하는 리드 리트라이 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
메모리 컨트롤러(200)는 호스트(2000)로부터의 요청과 무관하게 자체적으로 프로그램 동작, 리드 동작 또는 이레이즈 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling), 가비지 컬렉션(garbage collection), 리드 리클레임(read reclaim) 등의 배경 동작(background operation)을 수행하기 위해 사용되는 프로그램 동작, 리드 동작 또는 이레이즈 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
호스트(2000)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(1000)와 통신할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 블록도이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함할 수 있다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 로우 디코더(121)에 연결될 수 있다. 여기서, 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLn)을 통해 페이지 버퍼 그룹(123)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함할 수 있다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀일 수 있다. 같은 워드라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 즉, 주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)를 구동할 수 있다. 예를 들어, 주변 회로(120)는 제어 로직(130)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLn)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
구체적으로, 주변 회로(120)는 로우 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 컬럼 디코더(124), 입출력 회로(125) 및 센싱 회로(126)를 포함할 수 있다.
로우 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 그리고, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
로우 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성될 수 있다. 로우 디코더(121)는 제어 로직(130)으로부터 로우 어드레스(RADD)를 수신할 수 있다. 구체적으로, 로우 디코더(121)는 로우 어드레스(RADD)를 디코딩하도록 구성될 수 있다. 로우 디코더(121)는 디코딩된 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택할 수 있다. 그리고, 로우 디코더(121)는 디코딩된 어드레스에 따라 전압 생성부(122)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
예를 들어, 프로그램 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 수 있다. 프로그램 검증 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 수 있다. 리드 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 수 있다.
실시 예에서, 메모리 셀 어레이(110)의 소거 동작은 메모리 블록 단위로 수행될 수 있다. 소거 동작 시에 로우 디코더(121)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있고, 로우 디코더(121)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작할 수 있다. 구체적으로, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 메모리 장치(100)로 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 소거 전압 등을 생성할 수 있다. 즉, 전압 생성부(122)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 셀 어레이(110)의 동작 전압으로서 사용될 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 예를 들면, 전압 생성부(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 수 있다. 그리고, 생성된 복수의 전압들은 로우 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
페이지 버퍼 그룹(123)은 제1 내지 제n 페이지 버퍼들(PB1~PBn)을 포함할 수 있다. 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 각각 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 그리고, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 제어 로직(130)의 제어에 응답하여 동작할 수 있다. 구체적으로, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 데이터 입출력 회로(125)를 통해 수신한 데이터(DATA)를 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 수 있다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램될 수 있다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱전압을 가질 수 있다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱전압은 유지될 수 있다.
프로그램 검증 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 페이지 데이터를 읽을 수 있다.
리드 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(124)의 제어에 따라 데이터 입출력 회로(125)로 출력할 수 있다.
소거 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 제1 내지 제n 비트 라인들(BL1~BLn)을 플로팅(floating) 시킬 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(123) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(124)는 데이터 라인들(DL)을 통해 제1 내지 제n 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 메모리 컨트롤러(200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(130)에 전달하거나, 데이터(DATA)를 컬럼 디코더(124)와 주고받을 수 있다.
센싱 회로(126)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRYBIT)를 출력하여 주변 회로(120)를 제어할 수 있다.
또한, 제어 로직(130)은 패스(PASS) 또는 페일(FAIL) 신호에 응답하여 검증 동작이 패스(PASS) 또는 페일(FAIL) 되었는지를 판단할 수 있다. 그리고, 제어 로직(130)은 패스(PASS) 또는 페일(FAIL) 신호를 포함하는 검증 정보를 페이지 버퍼 그룹(123)에 임시로 저장하도록 페이지 버퍼 그룹(123)을 제어할 수 있다. 구체적으로, 제어 로직(130)은 패스(PASS) 또는 페일(FAIL) 신호에 응답하여, 메모리 셀의 프로그램 상태를 결정할 수 있다. 예를 들어, 메모리 셀이 트리플 레벨 셀(Triple Level Cell, TLC)로 동작하는 경우, 제어 로직(130)는 메모리 셀의 프로그램 상태가 소거 상태(E) 또는 제1 내지 제7 프로그램 상태(P1 내지 P7) 중 어느 하나인지 여부를 결정할 수 있다.
도 3은 본 발명의 일 실시 예에 따른 메모리 블록을 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 블록(BLKi)은 제1 셀렉트 라인과 제2 셀렉트 라인 사이에 서로 평행하게 배열된 다수의 워드 라인들이 연결될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 보다 구체적으로 설명하면, 메모리 블록(BLKi)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링들(strings; ST)을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들(ST)에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들(ST)에 공통으로 연결될 수 있다. 스트링들(ST)은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(MC1~MC16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(MC1~MC16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(MC1~MC16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 소스 셀렉트 트랜지스터들(SST)의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들(DST)의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(MC1~MC16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(BLKi)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들(PPG)이 포함될 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
싱글 레벨 셀(single level cell; SLC)은 1비트의 데이터를 저장할 수 있다. 싱글 레벨 셀의 하나의 물리 페이지(PG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PG)에 포함된 셀 개수만큼의 데이터 비트들을 포함할 수 있다.
멀티 레벨셀(Multi Level Cell; MLC), 트리플 레벨 셀(Triple Level Cell; TLC) 및 쿼드 레벨 셀(Quad Level Cell; QLC)는 2 비트 이상의 데이터를 저장할 수 있다. 이 경우 하나의 물리 페이지(PG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 외부 클럭 신호의 형태를 설명하기 위한 도면이다.
도 4를 참조하면, 제1 외부 클럭 신호(41) 및 제2 외부 클럭 신호(42)가 도시되어 있다. 메모리 장치(100)는 외부 장치로부터 입력된 외부 클럭 신호에 기초하여 데이터 처리 클럭 신호를 생성할 수 있다. 메모리 장치(100)로 입력되는 외부 클럭 신호는 디지털 신호가 1 또는 0이 반복적으로 되풀이되는 연속적인 토글 동작과 토글 동작이 일시 중단되는 포즈 구간을 포함하는 형태로 입력될 수 있다.
예를 들어, 제1 외부 클럭 신호(41)는 디지털 신호가 1 또는 0이 반복적으로 되풀이되는 연속적인 토글 동작의 형태로 입력된다. 그리고, 제2 외부 클럭 신호(42)는 토글 동작이 중단되는 포즈 구간을 포함하는 형태로 입력될 수 있다.
도 5는 본 발명의 일 실시 예에 따른 웜업 사이클(warm-up cycle) 동작을 설명하기 위한 도면이다.
도 5를 참조하면, 제1 데이터 처리 클럭 신호(CLK_DP1)를 포함하는 제1 신호 세트(51) 및 제2 데이터 처리 클럭 신호(CLK_DP2)를 포함하는 제2 신호 세트(52)가 도시되어 있다. 제1 신호 세트(51)는 입력된 외부 클럭 신호(EXT_CLK1)를 기초로 제1 데이터 처리 클럭 신호(CLK_DP1)를 생성한 형태가 도시되어 있다. 제1 신호 세트(51)는 외부 클럭 신호(EXT_CLK1)가 입력된 후, 인위적인 지연없이 제1 데이터 처리 클럭 신호(CLK_DP1)가 생성된 형태일 수 있다. 즉, 제1 신호 세트(51)는 웜업 사이클 동작을 포함하지 않은 일반적인 클럭 동작일 수 있다.
반면에, 제2 신호 세트(52)는 웜업 인에이블 신호(WARM_EN)에 따라 제2 데이터 처리 클럭 신호(CLK_DP2)를 생성할 수 있다. 구체적으로, 제2 신호 세트(52)는 웜업 인에이블 신호(WARM_EN)가 인가되기 전까지 입력된 외부 클럭 신호(EXT_CLK2)를 더미 신호로 인식하고, 웜업 인에이블 신호(WARM_EN)가 인가된 후에 입력된 외부 클럭 신호(EXT_CLK2)에 따라 제2 데이터 처리 클럭 신호(CLK_DP2)를 생성할 수 있다.
메모리 장치(100)와 외부 장치의 데이터 교환 속도가 빨라지면서, 신호 무결성 이슈(signal integrity issue)가 대두되고 있다. 고속의 클럭 토글시, 초기에 채널 효과로 인하여 신호 무결성 이슈(signal integrity issue)가 특히 문제될 수 있다. 메모리 장치(100)는 신호 무결성 이슈(signal integrity issue)를 피하기 위하여 초기 토글 동작을 더미 사이클 또는 더미 신호로 인식할 수 있다. 즉, 웜업 사이클 동작은 외부 클럭 신호의 일부 구간을 더미 신호로 인식하도록 메모리 장치(100)를 제어하는 동작일 수 있다. 그리고, 메모리 장치(100)는 웜업 사이클 동작을 이용하여 클럭 토글 초기에 채널 효과로 인하여 발생하는 신호 무결성 이슈(signal integrity issue)를 방지할 수 있다.
도 6은 종래의 포즈 구간 이후 웜업 사이클 동작을 설명하기 위한 도면이다.
도 6을 참조하면, 외부 클럭 신호(EXT_CLK)가 포즈 구간 이후 재개된 경우, 종래 방법에 따라 생성된 데이터 처리 클럭 신호(CLK_DP)가 도시되어 있다. 구체적으로, 종래의 메모리 장치로 외부 클럭 신호(EXT_CLK)가 입력되는 경우에도, 종래의 메모리 장치는 웜업 인에이블 신호(WARM_EN)가 입력되기 전에 입력된 외부 클럭 신호(EXT_CLK)를 더미 신호로 인식할 수 있다. 다만, 종래의 방법에 따르면, 외부 클럭 신호(EXT_CLK)의 토글 동작이 일시중단되는 포즈(pause) 구간 이후에는 외부 웜업 인에이블 신호(WARM_EN)를 리셋하는 신호 및 구성이 없다. 따라서, 초기에 웜업 사이클 동작이 수행된 이후에 웜업 인에이블 신호(WARM_EN)가 셋(set)되어 있는 상태이므로, 신호 무결성 이슈(signal integrity issue)가 발생할 수 있다.
도 7은 본 발명의 일 실시 예에 따른 포즈 구간을 포함하는 웜업 사이클 동작을 설명하기 위한 타이밍도이다.
도 7을 참조하면, 외부 클럭 신호(EXT_CLK), 내부 클럭 신호(INT_CLK), 웜업 인에이블 신호(WARM_EN), 데이터 처리 클럭 신호(CLK_DP), 카운트 인에이블 신호(CNT_EN), 체크 신호(CNT_CHK) 및 웜업 리셋 신호(RST_PAUSE)에 대한 타이밍도가 도시되어 있다.
우선, 외부 클럭으로부터 외부 클럭 신호(EXT_CLK)를 수신하면, 메모리 장치(100)는 외부 클럭 신호(EXT_CLK)에 기초하여 내부 클럭 신호(INT_CLK)를 메모리 장치(100)의 내부로 제공할 수 있다. 그리고, 메모리 장치(100)는 기설정된 시간 이후, 웜업 인에이블 신호(WARM_EN)를 생성할 수 있다.
그리고, 메모리 장치(100)는 외부 클럭 신호(EXT_CLK)에 기초하여 내부 클럭 신호(INT_CLK)를 생성할 수 있다. 구체적으로, 메모리 장치(100)는 내부 클럭 신호(INT_CLK) 및 웜업 인에이블 신호(WARM_EN)에 따라 데이터 처리 클럭 신호(CLK_DP)를 생성할 수 있다. 데이터 처리 클럭 신호(CLK_DP)가 감지되면, 메모리 장치(100)는 카운트 인에이블 신호(CNT_EN)를 생성할 수 있다. 메모리 장치(100)는 카운트 인에이블 신호(CNT_EN)에 따라 데이터 처리 클럭 신호(CLK_DP)의 토글 수를 카운트할 수 있다. 구체적으로, 메모리 장치(100)는 데이터 처리 클럭 신호(CLK_DP)의 엣지(edge)를 감지하여 데이터 처리 클럭 신호(CLK_DP)의 토글 수를 카운트할 수 있다. 메모리 장치(100)는 일정 주기(예컨대, 체크 신호(CNT_CHK)의 주기)마다 카운트된 데이터 처리 클럭 신호(CLK_DP)의 토글 수를 기설정된 횟수와 비교하여 데이터 처리 클럭 신호(CLK_DP)의 상태를 확인할 수 있다. 그리고, 메모리 장치(100)는 데이터 처리 클럭 신호(CLK_DP)가 포즈 상태이면, 웜업 리셋 신호(RST_PAUSE)를 생성하고, 카운트 인에이블 신호(CNT_EN)를 디스에이블시킬 수 있다. 구체적으로, 카운트된 데이터 처리 클럭 신호(CLK_DP)의 토글 수가 기설정된 횟수보다 크거나 같은 경우, 메모리 장치(100)는 웜업 인에이블 신호(WARM_EN) 및 카운트 인에이블 신호(CNT_EN)의 상태를 유지시킬 수 있다. 또는, 카운트된 데이터 처리 클럭 신호(CLK_DP)의 토글 수가 기설정된 횟수보다 작은 경우, 메모리 장치(100)는 웜업 리셋 신호(RST_PAUSE)를 생성하고, 카운트 인에이블 신호(CNT_EN)를 디스에이블시킬 수 있다. 즉, 메모리 장치(100)는 데이터 처리 클럭 신호(CLK_DP)가 일시 중단되는 포즈 상태인 경우, 웜업 인에이블 신호(WARM_EN) 및 카운트 인에이블 신호(CNT_EN)를 리셋할 수 있다.
이후, 외부 클럭 신호(EXT_CLK)가 감지되면, 메모리 장치(100)는 웜업 사이클 동작을 동일하게 수행할 수 있다.
도 8은 본 발명의 일 실시 예에 따른 클럭 생성부를 설명하기 위한 도면이다.
도 8을 참조하면, 클럭 생성부(300)는 웜업 동작 제어부(310) 및 포즈 감지부(320)를 포함할 수 있다.
클럭 생성부(300)는 외부 클럭으로부터 입력된 외부 클럭 신호(EXT_CLK)에 기초하여 데이터 처리 클럭 신호(CLK_DP)를 생성할 수 있다. 구체적으로, 클럭 생성부(300)는 수신기를 포함할 수 있고, 수신기는 외부 클럭으로부터 외부 클럭 신호(EXT_CLK)를 수신할 수 있다. 수신기는 외부 클럭 신호(EXT_CLK)에 기초하여 내부 클럭 신호(INT_CLK)를 웜업 동작 제어부(310)로 전송할 수 있다.
웜업 동작 제어부(310)는 내부 클럭 신호(INT_CLK)가 감지되면, 웜업 인에이블 신호(WARM_EN)를 생성할 수 있다. 구체적으로, 웜업 동작 제어부(310)는 수신기로부터 내부 클럭 신호(INT_CLK)를 수신하면 기설정된 시간후 웜업 인에이블 신호(WARM_EN)를 생성할 수 있다.
포즈 감지부(320)는 데이터 처리 클럭 신호(CLK_DP)를 수신하고, 수신된 데이터 처리 클럭 신호(CLK_DP)에 기초하여 토글 동작이 중단되는 포즈(Pause) 구간이 존재하는지 판단할 수 있다. 그리고, 포즈(Pause) 구간이 존재하는 것으로 판단되면, 포즈 감지부(320)는 웜업 동작을 리셋하기 위한 웜업 리셋 신호(RST_PAUSE)를 웜업 동작 제어부로 전송할 수 있다.
웜업 동작 제어부(310)는 포즈 감지부(320)로부터 수신한 웜업 리셋 신호(RST_PAUSE)에 기초하여 웜업 사이클 동작을 리셋할 수 있다. 구체적으로, 웜업 동작 제어부(310)는 포즈 감지부(320)로부터 웜업 리셋 신호(RST_PAUSE)를 수신하면, 웜업 동작 제어부(310)는 웜업 인에이블 신호(WARM_EN)를 디스에이블 시킬 수 있다. 웜업 리셋 신호(RST_PAUSE)는 웜업 동작 제어부(310)가 웜업 인에이블 신호(WARM_EN)을 리셋하도록 제어할 수 있다. 그리고, 웜업 동작 제어부(310)가 내부 클럭 신호(INT_NLK)를 다시 수신하면, 웜업 동작 제어부(310)는 웜업 인에이블 신호(WARM_EN)를 생성할 수 있고, 웜업 사이클 동작은 다시 적용될 수 있다. 즉, 포즈 구간 이후에 외부 클럭 신호(EXT_CLK)가 재개(resume)되는 경우, 웜업 동작 제어부(310)는 셋(set) 또는 인에이블된 웜업 인에이블 신호(WARM_EN)를 생성할 수 있고, 클럭 생성부(300)는 웜업 사이클 동작이 적용된 데이터 처리 클럭 신호(CLK_DP)를 생성할 수 있다. 즉, 클럭 생성부(300)는 재개된 외부 클럭 신호(EXT_CLK)의 초기 구간을 더미 신호로 인식할 수 있다.
도 9는 본 발명의 일 실시 예에 따른 포즈 감지부를 설명하기 위한 도면이다.
도 9를 참조하면, 포즈 감지부(320)는 카운터(321), 카운터 제어부(323) 및 비교기(325)를 포함할 수 있다.
카운터(321)는 카운트 인에이블 신호(CNT_EN)가 입력되면, 데이터 처리 클럭 신호(CLK_DP)의 엣지(edge)를 카운트할 수 있다. 그리고, 카운터(321)는 데이터 처리 클럭 신호(CLK_DP)를 카운트한 결과(CNT<N:0>)를 비교기(325)로 전송할 수 있다.
카운터 제어부(323)는 데이터 처리 클럭 신호(CLK_DP)가 감지되면, 카운터(321)가 데이터 처리 클럭 신호(CLK_DP)를 감지하도록 카운트 인에이블 신호(CNT_EN)을 생성할 수 있다. 카운터 제어부(323)는 생성된 카운트 인에이블 신호(CNT_EN)를 카운터(321)로 전송하고, 카운터 제어부(323)는 카운터(321)가 데이터 처리 클럭 신호(CLK_DP)의 토글 수를 카운트하도록 제어할 수 있다. 그리고, 카운터 제어부(323)는 일정한 주기를 갖는 카운트 체크 신호(CNT_CHK)를 생성할 수 있다. 카운트 체크 신호(CNT_CHK)는 데이터 처리 클럭 신호(CLK_DP)를 카운트한 결과(CNT<N:0>)의 변화를 확인하는데 이용될 수 있다. 그리고, 카운터 제어부(323)는 카운트 체크 신호(CNT_CHK)를 비교기(325)로 전송할 수 있다.
비교기(325)는 포즈 구간을 감지할 수 있다. 구체적으로, 비교기(325)는 카운터(321)로부터 데이터 처리 클럭 신호(CLK_DP)의 엣지(edge)를 카운트한 결과(CNT<N:0>)를 수신할 수 있다. 그리고, 비교기(325)는 일정한 주기를 갖는 카운트 체크 신호(CNT_CHK)를 수신할 수 있다. 비교기(325)는 일정한 주기마다 카운트한 결과(CNT<N:0>)를 기설정된 횟수와 비교할 수 있다. 그리고, 비교기(325)는 카운트한 결과(CNT<N:0>)를 이용하여 포즈 구간을 감지할 수 있다. 구체적으로, 비교기(325)는 카운트한 결과(CNT<N:0>)가 기설정된 횟수보다 작은 경우, 비교기(325)는 웜업 리셋 신호(RST_PAUSE)를 생성할 수 있다. 예를 들어, 기설정된 횟수가 20인 경우, 비교기(325)는 카운트 체크 신호(CNT_CHK)를 수신할 때마다 데이터 처리 클럭 신호(CLK_DP)의 엣지(edge)를 카운트한 결과(CNT<N:0>)를 기설정된 횟수인 20과 비교할 수 있고, 데이터 처리 클럭 신호(CLK_DP)의 엣지(edge)를 카운트한 결과(CNT<N:0>)가 20과 같거나 큰 경우에는 토글 동작이 수행중인 것으로 판단할 수 있다. 반면에, 비교기(325)는 데이터 처리 클럭 신호(CLK_DP)의 엣지(edge)를 카운트한 결과(CNT<N:0>)가 20보다 작은 경우에 포즈 구간이 존재하는 것으로 판단할 수 있다. 그리고, 포즈 구간이 존재하는 경우, 비교기(325)는 웜업 리셋 신호(RST_PAUSE)를 생성할 수 있다.
도 10은 본 발명의 일 실시 예에 따른 카운터 제어부를 설명하기 위한 도면이다.
도 10을 참조하면, 카운터 제어부(323)는 카운트 인에이블 신호(CNT_EN) 및 카운트 체크 신호(CNT_CHK)를 생성할 수 있다. 구체적으로, 데이터 처리 클럭 신호(CLK_DP)가 감지되면, 카운터 제어부(323)는 인에이블 제어부(ENABLE CNTL)를 이용하여 카운트 인에이블 신호(CNT_EN)을 생성할 수 있다. 그리고, 카운터 제어부(323)는 링 오실레이터(RING Oscillator)를 이용하여 카운트 체크 신호(CNT_CHK)의 주기를 결정할 수 있고, 카운터 제어부(323)는 신호 생성부(PLS GEN)를 이용하여 체크 신호(CNT_CHK)를 생성할 수 있다. 카운트 체크 신호(CNT_CHK)는 데이터 처리 클럭 신호(CLK_DP)를 카운트한 결과(CNT<N:0>)의 변화를 확인하는데 이용될 수 있다.
도 11은 본 발명의 일 실시 예에 따른 링 오실레이터를 설명하기 위한 도면이다.
도 11을 참조하면, 링 오실레이터는 복수의 인버터(inverter)를 포함할 수 있다. 복수의 인버터는 체인을 형성할 수 있고, 복수의 인버터의 수는 카운트 체크 신호(CNT_CHK)의 필요 주기에 따라 설정될 수 있다. 카운트 인에이블 신호(CNT_EN)가 링 오실레이터로 입력되면, 링 오실레이터는 일정 주기를 갖는 오실레이터 신호(OSC_OUT)를 생성할 수 있다. 그리고, 오실레이터 신호(OSC_OUT)는 신호 생성부(PLS GEN)로 전달되고, 신호 생성부(PLS GEN)는 오실레이터 신호(OSC_OUT)에 기초하여 체크 신호(CNT_CHK)를 생성할 수 있다.
도 12는 본 발명의 일 실시 예에 따른 카운터 제어부의 타이밍도를 설명하기 위한 도면이다.
도 12를 참조하면, 데이터 처리 클럭 신호(CLK_DP), 카운트 인에이블 신호(CNT_EN), 오실레이터 신호(OSC_OUT) 및 체크 신호(CNT_CHK)의 타이밍도가 도시되어 있다.
우선, 데이터 처리 클럭 신호(CLK_DP)가 토글하게 되면, 카운트 인에이블 신호(CNT_EN)가 인에이블될 수 있다. 카운트 인에이블 신호(CNT_EN)이 인에이블된 후, 링 오실레이터의 동작에 의해 일정 주기를 갖는 오실레이터 신호(OSC_OUT)가 생성될 수 있다. 오실레이터 신호(OSC_OUT)는 신호 생성부(PLS GEN)로 전달되어 오실레이터 신호(OSC_OUT)의 각 엣지(예컨대, 상승 및 하강)를 감지하여 매 엣지마다 체크 신호(CNT_CHK)를 만들수 있다. 즉, 오실레이터 신호(OSC_OUT)의 디지털 값이 0에서 1로 변경될 때, 1에서 0으로 변경될 때마다 신호 생성부(PLS GEN)는 체크 신호(CNT_CHK)를 생성할 수 있다. 신호 생성부(PLS GEN)에서 생성된 체크 신호(CNT_CHK)는 비교기(325)로 전달될 수 있고, 비교기(325)는 일정 주기마다 데이터 처리 클럭 신호(CLK_DP)의 토글 수를 체크할 수 있다.
도 13은 본 발명의 다른 실시 예에 따른 메모리 컨트롤러를 설명하기 위한 도면이다.
도 13을 참조하면, 메모리 컨트롤러(1300)는 프로세서(1310), RAM(1320), 에러 정정 회로(1330), ROM(1360), 호스트 인터페이스(1370), 및 플래시 인터페이스(1380)를 포함할 수 있다. 도 14에 도시된 메모리 컨트롤러(1300)는 도 1에 도시된 메모리 컨트롤러(200)의 일 실시 예일 수 있다.
프로세서(1310)는 호스트 인터페이스(1370)를 이용하여 호스트(2000)와 통신하고, 메모리 컨트롤러(1300)의 동작을 제어하기 위해 논리 연산을 수행할 수 있다. 예를 들면, 프로세서(1310)는 호스트(2000) 또는 외부 장치로부터 수신한 요청에 기초하여 프로그램 명령, 데이터 파일, 데이터 구조 등을 로드하고, 각종 연산을 수행하거나 커맨드 및 어드레스를 생성할 수 있다. 예를 들어, 프로세서(1310)는 프로그램 동작, 리드 동작, 소거 동작, 서스펜드 동작 및 파라미터 셋팅 동작에 필요한 다양한 커맨드들(commands)을 생성할 수 있다.
그리고, 프로세서(1310)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서(1310)는 플래시 변환 계층(FTL)을 통해 호스트(2000)가 제공한 논리 블록 어드레스(Logical Block Address, LBA)를 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층(FTL)의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
그리고, 프로세서(1310)는 호스트(2000)의 요청 없이 커맨드를 생성할 수 있다. 예를 들면, 프로세서(1310)는 메모리 장치(100)의 웨어 레벨링(wear leveling)을 위한 동작들, 메모리 장치(100)의 가비지 컬렉션(garbage collection)을 위한 동작들과 같은 배경(background) 동작들을 위해 커맨드를 생성할 수 있다.
RAM(1320)은 프로세서(1310)의 버퍼 메모리, 동작 메모리 또는 캐시 메모리로 사용될 수 있다. 그리고, RAM(1320)은 프로세서(1310)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. RAM(1320)은 프로세서(1310)에 의해 처리되는 데이터를 저장할 수 있다. 그리고, RAM(1320)은 구현시에 SRAM(Static RAM) 또는 DRAM(Dynamic RAM)을 포함하여 구현될 수 있다.
에러 정정 회로(1330)는 프로그램 동작 또는 리드 동작시 에러를 검출하고 검출된 에러를 정정할 수 있다. 구체적으로, 에러 정정 회로(1330)는 에러 정정 코드(Error Correction Code, ECC)에 따라 에러 정정 동작을 수행할 수 있다. 그리고, 에러 정정 회로(1330)는 메모리 장치(100)에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩이 수행된 데이터는 플래시 인터페이스(1380)를 통해 메모리 장치(100)로 전달될 수 있다. 또한, 에러 정정 회로(1330)는 메모리 장치(100)로부터 플래시 인터페이스(1380)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다.
ROM(1360)은 메모리 컨트롤러(1300)의 동작에 필요한 다양한 정보들을 저장하는 저장부(storage unit)로서 사용될 수 있다. 구체적으로, ROM(1360)는 맵 테이블(map table)을 포함할 수 있고, 맵 테이블에는 물리-논리 어드레스 정보와 논리-물리 어드레스 정보가 저장될 수 있다. 그리고, ROM(1360)은 프로세서(1310)에 의해 제어될 수 있다.
호스트 인터페이스(1370)는 호스트(2000) 및 메모리 컨트롤러(1300) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함할 수 있다. 구체적으로, 호스트 인터페이스(1370)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer system interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(2000)와 통신하도록 구성될 수 있다.
플래시 인터페이스(1380)는 프로세서(1310)의 제어에 따라 통신 프로토콜을 이용하여 메모리 장치(100)와 통신을 수행할 수 있다. 구체적으로, 플래시 인터페이스(1380)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치(100)와 통신할 수 있다. 예를 들어, 플래시 인터페이스(1380)은 낸드 인터페이스(NAND interface)를 포함할 수 있다.
도 14는 본 발명의 일 실시 예에 따른 메모리 카드 시스템을 설명하기 위한 도면이다.
도 14를 참조하면, 메모리 카드 시스템(3000)은 메모리 컨트롤러(3100), 메모리 장치(3200) 및 커넥터(3300)를 포함할 수 있다.
메모리 컨트롤러(3100)는 메모리 장치(3200)와 전기적으로 연결되고, 메모리 컨트롤러(3100)는 메모리 장치(3200)를 액세스하도록 구성될 수 있다. 예를 들어, 메모리 컨트롤러(3100)는 메모리 장치(3200)에 대한 리드 동작, 프로그램 동작, 이레이즈 동작 및 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(3100)는 메모리 장치(3200) 및 호스트 사이에 인터페이스를 제공하도록 구성될 수 있다. 그리고, 메모리 컨트롤러(3100)는 메모리 장치(3200)를 제어하기 위한 펌웨어(firmware)를 구동할 수 있다.
예를 들어, 메모리 컨트롤러(3100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(3100)는 커넥터(3300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(3100)는 특정한 통신 규격에 따라 외부 장치(예컨대, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(3100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer system interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있다. 예시적으로, 커넥터(3300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(3200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin Transfer Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
메모리 컨트롤러(3100) 및 메모리 장치(3200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(3100) 및 메모리 장치(3200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 15는 본 발명의 일 실시 예에 따른 SSD(Solid State Drive) 시스템을 설명하기 위한 도면이다.
도 15를 참조하면, SSD 시스템(4000)은 호스트(4100) 및 SSD(4200)를 포함할 수 있다. SSD(4200)는 신호 커넥터(4001)를 통해 호스트(4100)와 신호(SIG)를 주고받고, 전원 커넥터(4002)를 통해 전원(PWR)을 입력 받을 수 있다. SSD(4200)는 SSD 컨트롤러(4210), 복수의 플래시 메모리들(4221~422n), 보조 전원 장치(4230), 및 버퍼 메모리(4240)를 포함할 수 있다.
실시 예에서, SSD 컨트롤러(4210)는 도 13을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다. SSD 컨트롤러(4210)는 호스트(4100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(4221~422n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(4100) 및 SSD(4200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer system interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(4230)는 전원 커넥터(4002)를 통해 호스트(4100)와 연결될 수 있다. 보조 전원 장치(4230)는 호스트(4100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(4230)는 호스트(4100)로부터의 전원 공급이 원활하지 않을 경우, SSD(4200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(4230)는 SSD(4200) 내에 위치할 수도 있고, SSD(4200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(4230)는 메인 보드에 위치하며, SSD(4200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(4240)는 SSD(4200)의 버퍼 메모리로 동작할 수 있다. 예를 들어, 버퍼 메모리(4240)는 호스트(4100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(4221~422n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(4221~422n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(4240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 16은 본 발명의 일 실시 예에 따른 사용자 시스템을 설명하기 위한 도면이다.
도 16을 참조하면, 사용자 시스템(5000)은 애플리케이션 프로세서(5100), 메모리 모듈(5200), 네트워크 모듈(5300), 스토리지 모듈(5400), 및 사용자 인터페이스(5500)를 포함할 수 있다.
애플리케이션 프로세서(5100)는 사용자 시스템(5000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(5100)는 사용자 시스템(5000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(5100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(5200)은 사용자 시스템(5000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(5200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(5100) 및 메모리 모듈(5200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(5300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(5300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(5300)은 애플리케이션 프로세서(5100)에 포함될 수 있다.
스토리지 모듈(5400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(5400)은 애플리케이션 프로세서(5100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(5400)은 스토리지 모듈(5400)에 저장된 데이터를 애플리케이션 프로세서(5100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(5400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(5400)은 사용자 시스템(5000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(5400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 1를 참조하여 설명한 메모리 장치(100)와 동일하게 동작할 수 있다. 스토리지 모듈(5400)은 도 1을 참조하여 설명된 저장 장치(1000)과 동일하게 동작할 수 있다.
사용자 인터페이스(5500)는 애플리케이션 프로세서(5100)에 데이터 또는 명령어를 입력하거나, 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(5500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(5500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
100: 메모리 장치
300: 클럭 생성부
310: 웜업 동작 제어부
320: 포즈 감지부
300: 클럭 생성부
310: 웜업 동작 제어부
320: 포즈 감지부
Claims (19)
- 외부 클럭으로부터 입력된 외부 클럭 신호에 기초하여 데이터 처리 클럭 신호를 생성하는 클럭 생성부;
상기 데이터 처리 클럭 신호에 기초하여 외부 장치와 데이터를 송수신하는 데이터 송수신 동작을 수행하는 입출력 회로;를 포함하되,
상기 클럭 생성부는,
상기 외부 클럭 신호의 일부 구간을 더미 신호로 인식하도록 웜업 인에이블 신호를 생성하고, 상기 외부 클럭 신호의 토글 동작이 일시 중단되는 포즈 구간이 감지되면, 상기 웜업 인에이블 신호를 리셋하는 웜업 동작 제어부;를 포함하는 메모리 장치.
- 제1항에 있어서,
상기 클럭 생성부는,
상기 데이터 처리 클럭 신호를 기초로 상기 포즈 구간을 감지하는 포즈 감지부;를 더 포함하는 메모리 장치.
- 제2항에 있어서,
상기 포즈 감지부는,
상기 데이터 처리 클럭 신호의 토글 수를 카운트하는 카운터; 및
상기 데이터 처리 클럭 신호가 감지되면, 상기 카운터가 상기 데이터 처리 클럭 신호의 토글 수를 카운트하도록 카운트 인에이블 신호를 생성하는 카운터 제어부;를 더 포함하는 메모리 장치.
- 제3항에 있어서,
상기 카운터 제어부는,
일정한 주기를 갖는 카운트 체크 신호를 생성하고,
상기 포즈 감지부는,
상기 카운트 체크 신호를 이용하여 상기 일정한 주기에 따라 상기 데이터 처리 클럭 신호의 토글 수를 카운트하는 메모리 장치.
- 제3항에 있어서,
상기 카운터 제어부는,
상기 포즈 구간이 감지되면, 상기 카운트 인에이블 신호를 디스에이블 시키는 메모리 장치.
- 제2항에 있어서,
상기 포즈 감지부는,
상기 데이터 처리 클럭 신호의 토글 수를 기설정된 횟수와 비교하여 상기 포즈 구간을 감지하는 비교기;를 더 포함하는 메모리 장치.
- 제6항에 있어서,
상기 비교기는,
상기 포즈 구간이 감지되면, 상기 웜업 인에이블 신호를 리셋하도록 웜업 리셋 신호를 생성하는 메모리 장치.
- 제1항에 있어서,
상기 클럭 생성부는,
상기 포즈 구간 이후, 상기 외부 클럭 신호의 입력이 재개되면, 상기 재개된 외부 클럭의 일부 구간을 더미 신호로 인식하는 메모리 장치.
- 제8항에 있어서,
상기 웜업 동작 제어부는,
상기 재개된 외부 클럭의 일부 구간을 더미 신호로 인식하도록 상기 웜업 인에이블 신호를 생성하는 메모리 장치.
- 제1항에 있어서,
상기 일부 구간은,
상기 외부 클럭 신호가 입력된 후, 기설정된 시간 간격에 대응되는 구간인 메모리 장치.
- 외부 장치와 데이터를 송수신하는 메모리 장치의 동작 방법에 있어서,
외부 클럭으로부터 외부 클럭 신호를 수신하는 단계;
상기 외부 클럭 신호의 일부 구간을 더미 신호로 인식하도록 웜업 인에이블 신호를 생성하는 단계;
상기 웜업 인에이블 신호 및 상기 외부 클럭 신호에 기초하여 데이터 처리 클럭 신호를 생성하는 단계;
상기 외부 클럭 신호의 토글 동작이 일시 중단되는 포즈 구간을 감지하는 단계; 및
상기 포즈 구간이 감지되면, 상기 웜업 인에이블 신호를 리셋하는 단계;를 포함하는 메모리 장치의 동작 방법.
- 제11항에 있어서,
상기 포즈 구간을 감지하는 단계는,
상기 데이터 처리 클럭 신호를 기초로 상기 포즈 구간을 감지하는 메모리 장치의 동작 방법.
- 제12항에 있어서,
상기 포즈 구간을 감지하는 단계는,
상기 데이터 처리 클럭 신호가 감지되면, 상기 데이터 처리 클럭 신호의 토글 수를 카운트하도록 카운트인에이블 신호를 생성하는 단계; 및
상기 데이터 처리 클럭 신호의 토글 수를 카운트하는 단계;를 더 포함하는 메모리 장치의 동작 방법.
- 제13항에 있어서,
상기 포즈 구간을 감지하는 단계는,
일정한 주기를 갖는 카운트 체크 신호를 이용하여 상기 일정한 주기에 따라 상기 데이터 처리 클럭 신호의 토글 수를 카운트하는 메모리 장치의 동작 방법.
- 제11항에 있어서,
상기 포즈 구간이 감지되면, 카운트 인에이블 신호를 디스에이블 시키는 단계;를 더 포함하는 메모리 장치의 동작 방법.
- 제11항에 있어서,
상기 포즈 구간을 감지하는 단계는,
상기 데이터 처리 클럭 신호의 토글 수를 기설정된 횟수와 비교하여 상기 포즈 구간을 감지하는 메모리 장치의 동작 방법.
- 제11항에 있어서,
상기 웜업 인에이블 신호를 리셋하는 단계는,
상기 포즈 구간이 감지되면, 상기 웜업 인에이블 신호를 리셋하도록 웜업 리셋 신호를 생성하는 단계;를 더 포함하는 메모리 장치의 동작 방법.
- 제11항에 있어서,
상기 포즈 구간 이후, 상기 외부 클럭 신호의 입력이 재개되면, 상기 재개된 외부 클럭 신호의 일부 구간을 더미 신호로 인식하도록 웜업 인에이블 신호를 생성하는 단계;를 더 포함하는 메모리 장치의 동작 방법.
- 제11항에 있어서,
상기 일부 구간은,
상기 외부 클럭 신호가 입력된 후, 기설정된 시간에 대응되는 구간인 메모리 장치의 동작 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210017016A KR20220113164A (ko) | 2021-02-05 | 2021-02-05 | 저장 장치 및 그 동작 방법 |
| US17/365,252 US11614768B2 (en) | 2021-02-05 | 2021-07-01 | Storage device and operating method thereof |
| CN202111261054.XA CN114863965A (zh) | 2021-02-05 | 2021-10-28 | 存储器装置及其操作方法以及半导体设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210017016A KR20220113164A (ko) | 2021-02-05 | 2021-02-05 | 저장 장치 및 그 동작 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220113164A true KR20220113164A (ko) | 2022-08-12 |
Family
ID=82628170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210017016A KR20220113164A (ko) | 2021-02-05 | 2021-02-05 | 저장 장치 및 그 동작 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11614768B2 (ko) |
| KR (1) | KR20220113164A (ko) |
| CN (1) | CN114863965A (ko) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002330062A (ja) | 2001-05-01 | 2002-11-15 | Toshiba Lsi System Support Kk | ウォーミングアップ検出回路、パワーオンリセット回路及び起動回路 |
| DE102004025900A1 (de) * | 2004-05-27 | 2005-12-22 | Infineon Technologies Ag | Leselatenz-Steuerschaltung |
| KR100579053B1 (ko) | 2004-08-26 | 2006-05-12 | 삼성전자주식회사 | 스마트 카드와 메모리 카드간의 멀티 인터페이스 방법 및멀티 인터페이스 카드 |
| US7518419B1 (en) * | 2006-12-15 | 2009-04-14 | National Semiconductor Corporation | Wideband power-on reset circuit |
| JP5589658B2 (ja) * | 2010-08-12 | 2014-09-17 | 富士通株式会社 | クロック供給装置およびクロック供給方法 |
-
2021
- 2021-02-05 KR KR1020210017016A patent/KR20220113164A/ko active Search and Examination
- 2021-07-01 US US17/365,252 patent/US11614768B2/en active Active
- 2021-10-28 CN CN202111261054.XA patent/CN114863965A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN114863965A (zh) | 2022-08-05 |
| US11614768B2 (en) | 2023-03-28 |
| US20220253090A1 (en) | 2022-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20220082509A (ko) | 저장 장치 및 그 동작 방법 | |
| KR20210055514A (ko) | 스토리지 장치 및 그 동작 방법 | |
| KR20210062364A (ko) | 메모리 장치 및 그것의 동작 방법 | |
| KR20210077451A (ko) | 저장 장치 및 그 동작 방법 | |
| US11756607B2 (en) | Memory controller and method of operating the same | |
| US11650927B2 (en) | Memory device with a training buffer and method of operating the same | |
| US11880274B2 (en) | Host device, memory controller, and computing system including the same | |
| US11836370B2 (en) | Storage device and operating method thereof | |
| US11513726B2 (en) | Storage device and method of operating the same | |
| US11687270B2 (en) | Storage device and operating method performing garbage collection of cyclical data | |
| KR20220048864A (ko) | 저장 장치 및 그 동작 방법 | |
| US11614768B2 (en) | Storage device and operating method thereof | |
| US11567703B2 (en) | Memory device comprising queue layer and storage device including the same | |
| US11908532B2 (en) | Memory device and method of operating the memory device | |
| US11599275B2 (en) | Memory controller for controlling power loss recovery and method of operating the same | |
| US11482261B2 (en) | Memory device and method of operating with different input/output modes | |
| US20230238040A1 (en) | Storage device and operating method thereof | |
| US20230177897A1 (en) | Storage device and method of operating the same | |
| US20230305741A1 (en) | Storage device and operating method thereof | |
| KR20220111577A (ko) | 메모리 장치 및 그 동작 방법 | |
| KR20220059272A (ko) | 저장 장치 및 그 동작 방법 | |
| KR20220157155A (ko) | 스토리지 장치 및 그 동작 방법 | |
| KR20220064592A (ko) | 저장 장치 및 그 동작 방법 | |
| KR20220140368A (ko) | 메모리 장치 및 그 동작 방법 | |
| KR20220127067A (ko) | 저장 장치 및 그 동작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |