KR20220064592A - 저장 장치 및 그 동작 방법 - Google Patents

저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20220064592A
KR20220064592A KR1020200150828A KR20200150828A KR20220064592A KR 20220064592 A KR20220064592 A KR 20220064592A KR 1020200150828 A KR1020200150828 A KR 1020200150828A KR 20200150828 A KR20200150828 A KR 20200150828A KR 20220064592 A KR20220064592 A KR 20220064592A
Authority
KR
South Korea
Prior art keywords
memory
event
page
event information
storage device
Prior art date
Application number
KR1020200150828A
Other languages
English (en)
Inventor
김태하
김지열
나형주
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200150828A priority Critical patent/KR20220064592A/ko
Priority to US17/328,697 priority patent/US11604596B2/en
Priority to CN202110716633.2A priority patent/CN114496035A/zh
Publication of KR20220064592A publication Critical patent/KR20220064592A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Abstract

본 기술은 저장 장치에 관한 것으로, 본 기술에 따른 저장 장치는 복수의 메모리 블록들을 포함하는 메모리 장치, 상기 복수의 메모리 블록들에 각각 포함된 이벤트 페이지들을 나타내는 이벤트 정보를 저장하는 버퍼 메모리 장치 및 상기 복수의 메모리 블록들 중 데이터의 저장이 완료되지 않은 상태에서 이벤트가 발생하면, 상기 이벤트가 발생한 이벤트 페이지에 대한 이벤트 정보를 상기 버퍼 메모리 장치에 저장하고, 상기 이벤트 정보를 기초로 상기 복수의 메모리 블록들에 각각 포함된 복수의 페이지들 중 상기 이벤트 페이지들을 제외한 나머지 페이지들 중 적어도 하나의 페이지를 리드하는 테스트 리드 동작을 수행하고, 상기 테스트 리드 동작이 페일되면, 상기 테스트 리드 동작이 페일된 메모리 블록에 포함된 페이지들 중 상기 테스트 리드 동작이 페일된 페이지를 제외한 유효 페이지들에 저장된 데이터를 대체 블록으로 이동시키는 마이그레이션 동작을 수행하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다.

Description

저장 장치 및 그 동작 방법 {STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 저장 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.
휘발성 메모리 장치는 전원이 공급된 경우에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는 향상된 미디어 스캔 동작을 수행하는 저장 장치 및 이의 동작 방법을 제공한다.
본 발명의 일 실시 예에 따른 저장 장치는 복수의 메모리 블록들을 포함하는 메모리 장치, 상기 복수의 메모리 블록들에 각각 포함된 이벤트 페이지들을 나타내는 이벤트 정보를 저장하는 버퍼 메모리 장치 및 상기 복수의 메모리 블록들 중 데이터의 저장이 완료되지 않은 상태에서 이벤트가 발생하면, 상기 이벤트가 발생한 이벤트 페이지에 대한 정보를 상기 버퍼 메모리 장치에 저장하고, 상기 이벤트 정보를 기초로 상기 복수의 메모리 블록들에 각각 포함된 복수의 페이지들 중 상기 이벤트 페이지들을 제외한 나머지 페이지들 중 적어도 하나의 페이지를 리드하는 테스트 리드 동작을 수행하고, 상기 테스트 리드 동작이 페일되면, 상기 테스트 리드 동작이 페일된 메모리 블록에 포함된 페이지들 중 상기 테스트 리드 동작이 페일된 페이지를 제외한 유효 페이지들에 저장된 데이터를 대체 블록으로 이동시키는 마이그레이션 동작을 수행하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다.
본 발명의 일 실시 예에 따른 복수의 메모리 블록들을 포함하는 저장 장치의 동작 방법은 상기 복수의 메모리 블록들 중 데이터의 저장이 완료되지 않은 상태에서 이벤트가 발생하면, 상기 이벤트가 발생한 이벤트 페이지에 대한 정보를 저장하는 단계, 상기 이벤트 정보에 기초하여, 상기 복수의 메모리 블록들에 각각 포함된 복수의 페이지들 중 상기 이벤트 페이지를 제외한 나머지 페이지들 중 적어도 하나의 페이지를 리드하는 테스트 리드 동작을 수행하는 단계 및 상기 테스트 리드 동작이 페일되면, 상기 테스트 리드 동작이 페일된 메모리 블록에 포함된 페이지들 중 상기 테스트 리드 동작이 페일된 페이지를 제외한 유효 페이지들에 저장된 데이터를 대체 블록으로 이동시키는 마이그레이션 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 일 실시 예에 따른 저장 장치는 복수의 메모리 블록들을 포함하는 메모리 장치 상기 복수의 메모리 블록들에 대한 이벤트 정보를 저장하는 비트맵을 포함하는 버퍼 메모리 장치 및 상기 비트맵에 기초하여, 상기 복수의 메모리 블록들에 포함된 페이지들 중 적어도 하나의 페이지를 리드하고, 리드 결과에 따라 저장된 데이터를 이동시키는 미디어 스캔 동작을 수행하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하되, 상기 메모리 컨트롤러는 프로그램 동작이 중단되는 이벤트가 발생하면, 상기 비트맵에 상기 이벤트에 대응되는 페이지를 나타내는 이벤트 정보를 저장하도록 상기 버퍼 메모리 장치를 제어할 수 있다.
본 기술에 따르면 향상된 미디어 스캔 동작을 수행하는 저장 장치 및 이의 동작 방법이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 저장 장치를 설명하기 위한 블록도이다.
도 2는 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 블록도이다.
도 3은 본 발명의 일 실시 예에 따른 메모리 블록을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시 예에 따른 슈퍼 블록을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 미디어 스캔 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 7는 본 발명의 일 실시 예에 따른 이벤트 정보 저장부를 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시 예에 따른 이벤트 정보 저장부를 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시 예에 따른 이벤트 정보를 저장하는 방법을 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시 예에 따른 이벤트 정보를 저장하는 방법을 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 구성을 설명하기 위한 블록도이다.
도 12는 본 발명의 일 실시 예에 따른 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 13은 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 구성을 설명하기 위한 블록도이다.
도 14는 본 발명의 일 실시 예에 따른 메모리 카드 시스템을 설명하기 위한 도면이다.
도 15는 본 발명의 일 실시 예에 따른 SSD(Solid State Drive) 시스템을 설명하기 위한 도면이다.
도 16은 본 발명의 일 실시 예에 따른 사용자 시스템을 설명하기 위한 도면이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시 예에 따른 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 저장 장치(1000)는 메모리 장치(100), 메모리 컨트롤러(200) 및 버퍼 메모리 장치(300)를 포함할 수 있다.
저장 장치(1000)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, 디스플레이 장치, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(2000)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(1000)는 호스트(2000)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 저장 장치(1000)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi-media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(Universal Serial Bus) 저장 장치, UFS(Universal Flash Storage) 장치, PCMCIA(Personal Computer Memory Card International Association) 카드 형태의 저장 장치, PCI(Peripheral Component Interconnection)) 카드 형태의 저장 장치, PCI-E(PCI Express) 카드 형태의 저장 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
저장 장치(1000)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 구현될 수 있다. 예를 들면, 저장 장치(1000)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 구현될 수 있다.
메모리 장치(100)는 데이터를 저장하거나 저장된 데이터를 이용할 수 있다. 구체적으로, 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작할 수 있다. 그리고, 메모리 장치(100)는 복수의 메모리 다이들을 포함할 수 있고, 복수의 메모리 다이들 각각은 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있고, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 여기서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 하나의 단위일 수 있다.
메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등으로 구현될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신할 수 있다. 메모리 장치(100)는 메모리 셀 어레이 중 수신된 어드레스에 의해 선택된 영역을 액세스하도록 구성될 수 있다. 선택된 영역을 엑세스 한다는 것은 선택된 영역에 대해서 수신된 커맨드에 해당하는 동작을 수행함을 의미할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작(프로그램 동작), 리드 동작 및 이레이즈 동작을 수행할 수 있다. 여기서, 프로그램 동작은 메모리 장치(100)가 어드레스에 의해 선택된 영역에 데이터를 기록하는 동작일 수 있다. 리드 동작은 메모리 장치(100)가 어드레스에 의해 선택된 영역으로부터 데이터를 읽는 동작을 의미할 수 있다. 이레이즈 동작은 메모리 장치(100)가 어드레스에 의해 선택된 영역에 저장된 데이터를 이레이즈하는 동작을 의미할 수 있다.
본 발명의 일 실시 예에 따르면, 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 따라 저장된 데이터의 성능 보장을 위한 미디어 스캔 동작을 수행할 수 있다. 구체적으로, 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 따라 메모리 장치(100)에 포함된 타겟 블록의 워드라인 중 일부를 무작위로 선택할 수 있고, 선택된 워드라인에 대응되는 페이지에 저장된 데이터를 테스트 리드를 수행할 수 있다. 그리고, 테스트 리드의 결과가 페일(fail)이면, 메모리 장치(100)는 타겟 블록에 포함된 복수의 페이지들 중 페일된 페이지를 제외한 나머지 페이지를 대체 블록으로 이동시킬 수 있다. 즉, 메모리 장치(100)는 저장된 데이터의 신뢰를 보장하기 위하여, 호스트(2000)의 요청과 무관하게 메모리 컨트롤러(200)의 제어에 따라 배경 동작(background operation)으로 미디어 스캔 동작을 수행하여 저장된 데이터의 성능을 보장할 수 있다.
메모리 컨트롤러(200)는 저장 장치(1000)의 전반적인 동작을 제어할 수 있다.
메모리 컨트롤러(200)는 저장 장치(1000)에 전원이 인가되면 펌웨어(FW: firmware)를 실행할 수 있다. 펌웨어(FW)는 호스트(2000)로부터 입력된 요청을 수신하거나 호스트(2000)로 응답을 출력하는 호스트 인터페이스 레이어(HIL: Host Interface Layer), 호스트(2000)의 인터페이스와 메모리 장치(100)의 인터페이스 사이의 동작의 관리하는 플래시 변환 레이어(FTL: Flash Translation Layer) 및 메모리 장치(100)에 커맨드를 제공하거나, 메모리 장치(100)로부터 응답을 수신하는 플래시 인터페이스 레이어(FIL: Flash Interface Layer)를 포함할 수 있다.
메모리 컨트롤러(200)는 호스트(2000)로부터 데이터와 논리 어드레스(LA: Logical Address)를 입력 받고, 논리 어드레스를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 어드레스(PA: Physical Address)로 변환할 수 있다. 논리 어드레스는 논리 블록 어드레스(LBA: Logical Block Address)일 수 있고, 물리 어드레스는 물리 블록 어드레스(PBA: Physical Block Address)일 수 있다.
메모리 컨트롤러(200)는 호스트(2000)의 요청에 따라 프로그램 동작, 리드 동작 또는 이레이즈 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 블록 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다. 이레이즈 동작 시, 메모리 컨트롤러(200)는 이레이즈 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다.
메모리 컨트롤러(200)는 호스트(2000)로부터의 요청과 무관하게 자체적으로 프로그램 동작, 리드 동작 또는 이레이즈 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling), 가비지 컬렉션(garbage collection), 리드 리클레임(read reclaim) 등의 배경 동작(background operation)을 수행하기 위해 사용되는 프로그램 동작, 리드 동작 또는 이레이즈 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
본 발명의 일 실시 예에 따르면, 메모리 컨트롤러(200)는 호스트(2000)로부터의 요청과 무관하게 자체적으로 미디어 스캔 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 여기서, 미디어 스캔 동작은 리드 동작 및 프로그램 동작으로 구성될 수 있다. 구체적으로, 메모리 컨트롤러(200)는 호스트(2000)의 요청과 무관하게 특정 메모리 블록에 저장된 데이터를 리드하도록 메모리 장치(100)를 제어하고, 특정 메모리 블록에서 리드 페일이 발생하면, 메모리 컨트롤러(200)는 리드 페일이 발생한 페이지를 제외한 나머지 페이지들을 다른 오픈 블록으로 이동시키도록 메모리 장치(100)를 제어하는 동작일 수 있다.
본 발명의 일 실시 예에 따르면, 버퍼 메모리 장치(300)는 이벤트 정보 저장부(70)를 포함할 수 있다. 이벤트 정보 저장부(70)는 복수의 메모리 블록들에 각각 포함된 이벤트 페이지들을 나타내는 이벤트 정보들을 저장할 수 있다. 구체적으로, 메모리 컨트롤러(200)는 메모리 장치(100)에 포함된 복수의 메모리 블록들마다 n개의 비트가 할당된 비트맵을 이벤트 정보 저장부(70)에 저장할 수 있다. 여기서, 이벤트 정보 저장부(70)는 미디어 스캔 동작의 대상을 결정하기 위한 정보를 포함할 수 있다. 구체적으로, 메모리 컨트롤러(200)는 버퍼 메모리 장치(300)에 저장된 이벤트 정보에 기초하여 미디어 스캔 동작에서 제외될 워드라인 또는 페이지에 대한 정보를 획득할 수 있고, 메모리 컨트롤러(200)는 이벤트 정보를 참조하여 복수의 블록들 중 미디어 스캔 동작을 수행할 타겟 블록을 결정할 수 있다. 한편, 미디어 스캔 동작에 대한 구체적인 설명은 도 5 내지 도 10을 참조하여 구체적으로 후술하기로 한다.
호스트(2000)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(1000)와 통신할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 블록도이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함할 수 있다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 로우 디코더(121)에 연결될 수 있다. 여기서, 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLn)을 통해 페이지 버퍼 그룹(123)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함할 수 있다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀일 수 있다. 같은 워드라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 즉, 주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)를 구동할 수 있다. 예를 들어, 주변 회로(120)는 제어 로직(130)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLn)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
구체적으로, 주변 회로(120)는 로우 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 컬럼 디코더(124), 입출력 회로(125) 및 센싱 회로(126)를 포함할 수 있다.
로우 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 그리고, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
로우 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성될 수 있다. 로우 디코더(121)는 제어 로직(130)으로부터 로우 어드레스(RADD)를 수신할 수 있다. 구체적으로, 로우 디코더(121)는 로우 어드레스(RADD)를 디코딩하도록 구성될 수 있다. 로우 디코더(121)는 디코딩된 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택할 수 있다. 그리고, 로우 디코더(121)는 디코딩된 어드레스에 따라 전압 생성부(122)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
예를 들어, 프로그램 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 수 있다. 프로그램 검증 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 수 있다. 리드 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 수 있다.
실시 예에서, 메모리 셀 어레이(110)의 소거 동작은 메모리 블록 단위로 수행될 수 있다. 소거 동작 시에 로우 디코더(121)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있고, 로우 디코더(121)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작할 수 있다. 구체적으로, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 메모리 장치(100)로 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 소거 전압 등을 생성할 수 있다. 즉, 전압 생성부(122)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 셀 어레이(110)의 동작 전압으로서 사용될 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 예를 들면, 전압 생성부(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 수 있다. 그리고, 생성된 복수의 전압들은 로우 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
페이지 버퍼 그룹(123)은 제1 내지 제n 페이지 버퍼들(PB1~PBn)을 포함할 수 있다. 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 각각 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 그리고, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 제어 로직(130)의 제어에 응답하여 동작할 수 있다. 구체적으로, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 데이터 입출력 회로(125)를 통해 수신한 데이터(DATA)를 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 수 있다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램될 수 있다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 수 있다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 수 있다.
프로그램 검증 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 페이지 데이터를 읽을 수 있다.
리드 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(124)의 제어에 따라 데이터 입출력 회로(125)로 출력할 수 있다.
소거 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 제1 내지 제n 비트 라인들(BL1~BLn)을 플로팅(floating) 시킬 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(123) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(124)는 데이터 라인들(DL)을 통해 제1 내지 제n 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 메모리 컨트롤러(200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(130)에 전달하거나, 데이터(DATA)를 컬럼 디코더(124)와 주고받을 수 있다.
센싱 회로(126)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRYBIT)를 출력하여 주변 회로(120)를 제어할 수 있다.
또한, 제어 로직(130)은 패스(PASS) 또는 페일(FAIL) 신호에 응답하여 검증 동작이 패스(PASS) 또는 페일(FAIL) 되었는지를 판단할 수 있다. 그리고, 제어 로직(130)은 패스(PASS) 또는 페일(FAIL) 신호를 포함하는 검증 정보를 페이지 버퍼 그룹(123)에 임시로 저장하도록 페이지 버퍼 그룹(123)을 제어할 수 있다. 구체적으로, 제어 로직(130)은 패스(PASS) 또는 페일(FAIL) 신호에 응답하여, 메모리 셀의 프로그램 상태를 결정할 수 있다. 예를 들어, 메모리 셀이 트리플 레벨 셀(Triple Level Cell, TLC)로 동작하는 경우, 제어 로직(130)는 메모리 셀의 프로그램 상태가 소거 상태(E) 또는 제1 내지 제7 프로그램 상태(P1 내지 P7) 중 어느 하나인지 여부를 결정할 수 있다.
도 3은 본 발명의 일 실시 예에 따른 메모리 블록을 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 블록(BLKi)은 제1 셀렉트 라인과 제2 셀렉트 라인 사이에 서로 평행하게 배열된 다수의 워드 라인들이 연결될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 보다 구체적으로 설명하면, 메모리 블록(BLKi)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링들(strings; ST)을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들(ST)에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들(ST)에 공통으로 연결될 수 있다. 스트링들(ST)은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(MC1~MC16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(MC1~MC16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(MC1~MC16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 소스 셀렉트 트랜지스터들(SST)의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들(DST)의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(MC1~MC16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(BLKi)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들(PPG)이 포함될 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
싱글 레벨 셀(single level cell; SLC)은 1비트의 데이터를 저장할 수 있다. 싱글 레벨 셀의 하나의 물리 페이지(PG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PG)에 포함된 셀 개수만큼의 데이터 비트들을 포함할 수 있다.
멀티 레벨셀(Multi Level Cell; MLC), 트리플 레벨 셀(Triple Level Cell; TLC) 및 쿼드 레벨 셀(Quad Level Cell; QLC)는 2 비트 이상의 데이터를 저장할 수 있다. 이 경우 하나의 물리 페이지(PG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 슈퍼 블록을 설명하기 위한 도면이다.
도 4를 참조하면, 복수의 슈퍼 블록들(Super Block 1~Super Block N) 각각은 복수의 메모리 블록(BLK)들을 포함할 수 있다. 예를 들어, 제1 슈퍼 블록(Super Block 1) 내지 제N 슈퍼 블록(Super Block N) 각각은 복수의 메모리 블록들을 포함할 수 있다. 여기서, 복수의 슈퍼 블록들(Super Block 1~Super Block N) 각각에 포함된 메모리 블록들의 개수는 서로 같을 수 있다. 또는, 일 실시 예에 따라 복수의 슈퍼 블록들(Super Block 1~Super Block N) 각각은 동작 단위에 따라 개수가 서로 상이할 수도 있다.
구체적으로, 저장 장치(1000)는 슈퍼 블록 단위로 내부 동작을 수행할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 슈퍼 블록 단위로 데이터를 저장하도록 메모리 장치(100)를 제어할 수 있다. 메모리 컨트롤러(200)는 연속되는 논리 어드레스를 하나의 슈퍼 블록에 저장하도록 메모리 장치(100)를 제어할 수 있다. 그리고, 메모리 컨트롤러(200)는 슈퍼 블록 단위로 논리 어드레스 및 물리 어드레스를 맵핑할 수도 있다.
본 발명의 일 실시 예에 따르면, 복수의 슈퍼 블록들(Super Block 1~Super Block N) 각각은 N개의 비트를 할당한 비트맵에 대응될 수 있다. 예를 들어, 각 메모리 블록들은 메모리 블록당 4개의 비트를 할당한 비트맵에 대응될 수 있다. 즉, 메모리 장치(100)에 포함된 복수의 슈퍼 블록들(Super Block 1~Super Block N)은 각각에 포함된 복수의 메모리 블록들마다 4개의 비트를 할당한 비트맵에 대응될 수 있다.
도 5는 본 발명의 일 실시 예에 따른 미디어 스캔 동작을 설명하기 위한 도면이다.
도 5를 참조하면, 타겟 블록(51)에 저장된 데이터를 대체 블록(52)으로 이동하는 미디어 스캔 동작이 도시되어 있다.
미디어 스캔 동작은 저장 장치의 성능 및 저장된 데이터의 신뢰성을 보장하기 위한 동작으로, 호스트(2000)의 요청에 따라 전경 동작(foreground operation)으로 동작하는 포그라운드 미디어 스캔(Foreground Media Scan; FGMS), 호스트(2000)의 요청과 무관하게 배경 동작(background operation)으로 동작하는 백그라운드 미디어 스캔(Background Media Scan)으로 구분될 수 있다. 미디어 스캔 동작은 저장 장치의 성능 및 저장된 데이터의 신뢰성을 보장하기 위하여 테스트 리드를 수행하고 테스트 리드가 페일되는 경우, 리드 리트라이(Read Retry), 이부스트(eBoost), 소프트 디코딩(Soft Decoding) 등의 리드 디펜스(Read Defense) 동작을 포함할 수 있다. 본 명세서에서는 설명의 편의를 위하여 리드 디펜스 동작을 마이그레이션 동작으로 가정하여 설명하기로 한다. 그리고, 본 발명의 미디어 스캔 동작은 포그라운드 미디어 스캔 동작 및 백그라운드 미디어 스캔 동작에 모두 적용될 수 있다.
저장 장치(1000)는 메모리 장치(100)에 저장된 데이터를 무작위로 리드하는 테스트 리드 동작 및 테스트 리드 동작이 페일되면 나머지 데이터를 이동시키는 마이그레이션 동작을 포함하는 미디어 스캔 동작을 수행할 수 있다. 구체적으로, 저장 장치(1000)는 복수의 메모리 블록들 중에서 임의의 메모리 블록을 타겟 블록으로 결정하여 테스트 리드 동작을 수행할 수 있다. 그리고, 저장 장치(1000)는 타겟 블록의 일부 페이지에서 리드 페일이 발생하면 리드 페일이 발생한 일부 페이지를 제외한 나머지 페이지에 저장된 데이터를 대체 블록으로 이동시키는 마이그레이션 동작을 수행할 수 있다.
예를 들어, 저장 장치(1000)는 타겟 블록(51)에 포함된 일부 페이지를 무작위로 테스트 리드할 수 있고, 일부 페이지에 대한 테스트 리드 동작이 페일될 수 있다. 그리고, 저장 장치(1000)는 테스트 리드 동작이 페일된 페일 페이지(51-1)를 제외한 나머지 페이지들(51-2)에 저장된 데이터를 대체 블록(52)로 이동시킬 수 있다. 여기서, 저장 장치(1000)는 페일 페이지(51-1)에 저장된 데이터를 더미 데이터로 대신하여 대응되는 대체 페이지(52-1)에 저장하고, 나머지 페이지들(51-2)에 저장된 데이터들을 대체 페이지들(52-2)에 저장할 수 있다.
한편, 미디어 스캔 동작은 리드 디펜스 동작을 반복하면서 5회 내지 30회의 리드 센싱 과정이 발생할 수 있으며, 이상이 없는 메모리 블록에 대한 불필요한 리드 디펜스 동작은 저장 장치(1000)의 부담(overhead)을 야기할 수 있다. 종래의 미디어 스캔 동작은 불필요한 동작을 방지하기 위하여 과도한 용량의 메모리를 요구하였다. 하지만, 본 발명의 일 실시 예에 따르면, 저장 장치(1000)는 최소한의 용량만을 이용하여 불필요한 미디어 스캔 동작을 방지하는 향상된 미디어 스캔 동작을 수행할 수 있다.
도 6은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 6을 참조하면, 버퍼 메모리 장치(300)에 저장된 정보를 이용하여 불필요한 미디어 스캔 동작의 수행을 방지하도록 메모리 장치(100)를 제어하는 메모리 컨트롤러(200)가 도시되어 있다.
한편, 이벤트 페이지에 테스트 리드 동작이 수행되는 경우, 이벤트의 발생에 대한 후처리(예컨대, 서든 파워 오프 또는 파셜 클로즈에 대한 리페어 동작)가 끝났음에도 불구하고 리드 디펜스 동작이 수행될 수 있다. 본 발명의 일 실시 예에 따르면, 메모리 컨트롤러(200)는 이벤트 정보를 이용하여 미디어 스캔 동작에서 제외될 페이지를 결정할 수 있고, 메모리 컨트롤러(200)는 이벤트 정보를 이용하여 불필요한 미디어 스캔 동작을 방지할 수 있다.
구체적으로, 메모리 컨트롤러(200)는 프로그램 동작이 완료되지 않고 종료되는 이벤트가 발생하면, 이벤트에 대응되는 이벤트 페이지에 대한 이벤트 정보를 저장하도록 버퍼 메모리 장치(300)를 제어할 수 있다. 여기서, 이벤트는 전력 공급이 차단되는 서든 파워 오프(Sudden Power-Off) 또는 오픈 블록의 일부에만 데이터가 저장된 후 오픈 블록이 클로즈(Close)되는 파셜 클로즈(Partial Close)를 포함할 수 있다. 즉, 이벤트는 프로그램 동작이 종료된 클로즈 블록들 중에서 데이터가 완전히 저장되지 않고 비정상적으로 클로즈(close)된 경우를 의미할 수 있다.
그리고, 버퍼 메모리 장치(300)는 메모리 컨트롤러(200)의 제어에 따라 이벤트 정보를 저장할 수 있다. 구체적으로, 버퍼 메모리 장치(300)는 복수의 메모리 블록들 또는 슈퍼 블록에 대응되는 비트맵을 이용하여 이벤트 정보를 저장할 수 있다. 여기서, 비트맵 또는 이벤트 정보는 이벤트 페이지가 존재함을 나타내거나 이벤트 페이지의 위치를 나타내는 정보를 포함할 수 있다.
메모리 컨트롤러(200)는 버퍼 메모리 장치(300)에 저장된 이벤트 정보를 참조하여 메모리 장치(100)가 미디어 스캔 동작을 수행하도록 제어할 수 있다. 구체적으로, 메모리 컨트롤러(200)는 복수의 메모리 블록들이 포함하는 복수의 페이지들에서 이벤트 페이지들을 제외한 나머지 페이지들 중 일부의 페이지를 무작위로 리드하는 테스트 리드 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 그리고, 메모리 컨트롤러(200)는 테스트 리드 동작이 페일되면, 테스트 리드 동작이 페일된 페이지를 포함하는 메모리 블록에서 페일된 페이지를 제외한 나머지 페이지들에 저장된 데이터를 대체 블록으로 이동시키는 마이그레이션 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
도 7는 본 발명의 일 실시 예에 따른 이벤트 정보 저장부를 설명하기 위한 도면이다.
도 7을 참조하면, 버퍼 메모리 장치(300)에 포함된 이벤트 정보 저장부(70)가 도시되어 있다. 버퍼 메모리 장치(300)는 복수의 메모리 블록들마다 n개의 비트가 할당된 비트맵을 포함하는 이벤트 정보 저장부(70)를 포함할 수 있다. 그리고, 이벤트 정보 저장부(70)에 포함된 비트맵은 슈퍼 블록 단위로 구성될 수 있다. 예를 들어, 이벤트 정보 저장부(70)는 제1 슈퍼 블록에 대응되는 제1 비트맵(70-1) 내지 제n 슈퍼 블록에 대응되는 제n 비트맵(70-n)를 포함할 수 있다. 그리고, 제1 슈퍼 블록에 대응되는 제1 비트맵(70-1)는 제1 메모리 블록(BLK1) 내지 제n 메모리 블록(BLKn)에 대응되는 정보들을 포함할 수 있고, 제n 슈퍼 블록에 대응되는 제n 비트맵(70-n)는 제1 메모리 블록(BLK1) 내지 제n 메모리 블록(BLKn)에 대응되는 정보들을 포함할 수 있다.
제1 비트맵(70-1)를 참조하면, 각 메모리 블록마다 복수의 워드라인들이 할당된 복수의 세그먼트들을 포함할 수 있다. 예를 들어, 제1 메모리 블록(BLK1)에 포함된 복수의 워드라인들은 제1 세그먼트(Seg1) 내지 제4 세그먼트(Seg4)에 맵핑될 수 있다. 마찬가지로, 제n 메모리 블록(BLKn)에 포함된 복수의 워드라인들은 제1 세그먼트(Seg1) 내지 제4 세그먼트(Seg4)에 맵핑될 수 있다.
각 세그먼트는 해당 메모리 블록의 복수의 워드라인들에 맵핑되므로, 이벤트 정보 저장부(70)는 이벤트에 대응되는 이벤트 페이지가 속하는 세그먼트를 이용하여 이벤트 정보를 저장할 수 있다. 여기서, 이벤트 정보는 이벤트 페이지가 존재함을 나타내는 정보이거나, 이벤트 페이지의 위치를 나타내는 정보일 수 있다. 버퍼 메모리 장치(300)는 각 세그먼트에 대응되는 비트를 셋(set) 또는 1로 저장하여 해당 세그먼트에 대응되는 복수의 워드라인들 또는 복수의 페이지들에 이벤트 페이지가 존재함을 나타낼 수 있다.
제1 메모리 블록(BLK1)에 대응되는 비트들을 참조하면, 제1 세그먼트(Seg1)에 대응되는 비트, 제2 세그먼트(Seg2)에 대응되는 비트, 제4 세그먼트(Seg4)에 대응되는 비트는 0이므로, 메모리 컨트롤러(200)는 제1 메모리 블록(BLK1)의 제1 세그먼트(Seg1), 제2 세그먼트(Seg2), 제4 세그먼트(Seg4)에 대응되는 복수의 워드라인들 또는 복수의 페이지들에는 이벤트 페이지가 존재하지 않다는 정보를 획득할 수 있다. 반면에, 제1 메모리 블록(BLK1)의 제3 세그먼트(Seg3)에 대응되는 비트(71-1) 및 제2 메모리 블록(BLK2)의 제2 세그먼트(Seg2)에 대응되는 비트(72-1)는 1이므로, 메모리 컨트롤러(200)는 제1 메모리 블록(BLK1)의 제3 세그먼트(Seg3) 및 제2 메모리 블록(BLK2)의 제2 세그먼트(Seg2)에 대응되는 복수의 워드라인들 또는 복수의 페이지들에는 이벤트 페이지가 존재한다는 정보를 획득할 수 있다.
한편, 도 7에서는 메모리 블록당 4개의 비트(bit)를 이용하여 이벤트 정보를 나타내는 도면이 도시되었으나, 구현시에는 메모리 블록당 4개의 비트(bit)보다 많거나 적은 비트(bit) 수로 구성될 수 있음은 당연하다.
도 8은 본 발명의 일 실시 예에 따른 이벤트 정보 저장부를 설명하기 위한 도면이다.
도 8을 참조하면, 도 7의 제n 슈퍼 블록의 제2 메모리 블록(BLK2)에 대응되는 비트맵(80)이 도시되어 있다. 도 8에서는 하나의 메모리 블록이 16개의 워드라인들로 구성되고, 워드라인들이 4개의 세그먼트에 대응되는 도면을 도시하였으나, 이는 설명의 편의를 위한 것으로, 워드라인의 개수 및 세그먼트의 개수는 변경될 수 있음은 당연하다.
제1 세그먼트(Seg1)에는 제1 워드라인(WL1) 내지 제4 워드라인(WL4)이 대응될 수 있고, 제2 세그먼트(Seg2)에는 제5 워드라인(WL5) 내지 제8 워드라인(WL8)이 대응될 수 있고, 제3 세그먼트(Seg3)에는 제9 워드라인(WL9) 내지 제12 워드라인(WL12)이 대응될 수 있고, 제4 세그먼트(Seg4)에는 제13 워드라인(WL13) 내지 제16 워드라인(WL16)이 대응될 수 있다.
그리고, 메모리 셀이 트리플 레벨 셀(Triple Level Cell; TLC)일 때, 하나의 워드라인은 1개의 물리 페이지(PPG) 또는 3개의 논리 페이지(LPG)에 대응될 수 있다. 예를 들어, 제7 워드라인(WL7)은 제7 물리 페이지(PPG7) 또는 제1 논리 페이지(LPG1) 내지 제3 논리 페이지(LPG3)에 대응될 수 있다.
그리고, 이벤트 정보 저장부(70)는 이벤트 페이지가 속하는 세그먼트에 대응되는 비트를 이용하여 이벤트 정보를 저장할 수 있다.
도 9는 본 발명의 일 실시 예에 따른 이벤트 정보를 저장하는 방법을 설명하기 위한 도면이다.
도 9를 참조하면, 제2 세그먼트(Seg2)에 대응되는 메모리 셀에 프로그램 동작 중 서든 파워 오프(Sudden Power-Off)가 발생한 경우가 도시되어 있다. 메모리 컨트롤러(200)는 프로그램 동작이 완료되지 않고 종료되는 서든 파워 오프(Sudden Power-Off)가 발생하면, 서든 파워 오프(Sudden Power-Off)에 대응되는 이벤트 페이지에 대한 이벤트 정보를 저장하도록 버퍼 메모리 장치(300)를 제어할 수 있다. 예를 들어, 제2 메모리 블록(BLK2)의 제7 워드라인(WL7)의 제1 논리 페이지(LPG1)에 대응되는 메모리 셀에 프로그램 동작을 수행하던 중 서든 파워 오프(Sudden Power-Off)가 발생하면, 메모리 컨트롤러(200)는 서든 파워 오프(Sudden Power-Off)에 대응되는 이벤트 페이지에 대한 이벤트 정보를 저장하도록 버퍼 메모리 장치(300)를 제어할 수 있다. 즉, 이벤트 정보 저장부(70)는 제2 메모리 블록(BLK2)의 제2 세그먼트(Seg2)에 대응되는 비트를 셋(set) 상태로 저장하거나 1로 저장하여 이벤트 정보를 저장할 수 있다.
메모리 컨트롤러(200)는 프로그램 동작이 완료되지 않고 종료되는 서든 파워 오프가 발생하면, 프로그램 동작이 종료되기 전에 마지막으로 수행된 페이지에 대한 이벤트 정보를 저장하도록 버퍼 메모리 장치(300)를 제어할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 메모리 장치(100)로 미디어 스캔 동작을 요청할 때, 버퍼 메모리 장치(300)에 저장된 이벤트 정보를 참조하여, 제2 메모리 블록(BLK2)의 제2 세그먼트(Seg2)에 대응되는 워드라인들(예컨대, 제5 워드라인(WL5) 내지 제8 워드라인(WL8))을 미디어 스캔 동작의 대상에서 제외시킬 수 있다.
도 10은 본 발명의 일 실시 예에 따른 이벤트 정보를 저장하는 방법을 설명하기 위한 도면이다.
도 10을 참조하면, 제2 세그먼트(Seg2)에 대응되는 메모리 셀에 프로그램 동작 중 파셜 클로즈(Partial Close)가 발생한 경우가 도시되어 있다. 메모리 컨트롤러(200)는 프로그램 동작이 완료되지 않고 종료되는 파셜 클로즈(Partial Close)가 발생하면, 파셜 클로즈(Partial Close)에 대응되는 이벤트 페이지에 대한 이벤트 정보를 저장하도록 버퍼 메모리 장치(300)를 제어할 수 있다. 예를 들어, 제2 메모리 블록(BLK2)의 제7 워드라인(WL7)의 제3 논리 페이지(LPG3)에 대응되는 메모리 셀에 프로그램 동작을 수행하던 중 파셜 클로즈(Partial Close)가 발생하면, 메모리 컨트롤러(200)는 파셜 클로즈(Partial Close)에 대응되는 이벤트 페이지에 대한 이벤트 정보를 저장하도록 버퍼 메모리 장치(300)를 제어할 수 있다. 즉, 이벤트 정보 저장부(70)는 제2 메모리 블록(BLK2)의 제2 세그먼트(Seg2) 내지 제4 세그먼트(Seg4)에 대응되는 비트를 셋(set) 상태로 저장하거나, 1로 저장하여 이벤트 정보를 저장할 수 있다.
그리고, 메모리 컨트롤러(200)는 프로그램 동작이 완료되지 않고 종료되는 파셜 클로즈가 발생하면, 프로그램 동작이 종료되기 전에 마지막으로 수행된 페이지 및 이후의 페이지들에 대한 이벤트 정보를 저장하도록 버퍼 메모리 장치(300)를 제어할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 메모리 장치(100)로 미디어 스캔 동작을 요청할 때, 버퍼 메모리 장치(300)에 저장된 이벤트 정보를 참조하여, 제2 메모리 블록(BLK2)의 제2 세그먼트(Seg2) 내지 제4 세그먼트(Seg4)에 대응되는 워드라인들(예컨대, 제5 워드라인(WL5) 내지 제16 워드라인(WL16))을 미디어 스캔 동작의 대상에서 제외시킬 수 있다.
도 11은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 구성을 설명하기 위한 블록도이다.
도 11을 참조하면, 메모리 컨트롤러(200)는 이벤트 정보 관리부(210), 테스트 리드 동작 제어부(220) 및 마이그레이션 동작 제어부(230)를 포함할 수 있다.
이벤트 정보 관리부(210)는 이벤트 정보를 저장하도록 버퍼 메모리 장치(300)를 제어하는 구성일 수 있다. 구체적으로, 이벤트 정보 관리부(210)는 프로그램 동작이 완료되지 않고 종료되는 이벤트가 발생하면, 이벤트 페이지에 대응되는 어드레스 정보를 획득하고, 어드레스 정보에 대응되는 이벤트 정보를 저장하도록 버퍼 메모리 장치(300)를 제어할 수 있다.
테스트 리드 동작 제어부(220)는 메모리 장치(100)가 테스트 리드 동작을 수행하도록 메모리 장치(100)를 제어하는 구성일 수 있다. 구체적으로, 테스트 리드 동작 제어부(220)는 메모리 장치(100)에 포함된 복수의 메모리 블록들 중 테스트 리드 동작을 수행할 타겟 블록을 무작위로 결정하고, 타겟 블록에서 적어도 하나의 페이지를 무작위로 리드하는 테스트 리드 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
마이그레이션 동작 제어부(230)는 메모리 장치(100)가 마이그레이션 동작을 수행하도록 메모리 장치(100)를 제어하는 구성일 수 있다. 구체적으로, 마이그레이션 동작 제어부(230)는 메모리 장치(100)가 테스트 리드 동작의 결과에 따라 메모리 장치(100)가 마이그레이션 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 마이그레이션 동작 제어부(230)는 테스트 리드 동작이 페일되면, 테스트 리드 동작이 수행된 타겟 블록에서 페일된 페이지를 제외한 나머지 페이지들에 저장된 데이터를 대체 블록으로 이동시키는 마이그레이션 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
도 12는 본 발명의 일 실시 예에 따른 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 12를 참조하면, 복수의 메모리 블록들을 포함하는 저장 장치의 동작 방법이 단계에 따라 도시되어 있다.
저장 장치(1000)는 미디어 스캔 동작을 주기적으로 수행할 수 있고, 저장 장치(1000)에는 미디어 스캔 동작을 수행하기 이전에 프로그램 동작이 완료되지 않고 종료되는 이벤트가 발생할 수 있다(S1210).
이벤트가 발생한 경우(S1210-Yes), 저장 장치(1000)는 이벤트에 대응되는 이벤트 페이지에 대한 이벤트 정보를 저장할 수 있다(S1220). 여기서, 이벤트는 전력 공급이 차단되는 서든 파워 오프(Sudden Power-Off) 또는 오픈 블록의 일부에만 데이터가 저장된 후 오픈 블록이 클로즈(Close)되는 파셜 클로즈(Partial Close)를 포함할 수 있다. 즉, 이벤트는 프로그램 동작이 종료된 클로즈 블록들 중에서 데이터가 완전히 저장되지 않고 비정상적으로 클로즈(close)된 경우를 의미할 수 있다. 이벤트 정보는 이벤트 페이지의 위치를 나타내는 정보일 수 있다.
한편, 이벤트가 발생하지 않은 경우(S1210-No) 또는 저장 장치(1000)가 이벤트 정보를 저장한 이후에, 저장 장치(1000)은 테스트 리드 동작을 수행할 수 있다(S1230). 구체적으로, 이벤트 정보에 기초하여, 복수의 메모리 블록들에서 이벤트 페이지를 제외한 나머지 페이지들 중 적어도 하나의 페이지를 무작위로 리드하는 테스트 리드 동작을 수행할 수 있다.
저장 장치(1000)는 테스트 리드 동작이 페일되었는 지 판단하고(S1240), 테스트 리드 동작이 페일되면면(S1240-Yes), 저장 장치(1000)는 테스트 리드 동작이 페일된 페이지를 포함하는 메모리 블록에서 페일된 페이지를 제외한 나머지 페이지들에 저장된 데이터를 대체 블록으로 이동시키는 마이그레이션 동작을 수행할 수 있다(S1250).
본 발명의 일 실시 예에 따르면, 저장 장치(1000)는 이벤트 페이지에 대응되는 어드레스 정보를 획득하고, 어드레스 정보에 대응되는 이벤트 정보를 저장할 수 있다. 그리고, 저장 장치(1000)는 복수의 메모리 블록들마다 n개의 비트가 할당된 비트맵을 이용하여 상기 이벤트 정보를 저장할 수 있다. 여기서, 비트맵은 복수의 메모리 블록들마다 복수의 워드라인들이 할당된 복수의 세그먼트들을 포함할 수 있다. 그리고, 저장 장치(1000)는 이벤트에 대응되는 이벤트 페이지가 속하는 세그먼트를 이용하여 이벤트 정보를 저장할 수 있다.
그리고, 저장 장치(1000)는 프로그램 동작이 완료되지 않고 종료되는 서든 파워 오프가 발생하면, 프로그램 동작이 종료되기 전에 마지막으로 수행된 페이지에 대한 이벤트 정보를 저장할 수 있다.
그리고, 저장 장치(1000)는 프로그램 동작이 완료되지 않고 종료되는 파셜 클로즈가 발생하면, 프로그램 동작이 종료되기 전에 마지막으로 수행된 페이지 및 이후의 페이지들에 대한 이벤트 정보를 저장할 수 있다.
도 13은 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 구성을 설명하기 위한 블록도이다.
도 13을 참조하면, 메모리 컨트롤러(1300)는 프로세서(1310), RAM(1320), 에러 정정 회로(1330), ROM(1360), 호스트 인터페이스(1370), 및 플래시 인터페이스(1380)를 포함할 수 있다. 도 13에 도시된 메모리 컨트롤러(1300)는 도 1에 도시된 메모리 컨트롤러(200)의 일 실시 예일 수 있다.
프로세서(1310)는 호스트 인터페이스(1370)를 이용하여 호스트(2000)와 통신하고, 메모리 컨트롤러(1300)의 동작을 제어하기 위해 논리 연산을 수행할 수 있다. 예를 들면, 프로세서(1310)는 호스트(2000) 또는 외부 장치로부터 수신한 요청에 기초하여 프로그램 명령, 데이터 파일, 데이터 구조 등을 로드하고, 각종 연산을 수행하거나 커맨드 및 어드레스를 생성할 수 있다. 예를 들어, 프로세서(1310)는 프로그램 동작, 리드 동작, 소거 동작, 서스펜드 동작 및 파라미터 셋팅 동작에 필요한 다양한 커맨드들(commands)을 생성할 수 있다.
그리고, 프로세서(1310)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서(1310)는 플래시 변환 계층(FTL)을 통해 호스트(2000)가 제공한 논리 블록 어드레스(Logical Block Address, LBA)를 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층(FTL)의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
그리고, 프로세서(1310)는 호스트(2000)의 요청 없이 커맨드를 생성할 수 있다. 예를 들면, 프로세서(1310)는 메모리 장치(100)의 웨어 레벨링(wear leveling)을 위한 동작들, 메모리 장치(100)의 가비지 컬렉션(garbage collection)을 위한 동작들과 같은 배경(background) 동작들을 위해 커맨드를 생성할 수 있다.
RAM(1320)은 프로세서(1310)의 버퍼 메모리, 동작 메모리 또는 캐시 메모리로 사용될 수 있다. 그리고, RAM(1320)은 프로세서(1310)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. RAM(1320)은 프로세서(1310)에 의해 처리되는 데이터를 저장할 수 있다. 그리고, RAM(1320)은 구현시에 SRAM(Static RAM) 또는 DRAM(Dynamic RAM)을 포함하여 구현될 수 있다.
에러 정정 회로(1330)는 프로그램 동작 또는 리드 동작시 에러를 검출하고 검출된 에러를 정정할 수 있다. 구체적으로, 에러 정정 회로(1330)는 에러 정정 코드(Error Correction Code, ECC)에 따라 에러 정정 동작을 수행할 수 있다. 그리고, 에러 정정 회로(1330)는 메모리 장치(100)에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩이 수행된 데이터는 플래시 인터페이스(1380)를 통해 메모리 장치(100)로 전달될 수 있다. 또한, 에러 정정 회로(1330)는 메모리 장치(100)로부터 플래시 인터페이스(1380)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다.
ROM(1360)은 메모리 컨트롤러(1300)의 동작에 필요한 다양한 정보들을 저장하는 저장부(storage unit)로서 사용될 수 있다. 구체적으로, ROM(1360)는 맵 테이블(map table)을 포함할 수 있고, 맵 테이블에는 물리-논리 어드레스 정보와 논리-물리 어드레스 정보가 저장될 수 있다. 그리고, ROM(1360)은 프로세서(1310)에 의해 제어될 수 있다.
호스트 인터페이스(1370)는 호스트(2000) 및 메모리 컨트롤러(1300) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함할 수 있다. 구체적으로, 호스트 인터페이스(1370)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(2000)와 통신하도록 구성될 수 있다.
플래시 인터페이스(1380)는 프로세서(1310)의 제어에 따라 통신 프로토콜을 이용하여 메모리 장치(100)와 통신을 수행할 수 있다. 구체적으로, 플래시 인터페이스(1380)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치(100)와 통신할 수 있다. 예를 들어, 플래시 인터페이스(1380)은 낸드 인터페이스(NAND interface)를 포함할 수 있다.
도 14는 본 발명의 일 실시 예에 따른 메모리 카드 시스템을 설명하기 위한 도면이다.
도 14를 참조하면, 메모리 카드 시스템(3000)은 메모리 컨트롤러(3100), 메모리 장치(3200) 및 커넥터(3300)를 포함할 수 있다.
메모리 컨트롤러(3100)는 메모리 장치(3200)와 전기적으로 연결되고, 메모리 컨트롤러(3100)는 메모리 장치(3200)를 액세스하도록 구성될 수 있다. 예를 들어, 메모리 컨트롤러(3100)는 메모리 장치(3200)에 대한 읽기 동작, 쓰기 동작, 이레이즈 동작 및 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(3100)는 메모리 장치(3200) 및 호스트 사이에 인터페이스를 제공하도록 구성될 수 있다. 그리고, 메모리 컨트롤러(3100)는 메모리 장치(3200)를 제어하기 위한 펌웨어(firmware)를 구동할 수 있다.
예를 들어, 메모리 컨트롤러(3100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(3100)는 커넥터(3300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(3100)는 특정한 통신 규격에 따라 외부 장치(예컨대, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(3100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있다. 예시적으로, 커넥터(3300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(3200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
메모리 컨트롤러(3100) 및 메모리 장치(3200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(3100) 및 메모리 장치(3200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 15는 본 발명의 일 실시 예에 따른 SSD(Solid State Drive) 시스템을 설명하기 위한 도면이다.
도 15를 참조하면, SSD 시스템(4000)은 호스트(4100) 및 SSD(4200)를 포함할 수 있다. SSD(4200)는 신호 커넥터(4001)를 통해 호스트(4100)와 신호(SIG)를 주고받고, 전원 커넥터(4002)를 통해 전원(PWR)을 입력 받을 수 있다. SSD(4200)는 SSD 컨트롤러(4210), 복수의 플래시 메모리들(4221~422n), 보조 전원 장치(4230), 및 버퍼 메모리(4240)를 포함할 수 있다.
실시 예에서, SSD 컨트롤러(4210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다. SSD 컨트롤러(4210)는 호스트(4100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(4221~422n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(4100) 및 SSD(4200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(4230)는 전원 커넥터(4002)를 통해 호스트(4100)와 연결될 수 있다. 보조 전원 장치(4230)는 호스트(4100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(4230)는 호스트(4100)로부터의 전원 공급이 원활하지 않을 경우, SSD(4200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(4230)는 SSD(4200) 내에 위치할 수도 있고, SSD(4200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(4230)는 메인 보드에 위치하며, SSD(4200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(4240)는 SSD(4200)의 버퍼 메모리로 동작할 수 있다. 예를 들어, 버퍼 메모리(4240)는 호스트(4100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(4221~422n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(4221~422n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(4240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 16은 본 발명의 일 실시 예에 따른 사용자 시스템을 설명하기 위한 도면이다.
도 16을 참조하면, 사용자 시스템(5000)은 애플리케이션 프로세서(5100), 메모리 모듈(5200), 네트워크 모듈(5300), 스토리지 모듈(5400), 및 사용자 인터페이스(5500)를 포함할 수 있다.
애플리케이션 프로세서(5100)는 사용자 시스템(5000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(5100)는 사용자 시스템(5000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(5100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(5200)은 사용자 시스템(5000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(5200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(5100) 및 메모리 모듈(5200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(5300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(5300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(5300)은 애플리케이션 프로세서(5100)에 포함될 수 있다.
스토리지 모듈(5400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(5400)은 애플리케이션 프로세서(5100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(5400)은 스토리지 모듈(5400)에 저장된 데이터를 애플리케이션 프로세서(5100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(5400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(5400)은 사용자 시스템(5000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(5400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 1 내지 도 12를 참조하여 설명한 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(5400)은 도 1을 참조하여 설명된 저장 장치(1000)와 동일하게 동작할 수 있다.
사용자 인터페이스(5500)는 애플리케이션 프로세서(5100)에 데이터 또는 명령어를 입력하거나, 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(5500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(5500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
100: 메모리 장치
200: 메모리 컨트롤러
300: 버퍼 메모리 장치
1000: 저장 장치

Claims (20)

  1. 복수의 메모리 블록들을 포함하는 메모리 장치;
    상기 복수의 메모리 블록들에 각각 포함된 이벤트 페이지들을 나타내는 이벤트 정보를 저장하는 버퍼 메모리 장치; 및
    상기 복수의 메모리 블록들 중 데이터의 저장이 완료되지 않은 상태에서 이벤트가 발생하면, 상기 이벤트가 발생한 페이지인 이벤트 페이지에 대한 이벤트 정보를 상기 버퍼 메모리 장치에 저장하고, 상기 이벤트 정보를 기초로 상기 복수의 메모리 블록들에 각각 포함된 복수의 페이지들 중 상기 이벤트 페이지들을 제외한 나머지 페이지들 중 적어도 하나의 페이지를 리드하는 테스트 리드 동작을 수행하고,
    상기 테스트 리드 동작이 페일되면, 상기 테스트 리드 동작이 페일된 메모리 블록에 포함된 페이지들 중 상기 테스트 리드 동작이 페일된 페이지를 제외한 유효 페이지들에 저장된 데이터를 대체 블록으로 이동시키는 마이그레이션 동작을 수행하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러;를 포함하는 저장 장치.
  2. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 이벤트의 발생에 응답하여 상기 이벤트 페이지에 대응되는 어드레스 정보를 획득하고, 상기 어드레스 정보를 상기 버퍼 메모리 장치에 저장하는 이벤트 정보 관리부;를 포함하는 저장 장치.
  3. 제1항에 있어서,
    상기 버퍼 메모리 장치는,
    상기 복수의 메모리 블록들마다 n개의 비트가 할당된 비트맵을 이용하여 상기 이벤트 정보를 저장하는 저장 장치.
  4. 제3항에 있어서,
    상기 비트맵은,
    상기 복수의 메모리 블록들마다 복수의 워드라인들이 할당된 복수의 세그먼트들을 포함하고,
    상기 버퍼 메모리 장치는,
    상기 이벤트가 발생하면, 상기 이벤트에 대응되는 상기 이벤트 페이지가 속하는 세그먼트를 이용하여 상기 이벤트 정보를 저장하는 저장 장치.
  5. 제1항에 있어서,
    상기 이벤트는,
    전력 공급이 차단되는 서든 파워 오프(Sudden Power-Off) 또는 오픈 블록의 일부에만 데이터가 저장된 후 상기 오픈 블록이 클로즈(Close)되는 파셜 클로즈(Partial Close)를 포함하는 저장 장치.
  6. 제5항에 있어서,
    상기 메모리 컨트롤러는,
    상기 복수의 메모리 블록들 중 데이터의 저장이 완료되지 않은 상태에서 상기 서든 파워 오프가 발생하면, 상기 서든 파워 오프가 발생하기 전에 마지막으로 프로그램 동작이 수행된 페이지에 대한 이벤트 정보를 저장하도록 상기 버퍼 메모리 장치를 제어하는 저장 장치.
  7. 제5항에 있어서,
    상기 메모리 컨트롤러는,
    상기 복수의 메모리 블록들 중 데이터의 저장이 완료되지 않은 상태에서 상기 파셜 클로즈가 발생하면, 상기 파셜 클로즈가 발생하기 전에 마지막으로 프로그램 동작이 수행된 페이지 및 이후의 페이지들에 대한 이벤트 정보를 저장하도록 상기 버퍼 메모리 장치를 제어하는 저장 장치.
  8. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 복수의 메모리 블록들 중 상기 테스트 리드 동작을 수행할 타겟 블록에서 상기 적어도 하나의 페이지를 리드하는 테스트 리드 동작을 수행하도록 상기 메모리 장치를 제어하는 테스트 리드 동작 제어부; 및
    상기 테스트 리드 동작이 페일되면, 상기 타겟 블록에서 상기 페일된 페이지를 제외한 상기 유효 페이지들에 저장된 데이터를 상기 대체 블록으로 이동시키는 상기 마이그레이션 동작을 수행하도록 상기 메모리 장치를 제어하는 마이그레이션 동작 제어부;를 포함하는 저장 장치.
  9. 제1항에 있어서,
    상기 버퍼 메모리 장치는,
    정적 랜덤 액세스 메모리인 저장 장치.
  10. 복수의 메모리 블록들을 포함하는 저장 장치의 동작 방법에 있어서,
    상기 복수의 메모리 블록들 중 데이터의 저장이 완료되지 않은 상태에서 이벤트가 발생하면, 상기 이벤트가 발생한 이벤트 페이지에 대한 이벤트 정보를 저장하는 단계;
    상기 이벤트 정보에 기초하여, 상기 복수의 메모리 블록들에 각각 포함된 복수의 페이지들 중 상기 이벤트 페이지를 제외한 나머지 페이지들 중 적어도 하나의 페이지를 리드하는 테스트 리드 동작을 수행하는 단계; 및
    상기 테스트 리드 동작이 페일되면, 상기 테스트 리드 동작이 페일된 메모리 블록에 포함된 페이지들 중 상기 테스트 리드 동작이 페일된 페이지를 제외한 유효 페이지들에 저장된 데이터를 대체 블록으로 이동시키는 마이그레이션 동작을 수행하는 단계;를 포함하는 저장 장치의 동작 방법.
  11. 제10항에 있어서,
    상기 이벤트 정보를 저장하는 단계는,
    상기 이벤트 페이지에 대응되는 어드레스 정보를 획득하는 단계;를 더 포함하고,
    상기 어드레스 정보에 대응되는 상기 이벤트 정보를 저장하는 저장 장치의 동작 방법.
  12. 제10항에 있어서,
    상기 이벤트 정보를 저장하는 단계는,
    상기 복수의 메모리 블록들마다 n개의 비트가 할당된 비트맵을 이용하여 상기 이벤트 정보를 저장하는 저장 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 비트맵은,
    상기 복수의 메모리 블록들마다 복수의 워드라인들이 할당된 복수의 세그먼트들을 포함하고,
    상기 이벤트 정보를 저장하는 단계는,
    상기 이벤트가 발생하면, 상기 이벤트에 대응되는 상기 이벤트 페이지가 속하는 세그먼트를 이용하여 상기 이벤트 정보를 저장하는 저장 장치의 동작 방법.
  14. 제10항에 있어서,
    상기 이벤트는,
    전력 공급이 차단되는 서든 파워 오프(Sudden Power-Off) 또는 오픈 블록의 일부에만 데이터가 저장된 후 상기 오픈 블록이 클로즈(Close)되는 파셜 클로즈(Partial Close)를 포함하는 저장 장치의 동작 방법.
  15. 제14항에 있어서,
    상기 이벤트 정보를 저장하는 단계는,
    상기 복수의 메모리 블록들 중 데이터의 저장이 완료되지 않은 상태에서 상기 서든 파워 오프가 발생하면, 상기 서든 파워 오프가 발생하기 전에 마지막으로 프로그램 동작이 수행된 페이지에 대한 이벤트 정보를 저장하는 저장 장치의 동작 방법.
  16. 제14항에 있어서,
    상기 이벤트 정보를 저장하는 단계는,
    상기 복수의 메모리 블록들 중 데이터의 저장이 완료되지 않은 상태에서 상기 파셜 클로즈가 발생하면, 상기 파셜 클로즈가 발생하기 전에 마지막으로 프로그램 동작이 수행된 페이지 및 이후의 페이지들에 대한 이벤트 정보를 저장하는 저장 장치의 동작 방법.
  17. 복수의 메모리 블록들을 포함하는 메모리 장치;
    상기 복수의 메모리 블록들에 대한 이벤트 정보를 저장하는 비트맵을 포함하는 버퍼 메모리 장치; 및
    상기 비트맵에 기초하여, 상기 복수의 메모리 블록들에 포함된 페이지들 중 적어도 하나의 페이지를 리드하고, 리드 결과에 따라 저장된 데이터를 이동시키는 미디어 스캔 동작을 수행하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러;를 포함하되,
    상기 메모리 컨트롤러는,
    프로그램 동작이 중단되는 이벤트가 발생하면, 상기 비트맵에 상기 이벤트에 대응되는 페이지를 나타내는 이벤트 정보를 저장하도록 상기 버퍼 메모리 장치를 제어하는 저장 장치.
  18. 제17항에 있어서,
    상기 비트맵은,
    상기 복수의 메모리 블록들마다 복수의 워드라인들이 할당된 복수의 세그먼트들을 포함하고,
    상기 버퍼 메모리 장치는,
    상기 이벤트가 발생하면, 상기 이벤트에 대응되는 이벤트 페이지가 속하는 세그먼트를 이용하여 상기 이벤트 정보를 저장하는 저장 장치.
  19. 제17항에 있어서,
    상기 메모리 컨트롤러는,
    상기 프로그램 동작이 중단되는 상기 이벤트가 발생하면, 상기 이벤트에 대응되는 어드레스 정보를 획득하고, 상기 비트맵에 상기 어드레스 정보에 대응되는 상기 이벤트 정보를 저장하도록 상기 버퍼 메모리 장치를 제어하는 이벤트 정보 관리부;를 포함하는 저장 장치.
  20. 제17항에 있어서,
    상기 메모리 컨트롤러는,
    상기 비트맵에 기초하여, 상기 복수의 메모리 블록들 중 타겟 블록에서 상기 적어도 하나의 페이지를 무작위로 리드하는 테스트 리드 동작을 수행하도록 상기 메모리 장치를 제어하는 테스트 리드 동작 제어부; 및
    상기 테스트 리드 동작이 페일되면, 상기 타겟 블록에서 페일된 페이지를 제외한 유효 페이지들에 저장된 데이터를 대체 블록으로 이동시키는 마이그레이션 동작을 수행하도록 상기 메모리 장치를 제어하는 마이그레이션 동작 제어부;를 포함하는 저장 장치.
KR1020200150828A 2020-11-12 2020-11-12 저장 장치 및 그 동작 방법 KR20220064592A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200150828A KR20220064592A (ko) 2020-11-12 2020-11-12 저장 장치 및 그 동작 방법
US17/328,697 US11604596B2 (en) 2020-11-12 2021-05-24 Storage device and operating method thereof
CN202110716633.2A CN114496035A (zh) 2020-11-12 2021-06-28 存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200150828A KR20220064592A (ko) 2020-11-12 2020-11-12 저장 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20220064592A true KR20220064592A (ko) 2022-05-19

Family

ID=81454429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200150828A KR20220064592A (ko) 2020-11-12 2020-11-12 저장 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11604596B2 (ko)
KR (1) KR20220064592A (ko)
CN (1) CN114496035A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9652376B2 (en) * 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
JP2019164853A (ja) 2018-03-19 2019-09-26 株式会社東芝 ディスク装置およびメディアスキャン方法
KR20200011832A (ko) 2018-07-25 2020-02-04 에스케이하이닉스 주식회사 메모리 시스템에서의 데이터 처리 방법 및 장치
US11416058B2 (en) * 2020-10-28 2022-08-16 Western Digital Technologies, Inc. Efficient data storage usage associated with ungraceful shutdown

Also Published As

Publication number Publication date
US20220147261A1 (en) 2022-05-12
US11604596B2 (en) 2023-03-14
CN114496035A (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
US11734178B2 (en) Storage device performing cache read operation using page buffer and operating method thereof
KR20220036468A (ko) 저장 장치 및 그 동작 방법
US11853202B2 (en) Memory system performing garbage collection operation by exchanging information related to garbage collection with host and method of operating the memory system
KR20190123094A (ko) 저장 장치 및 그 동작 방법
KR20210090439A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220030090A (ko) 저장 장치 및 그 동작 방법
US20200350022A1 (en) Storage device and method of operating the same
KR20210033719A (ko) 메모리 장치 및 그 동작 방법
US11836370B2 (en) Storage device and operating method thereof
US11687270B2 (en) Storage device and operating method performing garbage collection of cyclical data
KR20220048864A (ko) 저장 장치 및 그 동작 방법
KR20220042649A (ko) 저장 장치 및 그 동작 방법
KR20220079235A (ko) 저장 장치 및 그 동작 방법
KR20220033368A (ko) 메모리 시스템 및 이의 동작 방법
KR20220041593A (ko) 메모리 컨트롤러 및 그 동작 방법
US11604596B2 (en) Storage device and operating method thereof
US11908532B2 (en) Memory device and method of operating the memory device
US11500768B2 (en) Storage device performing garbage collection and method of operating the same
US11886314B2 (en) Memory system and operating method thereof
US20230305741A1 (en) Storage device and operating method thereof
US11599275B2 (en) Memory controller for controlling power loss recovery and method of operating the same
US20230238040A1 (en) Storage device and operating method thereof
KR20220128789A (ko) 메모리 장치 및 이를 포함하는 저장 장치
KR20220059272A (ko) 저장 장치 및 그 동작 방법
KR20220127067A (ko) 저장 장치 및 그 동작 방법