KR102218699B1 - 스마트 카드의 동작 방법 및 이를 포함하는 스마트 카드 시스템의 동작 방법 - Google Patents

스마트 카드의 동작 방법 및 이를 포함하는 스마트 카드 시스템의 동작 방법 Download PDF

Info

Publication number
KR102218699B1
KR102218699B1 KR1020140121610A KR20140121610A KR102218699B1 KR 102218699 B1 KR102218699 B1 KR 102218699B1 KR 1020140121610 A KR1020140121610 A KR 1020140121610A KR 20140121610 A KR20140121610 A KR 20140121610A KR 102218699 B1 KR102218699 B1 KR 102218699B1
Authority
KR
South Korea
Prior art keywords
stop
during
voltage
signal
period
Prior art date
Application number
KR1020140121610A
Other languages
English (en)
Other versions
KR20160031703A (ko
Inventor
조혁준
나지명
백승환
오재근
전기문
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140121610A priority Critical patent/KR102218699B1/ko
Priority to US14/819,565 priority patent/US9589221B2/en
Publication of KR20160031703A publication Critical patent/KR20160031703A/ko
Priority to US15/432,601 priority patent/US10565405B2/en
Application granted granted Critical
Publication of KR102218699B1 publication Critical patent/KR102218699B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
    • G06K7/0021—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers for reading/sensing record carriers having surface contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0715—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including means to regulate power transfer to the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Computing Systems (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Power Sources (AREA)

Abstract

스마트 카드의 동작 방법에서는 제1 아이들(idle) 구간 동안 파워 관리부가 복수의 인에이블 신호들에 기초하여 복수의 서브 유닛들을 비활성화한다. 클럭 스탑 구간 동안 주파수 디텍터 및 파워 관리부는 외부 클럭 신호를 탐지하여 주파수 디텍터로부터 생성되는 제어 신호 및 제어 신호에 따라 파워 관리부로부터 생성되는 복수의 레벨 제어 신호들에 기초하여 복수의 서브 유닛들에 제공되는 전압 레벨을 조절한다. 제2 아이들(idle) 구간 동안 파워 관리부가 복수의 인에이블 신호들에 기초하여 복수의 서브 유닛들을 활성화한다. 본 발명의 실시예들에 따른 스마트 카드의 동작 방법은 클럭 스탑 구간 동안 스마트 카드에 포함되는 주파수 디텍터 및 파워 관리부가 제어 신호 및 레벨 제어 신호에 기초하여 서브 유닛에 제공되는 전압 레벨을 조절함으로써 전류를 감소시킬 수 있다.

Description

스마트 카드의 동작 방법 및 이를 포함하는 스마트 카드 시스템의 동작 방법{METHOD OF OPERATING SMART CARD AND METHOD OF OPERATING SMART CARD SYSTEM INCLUDING THE SAME}
본 발명은 스마트 카드에 관한 것으로서, 보다 상세하게는 스마트 카드의 동작 방법 및 이를 포함하는 스마트 카드 시스템의 동작 방법에 관한 것이다.
스마트 카드는 내부에 포함되는 마이크로 프로세서 및 운영체제를 이용하여 연산 기능을 수행할 수 있다. 스마트 카드에 대한 기술이 발전함에 따라 스마트 카드에서 소비되는 전력을 감소시키기 위한 다양한 연구들이 진행되고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 클럭 스탑 구간 동안 스마트 카드에 포함되는 주파수 디텍터 및 파워 관리부가 제어 신호 및 제어 신호에 따라 파워 관리부로부터 생성되는 레벨 제어 신호에 기초하여 서브 유닛에 제공되는 전압 레벨을 조절함으로써 전류를 감소시킬 수 있는 스마트 카드의 동작 방법을 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 스마트 카드의 동작 방법은 데이터 전송의 완료 후 제1 스탑 신호가 제1 로직 레벨로부터 제2 로직 레벨로 전이하여 상기 제2 로직 레벨을 유지하고, 외부 클럭 신호에 기초하여 주파수 디텍터로부터 생성되는 제2 스탑 신호가 상기 제1 로직 레벨을 유지하는 제1 아이들(idle) 구간 동안 파워 관리부가 복수의 인에이블 신호들에 기초하여 복수의 서브 유닛들을 비활성화하는 단계, 상기 제1 아이들 구간 경과 후 상기 제1 스탑 신호가 상기 제2 로직 레벨을 유지하고, 상기 제2 스탑 신호가 상기 외부 클럭 신호에 기초하여 상기 제2 레벨을 유지하는 클럭 스탑 구간 동안 상기 주파수 디텍터 및 상기 파워 관리부가 상기 제어 신호 및 상기 제어 신호에 따라 상기 파워 관리부로부터 생성되는 복수의 레벨 제어 신호들에 기초하여 상기 복수의 서브 유닛들에 제공되는 전압 레벨을 조절하는 단계 및 상기 클럭 스탑 구간 경과 후 상기 제1 스탑 신호가 상기 제2 로직 레벨을 유지하고, 상기 제2 스탑 신호가 상기 외부 클럭 신호에 기초하여 상기 제1 로직 레벨을 유지하는 제2 아이들(idle) 구간 동안 상기 파워 관리부가 상기 복수의 인에이블 신호들에 기초하여 상기 복수의 서브 유닛들을 활성화하는 단계를 포함한다.
예시적인 실시예에 있어서, 상기 복수의 서브 유닛들은 내부 전압 제어부 및 오실레이터부를 포함할 수 있다. 상기 내부 전압 제어부는 복수의 액티브 전압 제어기들 및 복수의 스탑 전압 제어기들을 포함할 수 있다. 상기 오실레이터부는 복수의 오실레이터들을 포함할 수 있다. 상기 복수의 액티브 전압 제어기들, 상기 복수의 스탑 전압 제어기들 및 상기 복수의 오실레이터들은 상기 복수의 인에이블 신호들에 기초하여 활성화 또는 비활성화될 수 있다.
예시적인 실시예에 있어서, 상기 제1 아이들 구간 동안 상기 외부 클럭 신호는 활성화될 수 있다.
예시적인 실시예에 있어서, 상기 제1 아이들 구간 동안 상기 복수의 오실레이터들은 상기 복수의 인에이블 신호들 중 오실레이터 인에이블 신호에 기초하여 순차적으로 턴-오프될 수 있다.
예시적인 실시예에 있어서, 상기 제1 아이들 구간 동안 상기 스탑 전압 제어기들은 상기 복수의 인에이블 신호들 중 스탑 전압 제어기 인에이블 신호에 기초하여 턴-온될 수 있다. 상기 복수의 액티브 전압 제어기들은 상기 복수의 인에이블 신호들 중 액티브 전압 제어기 인에이블 신호에 기초하여 순차적으로 턴-오프될 수 있다.
예시적인 실시예에 있어서, 상기 클럭 스탑 구간 동안 상기 외부 클럭 신호는 비활성화될 수 있다.
예시적인 실시예에 있어서, 상기 클럭 스탑 구간 동안 상기 주파수 디텍터 및 파워 관리부는 외부 클럭 신호를 탐지하여 주파수 디텍터로부터 생성되는 제어 신호 및 제어 신호에 따라 파워 관리부로부터 생성되는 복수의 레벨 제어 신호들 중 스탑 전압 제어 신호에 기초하여 상기 스탑 전압 제어기들에 제공되는 전압 레벨을 조절할 수 있다.
예시적인 실시예에 있어서, 상기 스탑 전압 제어기들은 제1 스탑 전압 제어기 및 제2 스탑 전압 제어기를 포함할 수 있다. 상기 제1 스탑 전압 제어기로부터 제공되는 제1 스탑 전압의 전압 레벨과 제2 스탑 전압 제어기로부터 제공되는 제2 스탑 전압의 전압 레벨은 서로 다를 수 있다.
예시적인 실시예에 있어서, 상기 제1 스탑 전압 제어기로부터 제공되는 상기 제1 스탑 전압은 상기 스마트 카드에 포함되는 논리 회로부에 제공될 수 있다. 상기 제2 스탑 전압 제어기로부터 제공되는 상기 제2 스탑 전압은 상기 스마트 카드에 포함되는 에스-램(sram)에 제공될 수 있다.
예시적인 실시예에 있어서, 상기 클럭 스탑 구간 동안 상기 복수의 오실레이터들은 턴-오프될 수 있다.
예시적인 실시예에 있어서, 상기 클럭 스탑 구간 동안 상기 스탑 전압 제어기들은 턴-온되고, 상기 액티브 전압 제어기들은 턴-오프될 수 있다.
예시적인 실시예에 있어서, 상기 제2 아이들 구간 동안 상기 외부 클럭 신호는 활성화될 수 있다.
예시적인 실시예에 있어서, 상기 제2 아이들 구간 동안 상기 복수의 오실레이터들은 상기 복수의 인에이블 신호들 중 상기 오실레이터 인에이블 신호에 기초하여 순차적으로 턴-온될 수 있다.
예시적인 실시예에 있어서, 상기 제2 아이들 구간 동안 상기 스탑 전압 제어기들은 상기 복수의 인에이블 신호들 중 상기 스탑 전압 제어기 인에이블 신호에 기초하여 턴-온될 수 있다. 상기 복수의 액티브 전압 제어기들은 상기 복수의 인에이블 신호들 중 상기 액티브 전압 제어기 인에이블 신호에 기초하여 순차적으로 턴-온될 수 있다.
예시적인 실시예에 있어서, 상기 복수의 서브 유닛들은 디텍터부를 더 포함할 수 있다. 상기 디텍터부는 상기 스마트 카드의 내부 환경을 감지하는 복수의 디텍터들을 포함할 수 있다. 상기 복수의 디텍터들은 상기 복수의 인에이블 신호들에 기초하여 활성화 또는 비활성화될 수 있다.
예시적인 실시예에 있어서, 상기 복수의 디텍터들은 상기 제1 아이들 구간 동안 상기 복수의 인에이블 신호들 중 디텍터 인에이블 신호에 기초하여 순차적으로 턴-오프되고, 상기 클럭 스탑 구간 동안 턴-오프 상태를 유지하고, 상기 제2 아이들 구간 동안 상기 디텍터 인에이블 신호에 기초하여 순차적으로 턴-온될 수 있다.
예시적인 실시예에 있어서, 상기 복수의 서브 유닛들은 상기 스마트 카드의 내부 전압이 미리 정해진 전압 이하가 되는 경우, 상기 스마트 카드를 리셋하는 리셋부를 더 포함할 수 있다. 상기 클럭 스탑 구간 동안 상기 리셋부는 상기 복수의 인에이블 신호들 중 리셋 인에이블 신호에 기초하여 턴-오프될 수 있다.
예시적인 실시예에 있어서, 상기 복수의 서브 유닛들은 외부 신호들을 수신하는 패드부를 더 포함할 수 있다. 상기 클럭 스탑 구간 동안 상기 패드부는 상기 복수의 인에이블 신호들 중 패드 인에이블 신호에 기초하여 턴-오프 또는 턴-온될 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 스마트 카드 시스템의 동작 방법은 카드 리더와 스마트 카드 사이에 데이터를 전송하는 단계, 상기 데이터 전송의 완료 후 제1 스탑 신호가 제1 로직 레벨로부터 제2 로직 레벨로 전이하여 상기 제2 로직 레벨을 유지하고, 외부 클럭 신호에 기초하여 주파수 디텍터로부터 생성되는 제2 스탑 신호가 상기 제1 로직 레벨을 유지하는 제1 아이들(idle) 구간 동안 파워 관리부가 복수의 인에이블 신호들에 기초하여 복수의 서브 유닛들을 비활성화하는 단계, 상기 제1 아이들 구간 경과 후 상기 제1 스탑 신호가 상기 제2 로직 레벨을 유지하고, 상기 제2 스탑 신호가 상기 외부 클럭 신호에 기초하여 상기 제2 레벨을 유지하는 클럭 스탑 구간 동안 상기 주파수 디텍터 및 상기 파워 관리부가 상기 제어 신호 및 상기 제어 신호에 따라 상기 파워 관리부로부터 생성되는 복수의 레벨 제어 신호들에 기초하여 복수의 서브 유닛들에 제공되는 전압 레벨을 조절하는 단계 및 상기 클럭 스탑 구간 경과 후 상기 제1 스탑 신호가 상기 제2 로직 레벨을 유지하고, 상기 제2 스탑 신호가 상기 외부 클럭 신호에 기초하여 상기 제1 로직 레벨을 유지하는 제2 아이들(idle) 구간 동안 상기 파워 관리부가 상기 복수의 인에이블 신호들에 기초하여 상기 복수의 서브 유닛들을 활성화하는 단계를 포함한다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 스마트 카드의 동작 방법은 데이터 전송의 완료 후 제1 스탑 신호가 제1 로직 레벨로부터 제2 로직 레벨로 전이하여 상기 제2 로직 레벨을 유지하고, 상기 제1 스탑 신호에 기초하여 디텍터로부터 생성되는 제2 스탑 신호가 제2 로직 레벨을 유지하는 제1 스탑 구간 동안 파워 관리부가 복수의 인에이블 신호들에 기초하여 복수의 서브 유닛들을 비활성화하는 단계, 상기 제1 스탑 구간 경과 후 제2 스탑 구간 동안 상기 디텍터 및 상기 파워 관리부가 상기 디텍터로부터 생성되는 제어 신호 및 상기 제어 신호에 따라 상기 파워 관리부로부터 생성되는 복수의 레벨 제어 신호들에 기초하여 복수의 서브 유닛들에 제공되는 전압 레벨을 조절하는 단계 및 상기 제2 스탑 구간 경과 후 제1 스탑 신호가 상기 제2 로직 레벨로부터 제1 로직 레벨로 전이하기 전에 해당하는 제3 스탑 구간 동안 상기 파워 관리부가 상기 복수의 인에이블 신호들에 기초하여 상기 복수의 서브 유닛들을 활성화하는 단계를 포함한다.
본 발명의 실시예들에 따른 스마트 카드의 동작 방법은 클럭 스탑 구간 동안 스마트 카드에 포함되는 주파수 디텍터 및 상기 파워 관리부가 상기 주파수 디텍터로부터 생성되는 제어 신호 및 상기 제어 신호에 따라 상기 파워 관리부로부터 생성되는 복수의 레벨 제어 신호들에 기초하여 서브 유닛에 제공되는 전압 레벨을 조절함으로써 소모 전류를 감소시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 스마트 카드의 동작 방법을 나타내는 순서도이다.
도 2는 도 1의 스마트 카드의 동작 방법을 설명하기 위한 타이밍도이다.
도 3은 본 발명의 실시예들에 따른 스마트 카드를 나타내는 블록도이다.
도 4는 도 3의 스마트 카드에 포함되는 내부 전압 제어부의 일 예를 나타내는 블록도이다.
도 5는 도 3의 스마트 카드에 포함되는 오실레이터부의 일 예를 나타내는 블록도이다.
도 6은 제1 아이들 구간 동안 도 3의 스마트 카드에 포함되는 오실레이터부의 동작을 설명하기 위한 타이밍도이다.
도 7은 제1 아이들 구간 동안 도 3의 스마트 카드에 포함되는 내부 전압 제어부의 동작을 설명하기 위한 타이밍도이다.
도 8은 제1 아이들 구간 동안 도 3의 스마트 카드에 포함되는 오실레이터부 및 내부 전압 제어부의 상태를 나타내는 도면이다.
도 9는 클럭 스탑 구간 동안 도 3의 스마트 카드에 포함되는 내부 전압 제어부의 동작을 설명하기 위한 타이밍도이다.
도 10은 도 4의 내부 전압 제어부에 포함되는 스탑 전압 제어기들의 동작을 설명하기 위한 도면이다.
도 11은 클럭 스탑 구간 동안 도 3의 스마트 카드에 포함되는 오실레이터부의 동작을 설명하기 위한 타이밍도이다.
도 12는 클럭 스탑 구간 동안 도 3의 스마트 카드에 포함되는 오실레이터부 및 내부 전압 제어부의 상태를 나타내는 도면이다.
도 13은 제2 아이들 구간 동안 도 3의 스마트 카드에 포함되는 오실레이터부의 동작을 설명하기 위한 타이밍도이다.
도 14는 제2 아이들 구간 동안 도 3의 스마트 카드에 포함되는 내부 전압 제어부의 동작을 설명하기 위한 타이밍도이다.
도 15는 제2 아이들 구간 동안 도 3의 스마트 카드에 포함되는 오실레이터부 및 내부 전압 제어부의 상태를 나타내는 도면이다.
도 16은 제1 아이들 구간, 클럭 스탑 구간 및 제2 아이들 구간 동안 도 3의 스마트 카드에 포함되는 오실레이터부 및 내부 전압 제어부의 동작을 설명하기 위한 도면이다.
도 17은 스마트 카드 스펙에 해당하는 ETSI TS 102 221에 따른 전류 스펙을 나타내는 도면이다.
도 18은 본 발명의 일 실시예에 따른 스마트 카드를 나타내는 블록도이다.
도 19는 도 18의 스마트 카드에 포함되는 디텍터부의 일 예를 나타내는 블록도이다.
도 20은 제1 아이들 구간, 클럭 스탑 구간 및 제2 아이들 구간 동안 도 18의 스마트 카드에 포함되는 디텍터부의 동작을 설명하기 위한 타이밍도이다.
도 21은 본 발명의 다른 실시예에 따른 스마트 카드를 나타내는 블록도이다.
도 22는 도 21의 스마트 카드에 포함되는 리셋부의 동작을 설명하기 위한 도면이다.
도 23은 본 발명의 실시예들에 따른 스마트 카드 시스템의 동작 방법을 나타내는 순서도이다.
도 24는 본 발명의 실시예들에 따른 스마트 카드 시스템을 나타내는 블록도이다.
도 25는 본 발명의 실시예들에 따른 스마트 카드의 동작 방법을 나타내는 순서도이다.
도 26은 도 25의 스마트 카드의 동작 방법을 설명하기 위한 타이밍도이다.
도 27은 본 발명의 일 실시예에 따른 모바일 시스템을 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되지 않는다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 스마트 카드의 동작 방법을 나타내는 순서도이고, 도 2는 도 1의 스마트 카드의 동작 방법을 설명하기 위한 타이밍도이고, 도 3은 본 발명의 실시예들에 따른 스마트 카드를 나타내는 블록도이다.
도 1 내지 도 3을 참조하면, 스마트 카드(10)는 중앙 처리 장치(100), 파워 관리부(200), 복수의 서브 유닛들(300) 및 주파수 디텍터(400)를 포함할 수 있다. 스마트 카드(10)는 전원 전압(VDD), 외부 클럭 신호(ECLK) 및 입출력 신호(SIO)를 수신할 수 있다. 스마트 카드(10)와 카드 리더 사이에 데이터 전송이 완료되는 경우, 중앙 처리 장치(100)는 파워 차단 명령(C_PO)을 파워 관리부(200)에 제공할 수 있다. 파워 관리부(200)는 복수의 인에이블 신호들(EN_VC, EN_OS)에 기초하여 복수의 서브 유닛들(300)을 비활성화 또는 활성화될 수 있다. 예를 들어, 복수의 서브 유닛들(300)은 내부 전압 제어부(310) 및 오실레이터부(330)을 포함할 수 있다. 내부 전압 제어부(310)는 파워 관리부(200)로부터 제공되는 복수의 인에이블 신호들(EN_VC, EN_OS) 중 전압 제어기 인에이블 신호(EN_VC)에 기초하여 내부 전압을 제공할 수 있다. 오실레이터부(330)은 파워 관리부(200)로부터 제공되는 복수의 인에이블 신호들(EN_VC, EN_OS) 중 오실레이터 인에이블 신호(EN_OS)에 기초하여 내부 클럭 신호(OSC)를 제공할 수 있다.
파워 관리부(200)가 복수의 인에이블 신호들(EN_VC, EN_OS)에 기초하여 복수의 서브 유닛들(300)을 비활성화하는 경우, 복수의 서브 유닛들(300)에 공급되는 전원이 차단될 수 있다. 예를 들어, 파워 관리부(200)가 복수의 인에이블 신호들(EN_VC, EN_OS) 중 전압 제어기 인에이블 신호(EN_VC)를 디스에이블시키는 경우, 내부 전압 제어부(310)에 공급되는 전원이 차단될 수 있다. 내부 전압 제어부(310)에 공급되는 전원이 차단되는 경우, 내부 전압 제어부(310)의 동작은 정지할 수 있다. 파워 관리부(200)가 복수의 인에이블 신호들(EN_VC, EN_OS) 중 오실레이터 인에이블 신호(EN_OS)를 디스에이블시키는 경우, 오실레이터부(330)에 공급되는 전원이 차단될 수 있다. 오실레이터부(330)에 공급되는 전원이 차단되는 경우, 오실레이터부(330)의 동작은 정지할 수 있다.
파워 관리부(200)가 복수의 인에이블 신호들(EN_VC, EN_OS)에 기초하여 복수의 서브 유닛들(300)을 활성화하는 경우, 복수의 서브 유닛들(300)에 전원이 공급될 수 있다. 예를 들어, 파워 관리부(200)가 복수의 인에이블 신호들(EN_VC, EN_OS) 중 전압 제어기 인에이블 신호(EN_VC)를 인에이블시키는 경우, 내부 전압 제어부(310)에 전원이 공급될 수 있다. 내부 전압 제어부(310)에 전원이 공급되는 경우, 내부 전압 제어부(310)는 정상 동작할 수 있다. 파워 관리부(200)가 복수의 인에이블 신호들(EN_VC, EN_OS) 중 오실레이터 인에이블 신호(EN_OS)를 인에이블시키는 경우, 오실레이터부(330)에 전원이 공급될 수 있다. 오실레이터부(330)에 전원이 공급되는 경우, 오실레이터부(330)는 정상 동작할 수 있다.
주파수 디텍터(400)는 외부 클럭 신호(ECLK)의 주파수가 미리 정해진 범위 내에서 동작하는지를 탐지할 수 있다. 클럭 스탑 구간(CSTI) 동안, 주파수 디텍터(400)는 외부 클럭 신호(ECLK)의 주파수가 미리 정해진 범위에서 동작하는지 여부에 대한 탐지를 중단하고, 외부 클럭 신호(ECLK)의 활성화 여부를 탐지할 수 있다. 또한 클럭 스탑 구간(CSTI) 동안 주파수 디텍터(400) 및 파워 관리부(200)는 외부 클럭 신호(ECLK)를 탐지하여 주파수 디텍터(400)로부터 생성되는 제어 신호(CS_SVC) 및 제어 신호(CS_SVC)에 따라 파워 관리부(200)로부터 생성되는 복수의 레벨 제어 신호들(L_CS_SVC)에 기초하여 복수의 서브 유닛들(300)에 제공되는 전압 레벨을 조절할 수 있다. 외부 클럭 신호(ECLK)가 비활성화되는 경우, 주파수 디텍터(400)는 외부 클럭 신호(ECLK)의 비활성화를 탐지하여 제어 신호(CS_SVC)를 내부 전압 제어부(310) 및 파워 관리부(200)에 제공할 수 있다. 파워 관리부(200)은 제어 신호(CS_SVC)에 기초하여 복수의 레벨 제어 신호들(L_CS_SVC)을 생성할 수 있다. 파워 관리부(200)은 복수의 레벨 제어 신호들(L_CS_SVC)에 기초하여 복수의 서브 유닛들(300)에 제공되는 전압 레벨을 조절할 수 있다. 외부 클럭 신호(ECLK)가 비활성화되는 구간은 클럭 스탑 구간(CSTI)일 수 있다. 복수의 서브 유닛들(300)에 제공되는 전압 레벨은 주파수 디텍터(400)로부터 제공되는 제어 신호(CS_SVC) 및 파워 관리부(200)로부터 제공되는 레벨 제어 신호(L_CS_SVC)에 기초하여 조절될 수 있다. 복수의 서브 유닛들(300)에 제공되는 전압 레벨이 조절되는 경우, 복수의 서브 유닛들(300)로부터 출력되는 출력 전압의 전압 레벨이 조절될 수 있다.
예를 들어, 도 4를 참조하여 후술하는 바와 같이, 내부 전압 제어부(310)는 복수의 액티브 전압 제어기들(311 내지 313) 및 복수의 스탑 전압 제어기들(314, 315)을 포함할 수 있다. 복수의 스탑 전압 제어기들(314, 315)은 제1 스탑 전압 제어기(314) 및 제2 스탑 전압 제어기(315)를 포함할 수 있다. 제1 스탑 전압 제어기(314)는 제1 스탑 전압 제어기 인에이블 신호(EN_SVC1) 및 제1 스탑 전압 제어 신호(L_CS_SVC1)에 기초하여 제1 스탑 전압(STOP IVC1)을 제공할 수 있다. 클럭 스탑 구간(CSTI) 동안 주파수 디텍터(400)는 제1 스탑 전압 제어 신호(L_CS_SVC1)에 기초하여 제1 스탑 전압 제어기(314)로부터 제공되는 제1 스탑 전압(STOP IVC1)의 전압 레벨을 조절할 수 있다.
스마트 카드(10)의 동작 방법에서는 데이터 전송의 완료 후 제1 스탑 신호(SS1)가 제1 로직 레벨로부터 제2 로직 레벨로 전이하여 제2 로직 레벨을 유지하고, 외부 클럭 신호(ECLK)에 기초하여 주파수 디텍터(400)로부터 생성되는 제2 스탑 신호(SS2)가 제1 로직 레벨을 유지하는 제1 아이들(idle) 구간(ITI1) 동안 파워 관리부(200)가 복수의 인에이블 신호들(EN_VC, EN_OS)에 기초하여 복수의 서브 유닛들(300)을 비활성화한다(S100). 예를 들어, 제1 로직 레벨은 로직 로우 레벨일 수 있고, 제2 로직 레벨은 로직 하이 레벨일 수 있다. 스마트 카드(10)와 카드 리더 사이에 데이터 전송이 완료되는 경우, 중앙 처리 장치(100)는 파워 차단 명령(C_PO)을 파워 관리부(200)에 제공할 수 있다. 중앙 처리 장치(100)가 파워 차단 명령(C_PO)을 전달하면 파워 차단 명령(C_PO)에 기초하여 제1 스탑 신호(SS1)가 제1 로직 레벨로부터 제2 로직 레벨로 전이하여 제2 로직 레벨을 유지할 수 있다. 또한, 클럭 스탑 구간(CSTI) 동안, 주파수 디텍터(400)는 외부 클럭 신호(ECLK)의 주파수가 미리 정해진 범위에서 동작하는지 여부에 대한 탐지를 중단하고, 외부 클럭 신호(ECLK)의 활성화 여부를 탐지할 수 있다. 주파수 디텍터(400)는 외부 클럭 신호(ECLK)를 탐지할 수 있다. 외부 클럭 신호(ECLK)가 비활성화되는 경우, 주파수 디텍터(400)는 외부 클럭 신호(ECLK)의 비활성화를 탐지할 수 있다. 주파수 디텍터(400)가 외부 클럭 신호(ECLK)의 비활성화를 탐지하는 경우, 제2 스탑 신호(SS2)는 제1 로직 레벨로부터 제2 로직 레벨로 전이할 수 있다. 제1 아이들(idle) 구간(ITI1)은 데이터 전송의 완료 후 제1 스탑 신호(SS1)가 제2 로직 레벨을 유지하고, 제2 스탑 신호(SS2)가 제1 로직 레벨을 유지하는 구간 일 수 있다.
제1 아이들 구간(ITI1) 경과 후 제1 스탑 신호(SS1)가 제2 로직 레벨을 유지하고, 제2 스탑 신호(SS2)가 외부 클럭 신호(ECLK)에 기초하여 제2 레벨을 유지하는 클럭 스탑 구간(CSTI) 동안 주파수 디텍터(400) 및 파워 관리부(200)는 외부 클럭 신호(ECLK)를 탐지하여 주파수 디텍터(400)로부터 생성되는 제어 신호(CS_SVC) 및 제어 신호(CS_SVC)에 따라 파워 관리부(200)로부터 생성되는 복수의 레벨 제어 신호들(L_CS_SVC)에 기초하여 복수의 서브 유닛들(300)에 제공되는 전압 레벨을 조절한다(S110). 예를 들어, 클럭 스탑 구간(CSTI) 동안, 주파수 디텍터(400)는 외부 클럭 신호(ECLK)의 주파수가 미리 정해진 범위에서 동작하는지 여부에 대한 탐지를 중단하고, 외부 클럭 신호(ECLK)의 활성화 여부를 탐지할 수 있다. 주파수 디텍터(400)는 외부 클럭 신호(ECLK)를 탐지할 수 있다. 외부 클럭 신호(ECLK)가 비활성화되는 경우, 주파수 디텍터(400)는 외부 클럭 신호(ECLK)의 비활성화를 탐지할 수 있다. 주파수 디텍터(400)가 외부 클럭 신호(ECLK)의 비활성화를 탐지하는 경우, 제2 스탑 신호(SS2)는 제1 로직 레벨로부터 제2 로직 레벨로 전이할 수 있다. 외부 클럭 신호(ECLK)가 비활성화되는 동안 제2 스탑 신호(SS2)는 제2 로직 레벨을 유지할 수 있다.
클럭 스탑 구간(CSTI) 동안에도 복수의 서브 유닛들(300) 중 일부에는 전원 공급이 필요할 수 있다. 이 경우, 클럭 스탑 구간(CSTI) 동안 복수의 서브 유닛들(300) 중 일부에 공급되는 전원의 전압 레벨은 스마트 카드(10)와 카드 리더 사이에 데이터를 전송하는 액티브 구간에 복수의 서브 유닛들(300)에 공급되는 전원의 전압 레벨보다 작을 수 있다. 따라서 클럭 스탑 구간(CSTI) 동안 복수의 서브 유닛들(300) 중 일부에 공급되는 전원의 전압 레벨을 감소시킬 수 있다. 클럭 스탑 구간(CSTI) 동안 복수의 서브 유닛들(300)에 제공되는 전압 레벨을 감소시키면 복수의 서브 유닛들(300)에서 소모되는 전류를 감소시킬 수 있다.
클럭 스탑 구간(CSTI) 경과 후 제1 스탑 신호(SS1)가 제2 로직 레벨을 유지하고, 제2 스탑 신호(SS2)가 외부 클럭 신호(ECLK)에 기초하여 제1 로직 레벨을 유지하는 제2 아이들(idle) 구간(ITI2) 동안 파워 관리부(200)가 복수의 인에이블 신호들(EN_VC, EN_OS)에 기초하여 복수의 서브 유닛들(300)을 활성화한다(S120). 예를 들어 제1 스탑 신호(SS1)는 클럭 스탑 구간(CSTI) 경과 후 입출력 신호(SIO)가 로직 로우 레벨로 전이하기 전까지는 제2 로직 레벨을 유지할 수 있다. 클럭 스탑 구간(CSTI) 경과 후 외부 클럭 신호(ECLK)가 활성화되는 경우, 제2 클럭 신호는 제2 로직 레벨로부터 제1 로직 레벨로 전이할 수 있다. 제2 아이들 구간(ITI2)은 클럭 스탑 구간(CSTI) 경과 후 제1 스탑 신호(SS1)가 제2 로직 레벨을 유지하고, 제2 스탑 신호(SS2)가 제1 로직 레벨을 유지하는 구간일 수 있다.
본 발명의 실시예들에 따른 스마트 카드(10)의 동작 방법은 클럭 스탑 구간(CSTI) 동안 스마트 카드(10)에 포함되는 주파수 디텍터(400) 및 파워 관리부(200)는 외부 클럭 신호(ECLK)를 탐지하여 주파수 디텍터(400)로부터 생성되는 제어 신호(CS_SVC) 및 제어 신호(CS_SVC)에 따라 파워 관리부(200)로부터 생성되는 레벨 제어 신호(L_CS_SVC)에 기초하여 서브 유닛에 제공되는 전압 레벨을 조절함으로써 전류를 감소시킬 수 있다.
도 4는 도 3의 스마트 카드에 포함되는 내부 전압 제어부의 일 예를 나타내는 블록도이고, 도 5는 도 3의 스마트 카드에 포함되는 오실레이터부의 일 예를 나타내는 블록도이다.
도 4 및 도 5를 참조하면, 복수의 서브 유닛들(300)은 내부 전압 제어부(310) 및 오실레이터부(330)를 포함할 수 있다. 내부 전압 제어부(310)는 복수의 액티브 전압 제어기들(311 내지 313) 및 복수의 스탑 전압 제어기들(314, 315)을 포함할 수 있다. 오실레이터부(330)는 복수의 오실레이터들(331 내지 333)을 포함할 수 있다. 복수의 액티브 전압 제어기들(311 내지 313), 복수의 스탑 전압 제어기들(314, 315) 및 복수의 오실레이터들(331 내지 333)은 복수의 인에이블 신호들(EN_VC, EN_OS)에 기초하여 활성화 또는 비활성화될 수 있다.
내부 전압 제어부(310)는 전원 전압(VDD)을 공급받아 스마트 카드(10) 내부에서 사용되는 내부 전압(ACTIVE IVC1 내지 ACTIVE IVC3 및 STOP IVC1 내지 STOP IVC2)을 제공할 수 있다. 내부 전압 제어부(310)에 포함되는 복수의 액티브 전압 제어기들(311 내지 313)은 스마트 카드(10)와 카드 리더 사이에 데이터를 전송하는 액티브 구간동안 스마트 카드(10) 내부에서 사용되는 내부 전압 내부 전압(ACTIVE IVC1 내지 ACTIVE IVC3)을 제공할 수 있다. 내부 전압 제어부(310)에 포함되는 복수의 스탑 전압 제어기들(314, 315)은 스마트 카드(10)의 스탑 모드 구간 동안 스마트 카드(10) 내부에서 사용되는 내부 전압 내부 전압(STOP IVC1 내지 STOP IVC2)을 제공할 수 있다.
예를 들어, 액티브 구간 동안 제1내지 제3 액티브 전압 제어기 인에이블 신호(EN_AVC3)는 인에이블될 수 있다. 제1 내지 제3 액티브 전압 제어기 인에이블 신호(EN_AVC1, EN_AVC2, EN_AVC3) 가 인에이블되는 경우, 제1 내지 제3 액티브 전압 제어기(311 내지313)는 정상 동작할 수 있다. 제1 내지 제3 액티브 전압 제어기(311 내지313)가 정상 동작하는 경우, 제1 내지 제3 액티브 전압 제어기(311 내지313)는 제1 전압을 제공할 수 있다. 예를 들어 제1 전압은 1.1V일 수 있다. 예를 들어 액티브 구간 동안 제1내지 제2 스탑 전압 제어기 인에이블 신호(EN_SVC1, EN_SVC2)는 인에이블될 수 있다. 제1 내지 제2 스탑 전압 제어기 인에이블 신호(EN_SVC1, EN_SVC2)가 인에이블되는 경우, 제1 내지 제2 스탑 전압 제어기(314, 315)는 정상 동작할 수 있다. 제1 내지 제2 스탑 전압 제어기(314, 315)가 정상 동작하는 경우, 제1 내지 제2 스탑 전압 제어기(314, 315)는 제1 전압을 제공할 수 있다. 예를 들어 제1 전압은 1.1V일 수 있다.
예를 들어, 스탑 모드 구간은 제1 아이들 구간(ITI1), 클럭 스탑 구간(CSTI) 및 제2 아이들 구간(ITI2)을 포함할 수 있다. 스탑 모드 구간 중 클럭 스탑 구간(CSTI) 동안 제1 내지 제3 액티브 전압 제어기 인에이블 신호(EN_AVC1, EN_AVC2, EN_AVC3)는 디스에이블될 수 있다. 제1 내지 제3 액티브 전압 제어기 인에이블 신호(EN_AVC1, EN_AVC2, EN_AVC3)가 디스에이블되는 경우, 제1 내지 제3 액티브 전압 제어기(311 내지313)의 동작이 차단될 수 있다. 제1 내지 제3 액티브 전압 제어기(311 내지313)의 동작이 차단되는 경우, 제1 내지 제3 액티브 전압 제어기(311 내지313)는 접지 전압을 제공할 수 있다. 예를 들어 클럭 스탑 구간(CSTI) 동안 제1내지 제2 스탑 전압 제어기 인에이블 신호(EN_SVC1, EN_SVC2)는 인에이블될 수 있다. 제1 내지 제2 스탑 전압 제어기 인에이블 신호(EN_SVC1, EN_SVC2)가 인에이블되는 경우, 제1 내지 제2 스탑 전압 제어기(314, 315)는 정상 동작할 수 있다. 제1 내지 제2 스탑 전압 제어기(314, 315)가 정상 동작하는 경우, 제1 내지 제2 스탑 전압 제어기(314, 315)는 제1 전압을 제공할 수 있다. 예를 들어 제1 전압은 1.1V일 수 있다.
제1 내지 제3 오실레이터(331내지 333)는 제1 내지 제3 오실레이터 인에이블 신호(EN_OS1, EN_OS2, EN_OS3) 에 기초하여 턴-온 또는 턴-오프될 수 있다. 제1 내지 제3 오실레이터 인에블 신호(EN_OS1, EN_OS2, EN_OS3)가 인에이블되는 경우, 제1 내지 제3 오실레이터(331내지 333)는 제1 내지 제3 클럭 신호(OSC1, OSC2, OSC3)를 제공할 수 있다.
도 6은 제1 아이들 구간 동안 도 3의 스마트 카드에 포함되는 오실레이터부의 동작을 설명하기 위한 타이밍도이다.
도 6을 참조하면, 제1 아이들 구간(ITI1)은 데이터 전송의 완료 후 제1 스탑 신호(SS1)가 제1 로직 레벨로부터 제2 로직 레벨로 전이하여 제2 로직 레벨을 유지하고, 외부 클럭 신호(ECLK)에 기초하여 주파수 디텍터(400)로부터 생성되는 제2 스탑 신호(SS2)가 제1 로직 레벨을 유지하는 구간일 수 있다.
예시적인 실시예에 있어서, 제1 아이들 구간(ITI1) 동안 외부 클럭 신호(ECLK)는 활성화될 수 있다. 예를 들어 주파수 디텍터(400)는 외부 클럭 신호(ECLK)를 탐지할 수 있다. 외부 클럭 신호(ECLK)가 비활성화되는 경우, 주파수 디텍터(400)는 제2 스탑 신호(SS2)를 제1 로직 레벨에서 제2 로직 레벨로 전이시킬 수 있다. 제1 아이들 구간(ITI1) 동안 외부 클럭 신호(ECLK)는 활성화될 수 있고, 스탑 클럭 구간 동안 외부 클럭 신호(ECLK)는 비활성화될 수 있고, 제2 아이들 구간(ITI2) 동안 외부 클럭 신호(ECLK)는 활성화될 수 있다.
예시적인 실시예에 있어서, 1 아이들 구간(ITI1) 동안 복수의 오실레이터들(331 내지 333)은 복수의 인에이블 신호들(EN_VC, EN_OS) 중 오실레이터 인에이블 신호(EN_OS)에 기초하여 순차적으로 턴-오프될 수 있다. 예를 들어 복수의 오실레이터들(331 내지 333)은 제1 오실레이터(331), 제2 오실레이터(332) 및 제3 오실레이터(333)를 포함할 수 있다. 복수의 인에이블 신호들(EN_VC, EN_OS) 중 오실레이터 인에이블 신호(EN_OS)는 제1 내지 제3 오실레이터 인에이블 신호(EN_OS1, EN_OS2, EN_OS3)를 포함할 수 있다. 제1 아이들 구간(ITI1) 동안 제1 내지 제3 오실레이터 인에이블 신호(EN_OS1, EN_OS2, EN_OS3)는 순차적으로 디스에이블될 수 있다. 예를 들어 제1 아이들 구간(ITI1) 동안 제1 오실레이터 인에이블 신호(EN_OS1)가 디스에이블된 후 제2 오실레이터 인에이블 신호(EN_OS2)가 디스에이블되고, 제2 오실레이터 인에이블 신호(EN_OS2)가 디스에이블된 후 제3 오실레이터 인에이블 신호(EN_OS3)가 디스에이블될 수 있다. 이 경우, 제1 오실레이터(331)가 턴-오프된 후, 제2 오실레이터(332)가 턴-오프되고, 제2 오실레이터(332)가 턴-오프된 후, 제3 오실레이터(333)가 턴-오프될 수 있다.
도 7은 제1 아이들 구간 동안 도 3의 스마트 카드에 포함되는 내부 전압 제어부의 동작을 설명하기 위한 타이밍도이다.
도 4 및 도 7을 참조하면, 내부 전압 제어부(310)는 복수의 액티브 전압 제어기들(311 내지 313) 및 복수의 스탑 전압 제어기들(314, 315)을 포함할 수 있다. 복수의 액티브 전압 제어기들(311 내지 313)은 제1 액티브 전압 제어기(311), 제2 액티브 전압 제어기(312) 및 제3 액티브 전압 제어기(313)를 포함할 수 있다. 복수의 스탑 전압 제어기들(314, 315)은 제1 스탑 전압 제어기(314) 및 제2 스탑 전압 제어기(315)를 포함할 수 있다. 예를 들어, 제1 내지 제3 액티브 전압 제어기(311 내지313)는 제1 내지 제3 액티브 전압 제어기 인에이블 신호(EN_AVC1, EN_AVC2, EN_AVC3)에 기초하여 제1 내지 제3 액티브 전압을 제공할 수 있다. 제1 및 제2 스탑 전압 제어기(314, 315)는 제1 및 제2 스탑 전압 제어기 인에이블 신호(EN_SVC1, EN_SVC2) 및 제1 및 제2 스탑 전압 제어 신호(L_CS_SVC1, L_CS_SVC2)에 기초하여 제1 및 제2 스탑 전압(STOP IVC1, STOP IVC2)을 제공할 수 있다.
예시적인 실시예에 있어서, 제1 아이들 구간(ITI1) 동안 스탑 전압 제어기들(314, 315)은 복수의 인에이블 신호들(EN_VC, EN_OS) 중 스탑 전압 제어기 인에이블 신호에 기초하여 턴-온될 수 있다. 예를 들어 제1 아이들 구간(ITI1) 동안 제1 및 제2 스탑 전압 제어기 인에이블 신호(EN_SVC1, EN_SVC2)는 인에이블될 수 있다. 제1 및 제2 스탑 전압 제어기 인에이블 신호(EN_SVC1, EN_SVC2)는 인에이블되는 경우, 제1 및 제2 스탑 전압 제어기(314, 315)는 턴-온될 수 있다.
예시적인 실시예에 있어서, 복수의 액티브 전압 제어기들(311 내지 313)은 복수의 인에이블 신호들(EN_VC, EN_OS) 중 액티브 전압 제어기 인에이블 신호에 기초하여 순차적으로 턴-오프될 수 있다. 예를 들어, 제1 아이들 구간(ITI1) 동안 제1 내지 제3 액티브 전압 제어기 인에이블 신호(EN_AVC1, EN_AVC2, EN_AVC3)는 순차적으로 디스에이블될 수 있다. 제1 아이들 구간(ITI1) 동안 제1 액티브 전압 제어기 인에이블 신호(EN_AVC1)가 디스에이블된 후 제2 액티브 전압 제어기 인에이블 신호(EN_AVC2)가 디스에이블되고, 제2 액티브 전압 제어기 인에이블 신호(EN_AVC2)가 디스에이블된 후 제3 액티브 전압 제어기 인에이블 신호(EN_AVC3)가 디스에이블될 수 있다. 이 경우, 제1 액티브 전압 제어기(311)가 턴-오프된 후, 제2 액티브 전압 제어기(312)가 턴-오프되고, 제2 액티브 전압 제어기(312)가 턴-오프된 후, 제3 액티브 전압 제어기(313)가 턴-오프될 수 있다.
도 8은 제1 아이들 구간 동안 도 3의 스마트 카드에 포함되는 오실레이터부 및 내부 전압 제어부의 상태를 나타내는 도면이다.
도4, 도5 및 도 8을 참조하면, 복수의 서브 유닛들(300)은 내부 전압 제어부(310) 및 오실레이터부(330)를 포함할 수 있다. 내부 전압 제어부(310)는 복수의 액티브 전압 제어기들(311 내지 313) 및 복수의 스탑 전압 제어기들(314, 315)을 포함할 수 있다. 오실레이터부(330)는 복수의 오실레이터들(331 내지 333)을 포함할 수 있다. 제1 아이들 구간(ITI1)은 데이터 전송의 완료 후 제1 스탑 신호(SS1)가 제1 로직 레벨로부터 제2 로직 레벨로 전이하여 제2 로직 레벨을 유지하고, 외부 클럭 신호(ECLK)에 기초하여 주파수 디텍터(400)로부터 생성되는 제2 스탑 신호(SS2)가 제1 로직 레벨을 유지하는 구간일 수 있다.
제1 아이들 구간(ITI1) 동안 내부 전압 제어부(310)에 포함되는 복수의 액티브 전압 제어기들(311 내지 313)은 순차적으로 턴-오프될 수 있다. 제1 아이들 구간(ITI1) 동안 오실레이터부(330)에 포함되는 복수의 오실레이터들(331 내지 333)은 순차적으로 턴-오프될 수 있다. 제1 아이들 구간(ITI1) 동안 내부 전압 제어부(310)에 포함되는 복수의 스탑 전압 제어기들(314, 315)은 턴-온될 수 있다.
도 9는 클럭 스탑 구간 동안 도 3의 스마트 카드에 포함되는 내부 전압 제어부의 동작을 설명하기 위한 타이밍도이다.
도 3, 도4 및 도 9를 참조하면, 클럭 스탑 구간(CSTI)은 제1 아이들 구간(ITI1) 경과 후 제1 스탑 신호(SS1)가 제2 로직 레벨을 유지하고, 제2 스탑 신호(SS2)가 외부 클럭 신호(ECLK)에 기초하여 제2 레벨을 유지하는 구간 일 수 있다.
예시적인 실시예에 있어서, 클럭 스탑 구간(CSTI) 동안 외부 클럭 신호(ECLK)는 비활성화될 수 있다. 예를 들어 클럭 스탑 구간(CSTI) 동안, 주파수 디텍터(400)는 외부 클럭 신호(ECLK)의 주파수가 미리 정해진 범위에서 동작하는지 여부에 대한 탐지를 중단하고, 외부 클럭 신호(ECLK)의 활성화 여부를 탐지할 수 있다. 주파수 디텍터(400)는 외부 클럭 신호(ECLK)를 탐지할 수 있다. 외부 클럭 신호(ECLK)가 비활성화되는 경우, 주파수 디텍터(400)는 제2 스탑 신호(SS2)를 제1 로직 레벨에서 제2 로직 레벨로 전이시킬 수 있다. 제1 아이들 구간(ITI1) 동안 외부 클럭 신호(ECLK)는 활성화될 수 있고, 스탑 클럭 구간 동안 외부 클럭 신호(ECLK)는 비활성화될 수 있고, 제2 아이들 구간(ITI2) 동안 외부 클럭 신호(ECLK)는 활성화될 수 있다.
예시적인 실시예에 있어서, 클럭 스탑 구간(CSTI) 동안 파워 관리부(200)가 복수의 레벨 제어 신호들(L_CS_SVC) 중 스탑 전압 제어 신호에 기초하여 스탑 전압 제어기들(314, 315)에 제공되는 전압 레벨을 조절할 수 있다. 예를 들어, 스탑 전압 제어 신호는 제1 스탑 전압 제어 신호(L_CS_SVC1) 및 제2 스탑 전압 제어 신호(L_CS_SVC2)를 포함할 수 있다. 복수의 스탑 전압 제어기들(314, 315)은 제1 스탑 전압 제어기(314) 및 제2 스탑 전압 제어기(315)를 포함할 수 있다. 제1 및 제2 스탑 전압 제어기(314, 315)는 제1 및 제2 스탑 전압 제어기 인에이블 신호(EN_SVC1, EN_SVC2) 및 제1 및 제2 스탑 전압 제어 신호(L_CS_SVC1, L_CS_SVC2)에 기초하여 제1 및 제2 스탑 전압(STOP IVC1, STOP IVC2)을 제공할 수 있다.
예를 들어, 클럭 스탑 구간(CSTI) 동안 제1 및 제2 스탑 전압 제어기 인에이블 신호(EN_SVC1, EN_SVC2)는 인에이블될 수 있다. 제1 및 제2 스탑 전압 제어기 인에이블 신호(EN_SVC1, EN_SVC2)는 인에이블되면 제1 및 제2 스탑 전압 제어기(314, 315)는 턴-온될 수 있다. 클럭 스탑 구간(CSTI) 동안 제1 및 제2 스탑 전압 제어기(314, 315)는 턴-온되는 경우, 제1 및 제2 스탑 전압 제어 신호(L_CS_SVC1, L_CS_SVC2)에 기초하여 제1 및 제2 스탑 전압(STOP IVC1, STOP IVC2)을 감소시킬 수 있다.
예시적인 실시예에 있어서, 스탑 전압 제어기들(314, 315)은 제1 스탑 전압 제어기(314) 및 제2 스탑 전압 제어기(315)를 포함할 수 있다. 제1 스탑 전압 제어기(314)로부터 제공되는 제1 스탑 전압(STOP IVC1)의 전압 레벨과 제2 스탑 전압 제어기(315)로부터 제공되는 제2 스탑 전압(STOP IVC2)의 전압 레벨은 서로 다를 수 있다. 예를 들어 제1 스탑 전압(STOP IVC1)은 0.7V일 수 있고, 제2 스탑 전압(STOP IVC2)은 0.9V일 수 있다.
도 10은 도 4의 내부 전압 제어부에 포함되는 스탑 전압 제어기들의 동작을 설명하기 위한 도면이다.
클럭 스탑 구간(CSTI) 동안에도 복수의 서브 유닛들(300) 중 일부에는 전원 공급이 필요할 수 있다. 예를 들어 클럭 스탑 구간(CSTI) 동안에도 복수의 서브 유닛들(300) 중 논리 회로부(318) 및 에스-램(319)에는 전원 공급이 필요할 수 있다. 클럭 스탑 구간(CSTI) 동안 논리 회로부(318)에 제공되는 전압은 제1 스탑 전압(STOP IVC1)일 수 있다. 클럭 스탑 구간(CSTI) 동안 에스-램(319)에 제공되는 전압은 제2 스탑 전압(STOP IVC2)일 수 있다.
이 경우, 클럭 스탑 구간(CSTI) 동안 복수의 서브 유닛들(300) 중 일부에 공급되는 전원의 전압 레벨은 스마트 카드(10)와 카드 리더 사이에 데이터를 전송하는 액티브 구간에 복수의 서브 유닛들(300)에 공급되는 전원의 전압 레벨보다 작을 수 있다. 예를 들어 스마트 카드(10)와 카드 리더 사이에 데이터를 전송하는 액티브 구간에 논리 회로부(318) 및 에스-램(319)에 제공되는 전압 레벨은 1.1V일 수 있다. 클럭 스탑 구간(CSTI) 동안 논리 회로부(318)에 제공되는 전압 레벨은 0.7V일 수 있다. 클럭 스탑 구간(CSTI) 동안 테이터를 유지하기 위해 에스-램(319)에 제공되는 전압 레벨은 0.8V일 수 있다. 따라서 클럭 스탑 구간(CSTI) 동안 논리 회로부(318) 및 에스-램(319)에 공급되는 전압 레벨을 감소시킬 수 있다. 예를 들어, 복수의 서브 유닛들(300)에 제공되는 전압은 제1 스탑 전압(STOP IVC1) 및 제2 스탑 전압(STOP IVC2)을 포함할 수 있다.
예시적인 실시예에 있어서, 제1 스탑 전압 제어기(314)로부터 제공되는 제1 스탑 전압(STOP IVC1)은 스마트 카드(10)에 포함되는 논리 회로부(318)에 제공될 수 있다. 제2 스탑 전압 제어기(315)로부터 제공되는 제2 스탑 전압(STOP IVC2)은 스마트 카드(10)에 포함되는 에스-램(319)(sram)에 제공될 수 있다.
본 발명의 실시예들에 따른 스마트 카드(10)의 동작 방법은 클럭 스탑 구간(CSTI) 동안 스마트 카드(10)에 포함되는 주파수 디텍터(400) 및 파워 관리부(200)는 외부 클럭 신호(ECLK)를 탐지하여 주파수 디텍터(400)로부터 생성되는 제어 신호(CS_SVC) 및 제어 신호(CS_SVC)에 따라 파워 관리부(200)로부터 생성되는 레벨 제어 신호(L_CS_SVC)에 기초하여 서브 유닛에 제공되는 전압 레벨을 조절함으로써 전류를 감소시킬 수 있다.
도 11은 클럭 스탑 구간 동안 도 3의 스마트 카드에 포함되는 오실레이터부의 동작을 설명하기 위한 타이밍도이다.
도 11을 참조하면, 클럭 스탑 구간(CSTI)은 제1 아이들 구간(ITI1) 경과 후 제1 스탑 신호(SS1)가 제2 로직 레벨을 유지하고, 제2 스탑 신호(SS2)가 외부 클럭 신호(ECLK)에 기초하여 제2 레벨을 유지하는 구간 일 수 있다.
예시적인 실시예에 있어서, 클럭 스탑 구간(CSTI) 동안 복수의 오실레이터들(331 내지 333)은 턴-오프될 수 있다. 예를 들어, 오실레이터부(330)는 제1 오실레이터(331), 제2 오실레이터(332) 및 제3 오실레이터(333)를 포함할 수 있다. 오실레이터 인에이블 신호(EN_OS)는 제1 내지 제3 오실레이터 인에이블 신호(EN_OS1, EN_OS2, EN_OS3)를 포함할 수 있다. 클럭 스탑 구간(CSTI) 동안 제1 내지 제3 오실레이터 인에이블 신호(EN_OS1, EN_OS2, EN_OS3)는 디스에이블될 수 있다. 클럭 스탑 구간(CSTI) 동안 제1 내지 제3 오실레이터 인에이블 신호(EN_OS1, EN_OS2, EN_OS3)는 디스에이블되는 경우, 제1 내지 제3 오실레이터(331 내지 333)가 턴-오프될 수 있다.
예시적인 실시예에 있어서, 클럭 스탑 구간(CSTI) 동안 스탑 전압 제어기들(314, 315)은 턴-온되고, 액티브 전압 제어기들(311내지 313)은 턴-오프될 수 있다. 예를 들어, 내부 전압 제어부(310)는 복수의 액티브 전압 제어기들(311 내지 313) 및 복수의 스탑 전압 제어기들(314, 315)을 포함할 수 있다. 복수의 액티브 전압 제어기들(311 내지 313)은 제1 내지 제3 액티브 전압 제어기(311 내지313)를 포함할 수 있다. 복수의 스탑 전압 제어기들(314, 315)은 제1 및 제2 스탑 전압 제어기(314, 315)를 포함할 수 있다. 전압 제어기 인에이블 신호는 제1 내지 제3 액티브 전압 제어기 인에이블 신호(EN_AVC1, EN_AVC2, EN_AVC3) 및 제1 내지 제2 스탑 전압 제어기 인에이블 신호(EN_SVC1, EN_SVC2)를 포함할 수 있다. 클럭 스탑 구간(CSTI) 동안 제1 내지 제3 액티브 전압 제어기 인에이블 신호(EN_AVC1, EN_AVC2, EN_AVC3)는 디스에이블되고, 제1 및 제2 스탑 전압 제어기 인에이블 신호(EN_SVC1, EN_SVC2)는 인에이블될 수 있다. 클럭 스탑 구간(CSTI) 동안 제1 내지 제3 액티브 전압 제어기 인에이블 신호(EN_AVC1, EN_AVC2, EN_AVC3)는 디스에이블되고, 제1 및 제2 스탑 전압 제어기 인에이블 신호(EN_SVC1, EN_SVC2)는 인에이블되는 경우, 제1 내지 제3 액티브 전압 제어기(311 내지313)는 턴-오프되고, 제1 및 제2 스탑 전압 제어기(314, 315)는 턴-온될 수 있다.
도 12는 클럭 스탑 구간 동안 도 3의 스마트 카드에 포함되는 오실레이터부 및 내부 전압 제어부의 상태를 나타내는 도면이다.
도 4, 도 5 및 도 12를 참조하면, 복수의 서브 유닛들(300)은 내부 전압 제어부(310) 및 오실레이터부(330)를 포함할 수 있다. 내부 전압 제어부(310)는 복수의 액티브 전압 제어기들(311 내지 313) 및 복수의 스탑 전압 제어기들(314, 315)을 포함할 수 있다. 오실레이터부(330)는 복수의 오실레이터들(331 내지 333)을 포함할 수 있다. 클럭 스탑 구간(CSTI)은 제1 아이들 구간(ITI1) 경과 후 제1 스탑 신호(SS1)가 제2 로직 레벨을 유지하고, 제2 스탑 신호(SS2)가 외부 클럭 신호(ECLK)에 기초하여 제2 레벨을 유지하는 구간 일 수 있다.
클럭 스탑 구간(CSTI) 동안 내부 전압 제어부(310)에 포함되는 복수의 액티브 전압 제어기들(311 내지 313)은 턴-오프될 수 있다. 클럭 스탑 구간(CSTI) 동안 오실레이터부(330)에 포함되는 복수의 오실레이터들(331 내지 333)은 턴-오프될 수 있다. 클럭 스탑 구간(CSTI) 동안 내부 전압 제어부(310)에 포함되는 복수의 스탑 전압 제어기들(314, 315)은 턴-온될 수 있다.
도 13은 제2 아이들 구간 동안 도 3의 스마트 카드에 포함되는 오실레이터부의 동작을 설명하기 위한 타이밍도이다.
도 5 및 도 13을 참조하면, 제2 아이들 구간(ITI2)은 클럭 스탑 구간(CSTI) 경과 후 제1 스탑 신호(SS1)가 제2 로직 레벨을 유지하고, 제2 스탑 신호(SS2)가 외부 클럭 신호(ECLK)에 기초하여 제1 로직 레벨을 유지하는 구간일 수 있다.
예시적인 실시예에 있어서, 제2 아이들 구간(ITI2) 동안 외부 클럭 신호(ECLK)는 활성화될 수 있다. 예를 들어 주파수 디텍터(400)는 외부 클럭 신호(ECLK)를 탐지할 수 있다. 외부 클럭 신호(ECLK)가 비활성화되는 경우, 주파수 디텍터(400)는 제2 스탑 신호(SS2)를 제1 로직 레벨에서 제2 로직 레벨로 전이시킬 수 있다. 제1 아이들 구간(ITI1) 동안 외부 클럭 신호(ECLK)는 활성화될 수 있고, 스탑 클럭 구간 동안 외부 클럭 신호(ECLK)는 비활성화될 수 있고, 제2 아이들 구간(ITI2) 동안 외부 클럭 신호(ECLK)는 활성화될 수 있다.
예시적인 실시예에 있어서, 제2 아이들 구간(ITI2) 동안 복수의 오실레이터들(331 내지 333)은 복수의 인에이블 신호들(EN_VC, EN_OS) 중 오실레이터 인에이블 신호(EN_OS)에 기초하여 순차적으로 턴-온될 수 있다. 예를 들어 복수의 오실레이터들(331 내지 333)은 제1 오실레이터(331), 제2 오실레이터(332) 및 제3 오실레이터(333)를 포함할 수 있다. 복수의 인에이블 신호들(EN_VC, EN_OS) 중 오실레이터 인에이블 신호(EN_OS)는 제1 내지 제3 오실레이터 인에이블 신호(EN_OS1, EN_OS2, EN_OS3)를 포함할 수 있다. 제2 아이들 구간(ITI2) 동안 제1 내지 제3 오실레이터 인에이블 신호(EN_OS1, EN_OS2, EN_OS3)는 순차적으로 인에이블될 수 있다. 예를 들어 제2 아이들 구간(ITI2) 동안 제1 오실레이터 인에이블 신호(EN_OS1)가 인에이블된 후 제2 오실레이터 인에이블 신호(EN_OS2)가 인에이블되고, 제2 오실레이터 인에이블 신호(EN_OS2)가 디스에이블된 후 제3 오실레이터 인에이블 신호(EN_OS3)가 인에이블될 수 있다. 이 경우, 제1 오실레이터(331)가 턴-온된 후, 제2 오실레이터(332)가 턴-온되고, 제2 오실레이터(332)가 턴-온된 후, 제3 오실레이터(333)가 턴-온될 수 있다.
도 14는 제2 아이들 구간 동안 도 3의 스마트 카드에 포함되는 내부 전압 제어부의 동작을 설명하기 위한 타이밍도이다.
도 4 및 도 14를 참조하면, 내부 전압 제어부(310)는 복수의 액티브 전압 제어기들(311 내지 313) 및 복수의 스탑 전압 제어기들(314, 315)을 포함할 수 있다. 복수의 액티브 전압 제어기들(311 내지 313)은 제1 액티브 전압 제어기(311), 제2 액티브 전압 제어기(312) 및 제3 액티브 전압 제어기(313)를 포함할 수 있다. 복수의 스탑 전압 제어기들(314, 315)은 제1 스탑 전압 제어기(314) 및 제2 스탑 전압 제어기(315)를 포함할 수 있다. 예를 들어, 제1 내지 제3 액티브 전압 제어기(311 내지313)는 제1 내지 제3 액티브 전압 제어기 인에이블 신호(EN_AVC1, EN_AVC2, EN_AVC3)에 기초하여 제1 내지 제3 액티브 전압을 제공할 수 있다. 제1 및 제2 스탑 전압 제어기(314, 315)는 제1 및 제2 스탑 전압 제어기 인에이블 신호(EN_SVC1, EN_SVC2) 및 제1 및 제2 스탑 전압 제어 신호(L_CS_SVC1, L_CS_SVC2)에 기초하여 제1 및 제2 스탑 전압(STOP IVC1, STOP IVC2)을 제공할 수 있다.
예시적인 실시예에 있어서, 제2 아이들 구간(ITI2) 동안 스탑 전압 제어기들(314, 315)은 복수의 인에이블 신호들(EN_VC, EN_OS) 중 스탑 전압 제어기 인에이블 신호에 기초하여 턴-온될 수 있다. 예를 들어 제2 아이들 구간(ITI2) 동안 제1 및 제2 스탑 전압 제어기 인에이블 신호(EN_SVC1, EN_SVC2)는 인에이블될 수 있다. 제1 및 제2 스탑 전압 제어기 인에이블 신호(EN_SVC1, EN_SVC2)는 인에이블되는 경우, 제1 및 제2 스탑 전압 제어기(314, 315)는 턴-온될 수 있다. 이 경우, 스탑 전압 제어 신호에 기초하여 스탑 전압 제어기들(314, 315)에 제공되는 전압 레벨을 조절할 수 있다. 예를 들어, 제2 아이들 구간(ITI2) 동안 스탑 전압 제어기들(314, 315)에 제공되는 전압 레벨은 1.1V일 수 있다.
복수의 액티브 전압 제어기들(311 내지 313)은 복수의 인에이블 신호들 중 액티브 전압 제어기 인에이블 신호(EN_AVC1, EN_AVC2, EN_AVC3)에 기초하여 순차적으로 턴-온될 수 있다. 예를 들어, 제2 아이들 구간(ITI2) 동안 제1 아이들 구간(ITI1) 동안 제1 내지 제3 액티브 전압 제어기 인에이블 신호(EN_AVC1, EN_AVC2, EN_AVC3)는 순차적으로 인에이블될 수 있다. 제2 아이들 구간(ITI2) 동안 제1 액티브 전압 제어기 인에이블 신호(EN_AVC1)가 인에이블된 후 제2 액티브 전압 제어기 인에이블 신호(EN_AVC2)가 인에이블되고, 제2 액티브 전압 제어기 인에이블 신호(EN_AVC2)가 인에이블된 후 제3 액티브 전압 제어기 인에이블 신호(EN_AVC3)가 인에이블될 수 있다. 이 경우, 제1 액티브 전압 제어기(311)가 턴-온된 후, 제2 액티브 전압 제어기(312)가 턴-온되고, 제2 액티브 전압 제어기(312)가 턴-온된 후, 제3 액티브 전압 제어기(313)가 턴-온될 수 있다.
도 15는 제2 아이들 구간 동안 도 3의 스마트 카드에 포함되는 오실레이터부 및 내부 전압 제어부의 상태를 나타내는 도면이다.
도 4, 도 5 및 도 15를 참조하면, 복수의 서브 유닛들(300)은 내부 전압 제어부(310) 및 오실레이터부(330)를 포함할 수 있다. 내부 전압 제어부(310)는 복수의 액티브 전압 제어기들(311 내지 313) 및 복수의 스탑 전압 제어기들(314, 315)을 포함할 수 있다. 오실레이터부(330)는 복수의 오실레이터들(331 내지 333)을 포함할 수 있다. 제2 아이들 구간(ITI2)은 클럭 스탑 구간(CSTI) 경과 후 제1 스탑 신호(SS1)가 제2 로직 레벨을 유지하고, 제2 스탑 신호(SS2)가 외부 클럭 신호(ECLK)에 기초하여 제1 로직 레벨을 유지하는 구간일 수 있다.
제2 아이들 구간(ITI2) 동안 내부 전압 제어부(310)에 포함되는 복수의 액티브 전압 제어기들(311 내지 313)은 순차적으로 턴-온될 수 있다. 제2 아이들 구간(ITI2) 동안 오실레이터부(330)에 포함되는 복수의 오실레이터들(331 내지 333)은 순차적으로 턴-온될 수 있다. 제2 아이들 구간(ITI2) 동안 내부 전압 제어부(310)에 포함되는 복수의 스탑 전압 제어기들(314, 315)은 턴-온될 수 있다.
도 16은 제1 아이들 구간, 클럭 스탑 구간(CSTI) 및 제2 아이들 구간 동안 도 3의 스마트 카드에 포함되는 오실레이터부 및 내부 전압 제어부의 동작을 설명하기 위한 도면이고, 도 17은 스마트 카드 스펙에 해당하는 ETSI TS 102 221에 따른 전류 스펙을 나타내는 도면이다.
도 16 및 도 17을 참조하면, 복수의 서브 유닛들(300)은 내부 전압 제어부(310) 및 오실레이터부(330)를 포함할 수 있다. 내부 전압 제어부(310)는 복수의 액티브 전압 제어기들(311 내지 313) 및 복수의 스탑 전압 제어기들(314, 315)을 포함할 수 있다. 오실레이터부(330)는 복수의 오실레이터들(331 내지 333)을 포함할 수 있다. 제1 아이들 구간(ITI1)은 데이터 전송의 완료 후 제1 스탑 신호(SS1)가 제1 로직 레벨로부터 제2 로직 레벨로 전이하여 제2 로직 레벨을 유지하고, 외부 클럭 신호(ECLK)에 기초하여 주파수 디텍터(400)로부터 생성되는 제2 스탑 신호(SS2)가 제1 로직 레벨을 유지하는 구간일 수 있다. 클럭 스탑 구간(CSTI)은 제1 아이들 구간(ITI1) 경과 후 제1 스탑 신호(SS1)가 제2 로직 레벨을 유지하고, 제2 스탑 신호(SS2)가 외부 클럭 신호(ECLK)에 기초하여 제2 레벨을 유지하는 구간 일 수 있다. 제2 아이들 구간(ITI2)은 클럭 스탑 구간(CSTI) 경과 후 제1 스탑 신호(SS1)가 제2 로직 레벨을 유지하고, 제2 스탑 신호(SS2)가 외부 클럭 신호(ECLK)에 기초하여 제1 로직 레벨을 유지하는 구간일 수 있다.
제1 아이들 구간(ITI1) 동안 내부 전압 제어부(310)에 포함되는 복수의 액티브 전압 제어기들(311 내지 313)은 순차적으로 턴-오프될 수 있다. 제1 아이들 구간(ITI1) 동안 오실레이터부(330)에 포함되는 복수의 오실레이터들(331 내지 333)은 순차적으로 턴-오프될 수 있다. 제1 아이들 구간(ITI1) 동안 내부 전압 제어부(310)에 포함되는 복수의 스탑 전압 제어기들(314, 315)은 턴-온될 수 있다. 클럭 스탑 구간(CSTI) 동안 내부 전압 제어부(310)에 포함되는 복수의 액티브 전압 제어기들(311 내지 313)은 턴-오프될 수 있다. 클럭 스탑 구간(CSTI) 동안 오실레이터부(330)에 포함되는 복수의 오실레이터들(331 내지 333)은 턴-오프될 수 있다. 클럭 스탑 구간(CSTI) 동안 내부 전압 제어부(310)에 포함되는 복수의 스탑 전압 제어기들(314, 315)은 턴-온될 수 있다. 제2 아이들 구간(ITI2) 동안 내부 전압 제어부(310)에 포함되는 복수의 액티브 전압 제어기들(311 내지 313)은 순차적으로 턴-온될 수 있다. 제2 아이들 구간(ITI2) 동안 오실레이터부(330)에 포함되는 복수의 오실레이터들(331 내지 333)은 순차적으로 턴-온될 수 있다. 제2 아이들 구간(ITI2) 동안 내부 전압 제어부(310)에 포함되는 복수의 스탑 전압 제어기들(314, 315)은 턴-온될 수 있다.
클래스 B 및 클래스 C의 경우, 아이들 구간 동안 스마트 카드(10) 스펙에 해당하는 ETSI TS 102 221에 따른 전류는 200uA이하일 수 있다. 클래스 B 및 클래스 C의 경우, 클럭 스탑 구간(CSTI) 동안 스마트 카드(10) 스펙에 해당하는 ETSI TS 102 221에 따른 전류는 100uA이하일 수 있다. 클럭 스탑 구간(CSTI) 동안 ETSI TS 102 221에 따른 전류는 아이들 구간 동안 ETSI TS 102 221에 따른 전류보다 작을 수 있다. 본 발명의 실시예들에 따른 스마트 카드(10)의 동작 방법은 클럭 스탑 구간(CSTI) 동안 스마트 카드(10)에 포함되는 주파수 디텍터(400) 및 파워 관리부(200)는 외부 클럭 신호(ECLK)를 탐지하여 주파수 디텍터(400)로부터 생성되는 제어 신호(CS_SVC) 및 제어 신호(CS_SVC)에 따라 파워 관리부(200)로부터 생성되는 레벨 제어 신호(L_CS_SVC)에 기초하여 서브 유닛에 제공되는 전압 레벨을 조절함으로써 전류를 감소시킬 수 있다.
도 18은 본 발명의 일 실시예에 따른 스마트 카드를 나타내는 블록도이고, 도 19는 도 18의 스마트 카드에 포함되는 디텍터부의 일 예를 나타내는 블록도이다.
도 18 및 도 19를 참조하면, 스마트 카드(10a)는 중앙 처리 장치(100), 파워 관리부(200), 복수의 서브 유닛들(300), 주파수 디텍터(400) 및 디텍터부를 포함할 수 있다. 스마트 카드(10)는 전원 전압(VDD), 외부 클럭 신호(ECLK) 및 입출력 신호(SIO)를 수신할 수 있다. 스마트 카드(10)와 카드 리더 사이에 데이터 전송이 완료되는 경우, 중앙 처리 장치(100)는 파워 차단 명령(C_PO)을 파워 관리부(200)에 제공할 수 있다. 파워 관리부(200)는 복수의 인에이블 신호들(EN_VC, EN_OS)에 기초하여 복수의 서브 유닛들(300)을 비활성화 또는 활성화될 수 있다.
파워 관리부(200)가 복수의 인에이블 신호들(EN_VC, EN_OS)에 기초하여 복수의 서브 유닛들(300)을 비활성화하는 경우, 복수의 서브 유닛들(300)에 공급되는 전원이 차단될 수 있다. 파워 관리부(200)가 복수의 인에이블 신호들(EN_VC, EN_OS)에 기초하여 복수의 서브 유닛들(300)을 활성화하는 경우, 복수의 서브 유닛들(300)에 전원이 공급될 수 있다.
주파수 디텍터(400)는 외부 클럭 신호(ECLK)의 주파수가 미리 정해진 범위 내에서 동작하는지를 탐지할 수 있다. 클럭 스탑 구간(CSTI) 동안, 주파수 디텍터(400)는 외부 클럭 신호(ECLK)의 주파수가 미리 정해진 범위에서 동작하는지 여부에 대한 탐지를 중단하고, 외부 클럭 신호(ECLK)의 활성화 여부를 탐지할 수 있다. 또한 클럭 스탑 구간(CSTI) 동안 주파수 디텍터(400) 및 파워 관리부(200)는 외부 클럭 신호(ECLK)를 탐지하여 주파수 디텍터(400)로부터 생성되는 제어 신호(CS_SVC) 및 제어 신호(CS_SVC)에 따라 파워 관리부(200)로부터 생성되는 복수의 레벨 제어 신호들(L_CS_SVC)에 기초하여 복수의 서브 유닛들(300)에 제공되는 전압 레벨을 조절할 수 있다. 외부 클럭 신호(ECLK)가 비활성화되는 경우, 주파수 디텍터(400)는 외부 클럭 신호(ECLK)의 비활성화를 탐지하여 제어 신호(CS_SVC)를 내부 전압 제어부(310) 및 파워 관리부(200)에 제공할 수 있다. 파워 관리부(200)은 제어 신호(CS_SVC)에 기초하여 복수의 레벨 제어 신호들(L_CS_SVC)을 생성할 수 있다. 파워 관리부(200)은 복수의 레벨 제어 신호들(L_CS_SVC)에 기초하여 복수의 서브 유닛들(300)에 제공되는 전압 레벨을 조절할 수 있다. 외부 클럭 신호(ECLK)가 비활성화되는 구간은 클럭 스탑 구간(CSTI)일 수 있다. 복수의 서브 유닛들(300)에 제공되는 전압 레벨은 주파수 디텍터(400)로부터 제공되는 제어 신호(CS_SVC) 및 파워 관리부(200)로부터 제공되는 레벨 제어 신호(L_CS_SVC)에 기초하여 조절될 수 있다. 복수의 서브 유닛들(300)에 제공되는 전압 레벨이 조절되는 경우, 복수의 서브 유닛들(300)로부터 출력되는 출력 전압의 전압 레벨이 조절될 수 있다.
예시적인 실시예에 있어서, 복수의 서브 유닛들(300)은 디텍터부를 더 포함할 수 있다. 디텍터부(350)는 스마트 카드(10)의 내부 환경을 감지하는 복수의 디텍터들을 포함할 수 있다. 복수의 디텍터들은 상기 복수의 인에이블 신호들(EN_VC, EN_OS)에 기초하여 활성화 또는 비활성화될 수 있다. 예를 들어, 복수의 디텍터들은 제1 디텍터(351) 및 제2 디텍터(352)를 포함할 수 있다. 제1 디텍터(351)는 온도를 감지하는 디텍터일 수 있다. 제2 디텍터(352)는 전압 레벨을 감지하는 디텍터일 수 있다. 제1 디텍터(351)는 제1 디텍터 인에이블 신호(EN_DE1)에 기초하여 턴-온 또는 턴-오프될 수 있다. 제2 디텍터(352)는 제2 디텍터 인에이블 신호(EN_DE2)에 기초하여 턴-온 또는 턴-오프될 수 있다. 제1 디텍터(351)는 온도에 대한 감지 결과를 제1 디텍터 결과 신호(DE1)로 제공할 수 있다. 제2 디텍터(352)는 전압에 대한 감지 결과를 제2 디텍터 결과 신호(DE2)로 제공할 수 있다.
도 20은 제1 아이들 구간, 클럭 스탑 구간 및 제2 아이들 구간 동안 도 18의 스마트 카드에 포함되는 디텍터부의 동작을 설명하기 위한 타이밍도이다.
도 20을 참조하면, 복수의 디텍터들(351, 352)은 제1 아이들 구간(ITI1) 동안 복수의 인에이블 신호들 중 디텍터 인에이블 신호(EN_DE)에 기초하여 순차적으로 턴-오프되고, 클럭 스탑 구간(CSTI) 동안 턴-오프 상태를 유지하고, 제2 아이들 구간(ITI2) 동안 디텍터 인에이블 신호(EN_DE)에 기초하여 순차적으로 턴-온될 수 있다. 예를 들어 제1 아이들 구간(ITI1) 동안 제1 디텍터 인에이블 신호(EN_DE1)가 디스에이블된 후 제2 디텍터 인에이블 신호(EN_DE2)가 디스에이블될 수 있다. 이 경우, 제1 디텍터(351)가 턴-오프된 후, 제2 디텍터(352)가 턴-오프될 수 있다. 클럭 스탑 구간(CSTI) 동안 제1 디텍터 인에이블 신호(EN_DE1) 및 제2 디텍터 인에이블 신호(EN_DE2)는 디스에이블될 수 있다. 이 경우, 제1 디텍터(351) 및 제2 디텍터(352)는 턴-오프될 수 있다. 제2 아이들 구간(ITI2) 동안 제1 디텍터 인에이블 신호(EN_DE1)가 인에이블된 후 제2 디텍터 인에이블 신호(EN_DE2)가 인에이블될 수 있다. 이 경우, 제1 디텍터(351)가 턴-온된 후, 제2 디텍터(352)가 턴-온될 수 있다.
도 21은 본 발명의 다른 실시예에 따른 스마트 카드를 나타내는 블록도이고, 도 22는 도 21의 스마트 카드에 포함되는 리셋부의 동작을 설명하기 위한 도면이다.
도 21 및 도 22를 참조하면, 스마트 카드(10)는 중앙 처리 장치(100), 파워 관리부(200), 복수의 서브 유닛들(300), 주파수 디텍터(400), 리셋부(370) 및 패드부(390)를 포함할 수 있다. 스마트 카드(10)는 전원 전압(VDD), 외부 클럭 신호(ECLK) 및 입출력 신호(SIO)를 수신할 수 있다. 스마트 카드(10)와 카드 리더 사이에 데이터 전송이 완료되는 경우, 중앙 처리 장치(100)는 파워 차단 명령(C_PO)을 파워 관리부(200)에 제공할 수 있다. 파워 관리부(200)는 복수의 인에이블 신호들(EN_VC, EN_OS)에 기초하여 복수의 서브 유닛들(300)을 비활성화 또는 활성화될 수 있다. 주파수 디텍터(400)는 외부 클럭 신호(ECLK)의 주파수가 미리 정해진 범위 내에서 동작하는지를 탐지할 수 있다. 클럭 스탑 구간(CSTI) 동안, 주파수 디텍터(400)는 외부 클럭 신호(ECLK)의 주파수가 미리 정해진 범위에서 동작하는지 여부에 대한 탐지를 중단하고, 외부 클럭 신호(ECLK)의 활성화 여부를 탐지할 수 있다. 또한 클럭 스탑 구간(CSTI) 동안 주파수 디텍터(400) 및 파워 관리부(200)는 외부 클럭 신호(ECLK)를 탐지하여 주파수 디텍터(400)로부터 생성되는 제어 신호(CS_SVC) 및 제어 신호(CS_SVC)에 따라 파워 관리부(200)로부터 생성되는 복수의 레벨 제어 신호들(L_CS_SVC)에 기초하여 복수의 서브 유닛들(300)에 제공되는 전압 레벨을 조절할 수 있다.
예시적인 실시예에 있어서, 복수의 서브 유닛들(300)은 스마트 카드(10)의 내부 전압이 미리 정해진 전압 이하가 되는 경우, 스마트 카드(10)를 리셋하는 리셋부(370)를 더 포함할 수 있다. 클럭 스탑 구간(CSTI) 동안 리셋부(370)는 복수의 인에이블 신호들(EN_VC, EN_OS) 중 리셋 인에이블 신호에 기초하여 턴-오프될 수 있다. 예를 들어 내부 전압 제어부(310)에서 제공되는 전압이 0.99V이하인 경우 리셋부(370)는 스마트 카드(10)를 리셋할 수 있다. 클럭 스탑 구간(CSTI)에 내부 전압 제어부(310)에서 제공되는 전압은 0.99V이하일 수 있다. 클럭 스탑 구간(CSTI) 동안 리셋부(370)가 턴-오프되면, 내부 전압 제어부(310)에서 제공되는 전압이 0.99V이하이더라도 스마트 카드(10)를 리셋하지 않을 수 있다. 따라서 클럭 스탑 구간(CSTI) 동안 리셋부(370)는 리셋 인에이블 신호에 기초하여 턴-오프될 수 있다.
예시적인 실시예에 있어서, 복수의 서브 유닛들(300)은 외부 신호들을 수신하는 패드부(390)를 더 포함할 수 있다. 클럭 스탑 구간(CSTI) 동안 패드부(390)는 복수의 인에이블 신호들 중 패드 인에이블 신호(EN_PD)에 기초하여 턴-오프 또는 턴-온될 수 있다. 예를 들어 클럭 스탑 구간(CSTI) 동안에도 클럭 패드에는 전원이 공급될 수 있다. 이 경우, 패드부(390)에 포함되는 클럭 패드는 턴-온될 수 있다. 예를 들어 클럭 스탑 구간(CSTI) 동안 데이터는 입출력 패드를 통해서 전달되지 않을 수 있다. 따라서 입출력 패드에는 전원이 차단될 수 있다. 이 경우, 패드부(390)에 포함되는 입출력 패드는 턴-오프될 수 있다.
도 23은 본 발명의 실시예들에 따른 스마트 카드 시스템의 동작 방법을 나타내는 순서도이고, 도 24는 본 발명의 실시예들에 따른 스마트 카드 시스템을 나타내는 블록도이다.
도 23 및 도 24를 참조하면, 스마트 카드 시스템(20)은 카드 리더(15) 및 스마트 카드(10)를 포함할 수 있다. 카드 리더는 전원 전압(VDD), 외부 클럭 및 입출력 신호(SIO)를 제공할 수 있다. 스마트 카드(10)는 중앙 처리 장치(100), 파워 관리부(200), 복수의 서브 유닛들(300) 및 주파수 디텍터(400)를 포함할 수 있다. 스마트 카드(10)는 전원 전압(VDD), 외부 클럭 신호(ECLK) 및 입출력 신호(SIO)를 수신할 수 있다. 스마트 카드(10)와 카드 리더 사이에 데이터 전송이 완료되는 경우, 중앙 처리 장치(100)는 파워 차단 명령(C_PO)을 파워 관리부(200)에 제공할 수 있다. 파워 관리부(200)는 복수의 인에이블 신호들(EN_VC, EN_OS)에 기초하여 복수의 서브 유닛들(300)을 비활성화 또는 활성화될 수 있다.
파워 관리부(200)가 복수의 인에이블 신호들(EN_VC, EN_OS)에 기초하여 복수의 서브 유닛들(300)을 비활성화하는 경우, 복수의 서브 유닛들(300)에 공급되는 전원이 차단될 수 있다. 파워 관리부(200)가 복수의 인에이블 신호들(EN_VC, EN_OS)에 기초하여 복수의 서브 유닛들(300)을 활성화하는 경우, 복수의 서브 유닛들(300)에 전원이 공급될 수 있다.
주파수 디텍터(400)는 외부 클럭 신호(ECLK)의 주파수가 미리 정해진 범위 내에서 동작하는지를 탐지할 수 있다. 클럭 스탑 구간(CSTI) 동안, 주파수 디텍터(400)는 외부 클럭 신호(ECLK)의 주파수가 미리 정해진 범위에서 동작하는지 여부에 대한 탐지를 중단하고, 외부 클럭 신호(ECLK)의 활성화 여부를 탐지할 수 있다. 또한 클럭 스탑 구간(CSTI) 동안 주파수 디텍터(400) 및 파워 관리부(200)는 외부 클럭 신호(ECLK)를 탐지하여 주파수 디텍터(400)로부터 생성되는 제어 신호(CS_SVC) 및 제어 신호(CS_SVC)에 따라 파워 관리부(200)로부터 생성되는 복수의 레벨 제어 신호들(L_CS_SVC)에 기초하여 복수의 서브 유닛들(300)에 제공되는 전압 레벨을 조절할 수 있다. 외부 클럭 신호(ECLK)가 비활성화되는 경우, 주파수 디텍터(400)는 외부 클럭 신호(ECLK)의 비활성화를 탐지하여 제어 신호(CS_SVC)를 내부 전압 제어부(310) 및 파워 관리부(200)에 제공할 수 있다. 파워 관리부(200)은 제어 신호(CS_SVC)에 기초하여 복수의 레벨 제어 신호들(L_CS_SVC)을 생성할 수 있다. 파워 관리부(200)은 복수의 레벨 제어 신호들(L_CS_SVC)에 기초하여 복수의 서브 유닛들(300)에 제공되는 전압 레벨을 조절할 수 있다. 외부 클럭 신호(ECLK)가 비활성화되는 구간은 클럭 스탑 구간(CSTI)일 수 있다. 복수의 서브 유닛들(300)에 제공되는 전압 레벨은 주파수 디텍터(400)로부터 제공되는 제어 신호(CS_SVC) 및 파워 관리부(200)로부터 제공되는 레벨 제어 신호(L_CS_SVC)에 기초하여 조절될 수 있다. 복수의 서브 유닛들(300)에 제공되는 전압 레벨이 조절되는 경우, 복수의 서브 유닛들(300)로부터 출력되는 출력 전압의 전압 레벨이 조절될 수 있다.
스마트 카드 시스템(20)의 동작 방법에서는 카드 리더와 스마트 카드(10) 사이에 데이터를 전송한다(S200). 데이터 전송의 완료 후 제1 스탑 신호(SS1)가 제1 로직 레벨로부터 제2 로직 레벨로 전이하여 제2 로직 레벨을 유지하고, 외부 클럭 신호(ECLK)에 기초하여 주파수 디텍터(400)로부터 생성되는 제2 스탑 신호(SS2)가 제1 로직 레벨을 유지하는 제1 아이들(idle) 구간(ITI1) 동안 파워 관리부(200)가 복수의 인에이블 신호들(EN_VC, EN_OS)에 기초하여 복수의 서브 유닛들(300)을 비활성화한다(S210).
제1 아이들 구간(ITI1) 경과 후 제1 스탑 신호(SS1)가 제2 로직 레벨을 유지하고, 제2 스탑 신호(SS2)가 외부 클럭 신호(ECLK)에 기초하여 제2 레벨을 유지하는 클럭 스탑 구간(CSTI) 동안 주파수 디텍터(400) 및 파워 관리부(200)는 외부 클럭 신호(ECLK)를 탐지하여 주파수 디텍터(400)로부터 생성되는 제어 신호(CS_SVC) 및 제어 신호(CS_SVC)에 따라 파워 관리부(200)로부터 생성되는 복수의 레벨 제어 신호들(L_CS_SVC)에 기초하여 복수의 서브 유닛들(300)에 제공되는 전압 레벨을 조절한다(S220). 클럭 스탑 구간(CSTI) 경과 후 제1 스탑 신호(SS1)가 제2 로직 레벨을 유지하고, 제2 스탑 신호(SS2)가 외부 클럭 신호(ECLK)에 기초하여 제1 로직 레벨을 유지하는 제2 아이들(idle) 구간(ITI2) 동안 파워 관리부(200)가 복수의 인에이블 신호들(EN_VC, EN_OS)에 기초하여 복수의 서브 유닛들(300)을 활성화한다(S230). 본 발명의 실시예들에 따른 스마트 카드 시스템(20)의 동작 방법은 클럭 스탑 구간(CSTI) 동안 스마트 카드(10)에 포함되는 주파수 디텍터(400) 및 파워 관리부(200)는 외부 클럭 신호(ECLK)를 탐지하여 주파수 디텍터(400)로부터 생성되는 제어 신호(CS_SVC) 및 제어 신호(CS_SVC)에 따라 파워 관리부(200)로부터 생성되는 레벨 제어 신호(L_CS_SVC)에 기초하여 서브 유닛에 제공되는 전압 레벨을 조절함으로써 전류를 감소시킬 수 있다.
도 25는 본 발명의 실시예들에 따른 스마트 카드의 동작 방법을 나타내는 순서도이고, 도 26은 도 25의 스마트 카드의 동작 방법을 설명하기 위한 타이밍도이다.
도 25 및 도 26을 참조하면, 스마트 카드(10)의 동작 방법에서는 데이터 전송의 완료 후 제1 스탑 신호(SS1)가 제1 로직 레벨로부터 제2 로직 레벨로 전이하여 제2 로직 레벨을 유지하고, 제1 스탑 신호(SS1)에 기초하여 디텍터(400)로부터 생성되는 제2 스탑 신호(SS2)가 제2 로직 레벨을 유지하는 제1 스탑 구간(STI1) 동안 파워 관리부(200)가 복수의 인에이블 신호들(EN_VC, EN_OS)에 기초하여 복수의 서브 유닛들(300)을 비활성화한다(S300). 예를 들어, 스마트 카드(10)에 외부 클럭 신호(ECLK)가 제공되는 않는 경우, 도 25 및 도 26에서 설명되는 스마트 카드(10)의 동작 방법이 적용될 수 있다.
제1 스탑 구간(STI1) 경과 후 제2 스탑 구간(STI2) 동안 디텍터(400) 및 파워 관리부(200)는 디텍터(400)로부터 생성되는 제어 신호(CS_SVC) 및 제어 신호(CS_SVC)에 따라 파워 관리부(200)로부터 생성되는 복수의 레벨 제어 신호들(L_CS_SVC)에 기초하여 복수의 서브 유닛들(300)에 제공되는 전압 레벨을 조절한다(S310). 제2 스탑 구간(STI2) 경과 후 제1 스탑 신호(SS1)가 제2 로직 레벨로부터 제1 로직 레벨로 전이하기 전에 해당하는 제3 스탑 구간(STI3) 동안 파워 관리부(200)가 복수의 인에이블 신호들(EN_VC, EN_OS)에 기초하여 복수의 서브 유닛들(300)을 활성화한다(S320). 본 발명의 실시예들에 따른 스마트 카드(10)의 동작 방법은 제2 스탑 구간(STI2) 동안 스마트 카드(10)에 포함되는 디텍터(400) 및 파워 관리부(200)는 디텍터(400)로부터 생성되는 제어 신호(CS_SVC) 및 제어 신호(CS_SVC)에 따라 파워 관리부(200)로부터 생성되는 레벨 제어 신호(L_CS_SVC)에 기초하여 서브 유닛에 제공되는 전압 레벨을 조절함으로써 전류를 감소시킬 수 있다.
도 27은 본 발명의 일 실시예에 따른 모바일 시스템을 나타내는 블록도이다.
도 27을 참조하면, 모바일 시스템(1000)은 어플리케이션 프로세서(AP)(1100), 비접촉 IC 카드(1200), 메모리 장치(1310), 사용자 인터페이스(1320), 통신부(1330) 및 파워 서플라이(1350)를 포함한다. 비접촉 IC 카드(1200)는 NFC(Near Field Communication) 카드를 포함할 수 있다. 실시예에 따라, 모바일 시스템(1000)은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템, 랩탑 컴퓨터(laptop computer) 등과 같은 임의의 모바일 시스템일 수 있다.
어플리케이션 프로세서(1100)는 전자 시스템(1000)의 전반적인 동작을 제어한다. 어플리케이션 프로세서(1100)는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 실시예에 따라, 어플리케이션 프로세서(1100)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 어플리케이션 프로세서(1100)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 실시예에 따라, 어플리케이션 프로세서(1100)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
메모리 장치(1310)는 모바일 시스템(1000)의 동작에 필요한 데이터를 저장한다. 예를 들어, 메모리 장치(1310)는 모바일 시스템(1000)을 부팅하기 위한 부트 이미지를 저장할 수 있고, 외부 장치에 전송할 출력 데이터 및 상기 외부 장치로부터 수신되는 입력 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(1310)는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 또는 이와 유사한 메모리로 구현될 수 있다.
사용자 인터페이스(1320)는 키패드, 터치 스크린과 같은 하나 이상의 입력 장치 및/또는 스피커, 디스플레이 장치와 같은 하나 이상의 출력 장치를 포함할 수 있다.
통신부(1330)는 외부 장치와 무선 통신 또는 유선 통신을 수행할 수 있다. 예를 들어, 통신부(1330)는 이더넷(Ethernet) 통신, 근거리 자기장 통신(Near Field Communication; NFC), 무선 식별(Radio Frequency Identification; RFID) 통신, 이동 통신(Mobile Telecommunication), 메모리 카드 통신, 범용 직렬 버스(Universal Serial Bus; USB) 통신 등을 수행할 수 있다. 예를 들어, 통신부(1120)는 베이스밴드 칩 셋(Baseband Chipset)을 포함할 수 있고, GSM, GPRS, WCDMA, HSxPA 등의 통신을 지원할 수 있다. 파워 서플라이(1340)는 모바일 시스템(1000)의 동작 전압을 공급할 수 있다.
또한, 실시예에 따라, 모바일 시스템(1000)은 이미지 프로세서를 더 포함할 수 있고, 메모리 카드(Memory Card), 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등과 같은 저장 장치를 더 포함할 수 있다.
모바일 시스템(1000)의 구성요소들은 다양한 형태들의 패키지를 이용하여 실장될 수 있는데, 예를 들어, PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flat-Pack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), TQFP(Thin Quad Flat-Pack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.
본 발명의 실시예들에 따른 스마트 카드의 동작 방법은 클럭 스탑 구간 동안 스마트 카드에 포함되는 주파수 디텍터 및 파워 관리부는 외부 클럭 신호를 탐지하여 주파수 디텍터로부터 생성되는 제어 신호 및 제어 신호에 따라 파워 관리부로부터 생성되는 레벨 제어 신호에 기초하여 서브 유닛에 제공되는 전압 레벨을 조절함으로써 전류를 감소시킬 수 있어 스마트 카드를 사용하는 스마트 카드 시스템에 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 데이터 전송의 완료 후 제1 스탑 신호가 제1 로직 레벨로부터 제2 로직 레벨로 전이하여 상기 제2 로직 레벨을 유지하고, 외부 클럭 신호에 기초하여 주파수 디텍터로부터 생성되는 제2 스탑 신호가 상기 제1 로직 레벨을 유지하는 제1 아이들(idle) 구간 동안 파워 관리부가 복수의 인에이블 신호들에 기초하여 복수의 서브 유닛들을 비활성화하는 단계;
    상기 제1 아이들 구간 경과 후 상기 제1 스탑 신호가 상기 제2 로직 레벨을 유지하고, 상기 제2 스탑 신호가 상기 외부 클럭 신호에 기초하여 상기 제2 로직 레벨을 유지하는 클럭 스탑 구간 동안 상기 주파수 디텍터 및 상기 파워 관리부가 상기 주파수 디텍터로부터 생성되는 제어 신호 및 상기 제어 신호에 따라 상기 파워 관리부로부터 생성되는 복수의 레벨 제어 신호들에 기초하여 상기 복수의 서브 유닛들에 제공되는 전압 레벨을 조절하는 단계; 및
    상기 클럭 스탑 구간 경과 후 상기 제1 스탑 신호가 상기 제2 로직 레벨을 유지하고, 상기 제2 스탑 신호가 상기 외부 클럭 신호에 기초하여 상기 제1 로직 레벨을 유지하는 제2 아이들(idle) 구간 동안 상기 파워 관리부가 상기 복수의 인에이블 신호들에 기초하여 상기 복수의 서브 유닛들을 활성화하는 단계를 포함하는 스마트 카드의 동작 방법.
  2. 제1 항에 있어서,
    상기 복수의 서브 유닛들은 내부 전압 제어부 및 오실레이터부를 포함하고,
    상기 내부 전압 제어부는 복수의 액티브 전압 제어기들 및 복수의 스탑 전압 제어기들을 포함하고,
    상기 오실레이터부는 복수의 오실레이터들을 포함하고,
    상기 복수의 액티브 전압 제어기들, 상기 복수의 스탑 전압 제어기들 및 상기 복수의 오실레이터들은 상기 복수의 인에이블 신호들에 기초하여 활성화 또는 비활성화되는 것을 특징으로 하는 스마트 카드의 동작 방법.
  3. 제2 항에 있어서,
    상기 제1 아이들 구간 동안 상기 외부 클럭 신호는 활성화되고,
    상기 제1 아이들 구간 동안 상기 복수의 오실레이터들은 상기 복수의 인에이블 신호들 중 오실레이터 인에이블 신호에 기초하여 순차적으로 턴-오프되고,
    상기 제1 아이들 구간 동안 상기 스탑 전압 제어기들은 상기 복수의 인에이블 신호들 중 스탑 전압 제어기 인에이블 신호에 기초하여 턴-온되고, 상기 복수의 액티브 전압 제어기들은 상기 복수의 인에이블 신호들 중 액티브 전압 제어기 인에이블 신호에 기초하여 순차적으로 턴-오프되는 것을 특징으로 하는 스마트 카드의 동작 방법.
  4. 제3 항에 있어서, 상기 클럭 스탑 구간 동안,
    상기 외부 클럭 신호는 비활성화되고,
    상기 주파수 디텍터는 상기 외부 클럭 신호의 주파수가 미리 정해진 범위에서 동작하는지 여부에 대한 탐지를 중단하고, 상기 외부 클럭 신호의 활성화 여부를 탐지하고,
    상기 주파수 디텍터 및 상기 파워 관리부가 상기 제어 신호 및 상기 제어 신호에 따라 상기 파워 관리부로부터 생성되는 복수의 레벨 제어 신호들 중 스탑 전압 제어 신호에 기초하여 상기 스탑 전압 제어기들에 제공되는 전압 레벨을 조절하는 것을 특징으로 하는 스마트 카드의 동작 방법.
  5. 제4 항에 있어서,
    상기 스탑 전압 제어기들은 제1 스탑 전압 제어기 및 제2 스탑 전압 제어기를 포함하고,
    상기 제1 스탑 전압 제어기로부터 제공되는 제1 스탑 전압의 전압 레벨과 제2 스탑 전압 제어기로부터 제공되는 제2 스탑 전압의 전압 레벨은 서로 다르고,
    상기 제1 스탑 전압 제어기로부터 제공되는 상기 제1 스탑 전압은 상기 스마트 카드에 포함되는 논리 회로부에 제공되고,
    상기 제2 스탑 전압 제어기로부터 제공되는 상기 제2 스탑 전압은 상기 스마트 카드에 포함되는 에스-램(sram)에 제공되는 것을 특징으로 하는 스마트 카드의 동작 방법.
  6. 제5 항에 있어서,
    상기 클럭 스탑 구간 동안 상기 복수의 오실레이터들은 턴-오프되고,
    상기 클럭 스탑 구간 동안 상기 스탑 전압 제어기들은 턴-온되고, 상기 액티브 전압 제어기들은 턴-오프되는 것을 특징으로 하는 스마트 카드의 동작 방법.
  7. 제2 항에 있어서,
    상기 제2 아이들 구간 동안 상기 외부 클럭 신호는 활성화되고,
    상기 제2 아이들 구간 동안 상기 복수의 오실레이터들은 상기 복수의 인에이블 신호들 중 오실레이터 인에이블 신호에 기초하여 순차적으로 턴-온되고,
    상기 제2 아이들 구간 동안 상기 스탑 전압 제어기들은 상기 복수의 인에이블 신호들 중 상기 스탑 전압 제어기 인에이블 신호에 기초하여 턴-온되고, 상기 복수의 액티브 전압 제어기들은 상기 복수의 인에이블 신호들 중 상기 액티브 전압 제어기 인에이블 신호에 기초하여 순차적으로 턴-온되는 것을 특징으로 하는 스마트 카드의 동작 방법.
  8. 제2 항에 있어서,
    상기 복수의 서브 유닛들은 디텍터부를 더 포함하고,
    상기 디텍터부는 상기 스마트 카드의 내부 환경을 감지하는 복수의 디텍터들을 포함하고, 상기 복수의 디텍터들은 상기 복수의 인에이블 신호들에 기초하여 활성화 또는 비활성화되고,
    상기 복수의 디텍터들은,
    상기 제1 아이들 구간 동안 상기 복수의 인에이블 신호들 중 디텍터 인에이블 신호에 기초하여 순차적으로 턴-오프되고,
    상기 클럭 스탑 구간 동안 턴-오프 상태를 유지하고,
    상기 제2 아이들 구간 동안 상기 디텍터 인에이블 신호에 기초하여 순차적으로 턴-온되는 것을 특징으로 하는 스마트 카드의 동작 방법.
  9. 제2 항에 있어서,
    상기 복수의 서브 유닛들은 상기 스마트 카드의 내부 전압이 미리 정해진 전압 이하가 되는 경우, 상기 스마트 카드를 리셋하는 리셋부를 더 포함하고,
    상기 클럭 스탑 구간 동안 상기 리셋부는 상기 복수의 인에이블 신호들 중 리셋 인에이블 신호에 기초하여 턴-오프되고,
    상기 복수의 서브 유닛들은 외부 신호들을 수신하는 패드부를 더 포함하고,
    상기 클럭 스탑 구간 동안 상기 패드부는 상기 복수의 인에이블 신호들 중 패드 인에이블 신호에 기초하여 턴-오프 또는 턴-온되는 것을 특징으로 하는 스마트 카드의 동작 방법.
  10. 데이터 전송의 완료 후 제1 스탑 신호가 제1 로직 레벨로부터 제2 로직 레벨로 전이하여 상기 제2 로직 레벨을 유지하고, 상기 제1 스탑 신호에 기초하여 디텍터로부터 생성되는 제2 스탑 신호가 제2 로직 레벨을 유지하는 제1 스탑 구간 동안 파워 관리부가 복수의 인에이블 신호들에 기초하여 복수의 서브 유닛들을 비활성화하는 단계;
    상기 제1 스탑 구간 경과 후 제2 스탑 구간 동안 상기 디텍터 및 상기 파워 관리부가 상기 디텍터로부터 생성되는 제어 신호 및 상기 제어 신호에 따라 상기 파워 관리부로부터 생성되는 복수의 레벨 제어 신호들에 기초하여 복수의 서브 유닛들에 제공되는 전압 레벨을 조절하는 단계; 및
    상기 제2 스탑 구간 경과 후 제1 스탑 신호가 상기 제2 로직 레벨로부터 제1 로직 레벨로 전이하기 전에 해당하는 제3 스탑 구간 동안 상기 파워 관리부가 상기 복수의 인에이블 신호들에 기초하여 상기 복수의 서브 유닛들을 활성화하는 단계를 포함하는 스마트 카드의 동작 방법.
KR1020140121610A 2014-09-15 2014-09-15 스마트 카드의 동작 방법 및 이를 포함하는 스마트 카드 시스템의 동작 방법 KR102218699B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140121610A KR102218699B1 (ko) 2014-09-15 2014-09-15 스마트 카드의 동작 방법 및 이를 포함하는 스마트 카드 시스템의 동작 방법
US14/819,565 US9589221B2 (en) 2014-09-15 2015-08-06 Method of operating smart card and method of operating smart card system including the same
US15/432,601 US10565405B2 (en) 2014-09-15 2017-02-14 Smart card device, system including the same and method of operating smart card system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140121610A KR102218699B1 (ko) 2014-09-15 2014-09-15 스마트 카드의 동작 방법 및 이를 포함하는 스마트 카드 시스템의 동작 방법

Publications (2)

Publication Number Publication Date
KR20160031703A KR20160031703A (ko) 2016-03-23
KR102218699B1 true KR102218699B1 (ko) 2021-02-22

Family

ID=55455063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140121610A KR102218699B1 (ko) 2014-09-15 2014-09-15 스마트 카드의 동작 방법 및 이를 포함하는 스마트 카드 시스템의 동작 방법

Country Status (2)

Country Link
US (2) US9589221B2 (ko)
KR (1) KR102218699B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102218699B1 (ko) * 2014-09-15 2021-02-22 삼성전자주식회사 스마트 카드의 동작 방법 및 이를 포함하는 스마트 카드 시스템의 동작 방법
EP3528175B1 (en) 2018-02-15 2021-06-09 Nxp B.V. Clock-stop frequency adjustment for a transponder
KR20220049653A (ko) 2020-10-14 2022-04-22 삼성전자주식회사 비휘발성 메모리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043202A1 (en) 2004-08-26 2006-03-02 Kyoung-Hun Kim Method of multi-interfacing between smart card and memory card, and multi-interface card
US20090158071A1 (en) 2007-12-17 2009-06-18 Giap Yong Ooi Integrated power management logic
US20090153236A1 (en) 2004-10-20 2009-06-18 Koninklijke Philips Electronics, N.V. Power control circuit with low power consumption
US20130039241A1 (en) 2011-06-10 2013-02-14 Qualcomm Incorporated Method and apparatus for power management of uicc

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274221A (en) 1990-06-22 1993-12-28 Mitsubishi Denki Kabushiki Kaisha Non-contact integrated circuit card
US5590342A (en) * 1994-11-29 1996-12-31 Intel Corporation Method and apparatus for reducing power consumption in a computer system using virtual device drivers
KR100603926B1 (ko) * 1999-10-25 2006-07-24 삼성전자주식회사 여러 전원 관리 상태를 갖는 컴퓨터 시스템을 위한 전원 공급 제어 회로 및 그의 제어 방법
US6978335B2 (en) 2000-06-30 2005-12-20 02Micro International Limited Smart card virtual hub
KR100479340B1 (ko) 2002-12-09 2005-03-31 한국전자통신연구원 저전력 스마트 카드 및 그 제어 방법
KR101103263B1 (ko) * 2004-10-20 2012-01-11 삼성전자주식회사 전력 소비가 감소된 집적 회로 카드
KR20060080388A (ko) 2005-01-05 2006-07-10 삼성전자주식회사 스마트 카드와 메모리 카드간의 멀티 인터페이스 카드용클럭 제어 장치 및 방법
KR20060084183A (ko) * 2005-01-19 2006-07-24 삼성전자주식회사 스마트 카드와 메모리 카드간의 멀티 인터페이스 카드용리셋 제어 장치 및 방법
EP1785809A1 (en) * 2005-11-14 2007-05-16 Texas Instruments Inc. Standby mode for power management
JP2007199895A (ja) 2006-01-25 2007-08-09 Sony Corp 近接通信用データ処理装置
JP2008129836A (ja) 2006-11-21 2008-06-05 Renesas Technology Corp 処理装置
ITMI20070997A1 (it) 2007-05-17 2008-11-18 Incard Sa Ic card con clock a bassa precisione
US7949888B2 (en) * 2008-01-07 2011-05-24 Apple Inc. Forced idle of a data processing system
US7949889B2 (en) * 2008-01-07 2011-05-24 Apple Inc. Forced idle of a data processing system
TW201120627A (en) * 2009-12-09 2011-06-16 Alcor Micro Corp Universal serial bus set for lowering power consumption
JP5585365B2 (ja) 2010-10-01 2014-09-10 富士通株式会社 Ｓｉｍカードのサスペンド制御装置、サスペンド制御方法および情報処理装置
EP2463808A1 (en) 2010-12-10 2012-06-13 Gemalto SA Smartcard providing an improved standby mode
US9430014B2 (en) * 2013-07-18 2016-08-30 Qualcomm Incorporated System and method for idle state optimization in a multi-processor system on a chip
KR102218699B1 (ko) * 2014-09-15 2021-02-22 삼성전자주식회사 스마트 카드의 동작 방법 및 이를 포함하는 스마트 카드 시스템의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043202A1 (en) 2004-08-26 2006-03-02 Kyoung-Hun Kim Method of multi-interfacing between smart card and memory card, and multi-interface card
US20090153236A1 (en) 2004-10-20 2009-06-18 Koninklijke Philips Electronics, N.V. Power control circuit with low power consumption
US20090158071A1 (en) 2007-12-17 2009-06-18 Giap Yong Ooi Integrated power management logic
US20130039241A1 (en) 2011-06-10 2013-02-14 Qualcomm Incorporated Method and apparatus for power management of uicc

Also Published As

Publication number Publication date
US10565405B2 (en) 2020-02-18
US9589221B2 (en) 2017-03-07
US20160078337A1 (en) 2016-03-17
KR20160031703A (ko) 2016-03-23
US20170169256A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
US11372472B2 (en) System on chip for reducing wake-up time, method of operating same, and computer system including same
US9383789B2 (en) Thermal control apparatus and methodology
JP6066392B2 (ja) 電力損失を制御するための方法及びデバイス
KR102190453B1 (ko) 전력 관리 장치 및 이를 포함하는 시스템 온 칩
CN110998578B (zh) 用于在异构存储器环境内进行引导的系统和方法
US20140184619A1 (en) System-on-chip performing dynamic voltage and frequency scaling
US9588915B2 (en) System on chip, method of operating the same, and apparatus including the same
US20160077572A1 (en) System on chip (soc), and dynamic voltage frequency scaling (dvfs) verification method thereof
CN105993001B (zh) 用于在操作系统之间切换的技术
US8572364B2 (en) Method and apparatus for booting from a flash memory
KR101992234B1 (ko) 디버깅 회로를 위한 클럭 제어 회로를 구비하는 집적 회로 및 이를 포함하는 시스템-온-칩
EP2867750A1 (en) Noise elimination in a gesture recognition system
KR102218699B1 (ko) 스마트 카드의 동작 방법 및 이를 포함하는 스마트 카드 시스템의 동작 방법
US20140181495A1 (en) System on chip including boot shell debugging hardware and driving method thereof
KR102068653B1 (ko) 비접촉 ic 카드의 내부 전압 생성기 및 이를 포함하는 비접촉 ic 카드
US20170024254A1 (en) Systems and methods for input/output traffic shaping for optimal performance under thermal constraints
US20240069891A1 (en) Electronic device bios updates
US20130222049A1 (en) Methods of controlling standby mode body biasing and semiconductor devices using the methods
KR20220095608A (ko) 보조 전원 관리 장치 및 이를 포함하는 전자 시스템
US10473533B2 (en) Method and device for monitoring temperature of an electronic element
CN116343852A (zh) 恶意攻击保护电路、片上系统及其操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant