JP2006054465A - ウェハ接合によって製造される半導体−誘電体−半導体デバイス構造体 - Google Patents

ウェハ接合によって製造される半導体−誘電体−半導体デバイス構造体 Download PDF

Info

Publication number
JP2006054465A
JP2006054465A JP2005233104A JP2005233104A JP2006054465A JP 2006054465 A JP2006054465 A JP 2006054465A JP 2005233104 A JP2005233104 A JP 2005233104A JP 2005233104 A JP2005233104 A JP 2005233104A JP 2006054465 A JP2006054465 A JP 2006054465A
Authority
JP
Japan
Prior art keywords
dielectric
substrate
dielectric material
semiconductor
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005233104A
Other languages
English (en)
Other versions
JP5178999B2 (ja
Inventor
Martin M Frank
マーチン・エム・フランク
Alexander Reznicek
アレクサンダー・レズニチェク
Evgeni P Gousev
エフゲニー・ピー・ゴウセフ
Eduard A Cartier
エドゥアルド・エイ・カルティエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2006054465A publication Critical patent/JP2006054465A/ja
Application granted granted Critical
Publication of JP5178999B2 publication Critical patent/JP5178999B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

【課題】 デバイス性能を犠牲にすることなく様々なゲート材料の使用を可能にする、半導体基板上に少なくとも部分的にゲート・スタックを作るための技術を提供する。
【解決手段】 高ｋ誘電材料を含む少なくとも１つの構造体のウェハ接合を利用して、半導体電子デバイスのためのゲート・スタックを形成する方法が提供される。本発明の方法は、まず、それぞれが主面を有する第１及び第２の構造体を選択するステップを含む。本発明によれば、第１及び第２の構造体の少なくとも一方又は両方は、少なくとも高ｋ誘電材料を含む。次に、第１及び第２の構造体の主面同士を接合して、ゲート・スタックの高ｋ誘電材料を少なくとも含む接合構造体を形成する。
【選択図】 図３

Description

本発明は、半導体電子デバイスに関し、より特定的には、例えば金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）又はフローティング・ゲート・メモリなどの半導体−誘電体−半導体デバイス構造体の接合構造体（ゲート・スタック）を、少なくとも部分的に製造する方法に関する。本発明の方法は、従来技術を用いた場合には製造することが困難な、電界効果デバイスにおける改良された特性及びより高い性能をもたらすことができる接合構造体（ゲート・スタック）の製造を可能にするものである。
今日の集積回路は、膨大な数の電子デバイスを含む。より小さいデバイスが、デバイス性能を高め、信頼性を向上させる鍵となる。例えば絶縁ゲート電界効果トランジスタといったＭＯＳＦＥＴデバイスがスケール・ダウンされるのに伴って、技術はより複雑になり、期待される性能向上をあるデバイス世代から次の世代まで維持するためには新たな方法が必要とされる。
ゲート誘電体は、電界効果デバイスのスケール・ダウンに関する主要な問題の１つである。これは、従来型のシリコン・デバイスと、より進歩した（例えば、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＡｓなどの）デバイスの両方に当てはまる。ＳｉベースＭＯＳＦＥＴの性能をさらに高めるためには、従来の酸化シリコン・ゲート絶縁体又は酸窒化シリコン・ゲート絶縁体を高誘電率（「高ｋ」）誘電体に置き換えて、ゲート漏れ電流と、それによる電力損失とを減少させることが最も有望であろう。多くの製品における選択肢のうち有望な第１の材料は、ハフニウム・ベースのもの、例えば、酸化ハフニウム（ＨｆＯ２）、ハフニウム・シリケート（ＨｆＳｉＯ）、又は酸窒化ハフニウム・シリコン（ＨｆＳｉＯＮ）であろう。しかしながら、例えばＡｌ、Ｚｒ、Ｔｉ、Ｔａ、又は他のランタノイド系元素などの他の金属イオンを含む酸化物も、第１デバイス世代又は後のデバイス世代のために検討されている。
ゲート電極材料として、従来のドープされたシリコン、又は、新規な導電性材料（「金属」）、例えばＷ、Ｒｅ、ＴｉＮ、若しくはＮｉＳｉを使用することができる。金属ゲートは、原理的には、より高いゲート・スタック容量と、それによるより高速なデバイス性能とを可能にするが、ドープされたシリコンではより多くの経験が利用できる。したがって、特に、低ゲート漏れが要求されるがそれほど高速動作を必要としない低電力デバイス用途については、ドープされたシリコンを使用し続けることになる。
この状況は、シリコン以外の半導体、例えば、Ｇｅ、ＧａＡｓなどをベースとする電界効果デバイスにおいて、さらに問題となる。これまでに、信頼性のある高品質のゲート絶縁体は発見されていない。
特に、これらの材料の酸化は、ほとんどの酸化ゲルマニウム相の場合のように、水にさえも溶けることがある低品質の酸化層を生じさせる。また、十分な品質を持つ堆積金属酸化物は、代替的な基板上ではまだ実証されていない。これは、ひとつには、酸化物堆積中又は後処理中の界面反応のためである。例えばIII−Ｖ族半導体に関する部分的な成功が２つの事例で報告されているのみであり、すなわち、（１）機能性Ｇａ２Ｏ３（＋Ｇｄ２Ｏ３）／ＧａＡｓゲート・スタックが、分子線エピタキシーによって製造されており、例えば非特許文献１を参照されたい、（２）ＧａＡｓ上にＡｌ２Ｏ３を堆積させた原子層について、許容できる電子特性も報告されており、例えば非特許文献２を参照されたい。こうした結果は、特異的なものにとどまっており、完全には理解されていない。
しかし、場合によってはより単純なシリコン・ベースＭＯＳＦＥＴの場合でさえ、世界中の多くの研究所における集中的な研究開発活動にもかかわらず、高ｋ実装に伴うすべての問題点が解決されたわけではない。最も重要なことだが、ハフニウム・ベースの誘電体と多結晶シリコン（「ポリシリコン」）ゲート電極と組み合わせたｐＦＥＴにおいて、しきい値電圧（Ｖｔ）は、二酸化シリコン（ＳｉＯ２）又は酸窒化シリコン（ＳｉＯＮ）ベースのデバイスより低い約０．６Ｖであることが一貫して見出された。このことが、こうしたデバイスを集積化に適さないものにしている。
ｎＦＥＴについても、値がより大きくなる方向に約０．２ＶだけＶｔシフトが存在する。これらのシフトは、おそらく、ポリシリコン／誘電体界面におけるフェルミ準位ピニングのためである。可能性のある原因として、界面のＨｆ−Ｓｉ結合（非特許文献３）、ハフニウム・ベースの誘電体における酸素欠乏（非特許文献４）、及び、ドーパントと酸化ハフニウム又はハフニウム・シリケートの欠陥との相互作用（非特許文献５）が挙げられている。この問題を解決するために、世界中の多くのグループによってゲート酸化物キャッピング層及び堆積後処理が試みられたが、実質的な効果は上がっていない。より良いキャッピング層を発見するか、又は、ドーパントの選択及び濃度の影響をより詳細に調査することもわずかに期待されているが、今までのところ解決策は知られていない。
他の観点からも、原理的に、電界効果デバイスの改善の余地がある。例えば、ポリシリコン電極の限られたドーパント濃度及び活性は、ゲート・スタック容量の減少と、それによるＭＯＳＦＥＴ性能の低下（「ポリシリコン減少」）の原因である。現在用いられているものより高いドーパント活性は、追加のポリシリコン成長、リソグラフィ、及び反応性イオンエッチング（ＲＩＥ）が必要となるため通常プロセスと比較して追加的なコストで、インサイチュ（in-situ）ドープされたポリシリコン電極を（及び場合によっては注入ポリシリコン電極をも）用いて、達成することもできる。代替案は、ポリシリコンの代わりに金属ゲート電極を使用することである。こうしたゲート・スタックは、多くの企業の研究所で開発中であるが、まだ実装の準備が整っていない。
別の問題点は、ドーパント活性化に必要なサーマル・バジェットに関するものである。電界効果デバイスのポリシリコン・ゲート電極並びにソース及びドレイン領域に注入されたドーパントを活性化するには、約１０００℃以上の温度が必要である。代替的な誘電体を含むＭＯＳＦＥＴゲート・スタックの場合には、これは、界面のＳｉＯ２の再成長、誘電体の結晶化、相分離、及び／又は、反応などの望ましくない構造変化の原因となることが多い。デバイス性能は、悪影響を受ける。コストをかければ、この問題は、化学気相堆積（ＣＶＤ）成長の際におけるポリシリコンのインサイチュ・ドーピングによって、又はレーザー・アニーリングによって、部分的に解決することができる。しかしながら、こうした解決法は、まだ製品には利用できない。
例えば、新規な誘電体を含むＭＯＳＦＥＴの容量対チャネル移動度を最適化するために、又は、不揮発性フローティング・ゲートＦＥＴメモリのプログラム／消去速度を最適化するために、多層誘電体ゲート・スタック（「ナノ積層体」）が提案された（非特許文献６）。しかしながら、例えば化学気相堆積などの従来型の成長技術を利用して、十分な質で望ましい層配列が製造可能であるとは限らない。ある材料の組み合わせについての重要で潜在的な製造上の問題点は、表面自由エネルギーが好ましくないか、又は活性核生成サイトの濃度が不十分である場合は、こうした材料の原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、又は分子線エピタキシー（ＭＢＥ）における核生成が不十分なことである。これが、場合によっては望ましくない結晶化度の、島状の粗い薄膜の原因となることがある。成長している連続層の間の表面活性化処理を考慮することになる。ゲート・スタック薄膜及びトンネル障壁の場合は、この分野は大部分が未開拓である。
Ｊ．Ｋｗｏら、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７５、１１１６（２００３） Ｐ．Ｄ．Ｙｅら、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８３、１８０（２００３） Ｃ．Ｈｏｂｂｓら、Ｓｙｍｐ．ｏｎ ＶＬＳＩ Ｔｅｃｈ．ｐ９（２００３） Ｋ．Ｓｈｉｒａｉｓｈｉら、Ｓｙｍｐ．ｏｎ ＶＬＳＩ Ｔｅｃｈ．ｐ１０８（２００４） Ａ．Ｋａｎｅｋｏら、Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ＩＳＳＭ ２００３、ｐ５３ Ｊ．Ｐ．Ｃａｓｐｅｒｓｏｎら、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．９２、２６１（２００２）
上記を考慮すると、デバイス性能を犠牲にすることなく様々なゲート材料の実装を可能にする、半導体基板上に少なくとも部分的にゲート・スタックを作るための技術を提供する必要性が存在する。
本発明は、ウェハ接合を利用して、ＭＯＳＦＥＴ又はフローティング・ゲート・メモリなどの半導体−誘電体−半導体デバイスのゲート・スタックを少なくとも部分的に作成する方法を提供する。したがって、本発明は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）ゲート・スタックの誘電体−電極界面全体をより一層制御するための方法を提供する。さらに、本発明の方法は、従来の相補型金属酸化膜半導体（ＣＭＯＳ）プロセスを用いて製造することが困難であったゲート構造体を製造するための技術を提供する。
特定的かつ広義には、本発明の方法は、
それぞれが主面を有し、少なくとも一方が、ゲート・スタックの構成要素であり二酸化シリコンの誘電率より大きい誘電率を持つ誘電材料を少なくとも備える、第１及び第２の構造体を準備するステップと、
該第１及び第２の構造体の該主面同士を接合して、該誘電材料を含む接合構造体を形成するステップと、
を含む。
上述のように、本発明の誘電材料は、誘電率ｋが、４．０すなわち二酸化シリコンの誘電率より大きい材料である。したがって、本発明において使用される誘電材料は、本明細書では高ｋ誘電体（ｋ＞４．０、好ましくは７．０より大きい）と呼ぶことができる。
本発明の方法は、誘電体−電極界面がチャネル−誘電体界面と同じ性質であることを確実にするので、本発明の方法を用いて、上述のｐＦＥＴのＶｔシフト問題を解決することができる。このことが、形成される界面のフェルミ・ピニングを防止し、したがって、Ｖｔシフト問題を解決することになる。
さらに、ポリシリコン減少を低減するために、本発明の方法は、ゲート電極材料としてのポリシリコンを高ドープされた（すなわち劣化した）結晶シリコン材料で置き換えることを可能にする。このようにして、より高いドーパント活性及び濃度を達成することができ、より良好なデバイス性能がもたらされる。唯一知られている解決策（金属ゲート電極）は、市販のデバイスに実装する準備が整っていない。本発明は、現在知られているゲート金属より容易な仕事関数調整を可能にする。同時に、劣化シリコン・ゲート電極がゲート誘電材料に接合される場合には、熱によるドーパント活性化は不要である。このことが、高レベルのドーパント活性／濃度を可能にしながら、スタックのサーマル・バジェットを低減する。
さらに、本発明は、２つの誘電体スタックを準備し、次にそれらを接合することによって形成されることになる多層誘電体スタック（ナノ積層体）を可能にする。本発明は、別の方法では十分な品質が達成されない構造体を製造できる可能性がある。
さらに、非シリコン・ベースのＭＯＳＦＥＴを製造するために、代替的な基板を化学的に不動態化し、ゲート誘電体スタックを少なくとも部分的に含むシリコン・ウェハを該基板に接合することができる。このようにして、代替的な基板上にはうまく形成できない誘電体を持つ極めてはっきりした基板−誘電体界面を得ることができる。代替的な材料に関して実証された機能性スタックがほとんどないことを前提とすれば、本発明は、非シリコン・ベースのＭＯＳＦＥＴの領域を実質的に広げることになる。
ウェハ接合によってゲート・スタック構造体を形成する方法を提供する本発明は、本出願に添付する図面を参照して、より詳細に説明されることになる。添付図面は縮尺に合わせて描かれてはおらず、図面中に示される同様の及び／又は対応する要素は同様の参照数字によって表されることに留意されたい。
まず、本発明に用いることができる主面１２を有する第１の構造体８と主面１６を有する第２の構造体９とを示す図１を参照する。本発明によれば、第１の構造体８又は第２の構造体９のうちの少なくとも１つは、二酸化シリコンより大きい誘電率を有する誘電材料１８（これ以降、「高ｋ誘電体」１８とする）を含む。図示される実施形態においては、第１の構造体８及び第２の構造体９のいずれも、任意の固有誘電体層２０の上に形成された高ｋ誘電体１８を含む。「固有誘電体」とは、酸素、窒素、並びに、それぞれ下層の材料１０及び１４を構成する元素を主に含む誘電体層を意味する（例えば、Ｓｉ基板の場合には、二酸化シリコン層又は酸窒化シリコン層；ＧａＡｓ基板の場合には、酸化ガリウム層、酸化ヒ素層、酸化ガリウムヒ素層、又は、類似の窒化物層若しくは酸窒化物層）。さらに、この層は、任意に、Ｎ、Ｓｉ、Ｈｆ、Ｚｒ、Ａｌ、Ｔａ、Ｔｉ、又はＧｄなどの他の原子種を含むこともできるが、これらに限定されるものではない。この層は、大気若しくはガス暴露、熱処理、湿式処理、プラズマ暴露、堆積、又は、当業者に知られている他のいずれかの技術によって、形成することができる。
本発明によれば、第１の構造体８は第１の基板１０を含み、一方、第２の構造体９は第２の基板１４を含む。
第１の基板１０及び第２の基板１４は、半導体、導体、又はそれらの組み合わせを含む同一の又は異なる材料で構成することができる。「半導体」という用語は、本発明では、半導体特性を有する材料を意味するものとして用いられる。こうした半導体材料の具体例には、Ｓｉ、Ｇｅ、ＳｉＣ、ＳｉＧｅ、ＳｉＧｅＣ、ＩｎＡｓ、ＩｎＰ、ＧａＡｓ、及び、他のIII−Ｖ族又はII−ＩＶ族化合物半導体が含まれるが、これらに限定されるものではない。半導体材料はまた、Ｓｉ／ＳｉＧｅ、シリコン・オン・インシュレータ（ＳＯＩ）、又はシリコンゲルマニウム・オン・インシュレータ（ＳＧＯＩ）などの層状半導体で構成することもできる。
第１の基板１０及び／又は第２の基板１４として用いられる半導体材料は、歪型、非歪型、又は、歪型と非歪型との組み合わせとすることができる。半導体材料は、例えば、（１００）、（１１１）、又は（１１０）を含むいずれかの結晶方位を持つものとすることができる。
半導体材料は、非ドープ型とすることができ、あるいは、ｐ型ドーパント若しくはｎ型ドーパントを含むもの、又は両方の型のドーパントを含む複数の領域を有するものとすることができる。半導体材料内部のドーピングレベルは、デバイスの所望の最終用途に応じて変えることができる。ドーパントは、半導体材料内部にソース／ドレイン領域、ソース／ドレイン延長部、及び／又は、ウェル領域を形成するように、アニーリングによって活性化させることができる。
半導体材料の他に、第１の基板１０及び第２の基板１４は、金属、金属の窒化物、シリサイド、ドープされたシリコン、又は、それらの多層構造を含む組み合わせなどの導体で構成することができる。導体には、ＭＯＳＦＥＴデバイスの仕事関数を変化させることができる、Ａｓ、Ｐ、Ｂ、Ｓｂ、Ｂｉ、Ｉｎ、Ａｌ、Ｇａ、Ｔｌ、又はそれらの混合物などのドーパント・イオンを添加することができる。多導体層を用いる実施形態においては、個々の導体層の各々の間に、ＴｉＮ又はＴａＮなどの障壁層を形成することができる。
上述の導電性材料に加えて、基板１０又は１４は、高濃度ドープされた結晶シリコンを含むことができる。「高濃度ドープされた」とは、約１０１９原子／ｃｍ３から約１０２２原子／ｃｍ３のドーピング濃度を意味する。上述の他の導体だけでなく、この高濃度ドープされた結晶シリコンも、最終的なデバイスにおいてゲート電極として利用することができる。
上述のように、第１の基板１０及び第２の基板１４は、半導体材料と導電性材料との組み合わせを含むことができる。
本発明において使用される第１の基板１０及び第２の基板１４の厚さは、様々なものとすることができ、本発明にとって重要なことではない。
任意の実施形態においては、図１に示されるように、基板１０又は１４の少なくとも１つは、典型的には水素イオン又は不活性ガス・イオン（例えば、ヘリウム又はアルゴン）が注入される注入領域２２を設けることができ、これは本発明においては、基板の１つを薄くするために用いられる。注入領域２２は、基板１０又は１４の少なくとも１つにイオンを注入する従来のイオン注入プロセスによって形成される。注入領域２２内のイオンの濃度は、次に続くアニーリング・ステップの際に該注入領域２２にクラック又はボイドを形成させるのに十分なものとすべきである。典型的には、基板１０又は１４の少なくとも１つに注入されるイオンの濃度は、約１０１６原子／ｃｍ３から約１０１８原子／ｃｍ３である。注入領域２２の深さは、基板材料の厚さ及び使用される注入条件に応じて変えることができる。当業者であれば、注入領域２２形成の深さを選択することができる。
図１に示される構造体はいずれも、その表面上に任意の固有誘電体層２０を含む。この実施形態は説明され、示されたが、本発明は、任意の固有誘電体層２０が基板１０又は１４の１つのみに存在する実施形態も考慮している。代替的には、本発明においては、任意の固有誘電体層２０を完全に省くことができる。
任意の固有誘電体層２０が存在するときは、該任意の固有誘電体層２０は、熱酸化プロセスを利用して、又は、例えば、化学気相堆積（ＣＶＤ）、プラズマ化学気相堆積（ＰＥＣＶＤ）、化学溶液堆積、蒸着、原子層堆積（ＡＬＤ）、物理気相堆積、若しくは他の同様な堆積プロセスなどの従来の堆積プロセスを利用して、形成される。任意の固有誘電体層２０は、ウェット・エッチング及びそれに続くウェット化学誘電体成長によって形成することもできる。任意の固有誘電体層２０が存在する場合には、該任意の固有誘電体層２０は、典型的には約０．２ｎｍから約３ｎｍまでの範囲の厚さを有し、より典型的には、約０．４ｎｍから約１．５ｎｍまでの範囲の厚さを有する。
次に、高ｋ誘電体１８は、任意の固有誘電体層２０の上か、又は、基板１０、１４のうち１つ若しくはその両方の上に直接、形成される。高ｋ誘電体１８は、化学気相堆積（ＣＶＤ）、プラズマＣＶＤ、原子層堆積（ＡＬＤ）、蒸着、反応性スパッタリング、化学溶液堆積、分子線エピタキシー（ＭＢＥ）、又は他の同様な堆積プロセスなどの堆積プロセスを利用して、形成される。高ｋ誘電体１８の厚さは様々なものとすることができるが、典型的には、高ｋ誘電体１８は、約０．４ｎｍから約６ｎｍの厚さを有する。より典型的には、高ｋ誘電体１８は、約１．５ｎｍから約４ｎｍの厚さを有する。
本発明において使用される高ｋ誘電体１８は、誘電率が二酸化シリコンの誘電率より大きい（＞４．０）いずれかの誘電材料を含む。より典型的には、本発明において使用される高ｋ誘電体１８は、７．０より大きい誘電率を有する。層１８として使用することができる高ｋ誘電体の具体例には、例えば、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、Ａｌ２Ｏ３などの酸化物、シリケート、アルミン酸塩、チタン酸塩、窒化物、及び、それらの多層構造を含む組み合わせが含まれる。誘電体は、結晶構造とするか又は非結晶構造とすることができる。例えば、ＨｆＯ２、ハフニウム・シリケート、及び酸窒化ハフニウム・シリコンなどのハフニウム・ベースの材料が特に好ましい。
本発明において使用される基板１０及び１４の各々の表面は、その上層を形成する前に洗浄処理を施すことができることに留意すべきである。本発明においては、基板の表面から汚染物質及び／又は表面酸化物を除去するいずれかの洗浄処理を利用することができる。こうした洗浄処理は、当業者によく知られている。この段階においては、基板の表面上に誘電体層を形成する前に、例えば、フッ化水素酸、塩酸、水酸化アンモニウム、硫酸、硝酸、硫化アンモニウム、Ｈ２Ｏ２、水、オゾン水、有機溶剤、又はこれらの混合物を使用する湿式処理を用いて、基板の表面を洗浄することができる。代替的には、高温での脱着などの気相処理若しくは真空処理、ＨＦ若しくはオゾンなどのガス種を用いた洗浄、又はプラズマ処理を行うことができる。
誘電体層の上に親水性表面層を形成することができる薬品を用いて、形成後の誘電体層の各々を処理することもできる。こうした親水性表面は接合処理を容易にするので、特に、相互に接合されることになる誘電体表面の各々の上にあることが望ましい。例えば、水処理及び乾燥又はプラズマ活性化を用いて、接合するための親水性表面を形成することができる。
本発明の図面には示されていないが、基板上に誘電体層を形成する前に、該基板の１つにトレンチ分離領域を形成することができる。トレンチ分離領域は、特に、半導体である基板に形成される。トレンチ分離領域は、トレンチ画定及びエッチングを含み、必要に応じて、トレンチの内側をライナ材料で覆い、ＳｉＯ２、テトラエチルオルトシリケート（ＴＥＯＳ）、又は高密度酸素などのトレンチ誘電体でトレンチを充填する従来のプロセスを使用して形成される。トレンチ誘電材料でトレンチを充填した後に、任意の高密度化ステップ及び／又は平坦化ステップを用いることができる。本発明のさらに別の実施形態においては、トレンチ分離領域は、（後に説明されることになる）接合プロセスの後に形成される。
図１は、同じ数の同一層を有する２つの対称性を持つ構造体を示すが、本発明は、２つの非対称構造体を使用する実施形態も考慮していることに留意すべきである。
次に、図１に示される構造体８及び９は、接合されることになる２つの表面１２、１６を相互に密着させることによって、互いに接合される。接触ステップの間に、及び／又は、その後に、外圧を加えることができる。
接合は、基準室温で行われる。「基準室温」とは、約１８℃から約４０℃までの温度を意味する。接合は、空気中か、Ｈｅ、Ａｒ、Ｎｅ、若しくはこれらの混合物などの不活性雰囲気中か、Ｎ２中か、これらの組み合わせか、又は、他のいずれかの気体環境中で、行うことができる。接合は、真空中で行うこともできる。接合された構造体は、図２に示される。
最初の接触接合に続いて、必要に応じ、注入領域２２におけるクラック形成を引き起こすことなく、接合面間の接合を強化する温度で接合後アニーリング・ステップを行うことができる。典型的には、この接合後アニーリング・ステップは、約４０℃から約１２００℃までの温度で行われ、より典型的には、約１００℃から約１０００℃までの温度で行われる。さらに、接合後アニーリング・ステップは、典型的には、約１分から約１０日までの時間の間行われ、上述の雰囲気のうちの１つにおいて行うことができる。
ここで、任意の注入領域２２に、該注入領域２２を含む基板の１つの一部分を分離することが可能なクラックを形成させる剥離アニーリング・ステップを行うことができる。かみそり刃又は他の類似手段を用いて、分離プロセスを補助することができる。剥離アニールは、任意の接合後アニーリング・ステップの温度より高い温度で行われる。典型的には、剥離アニールは、約１００℃から約１０００℃までの温度で行われ、より典型的には、約３００℃から約６００℃までの温度で行われる。剥離アニールは、典型的には約１分から約１日までの範囲の時間の間、上述の雰囲気のうちの１つにおいて行うことができる。ここで述べたアニーリング・ステップのいずれも、様々な上昇率、浸漬サイクル、及び冷却率を含む様々な加熱方式を用いることができることに留意すべきである。
任意の剥離アニールによって、注入領域２２を含む基板の１つが薄くなる。与えられた例においては、基板１４が薄くなる。接合後における基板の１つの薄層化は、（ウェット又はドライ）エッチング、又は、例えば化学的機械研磨（ＣＭＰ）といった平坦化などの他の手段によって達成することもできる。薄層化させた接合構造体が、例えば図３に示される。
図示されていない本発明の幾つかの実施形態においては、接合プロセスの後に、基板の１つを完全に除去することができる。この完全除去は、エッチング又は平坦化によって達成することができる。
薄層化を行うかどうか、又は、接合後に基板の１つを完全に除去するかどうかにかかわらず、従来のＣＭＯＳプロセス・ステップを用いて、得られた構造体の表面上に少なくとも１つのＦＥＴを形成することができる。
好ましい実施形態においては、基板１０は半導体であり、高ｋ誘電体１８はハフニウム・ベースの誘電体であり、基板１４はドープされたポリシリコンである。この実施形態においては、ＣＭＯＳ形成プロセスは、ドープされたポリシリコンのパターン形成と、側壁スペーサの形成と、それ以前に形成されていない場合には、ソース／ドレイン領域の形成とを含むことができる。次に、シリサイド領域を形成し、続いて、導体が充填された線又はビアを有する相互接続誘電体を含む少なくとも１つの相互接続レベルを形成することができる。導体が充填されたビアは、先に形成されたシリサイド領域と接する。
別の好ましい実施形態においては、基板１０は半導体であり、高ｋ誘電体１８はハフニウム・ベースの誘電体であり、基板１４は高ドープされた結晶シリコン層である。この実施形態においては、ＣＭＯＳ形成プロセスは、高ドープされた結晶シリコン層のパターン形成と、側壁スペーサの形成と、それ以前に形成されていない場合には、ソース／ドレイン領域の形成とを含むことができる。次に、シリサイド領域を形成し、続いて、導体が充填された線又はビアを有する相互接続誘電体を含む少なくとも１つの相互接続レベルを形成することができる。導体が充填されたビアは、先に形成されたシリサイド領域と接する。
本発明のさらに別の実施形態においては、界面のトラップを不動態化するために、接合後に、（分子状、原子状、若しくはイオン状の水素又は重水素の中で、あるいは、これらの種と、窒素、不活性ガス、若しくは酸素との混合物の中で行われる）不動態化アニールを行うことができる。このアニールは、典型的には、約２００℃から約８００℃までの温度で行われ、より典型的には、約３００℃から約６００℃までの温度で行われる。
本方法は、ＭＯＳＦＥＴの他に、不揮発性メモリ・デバイス用のゲート・スタックを形成するために用いることもできる。
この例示的な実施形態においては、基板１０は基板ウェハであり、基板１４はゲート・ウェハである。基板１０には、ドーパント注入を行っていても、行っていなくてもよい。基板１４は、ポリシリコン又は結晶シリコンなどの高ドープされた導体であり、この材料は、最終的に得られるデバイスにおいてゲート電極として機能する。また、基板１４は、接合後に薄いゲート電極を得る層剥離を可能にするために、水素注入領域２２を含む場合がある。
両方の基板上に薄い固有誘電体膜２０を形成し、続いて、ＨｆＯ２、ハフニウム・シリケート、又は、酸窒化ハフニウム・シリコンなどの高ｋ誘電体１８を形成する。各々の構造体に形成される高ｋ誘電体１８の表面を処理して、接合を強化することができる。次に、高ｋ誘電体１８を含む表面同士を密着させて接合する。この実施形態によれば、基板１４は、ゲート・ウェハ、例えば導体の表面が露出するように基板１０の上に形成される。
次に上述のように、接合後アニーリング及び層剥離を行う。最終的に得られる構造体は、（上述の参照数字を用いて）、基板１０と、任意の固有誘電体層２０と、高ｋ誘電体１８と、基板１４の一部、すなわち高ドープされたポリシリコン又は高ドープされた結晶シリコンでできた薄いゲート電極とを備える。
本発明は、本発明の好ましい実施形態に関して具体的に示され、説明されたが、当業者であれば、本発明の精神及び範囲から逸脱することなく、形態又は詳細に関して前述の及び他の変更を行うことができることが分かるであろう。したがって、本発明は、説明され、図示された厳密な形態及び詳細に限定されるのではなく、特許請求の範囲内にあることが意図されている。
ゲート・スタックを形成するために本発明において使用される基本的な処理ステップを示す断面図である。 ゲート・スタックを形成するために本発明において使用される基本的な処理ステップを示す断面図である。 ゲート・スタックを形成するために本発明において使用される基本的な処理ステップを示す断面図である。
符号の説明
８：第１の構造体
９：第２の構造体
１０：第１の基板
１２、１６：主面
１４：第２の基板
１８：高ｋ誘電体
２０：固有誘電体層
２２：注入領域

Claims (22)

  1. 半導体デバイスのための接合構造体を形成する方法であって、
    それぞれが主面を有し、少なくとも一方が、接合構造体の構成要素であり二酸化シリコンの誘電率より大きい誘電率を持つ誘電材料を少なくとも備える、第１の構造体及び第２の構造体を準備するステップと、
    前記第１の構造体及び第２の構造体の前記主面同士を接合して、前記誘電材料を含む接合構造体を形成するステップと、
    を含む方法。
  2. 前記第１の構造体が、半導体材料、導体、又は、それらの組み合わせからなる第１の基板を含む、請求項１に記載の方法。
  3. 前記第２の構造体が、半導体材料、導体、又は、それらの組み合わせからなる第２の基板を含む、請求項１に記載の方法。
  4. 前記第１の構造体が半導体基板を備え、前記第２の構造体が導電性基板を備える、請求項１に記載の方法。
  5. 前記半導体基板が、Ｓｉ、Ｇｅ、ＳｉＣ、ＳｉＧｅＣ、ＩｎＡｓ、ＩｎＰ、ＧａＡｓ、Ｓｉ／ＳｉＧｅ、シリコン・オン・インシュレータ、又は、シリコン・ゲルマニウム・オン・インシュレータからなる、請求項４に記載の方法。
  6. 前記導電性基板が、金属、窒化物、シリサイド、ドープされたアモルファス・シリコン、ドープされたポリシリコン、ドープされた結晶シリコン、又は、それらの組み合わせ及びそれらの多層構造からなる、請求項４に記載の方法。
  7. 前記導電性基板がドープされたポリシリコン又はドープされた結晶シリコンからなる、請求項６に記載の方法。
  8. 前記導電性基板が水素又は不活性ガス注入領域を含む、請求項４に記載の方法。
  9. 前記２つの構造体の各々が前記誘電材料を含む、請求項１に記載の方法。
  10. 前記２つの構造体の各々が前記誘電材料を基板から分離する固有誘電体層を含む、請求項９に記載の方法。
  11. 前記接合するステップが２つの前記構造体の前記主面を密着させることによって行われる、請求項１に記載の方法。
  12. 前記接合するステップが外圧の存在下で行われる、請求項１１に記載の方法。
  13. 前記接合するステップが１８℃から４０℃までの温度で行われる、請求項１に記載の方法。
  14. 前記接合するステップの後に行われる接合後アニーリング・ステップをさらに含む、請求項１に記載の方法。
  15. 前記接合後アニーリング・ステップが４０℃から１２００℃までの温度で行われる、請求項１４に記載の方法。
  16. 前記接合するステップの後に行われる剥離アニーリング・ステップをさらに含む、請求項１に記載の方法。
  17. 前記剥離アニーリング・ステップが１００℃から１０００℃までの温度で行われる、請求項１６に記載の方法。
  18. 前記接合するステップの後に、前記接合構造体の薄層化ステップをさらに含む、請求項１に記載の方法。
  19. 前記薄層化ステップが、剥離アニール、エッチング、又は、平坦化を含む、請求項１８に記載の方法。
  20. 前記誘電材料が、４．０より大きい誘電率を有し、酸化物、シリケート、アルミン酸塩、チタン酸塩、窒化物、又は、それらの組み合わせからなる、請求項１に記載の方法。
  21. 前記誘電材料が、ＨｆＯ２、Ｈｆシリケート、又は、酸窒化Ｈｆシリコンからなる、請求項１に記載の方法。
  22. 半導体電子デバイスのための接合構造体を形成する方法であって、
    半導体基板と、該基板上のＳｉＯ２と、ＳｉＯ２上の該ＳｉＯ２より大きい誘電率を有する誘電材料とを少なくとも有する第１の構造体を準備するステップと、
    導電性基板と、該基板上のＳｉＯ２と、ＳｉＯ２上の該ＳｉＯ２より大きい誘電率を有する誘電材料とを少なくとも有する第２の構造体を準備するステップと、
    前記第１の構造体の前記誘電材料を前記第２の構造体の前記誘電材料に接合して、接合構造体を形成するステップと、
    を含む方法。
JP2005233104A 2004-08-12 2005-08-11 ウェハ接合によって製造される半導体−誘電体−半導体デバイス構造体 Expired - Fee Related JP5178999B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/917,055 US7560361B2 (en) 2004-08-12 2004-08-12 Method of forming gate stack for semiconductor electronic device
US10/917,055 2004-08-12

Publications (2)

Publication Number Publication Date
JP2006054465A true JP2006054465A (ja) 2006-02-23
JP5178999B2 JP5178999B2 (ja) 2013-04-10

Family

ID=35800506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005233104A Expired - Fee Related JP5178999B2 (ja) 2004-08-12 2005-08-11 ウェハ接合によって製造される半導体−誘電体−半導体デバイス構造体

Country Status (4)

Country Link
US (1) US7560361B2 (ja)
JP (1) JP5178999B2 (ja)
CN (1) CN100416765C (ja)
TW (1) TW200616086A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242968A (ja) * 2006-03-09 2007-09-20 Fujitsu Ltd 半導体装置の製造方法
JP2009016530A (ja) * 2007-07-04 2009-01-22 Mitsubishi Electric Corp 炭化珪素電界効果型トランジスタ及びその製造方法
KR101561855B1 (ko) 2007-10-10 2015-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ기판의 제작방법
JP2017147377A (ja) * 2016-02-18 2017-08-24 富士電機株式会社 炭化珪素半導体装置用ゲート絶縁膜の製造方法
JPWO2021149189A1 (ja) * 2020-01-22 2021-07-29
WO2023223677A1 (ja) * 2022-05-18 2023-11-23 パナソニックＩｐマネジメント株式会社 キャパシタ、電気回路、回路基板、機器、及び蓄電デバイス

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7507629B2 (en) * 2004-09-10 2009-03-24 Gerald Lucovsky Semiconductor devices having an interfacial dielectric layer and related methods
US7811782B2 (en) * 2007-01-10 2010-10-12 Hemoshear, Llc Use of an in vitro hemodynamic endothelial/smooth muscle cell co-culture model to identify new therapeutic targets for vascular disease
FR2911431B1 (fr) * 2007-01-16 2009-05-15 Soitec Silicon On Insulator Procede de fabrication de structures soi a couche isolante d'epaisseur controlee
TW200841474A (en) * 2007-04-13 2008-10-16 Chunghwa Picture Tubes Ltd Method for fabricating thin film transistors
US20080251814A1 (en) * 2007-04-16 2008-10-16 International Business Machines Corporation Hetero-bonded semiconductor-on-insulator substrate with an unpinning dielectric layer
KR100910814B1 (ko) * 2007-11-16 2009-08-04 주식회사 동부하이텍 반도체 소자의 제조방법
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
FR2938118B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de fabrication d'un empilement de couches minces semi-conductrices
EP2320454A1 (en) * 2009-11-05 2011-05-11 S.O.I.Tec Silicon on Insulator Technologies Substrate holder and clipping device
US8508289B2 (en) * 2009-12-08 2013-08-13 Soitec Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer
FR2953636B1 (fr) * 2009-12-08 2012-02-10 Soitec Silicon On Insulator Procede de commande d'une cellule memoire dram sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR2957193B1 (fr) 2010-03-03 2012-04-20 Soitec Silicon On Insulator Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante
FR2953641B1 (fr) * 2009-12-08 2012-02-10 S O I Tec Silicon On Insulator Tech Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante
US8030170B2 (en) * 2009-12-08 2011-10-04 Micron Technology, Inc. Methods of forming isolation structures, and methods of forming nonvolatile memory
FR2953643B1 (fr) * 2009-12-08 2012-07-27 Soitec Silicon On Insulator Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR2955203B1 (fr) * 2010-01-14 2012-03-23 Soitec Silicon On Insulator Cellule memoire dont le canal traverse une couche dielectrique enterree
FR2955195B1 (fr) * 2010-01-14 2012-03-09 Soitec Silicon On Insulator Dispositif de comparaison de donnees dans une memoire adressable par contenu sur seoi
FR2955204B1 (fr) 2010-01-14 2012-07-20 Soitec Silicon On Insulator Cellule memoire dram disposant d'un injecteur bipolaire vertical
FR2955200B1 (fr) 2010-01-14 2012-07-20 Soitec Silicon On Insulator Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
FR2957186B1 (fr) * 2010-03-08 2012-09-28 Soitec Silicon On Insulator Cellule memoire de type sram
FR2957449B1 (fr) 2010-03-11 2022-07-15 S O I Tec Silicon On Insulator Tech Micro-amplificateur de lecture pour memoire
FR2958441B1 (fr) 2010-04-02 2012-07-13 Soitec Silicon On Insulator Circuit pseudo-inverseur sur seoi
EP2378549A1 (en) 2010-04-06 2011-10-19 S.O.I.Tec Silicon on Insulator Technologies Method for manufacturing a semiconductor substrate
EP2381470B1 (en) 2010-04-22 2012-08-22 Soitec Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure
GB2483702A (en) * 2010-09-17 2012-03-21 Ge Aviat Systems Ltd Method for the manufacture of a Silicon Carbide, Silicon Oxide interface having reduced interfacial carbon gettering
CN108470679B (zh) * 2011-01-25 2022-03-29 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
US9250178B2 (en) * 2011-10-07 2016-02-02 Kla-Tencor Corporation Passivation of nonlinear optical crystals
FR2984598A1 (fr) * 2011-12-19 2013-06-21 Soitec Silicon On Insulator Structure substrat sur isolant comprenant une structure electriquement isolante et procede associe
US9373691B2 (en) * 2013-08-07 2016-06-21 GlobalFoundries, Inc. Transistor with bonded gate dielectric
US9064789B2 (en) 2013-08-12 2015-06-23 International Business Machines Corporation Bonded epitaxial oxide structures for compound semiconductor on silicon substrates
US9425155B2 (en) 2014-02-25 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer bonding process and structure
CN104916522B (zh) * 2014-03-10 2017-12-22 中芯国际集成电路制造(上海)有限公司 去除hasti制备过程中形成的残留颗粒的方法
US10366883B2 (en) 2014-07-30 2019-07-30 Hewlett Packard Enterprise Development Lp Hybrid multilayer device
US10078233B2 (en) 2014-07-30 2018-09-18 Hewlett Packard Enterprise Development Lp Optical waveguide resonators
US10658177B2 (en) 2015-09-03 2020-05-19 Hewlett Packard Enterprise Development Lp Defect-free heterogeneous substrates
US10586847B2 (en) 2016-01-15 2020-03-10 Hewlett Packard Enterprise Development Lp Multilayer device
US10043672B2 (en) * 2016-03-29 2018-08-07 Lam Research Corporation Selective self-aligned patterning of silicon germanium, germanium and type III/V materials using a sulfur-containing mask
WO2017171737A1 (en) 2016-03-30 2017-10-05 Hewlett Packard Enterprise Development Lp Devices having substrates with selective airgap regions
US10079471B2 (en) * 2016-07-08 2018-09-18 Hewlett Packard Enterprise Development Lp Bonding interface layer
US10193634B2 (en) 2016-09-19 2019-01-29 Hewlett Packard Enterprise Development Lp Optical driver circuits
US9954176B1 (en) * 2016-10-06 2018-04-24 International Business Machines Corporation Dielectric treatments for carbon nanotube devices
EP3673324B1 (en) 2017-08-22 2022-06-29 Rockley Photonics Limited Optical modulator and method of fabricating an optical modulator
US10381801B1 (en) 2018-04-26 2019-08-13 Hewlett Packard Enterprise Development Lp Device including structure over airgap
US11362079B2 (en) * 2019-06-13 2022-06-14 Sandisk Technologies Llc Bonded die assembly containing a manganese-containing oxide bonding layer and methods for making the same
US11177250B2 (en) 2019-09-17 2021-11-16 Tokyo Electron Limited Method for fabrication of high density logic and memory for advanced circuit architecture
EP3936930B1 (en) 2020-07-08 2023-03-08 Imec VZW Monolithic iii-v-on-silicon opto-electronic phase modulator with a ridge waveguide
US11764113B2 (en) 2020-10-20 2023-09-19 Tokyo Electron Limited Method of 3D logic fabrication to sequentially decrease processing temperature and maintain material thermal thresholds
US11869877B2 (en) 2021-08-06 2024-01-09 Sandisk Technologies Llc Bonded assembly including inter-die via structures and methods for making the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223781A (ja) * 1995-12-15 1997-08-26 Komatsu Electron Metals Co Ltd 貼り合わせｓｏｉウェーハの製造方法
JPH11102848A (ja) * 1997-09-26 1999-04-13 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JPH11121377A (ja) * 1997-08-26 1999-04-30 Internatl Business Mach Corp <Ibm> 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
JP2003069011A (ja) * 2001-08-27 2003-03-07 Hitachi Ltd 半導体装置とその製造方法
JP2004510350A (ja) * 2000-09-29 2004-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 絶縁体上への緩和ＳｉＧｅ層の作製

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US501368A (en) * 1893-07-11 Flushing-tank
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
TW308707B (en) * 1995-12-15 1997-06-21 Komatsu Denshi Kinzoku Kk Manufacturing method of bonding SOI wafer
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6255195B1 (en) * 1999-02-22 2001-07-03 Intersil Corporation Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6476462B2 (en) * 1999-12-28 2002-11-05 Texas Instruments Incorporated MOS-type semiconductor device and method for making same
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
KR100401655B1 (ko) * 2001-01-18 2003-10-17 주식회사 컴텍스 ALE를 이용한 알루미나(Al₂O₃) 유전체 층 형성에 의한 스마트 공정을 이용한 유니본드형 SOI 웨이퍼의 제조방법
US6852645B2 (en) * 2003-02-13 2005-02-08 Texas Instruments Incorporated High temperature interface layer growth for high-k gate dielectric
KR100520433B1 (ko) * 2003-06-30 2005-10-11 광주과학기술원 고압 수소 열처리를 이용한 고유전율 절연막 제조공정
US7279369B2 (en) * 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding
US20050124121A1 (en) * 2003-12-09 2005-06-09 Rotondaro Antonio L. Anneal of high-k dielectric using NH3 and an oxidizer
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223781A (ja) * 1995-12-15 1997-08-26 Komatsu Electron Metals Co Ltd 貼り合わせｓｏｉウェーハの製造方法
JPH11121377A (ja) * 1997-08-26 1999-04-30 Internatl Business Mach Corp <Ibm> 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
JPH11102848A (ja) * 1997-09-26 1999-04-13 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2004510350A (ja) * 2000-09-29 2004-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 絶縁体上への緩和ＳｉＧｅ層の作製
JP2003069011A (ja) * 2001-08-27 2003-03-07 Hitachi Ltd 半導体装置とその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242968A (ja) * 2006-03-09 2007-09-20 Fujitsu Ltd 半導体装置の製造方法
JP2009016530A (ja) * 2007-07-04 2009-01-22 Mitsubishi Electric Corp 炭化珪素電界効果型トランジスタ及びその製造方法
KR101561855B1 (ko) 2007-10-10 2015-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ기판의 제작방법
JP2017147377A (ja) * 2016-02-18 2017-08-24 富士電機株式会社 炭化珪素半導体装置用ゲート絶縁膜の製造方法
JPWO2021149189A1 (ja) * 2020-01-22 2021-07-29
WO2021149189A1 (ja) * 2020-01-22 2021-07-29 株式会社デンソー 半導体装置の製造方法
JP7193014B2 (ja) 2020-01-22 2022-12-20 株式会社デンソー 半導体装置の製造方法
WO2023223677A1 (ja) * 2022-05-18 2023-11-23 パナソニックＩｐマネジメント株式会社 キャパシタ、電気回路、回路基板、機器、及び蓄電デバイス
JP7519613B2 (ja) 2022-05-18 2024-07-22 パナソニックＩｐマネジメント株式会社 キャパシタ、電気回路、回路基板、機器、及び蓄電デバイス

Also Published As

Publication number Publication date
US20060035450A1 (en) 2006-02-16
CN100416765C (zh) 2008-09-03
US7560361B2 (en) 2009-07-14
TW200616086A (en) 2006-05-16
JP5178999B2 (ja) 2013-04-10
CN1734721A (zh) 2006-02-15

Similar Documents

Publication Publication Date Title
JP5178999B2 (ja) ウェハ接合によって製造される半導体−誘電体−半導体デバイス構造体
US9576958B1 (en) Forming a semiconductor structure for reduced negative bias temperature instability
JP7438237B2 (ja) 積層型縦型輸送電界効果トランジスタのためのハイブリッド・ゲート・スタック集積
US8125032B2 (en) Modified hybrid orientation technology
US9373695B2 (en) Method for improving selectivity of epi process
US9281390B2 (en) Structure and method for forming programmable high-K/metal gate memory device
US8980706B2 (en) Double treatment on hard mask for gate N/P patterning
US9698269B2 (en) Conformal nitridation of one or more fin-type transistor layers
US8765556B2 (en) Method of fabricating strained structure in semiconductor device
US7955926B2 (en) Structure and method to control oxidation in high-k gate structures
US20160163603A1 (en) Pfet gate stack materials having improved threshold voltage, mobility and nbti performance
US9343372B1 (en) Metal stack for reduced gate resistance
US20080105920A1 (en) Semiconductor devices and fabrication process thereof
JP2004158487A (ja) 半導体装置の製造方法
JP2007005721A (ja) 半導体装置およびその製造方法
TWI671806B (zh) 電晶體裝置及其成型方法
CN112786438A (zh) 半导体器件及其栅极结构的形成方法
JP2010118500A (ja) 半導体装置及びその製造方法
US7989896B2 (en) Semiconductor device and method of fabricating the same
JP2004247341A (ja) 半導体装置
US20220310457A1 (en) High-k dielectric materials with dipole layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130109

R150 Certificate of patent or registration of utility model

Ref document number: 5178999

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees