JP2006032761A - 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP2006032761A JP2006032761A JP2004211363A JP2004211363A JP2006032761A JP 2006032761 A JP2006032761 A JP 2006032761A JP 2004211363 A JP2004211363 A JP 2004211363A JP 2004211363 A JP2004211363 A JP 2004211363A JP 2006032761 A JP2006032761 A JP 2006032761A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- semiconductor memory
- memory device
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 161
- 238000004519 manufacturing process Methods 0.000 title claims description 75
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000011229 interlayer Substances 0.000 claims description 129
- 239000000463 material Substances 0.000 claims description 46
- 239000007772 electrode material Substances 0.000 claims description 43
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- 239000010410 layer Substances 0.000 claims description 21
- 238000005498 polishing Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 34
- 230000002093 peripheral effect Effects 0.000 description 28
- 238000005530 etching Methods 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- 238000002955 isolation Methods 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】本発明に係る不揮発性半導体記憶装置は、フローティングゲート電極を有していない通常MOSトランジスタ11と、フローティングゲート電極14bを有するメモリセルトランジスタ21とを備えている。通常MOSトランジスタ11のゲート構造4と、メモリセルトランジスタ21のゲート構造14との間には層間絶縁膜5が充填されている。そして、ゲート構造4の上面とゲート構造14の上面とは同一平面上に位置しており、かつそれらの基板上面からの高さは同一である。
【選択図】図1
Description
図1〜3は本発明の実施の形態1に係る不揮発性半導体記憶装置(以後、単に「半導体記憶装置」と呼ぶ)の構造を示す断面図であって、図2,3は、図1中の矢視A−A,B−Bにおける断面構造をそれぞれ示している。本実施の形態1に係る半導体記憶装置は、例えばフラッシュメモリであって、複数のメモリセルが形成される領域(以後、「メモリセル領域」と呼ぶ)と、センスアンプ回路やサブデコーダ回路を含む周辺回路が形成される領域(以後、「周辺回路領域」と呼ぶ)とを備えている。図1は、周辺回路が備えるMOSトランジスタとメモリセルトランジスタのゲート幅方向に沿った断面図であって、図2,3は、メモリセルトランジスタのゲート長方向に沿った断面図である。
図55は本発明の実施の形態2に係る半導体記憶装置の構造を示す断面図である。本実施の形態2に係る半導体記憶装置は、上述の実施の形態1に係る半導体記憶装置において、基本的には、導電膜4d,14fの替わりに絶縁膜4g,14iをそれぞれ設けたものである。なお図55と後述する図56〜65までは、図1と同様に、通常MOSトランジスタ11とメモリセルトランジスタ21のゲート幅方向に沿った断面図である。
Claims (10)
- ゲート電極を有しフローティングゲート電極を有さない通常MOSトランジスタの第1ゲート構造と、
フローティングゲート電極及びコントロールゲート電極を有するメモリセルトランジスタの第2ゲート構造と、
前記第1及び第2ゲート構造の間を充填する層間絶縁膜と
を備え、
前記第1ゲート構造の上面と、前記第2ゲート構造の上面とは、同一平面上に位置し、かつそれらの基板上面からの高さが同一である、不揮発性半導体記憶装置。 - ゲート電極を有しフローティングゲート電極を有さない通常MOSトランジスタの第1ゲート構造と、
フローティングゲート電極及びコントロールゲート電極を有するメモリセルトランジスタの第2ゲート構造と、
前記第1及び第2ゲート構造の間を充填する層間絶縁膜と
を備え、
前記第1ゲート構造の上面と、前記第2ゲート構造の上面と、前記層間絶縁膜の上面とは、同一平面上に位置している、不揮発性半導体記憶装置。 - 請求項2に記載の不揮発性半導体記憶装置であって、
前記第1及び第2ゲート構造の上面上と、前記層間絶縁膜の上面上には、前記層間絶縁膜とは異なる材料で形成された第2層間絶縁膜が設けられている、不揮発性半導体記憶装置。 - 請求項1乃至請求項3のいずれか一つに記載の不揮発性半導体記憶装置であって、
前記第1及び第2ゲート構造の上端部には、互いに同一材料から成る膜がそれぞれ設けられている、不揮発性半導体記憶装置。 - 請求項1乃至請求項3のいずれか一つに記載の不揮発性半導体記憶装置であって、
前記第1及び第2ゲート構造は、前記ゲート電極及び前記コントロールゲート電極上に、前記層間絶縁膜と材料が異なる絶縁膜をそれぞれ有する、不揮発性半導体記憶装置。 - 請求項5に記載の不揮発性半導体記憶装置であって、
前記絶縁膜はシリコン窒化膜から成る、不揮発性半導体記憶装置。 - ゲート電極を有しフローティングゲート電極を有さない通常MOSトランジスタの第1ゲート構造が形成される第1領域と、フローティングゲート電極、コントロールゲート電極及びそれらに挟まれた第1絶縁膜を有するメモリセルトランジスタの第2ゲート構造が形成される第2領域とを備える不揮発性半導体記憶装置の製造方法であって、
(a)上面が互いに同一平面上に位置する前記第1及び第2ゲート構造を、前記第1及び第2領域にそれぞれ形成する工程と、
(b)前記第1及び第2ゲート構造を覆って層間絶縁膜を形成する工程と、
(c)前記第1及び第2ゲート構造の上端部をストッパ層として、前記層間絶縁膜をその上面から研磨して前記第1及び第2ゲート構造の上面までを除去して平坦化する工程と
を備える、不揮発性半導体記憶装置の製造方法。 - 請求項7に記載の不揮発性半導体記憶装置の製造方法であって、
前記工程(a)は、
(a−1)前記フローティングゲート電極の第1電極材料を第2領域に形成する工程と、
(a−2)前記第1電極材料上に、前記第1絶縁膜の絶縁膜材料を形成する工程と、
(a−3)前記ゲート電極及び前記コントロールゲート電極の第2電極材料を、前記絶縁膜材料上と前記第1領域に形成する工程と、
(a−4)前記第2電極材料を部分的に除去して、前記ゲート電極及び前記コントロールゲート電極を形成する工程と、
(a−5)前記絶縁膜材料のうち、前記工程(a−4)の実行によって露出した部分を除去して前記絶縁膜を形成する工程と、
(a−6)前記第1電極材料のうち、前記工程(a−5)の実行によって露出した部分を除去するとともに、それと同時に、前記コントロールゲート電極を上面から部分的に除去することによって、前記フローティングゲート電極を形成するとともに、前記ゲート電極の上面と、前記コントロールゲート電極の上面とを同一平面上に位置させる工程と
を有し、
前記工程(c)では、前記ゲート電極及び前記コントロールゲート電極がストッパ層として前記層間絶縁膜が平坦化される、不揮発性半導体記憶装置の製造方法。 - 請求項7に記載の不揮発性半導体記憶装置の製造方法であって、
前記第1及び第2ゲート構造は、前記ゲート電極上及び前記コントロールゲート電極上にそれぞれ第2絶縁膜を有し、
前記工程(a)は、
(a−1)前記フローティングゲート電極の第1電極材料を第2領域に形成する工程と、
(a−2)前記第1電極材料上に、前記第1絶縁膜の第1絶縁膜材料を形成する工程と、
(a−3)前記ゲート電極及び前記コントロールゲート電極の第2電極材料を、前記第1絶縁膜材料上と前記第1領域に形成する工程と、
(a−4)前記第2電極材料上に、前記第2絶縁膜の第2絶縁膜材料を形成する工程と、
(a−5)前記第2絶縁膜材料及び前記第2電極材料を部分的に除去して、前記第2絶縁膜と、前記ゲート電極及び前記コントロールゲート電極を形成する工程と、
(a−6)前記第1絶縁膜材料のうち、前記工程(a−5)の実行によって露出した部分を除去するとともに、それと同時に、前記第2ゲート構造の前記第2絶縁膜を部分的に除去することによって、前記第1絶縁膜を形成するとともに、前記第1及び第2ゲート構造の前記第2絶縁膜の上面を互いに同一平面上に位置させる工程と、
(a−7)前記第1電極材料のうち、前記工程(a−6)の実行によって露出した部分を除去して、前記フローティングゲート電極を形成する工程と
を有し、
前記工程(c)では、前記第1及び第2ゲート構造の前記第2絶縁膜がストッパ層として前記層間絶縁膜が平坦化される、不揮発性半導体記憶装置の製造方法。 - 請求項7乃至請求項9のいずれか一つに記載の不揮発性半導体記憶装置の製造方法であって、
(d)前記工程(c)の後に、前記層間絶縁膜の上面上と、前記第1及び第2ゲート構造の上面上とに第2層間絶縁膜を形成する、不揮発性半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004211363A JP2006032761A (ja) | 2004-07-20 | 2004-07-20 | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004211363A JP2006032761A (ja) | 2004-07-20 | 2004-07-20 | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006032761A true JP2006032761A (ja) | 2006-02-02 |
Family
ID=35898719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004211363A Pending JP2006032761A (ja) | 2004-07-20 | 2004-07-20 | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006032761A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150681A (ja) * | 1998-11-16 | 2000-05-30 | Toshiba Corp | 半導体装置 |
JP2002050706A (ja) * | 2000-08-02 | 2002-02-15 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2002110822A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2004006433A (ja) * | 2002-03-15 | 2004-01-08 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2004014970A (ja) * | 2002-06-11 | 2004-01-15 | Renesas Technology Corp | 半導体装置 |
-
2004
- 2004-07-20 JP JP2004211363A patent/JP2006032761A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150681A (ja) * | 1998-11-16 | 2000-05-30 | Toshiba Corp | 半導体装置 |
JP2002050706A (ja) * | 2000-08-02 | 2002-02-15 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2002110822A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2004006433A (ja) * | 2002-03-15 | 2004-01-08 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2004014970A (ja) * | 2002-06-11 | 2004-01-15 | Renesas Technology Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100399350B1 (ko) | 부유 트랩형 소자를 가지는 비휘발성 반도체 메모리 장치및 그 제조방법 | |
US7595522B2 (en) | Nonvolatile semiconductor memory | |
KR100414507B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2006351861A (ja) | 半導体装置の製造方法 | |
JP2008010537A (ja) | Nand型不揮発性半導体記憶装置およびnand型不揮発性半導体記憶装置の製造方法 | |
JP2004064083A (ja) | 自己整列した接合領域コンタクトホールを有する半導体装置及びその製造方法 | |
JP5667240B2 (ja) | 半導体素子の製造方法 | |
US7755201B2 (en) | Semiconductor device and method of fabricating the same | |
JP4303058B2 (ja) | ダマシン配線を利用した半導体素子の製造方法 | |
JP2000277708A (ja) | 半導体装置及びこれを形成する方法 | |
JP2006303308A (ja) | 半導体装置およびその製造方法 | |
JP2004023098A (ja) | 半導体素子の製造方法 | |
JP4822792B2 (ja) | 半導体装置およびその製造方法 | |
JP2008205379A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
US7186617B2 (en) | Methods of forming integrated circuit devices having a resistor pattern and plug pattern that are made from a same material | |
JP5090619B2 (ja) | 半導体素子およびその製造方法 | |
US7948053B2 (en) | Semiconductor device and method of fabricating the same | |
JP2008091368A (ja) | 半導体装置及びその製造方法 | |
JP2004304141A (ja) | 自己整合コンタクト用側壁スペーサ構造物及びこれの製造方法 | |
US20060081909A1 (en) | Semiconductor device and manufacturing method therefor | |
US9330966B2 (en) | Methods of forming semiconductor devices | |
JP2009252825A (ja) | 半導体装置およびその製造方法 | |
JP2006032761A (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 | |
US20120241833A1 (en) | Nonvolatile semiconductor storage device and method for manufacturing the same | |
KR100487552B1 (ko) | 플래시 메모리 장치 및 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070611 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100706 |