JP2006024110A - スプレッドスペクトラムクロック生成器及びその変調方法 - Google Patents
スプレッドスペクトラムクロック生成器及びその変調方法 Download PDFInfo
- Publication number
- JP2006024110A JP2006024110A JP2004203320A JP2004203320A JP2006024110A JP 2006024110 A JP2006024110 A JP 2006024110A JP 2004203320 A JP2004203320 A JP 2004203320A JP 2004203320 A JP2004203320 A JP 2004203320A JP 2006024110 A JP2006024110 A JP 2006024110A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay
- modulation
- control
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001228 spectrum Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims description 13
- 230000010355 oscillation Effects 0.000 claims abstract description 209
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000004044 response Effects 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- 230000007704 transition Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000009467 reduction Effects 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000012886 linear function Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
- H03L7/0997—Controlling the number of delay elements connected in series in the ring oscillator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】制御信号に応じて制御周期間隔で発振周期を可変に制御する第1の遅延制御型発振回路104と、第1の遅延制御型発振回路の出力を分周したクロック信号fo1と、位相比較結果に基づき周波数制御信号Cを出力する制御回路103と、変調最大値Aを決定する変調最大値決定回路106と、変調最大値A内で変調制御信号αを生成する変調信号発生回路107と、出力クロック信号の発振周期を制御信号に応じ制御周期間隔に可変に制御する第2の遅延制御型発振回路108を備えている。
【選択図】図1
Description
・半導体集積回路の製造バラツキや、
・電源電圧、周囲温度、使用周波数等の使用環境
により、所望の変調度を得られない、という問題がある。
前記変調最大値内で変調制御信号を生成する工程と、
発振周波数制御値と前記変調制御信号との加算値を、前記遅延制御型発振回路に前記制御信号として供給し、前記遅延制御型発振回路から、周波数変調されたクロック信号が出力される工程と、
を含む。
T1/D1=B …(1)
を決定しておく。
次式(2)により、決定される。
A=(B+C)×MS …(2)
基準の発振クロックfo1の周期を得るために、
T0+D0×C …(3)
となるように、発振周波数制御回路103で、周波数制御信号Cが決定される。
(B+C)×MS×D0 …(4)
変調度 ={(B+C)×MS×D0}/(T0+D0×C) …(5)
ただし、BはT1/D1(T1は、最小発振周期、D1は制御周期間隔)、MSは変調度設定、T0は最小発振周期、D0は制御周期間隔、Cは周波数制御信号である。
B=T0/D0 …(6)
と置き換えると、変調度は次式(7)で与えられる。
= MS …(7)
[換算値]+[発振周波数制御値] …(8)
に、変調度を乗算して算出する変調制御信号の最大値は、発振周期に対しても、同じ変調度となる。
[最小発振周期T1]/[制御周期間隔D1]=300(固定) …(9)
の場合であり、周期5000ps(ピコ秒)の変調度±0.8%を得るときの例である。
の時、第2可変遅延回路205の遅延値は、RCLKの1周期の遅延値となる。
DN=(B+N)×OPH−B …(11)
として演算すればよい。
T0+D0×N …(12)
である。
DN=(B+N)×1/4−B …(13)
を入力すると、第2可変遅延回路205の遅延値は、
T0+D0×((B+N)×1/4−B) …(14)
である。
を上式(14)に代入すると、第2可変遅延回路205の遅延値は、
1/4×(T0+D0×N) …(16)
となり、RCLKの1周期の遅延の4分の1の遅延を得ることができる。
DN=N×OPH …(17)
として、演算することができる。
32 発振回路
35 第1プログラム設定カウンタ
37 位相比較器
38 フィルタ
39 電圧制御発振器
40 バッファ
41 拡大スペクトル変調手段
42 第2プログラム設定カウンタ
45 第3プログラム設定カウンタ
46 ルックアップテーブル1
47 ルックアップテーブル2
49 アップダウンカウンタ
51 シリアルリンク
52 第2VCO
82 ROM
83 デジタルアナログコンバータ
84 アップダウンカウンタ
85 第3プログラム設定カウンタ
101 第1プログラム設定カウンタ
102 位相比較器
103 発振周波数制御回路
104 第1遅延制御型発振回路
105 第2プログラム設定カウンタ
106 変調最大値決定回路
107 変調信号発生回路
108 第2遅延制御型発振回路
109 バッファ
110 加算器
111 第3プログラム設定カウンタ
201 第1可変遅延回路
202 位相比較器
203 遅延制御回路
204 演算回路
205 第2可変遅延回路
Claims (22)
- 制御信号に基づき発振周期を等間隔で可変制御する遅延制御型発振回路と、
前記遅延制御型発振回路の最小発振周期を、発振周期の制御周期間隔で換算した値と、前記遅延制御型発振回路の発振周波数制御値とから、変調信号の最大値を決定する変調最大値決定回路と、
前記変調最大値決定回路から前記変調最大値を受け、前記変調最大値内で変調制御信号を生成する変調信号発生回路と、
を少なくとも備え、
前記発振周波数制御値と前記変調制御信号との加算値が、前記遅延制御型発振回路に前記制御信号として与えられ、前記遅延制御型発振回路からは、周波数変調されたクロック信号が出力される、ことを特徴とするスプレッドスペクトラムクロック生成回路。 - 前記遅延制御型発振回路の最小発振周期を、発振周期の制御周期間隔で換算した値は、製造ばらつき、あるいは使用条件により素子の遅延値が変化した場合にも一定とされ、
前記遅延制御型発振回路からは、変調度が所望値に保たれ周波数変調されたクロック信号が出力される、ことを特徴とする請求項1記載のスプレッドスペクトラムクロック生成回路。 - 制御信号に応じて発振周期を、所定の制御周期間隔で可変させる第1及び第2の遅延制御型発振回路と、
前記第1の遅延制御型発振回路の出力クロック信号を分周したクロック信号と、基準クロック信号を分周したクロック信号との位相を比較する位相比較器と、
前記位相比較器での位相比較結果に基づき、周波数制御信号を生成し、前記第1の遅延制御型発振回路に前記制御信号として供給する制御回路と、
予め定められた値と、前記周波数制御信号と、与えられた変調度設定信号とから、変調最大値を決定する変調最大値決定回路と、
前記変調最大値決定回路から前記変調最大値を受け、前記変調最大値内で変調制御信号を生成する変調信号発生回路と、
を備え、
前記第2の遅延制御型発振回路は、前記変調信号発生回路からの前記変調制御信号と、前記制御回路からの前記周波数制御信号とを加算した値を、制御信号として受け、周波数変調されたクロック信号を出力する、ことを特徴とするスプレッドスペクトラムクロック生成回路。 - 前記変調最大値決定回路における前記予め定められた値は、前記遅延制御型発振回路の最小発振周期を、発振周期の前記制御周期間隔で換算した値とされる、ことを特徴とする請求項3記載のスプレッドスペクトラムクロック生成回路。
- 前記周波数制御信号の最小値が、前記遅延制御型発振回路の最小発振周期を、発振周期の前記制御周期間隔で換算した値とされる、ことを特徴とする請求項3記載のスプレッドスペクトラムクロック生成回路。
- 前記予め定められた値(B)は、前記遅延制御型発振回路の最小発振周期を制御周期間隔で除した値よりなり、
前記変調最大値決定回路は、前記予め定められた値(B)と前記周波数制御信号(C)を加算した値に、前記変調度設定信号(MS)を乗算した値(B+C)×MSを変調最大値(A)として出力し、
前記第2の遅延制御型発振回路からの出力クロック信号の最大の周期変調は、(B+C)×MS×D0(ただし、D0は制御周期間隔)となり、
前記第1の遅延制御型発振回路の出力クロック信号が前記基準クロック信号の周期となる場合の前記周波数制御信号(C)は、最小発振周期をT0として、T0+D0×Cとされ、
式
(B+C)×MS×D0/(T0+D0×C)
で与えられる変調度は、B=T0/D0より、変調度設定値(MS)とされる、ことを特徴とする請求項3記載のスプレッドスペクトラムクロック生成回路。 - 前記位相比較器は、前記基準クロック信号を第1の分周器でM(ただし、Mは所定の正整数)分周した第1の分周クロック信号を入力とし、
前記第1の遅延制御型発振回路の出力を第2の分周器でN(ただし、Nは所定の正整数)分周した第2の分周クロック信号が、前記位相比較器に入力される、ことを特徴とする請求項3記載のスプレッドスペクトラムクロック生成回路。 - 基準クロックを入力とし第1の分周比で分周した第1のクロック信号を出力する第1のプログラム設定カウンタと、
前記第1のプログラム設定カウンタの出力を第1の入力端に入力する位相比較器と、
前記位相比較器からの周波数誤差信号を入力とし周波数制御信号を出力する発振周波数制御回路と、
前記発振周波数制御回路からの周波数制御信号を入力とし周波数制御信号に応じた発振周期のクロックを出力する第1の遅延制御型発振回路と、
前記第1の遅延制御型発振回路からの出力を受け第2の分周比でN分周した第2のクロック信号を、前記位相比較器の第2の入力端に供給する第2のプログラム設定カウンタと、
変調度設定信号と、前記発振周波数制御回路からの周波数制御信号とを入力とし、変調最大値を決定する変調最大値決定回路と、
前記変調最大値決定回路から出力される変調最大値を入力し、変調最大値内で変調制御信号を出力する変調信号発生回路と、
前記発振周波数制御回路からの前記周波数制御信号と前記変調信号発生回路からの変調制御信号を加算する加算器と、
前記加算器の出力を制御信号として受け、前記制御信号に応じた発振周期のクロックを生成する第2の遅延制御型発振回路と、
前記第2の遅延制御型発振回路の出力を入力とし、変調クロック信号を出力するバッファと、
を備えているスプレッドスペクトラムクロック生成回路。 - 前記変調最大値決定回路における前記予め定められた値は、前記遅延制御型発振回路の最小発振周期を制御周期間隔で換算した値とされる、ことを特徴とする請求項8記載のスプレッドスペクトラムクロック生成回路。
- 前記周波数制御信号の最小値が、前記遅延制御型発振回路の最小発振周期を制御周期間隔で換算した値とされる、ことを特徴とする請求項8記載のスプレッドスペクトラムクロック生成回路。
- 前記第2の遅延制御型発振回路の出力を受け第3の分周比で分周した信号を前記バッファの入力に供給する第3のプログラム設定カウンタを備えている、ことを特徴とする請求項8記載のスプレッドスペクトラムクロック生成回路。
- 請求項1乃至11のいずれか一記載のスプレッドスペクトラムクロック生成回路を備えた半導体集積回路装置。
- 基準クロックを入力とし遅延を付加して出力する第1の可変遅延回路と、
前記第1の可変遅延回路の出力と前記基準クロックとを入力してその位相差を検出する位相比較器と、
前記位相比較器での位相比較結果に基づき、前記第1の可変遅延回路の遅延値を可変制御する制御信号を生成する制御回路と、
入力信号を入力とし遅延を付加して出力する第2の可変遅延回路と、
予め定められた値と前記制御信号とを入力とし、前記第2の可変遅延回路における遅延値を可変制御する演算回路と、
を備えている、ことを特徴とする遅延型位相調整回路。 - 前記予め定められた値は、前記可変遅延回路の最小遅延値を、遅延制御周期間隔で換算した値とされる、ことを特徴とする請求項13記載の遅延型位相調整回路。
- 前記可変遅延回路の最小遅延値出力の制御信号が、前記可変遅延回路の最小遅延値を遅延制御周期間隔で換算した値とされる、ことを特徴とする請求項13記載の遅延型位相調整回路。
- 前記制御回路は、前記位相比較器での比較結果に基づき、前記第1の可変遅延回路の出力と基準クロックの遅延が1周期となるように制御する、ことを特徴とする請求項13記載の遅延型位相調整回路。
- 請求項13乃至16のいずれか一に記載の遅延型位相調整回路を備えた半導体集積回路装置。
- 制御信号に基づき発振周期を等間隔で可変制御する遅延制御型発振回路の最小発振周期を、発振周期の制御周期間隔で換算した値と、前記遅延制御型発振回路の発振周波数制御値とから、変調信号の最大値を決定する工程と、
前記変調最大値内で変調制御信号を生成する工程と、
発振周波数制御値と前記変調制御信号との加算値を、前記遅延制御型発振回路に前記制御信号として供給し、前記遅延制御型発振回路から、周波数変調されたクロック信号が出力される工程と、
を含む、ことを特徴とするスプレッドスペクトラムクロック生成方法。 - 前記遅延制御型発振回路の最小発振周期を、発振周期の制御周期間隔で換算した値は、製造ばらつき、あるいは使用条件により素子の遅延値が変化した場合にも一定とされ、
前記遅延制御型発振回路からは、変調度が所望値に保たれ周波数変調されたクロック信号が出力される、ことを特徴とする請求項18記載のスプレッドスペクトラムクロック生成方法。 - 基準クロックを入力とし遅延を付加して出力する第1の可変遅延回路の出力と前記基準クロックとの位相差を位相比較器で検出する工程と、
前記位相比較器での位相比較結果を入力とする制御回路により、前記第1の可変遅延回路の遅延値を可変制御する制御信号を生成する工程と、
予め定められた値と前記制御信号とを入力とする演算回路により、第2の可変遅延回路における遅延値を可変制御する工程と、
前記第2の可変遅延回路は入力信号を入力とし演算回路により規定される遅延を付加して出力する工程と、
を含む、ことを特徴とする遅延型位相調整方法。 - 前記予め定められた値は、前記可変遅延回路の最小遅延値を、遅延制御周期間隔で換算した値とされる、ことを特徴とする請求項20記載の遅延型位相調整方法。
- 前記可変遅延回路の最小遅延値出力の制御信号が、前記可変遅延回路の最小遅延値を遅延制御周期間隔で換算した値とされる、ことを特徴とする請求項20記載の遅延型位相調整方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004203320A JP4390646B2 (ja) | 2004-07-09 | 2004-07-09 | スプレッドスペクトラムクロック生成器及びその変調方法 |
US11/175,342 US7620094B2 (en) | 2004-07-09 | 2005-07-07 | Spread spectrum clock generator |
US12/213,781 US8160193B2 (en) | 2004-07-09 | 2008-06-24 | Spread spectrum clock generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004203320A JP4390646B2 (ja) | 2004-07-09 | 2004-07-09 | スプレッドスペクトラムクロック生成器及びその変調方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006024110A true JP2006024110A (ja) | 2006-01-26 |
JP4390646B2 JP4390646B2 (ja) | 2009-12-24 |
Family
ID=35541331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004203320A Expired - Fee Related JP4390646B2 (ja) | 2004-07-09 | 2004-07-09 | スプレッドスペクトラムクロック生成器及びその変調方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7620094B2 (ja) |
JP (1) | JP4390646B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007251371A (ja) * | 2006-03-14 | 2007-09-27 | Nec Electronics Corp | スペクトラム拡散クロック制御装置及びスペクトラム拡散クロック発生装置 |
JP2008227613A (ja) * | 2007-03-08 | 2008-09-25 | Kawasaki Microelectronics Kk | スペクトラム拡散クロックジェネレータ |
JP2008301482A (ja) * | 2007-05-01 | 2008-12-11 | Canon Inc | 電子機器及び電子機器の制御方法 |
KR20110078987A (ko) * | 2009-12-31 | 2011-07-07 | 엘지디스플레이 주식회사 | 영상 표시장치의 구동장치와 그 구동방법 |
JP2018166269A (ja) * | 2017-03-28 | 2018-10-25 | 株式会社デンソー | 周波数拡散回路 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7917788B2 (en) * | 2006-11-01 | 2011-03-29 | Freescale Semiconductor, Inc. | SOC with low power and performance modes |
US20090143799A1 (en) * | 2007-12-03 | 2009-06-04 | Smith Kevin W | Cordless Hand-Held Ultrasonic Cautery Cutting Device |
TWI354446B (en) * | 2008-07-10 | 2011-12-11 | Leadtrend Tech Corp | Clock generating circuit, power converting system, |
US7932757B2 (en) * | 2008-11-12 | 2011-04-26 | Qualcomm Incorporated | Techniques for minimizing control voltage ripple due to charge pump leakage in phase locked loop circuits |
JP5375330B2 (ja) * | 2009-05-21 | 2013-12-25 | 富士通セミコンダクター株式会社 | タイミング調整回路、タイミング調整方法及び補正値算出方法 |
US8963527B2 (en) * | 2010-12-31 | 2015-02-24 | Integrated Device Technology Inc. | EMI mitigation of power converters by modulation of switch control signals |
US8618887B2 (en) | 2011-09-29 | 2013-12-31 | Hamilton Sundstrand Corporation | Configurable spread spectrum oscillator |
US8736324B2 (en) * | 2011-10-13 | 2014-05-27 | Texas Instruments Incorporated | Differentiator based spread spectrum modulator |
JP5728420B2 (ja) * | 2012-03-26 | 2015-06-03 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US8736340B2 (en) * | 2012-06-27 | 2014-05-27 | International Business Machines Corporation | Differential clock signal generator |
EP2792321B1 (en) | 2013-04-17 | 2017-02-15 | Vesalius Medical Technologies Bvba | A multi-cannula surgical instrument |
ITUB20152345A1 (it) * | 2015-07-21 | 2017-01-21 | St Microelectronics Srl | Procedimento per controllare motori elettrici, sistema, motore elettrico e prodotto informatico corrispondenti |
US11323131B2 (en) | 2019-11-06 | 2022-05-03 | Stmicroelectronics International N.V. | Delay-based spread spectrum clock generator circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07235862A (ja) * | 1993-11-29 | 1995-09-05 | Lexmark Internatl Inc | 拡大スペクトル・クロック生成器及び関連方法 |
JP2004207846A (ja) * | 2002-12-24 | 2004-07-22 | Fujitsu Ltd | スペクトラム拡散クロック発生回路 |
JP2004208037A (ja) * | 2002-12-25 | 2004-07-22 | Fujitsu Ltd | スペクトラム拡散クロック発生回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6570944B2 (en) * | 2001-06-25 | 2003-05-27 | Rambus Inc. | Apparatus for data recovery in a synchronous chip-to-chip system |
US5631920A (en) * | 1993-11-29 | 1997-05-20 | Lexmark International, Inc. | Spread spectrum clock generator |
US6404834B1 (en) * | 2000-09-20 | 2002-06-11 | Lexmark International, Inc. | Segmented spectrum clock generator apparatus and method for using same |
DE60307974T2 (de) | 2002-12-24 | 2007-02-15 | Fujitsu Ltd., Kawasaki | Taktgenerator mit spektraler Dispersion Jittergenerator und Halbleitervorrichtung |
-
2004
- 2004-07-09 JP JP2004203320A patent/JP4390646B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-07 US US11/175,342 patent/US7620094B2/en active Active
-
2008
- 2008-06-24 US US12/213,781 patent/US8160193B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07235862A (ja) * | 1993-11-29 | 1995-09-05 | Lexmark Internatl Inc | 拡大スペクトル・クロック生成器及び関連方法 |
JP2004207846A (ja) * | 2002-12-24 | 2004-07-22 | Fujitsu Ltd | スペクトラム拡散クロック発生回路 |
JP2004208037A (ja) * | 2002-12-25 | 2004-07-22 | Fujitsu Ltd | スペクトラム拡散クロック発生回路 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007251371A (ja) * | 2006-03-14 | 2007-09-27 | Nec Electronics Corp | スペクトラム拡散クロック制御装置及びスペクトラム拡散クロック発生装置 |
JP2008227613A (ja) * | 2007-03-08 | 2008-09-25 | Kawasaki Microelectronics Kk | スペクトラム拡散クロックジェネレータ |
JP2008301482A (ja) * | 2007-05-01 | 2008-12-11 | Canon Inc | 電子機器及び電子機器の制御方法 |
KR20110078987A (ko) * | 2009-12-31 | 2011-07-07 | 엘지디스플레이 주식회사 | 영상 표시장치의 구동장치와 그 구동방법 |
KR101630338B1 (ko) | 2009-12-31 | 2016-06-24 | 엘지디스플레이 주식회사 | 영상 표시장치의 구동장치와 그 구동방법 |
JP2018166269A (ja) * | 2017-03-28 | 2018-10-25 | 株式会社デンソー | 周波数拡散回路 |
Also Published As
Publication number | Publication date |
---|---|
US20060007987A1 (en) | 2006-01-12 |
JP4390646B2 (ja) | 2009-12-24 |
US7620094B2 (en) | 2009-11-17 |
US20090102526A1 (en) | 2009-04-23 |
US8160193B2 (en) | 2012-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8160193B2 (en) | Spread spectrum clock generator | |
JP3838180B2 (ja) | クロック生成回路及びクロック生成方法 | |
US9280928B2 (en) | Apparatus and method for driving LED display | |
US8786335B2 (en) | Spread-spectrum clock generator | |
JP2008135835A (ja) | Pll回路 | |
US10547315B2 (en) | Frequency divider and a transceiver including the same | |
US7276944B2 (en) | Clock generation circuit and clock generation method | |
JP5190028B2 (ja) | スペクトラム拡散クロック生成器 | |
JP2009273114A (ja) | 位相制御装置、位相制御プリント板、制御方法 | |
US6275116B1 (en) | Method, circuit and/or architecture to improve the frequency range of a voltage controlled oscillator | |
JP4198722B2 (ja) | クロック生成回路、pll及びクロック生成方法 | |
CN109842410B (zh) | 分频器和包括该分频器的收发器 | |
US7167059B2 (en) | Circuit for generating spread spectrum clock | |
JP2006324750A (ja) | クロック生成回路 | |
JP4735870B2 (ja) | 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法 | |
US8106687B2 (en) | Spread spectrum clock system and spread spectrum clock generator | |
US7202750B2 (en) | Controllable phase locked loop via adjustable delay and method for producing an output oscillation for use therewith | |
US20060119442A1 (en) | System and method for optimizing phase locked loop damping coefficient | |
JP2008021194A (ja) | クロック変調回路 | |
JP2004153332A (ja) | クロック発生回路 | |
US7259635B2 (en) | Arbitrary frequency signal generator | |
JP2016039488A (ja) | 信号発生回路 | |
JP2010074562A (ja) | Pll回路 | |
KR20070042799A (ko) | 지연부를 포함한 위상고정루프 주파수 합성기 및 그러한합성기의 주파수 합성방법 | |
JP2009089407A (ja) | クロック発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091006 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4390646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |