KR20070042799A - 지연부를 포함한 위상고정루프 주파수 합성기 및 그러한합성기의 주파수 합성방법 - Google Patents

Abstract

본 발명은 무선주파수(RF) 통신에서 위상고정루프(PLL, Phase Locked Loop) 주파수 합성기에 관한 것으로, 특히 일정하지 않은 충격계수(duty cycle)를 개선하는 방법에 관한 것이다.

본 발명은 위상고정루프 주파수 합성기의 출력단에 지연부(Delay-Tab)를 삽입하여 전압의 리플에 의해 충격계수가 변동되는 것을 방지하는 것을 기본적인 기술적 사상으로 한다.

본 발명에 의하면 위상고정루프 구조의 출력단에 다단의 지연부를 삽입함으로써 파워분산의 원인이 되는 주파수의 충격계수를 일정하게 유지할 수 있는 이점이 있다.

주파수 합성기, PPL, 위상고정 루프, Delay-Tab

Description

지연부를 포함한 위상고정루프 주파수 합성기 및 그러한 합성기의 주파수 합성방법{Phase Locked Loop Frequency Synthesizer With Delay-Tab And Thereof Method For Synthesizing Frequency}

도 1은 종래의 위상고정루프 주파수 합성기의 블럭도.

도 2는 주파수 합성기에서 발생되는 출력신호를 주파수영역과 시간영역에서 나타낸 것이다.

도 3은 본 발명에 따른 위상고정루프 주파수 합성기의 블럭도.

본 발명은 무선주파수(RF) 통신에서 위상고정루프(PLL, Phase Locked Loop) 주파수 합성기에 관한 것으로, 특히 일정하지 않은 충격계수(duty cycle)를 개선하는 방법에 관한 것이다.

위상고정루프란 입력 신호와 기준주파수, 출력 신호와 주파수를 일치시키는 전자회로이다. 입력 신호와 출력 신호의 위상차를 검출하고, 전압제어 발진기(VCO, Voltage Controlled Oscillator)를 제어하는 것으로 정확하게 고정된 주파수 신호를 발신할 수 있다.

이 회로는 신호가 특정 위상으로 유지되도록 한다. 즉 주기적인 신호의 위상이 흔들리지 않게 정확한 고정점을 강제로 잡아주는 것이다. 특히 무선주파수 시스템에서는 주로 주파수원으로 이용되는 주파수의 흔들림을 막기 위해 사용된다. 위상은 주파수를 적분한 개념이므로 위상 고정과 주파수 고정의 개념은 거의 같기 때문이다.

무선주파수 시스템에 필요한 주파수원을 끌어오는 데는 적분기 역할을 하는 전압제어 발진기가 사용된다. 이때 출력주파수는 주변상황에 많은 영향을 받는다. 회로와 주변 장비, 온도와 날씨의 영향 등을 받으면 주파수가 미세하게 흔들려서 다른 주파수로 가는 경우가 많다. 이렇게 되면 무선주파수 시스템이 정상적으로 작동하지 못한다.

주파수를 잘게 쪼개 분할하는 현대 무선통신시스템에서 주파수의 안정도는 매우 중요하다. 따라서 각종 믹싱(mixing)과 증폭과정에서 신호를 정확하게 처리하려면 전압제어 발진기에서부터 주파수를 정확하게 출력해야 한다.

상기와 같은 종래의 위상고정루프 주파수 합성기를 도면으로 나타내면 도 1과 같다.

도 1을 보면 기준주파수(F_ref)와 분주기(N-Divider, 105) 출력은 위상검출기(PFD, 101)에 들어가게 되고 주파수와 위상을 비교하게 된다. 이 비교된 신호는 전하펌프(Charge Pump, 102)를 통하여 전류성분으로 바뀌게 되고 저역통과필터(Low Pass Filter, 103)를 통하여 전압제어 발진기(VCO, 104)에 알맞은 구동 전압으로 바뀌게 된다. 전압제어 발진기에 상기 구동전압이 입력되면 일정한 주파수를 가진 신호가 출력된다. 이 신호의 주파수가 출력주파수이다. 또한 출력된 신호는 분주기(N-Divider, 105)에 입력되어 다시 위상검출기(PFD, 101)로 입력된다.

이와 같이 위상고정루프 주파수 합성기는 일반적인 무선주파수 통신에서 동기화 과정에서 또는 주파수 합성을 통한 발진기로서 꼭 필요한 요소이다.

그러나, 이와 같은 종래 기술에는 다음과 같은 문제점이 있다. 일반적인 위상고정루프의 경우 안정적인 주파수 보상에 의하여 합성을 하지만 기준 주파수가 위상검출기와 루프 필터를 거쳐 전압제어 발진기에 입력될 때 입력 전압에 약간의 리플(ripple)이 생기면 충격계수(duty cycle)가 안정적이지 못하게 되고 이로 인하여 위상잡음이 발생하게 되고 출력 파워를 분산시켜 통신 성능의 감소를 가져온다는 문제점이 있다.

충격계수(duty cycle)란, 온(on)-오프(off)를 주기적으로 하는 장치에서 주기에 대한 온과 오프의 시간비를 말한다. 무선주파수 시스템에서는 전파의 발사와 정지와의 시간비를 충격계수라 하고 %로 표시한다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 창안된 것이다. 즉, 본 발명은 위상고정루프 구조의 출력단에 다단의 지연부(Delay-Tab)를 삽입함으로써 파워분산의 원인이 되는 주파수의 충격계수를 일정하게 유지하는 것을 목적으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 지연부를 포함한 위상고정루프 주파수 합성기는 위상고정 루프를 사용한 주파수 합성기에 있어서, 전압제어 발진기의 출력단에 한 주기씩 지연시키면서 n주기까지 지연시키는 n개의 지연부; 상기 전압제어 발진기의 출력단과 상기 n개의 지연부의 출력단에 연결되고 t상기 각 출력단에서 출력되는 신호들을 n+1로 나눈 신호를 출력하는 n+1개의 가중치 곱셈부; 및 상기 n+1개의 가중치 곱셈부에서 나온 n+1개의 신호를 모두 합하는 가산부를 포함하고, 상기 가산부의 출력신호의 주파수를 출력주파수로 사용하는 것을 특징으로 한다.

다음으로 본 발명에 따른 지연부를 이용한 위상고정루프 주파수 합성방법은 전압제어 발진기의 출력신호를 한 주기씩 지연시키면서 n개의 출력신호를 생성하는 신호생성단계; 및 상기 신호생성단계에서 생성된 n개의 출력신호들과 전압제어 발진기의 출력신호를 합한 후 n+1로 나누어 출력주파수로 사용하는 주파수 생성단계를 포함하는 것을 특징으로 한다.

본 발명은 위상고정루프 주파수 합성기의 출력단에 지연부(Delay-Tab)를 삽입하여 전압의 리플에 의해 충격계수가 변동되는 것을 방지하는 것을 기본적인 기술적 사상으로 한다.

먼저, 전압제어 발진기의 입력전압에 리플이 발생한 모습을 도면을 통해 설명한다.

도 2는 주파수 합성기에서 발생되는 출력신호를 주파수영역과 시간영역에서 나타낸 것이다.

설명을 단순히 하기 위해 전압제어 발진기에 입력되는 전압이 2.0V인 경우 전압제어 발진기에서 출력되는 주파수가 800MHz라고 하고 입력되는 전압이 1.9V인 경우와 2.1V인 경우 출력되는 주파수가 각각 790MHz, 810MHz라고 가정하자. 즉, 2.0V일때 800MHz가 출력되는 것을 기준으로 입력전압이 0.1V 감소하면 출력주파수가 10MHz 감소하고 입력전압이 0.1V 증가하면 출력주파수가 10MHz 증가한다고 가정한다.

전압제어 발진기의 입력전압이 2.0V이어서 출력주파수가 800MHz인 경우를 정상적으로 동작하는 상태라고 하자. 입력전압이 2.0V이어서 출력주파수가 800MHz로 출력되는 경우를 주파수영역에서 나타내면 도 2의 ①과 같다. 800MHz가 안정적으로 출력된다면 주파수 영역에서는 하나의 델타 함수가 나타난다. 이를 시간영역에서 나타내면 도 2의 ②와 같다. 시간영역에서는 800M 분의 1초를 주기로 진동한다.

만약 전압제어 발진기의 입력전압에 리플이 생기면 입력전압이 계속하여 2.0V로 들어오지 않고 2.0V보다 작거나 큰 값이 일시적으로 입력된다. 즉, 1.9V나 2.1V가 입력전압으로 들어올 수 있다.

리플로 인해 입력전압이 1.9V이어서 출력주파수가 790MHz로 출력되는 경우를 주파수영역에서 나타내면 도 2의 ③과 같다. 790MHz가 출력된다면 주파수 영역에서는 하나의 델타 함수가 나타난다. 이를 시간영역에서 나타내면 도 2의 ④와 같다. 시간영역에서는 790M 분의 1초를 주기로 진동한다.

리플로 인해 입력전압이 2.1V이어서 출력주파수가 810MHz로 출력되는 경우를 주파수영역에서 나타내면 도 2의 ⑤와 같다. 810MHz가 출력된다면 주파수 영역에서 는 하나의 델타 함수가 나타난다. 이를 시간영역에서 나타내면 도 2의 ⑥과 같다. 시간영역에서는 810M 분의 1초를 주기로 진동한다.

이하, 본 발명에 따른 대해 주파수 합성기를 블럭도를 통해 설명한다.

도 3은 본 발명에 따른 위상고정루프 주파수 합성기의 블럭도이다.

도 3을 보면 위상고정루프 주파수 합성기의 출력단에 지연부(308, 310, 312)와 가중치(Weighting Factor)를 곱하여 입력하는 곱셈부(307, 309, 311, 313)가 추가되어 있다.

상기 지연부는 출력신호를 한 주기 지연시키는 부분이다. 주기는 리플이 일어나지 않은 정상상태인 경우의 주기를 의미한다. 상기 예에서와 같이 800MHz가 정상 출력주파수라면 주기는 800M 분의 1초가 된다.

상기 가중치는 지연부를 거친 출력신호의 진폭을 원출력신호의 진폭과 동일하게 유지하기 위해서 사용되는 변수이다. 가중치는 사용된 지연부의 개수에 따라서 바뀌게 된다. 즉 지연부를 사용하지 않을 때는 가중치는 1이고, n개의 지연부를 사용할 때는 1/(n+1)의 값을 갖게 된다. 지연부를 n개 사용하는 경우는 n+1개의 신호들이 합하여져 출력신호를 만들게 되므로 n+1로 나누어 주는 것이다.

지연부에서 지연되는 주기와 가중치는 지연부 제어 블럭(306)에 의해 조정된다.

도 3을 보면 기준주파수(Fref)와 분주기(N-Divider, 305) 출력은 위상검출기(PFD, 301)에 들어가게 되고 주파수와 위상을 비교하게 된다. 이 비교된 신호는 전하펌프(Charge Pump, 302)를 통하여 전류성분으로 바뀌게 되고 저역통과 필터(Low Pass Filter, 303)를 통하여 전압제어 발진기(VCO, 304)에 알맞은 구동 전압으로 바뀌게 된다.

전압제어 발진기(304)에서 나온 신호는 307에서 가중치를 곱한 값, 308에서 한 주기 지연되고 309에서 가중치를 곱한 값, 308과 310에서 각각 한 주기씩 두 주기 지연되고 311에서 가중치를 곱한 값, 308과 310과 312에서 각각 한 주기씩 세 주기 지연되고 313에서 가중치를 곱한 값, ... 등등으로 계산되어 이들 값들은 모두 합한 신호가 출력신호로 된다.

전압제어 발진기(304)에서 나온 신호는 분주기(305)에 입력되어 다시 위상검출기(301)로 입력된다.

이상의 과정에서 리플이 발생하지 않는 경우는 지연부에서 한 주기씩 지연되고 가중치가 곱해져서 나온 출력신호들은 서로 합쳐져 일반 주파수 합성기의 출력신호과 동일한 출력으로 나오게 된다. 이 경우는 한 주기를 지연시키더라도 시간영역에서 나타낼 때 출력의 값은 동일하게 되므로 n개의 지연부를 사용하는 경우 이러한 전압제어 발진기에서 나온 신호와 지연된 신호들 n+1개를 더하고 n+1로 나누면 원신호와 동일한 신호가 된다.

리플이 발생하는 경우는 지연부에서 한 주기씩 지연되고 가중치가 곱해져서 나온 신호들은 각각 다른 값을 가지지만 이 값은 지연부를 n개 사용하는 경우 한 주기씩 지연된 n+1개의 신호의 평균이므로 리플이 발생한 입력전압에 의한 출력신호보다는 리플에 의한 영향이 적은 출력신호가 생성된다.

주파수 합성기를 사용하는 중 정상상태의 출력주파수를 변경하고자 하는 경 우에는 분주기(305)의 분주비를 변경해주면 된다. 분주비 변경은 주파수 제어값(FCW, Frequency Control Word)의 변경으로 이루어진다.

주파수 제어값이 변경되면 지연부 제어 블럭에서 지연부를 리셋(reset)시킨 후 가중치를 1로 세팅한다. 주파수 합성 명령이 바뀐 후 주기순서에 따라 가중치가 첫 번째 주기에서는 1/2, 두 번째 주기에서는 1/3, 세 번째 주기에서는 1/4과 같이 변하며 지연부의 수 n과 주기의 수가 일치할 경우 더 이상 가중치는 바뀌지 않고 1/(n+1) 값을 가지게 된다.

위와 같은 과정을 통해 위상고정루프 주파수 합성기의 주파수 충격계수를 일정하게 유지시켜 주파수 합성기의 파워 분산도와 위상잡음을 줄일 수 있다.

이상으로 본 발명에 따른 지연부를 포함한 위상고정루프 주파수 합성기 및 그러한 합성기의 주파수 합성방법에 대해 살펴보았다. 본 발명의 범위는 본 출원서에 설명된 부분에 한정되지 않고 명세서와 첨부된 청구항들에서 설명되는 기술적 사상에 속하는 모든 변형된 형태와 수정된 형태를 포함한다.

본 발명에 의하면 위상고정루프 구조의 출력단에 다단의 지연부를 삽입함으로써 파워분산의 원인이 되는 주파수의 충격계수를 일정하게 유지할 수 있는 이점이 있다.

Claims (2)

1. 위상고정 루프를 사용한 주파수 합성기에 있어서,

   전압제어 발진기의 출력단에 한 주기씩 지연시키면서 n주기까지 지연시키는 n개의 지연부;

   상기 전압제어 발진기의 출력단과 상기 n개의 지연부의 출력단에 연결되고 t상기 각 출력단에서 출력되는 신호들을 n+1로 나눈 신호를 출력하는 n+1개의 가중치 곱셈부; 및

   상기 n+1개의 가중치 곱셈부에서 나온 n+1개의 신호를 모두 합하는 가산부를 포함하고,

   상기 가산부의 출력신호의 주파수를 출력주파수로 사용하는 것을 특징으로 하는 지연부를 포함한 위상고정루프 주파수 합성기.
2. 위상고정 루프를 사용한 주파수 합성방법에 있어서,

   전압제어 발진기의 출력신호를 한 주기씩 지연시키면서 n개의 출력신호를 생성하는 신호생성단계; 및

   상기 신호생성단계에서 생성된 n개의 출력신호들과 전압제어 발진기의 출력신호를 합한 후 n+1로 나누어 출력주파수로 사용하는 주파수 생성단계를 포함하는 것을 특징으로 하는 지연부를 이용한 위상고정루프 주파수 합성방법.

Images