JP2006019515A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006019515A JP2006019515A JP2004195861A JP2004195861A JP2006019515A JP 2006019515 A JP2006019515 A JP 2006019515A JP 2004195861 A JP2004195861 A JP 2004195861A JP 2004195861 A JP2004195861 A JP 2004195861A JP 2006019515 A JP2006019515 A JP 2006019515A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- forming
- gate oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】 フラッシュメモリ部、低電圧高駆動性能トランジスタ部及び高耐圧性能トランジスタ部を形成する領域A,B,CにSi基板1を区分けし、領域Aに酸化膜4及びこれを被覆するフローティングゲート5を形成し、領域A,B,Cを被覆するようにONO膜6を形成し、領域A,Bにフォトレジスト7を施して領域Cを被覆するONO膜6をエッチングし、この領域Cにゲート酸化膜8を形成し、領域A,Cにフォトレジスト7aを施して領域Bを被覆するONO膜をエッチングし、この領域Bにゲート酸化膜9を形成する。
【選択図】 図1
Description
先ず、半導体(Si)基板に素子分離、ウェルを形成する。このとき、素子分離によってフラッシュメモリ部となる領域、低電圧高駆動性能トランジスタ部となる領域及び高耐圧性能トランジスタ部となる領域にSi基板が区分けされる。
図1は、この発明の実施の形態1による半導体装置の製造方法の各工程における半導体装置を示す断面図である。この図に沿って実施の形態1の製造方法を詳細に説明する。
先ず、Si基板(半導体基板)1に素子分離3、ウェル2を形成する。このとき、素子分離3によってフラッシュメモリ部となる領域(メモリ装置を形成する領域)A、低電圧高駆動性能トランジスタ(Core transistor)部となる領域(第1の半導体装置を形成する領域)B及び高耐圧性能トランジスタ(Input/Output transistor)部となる領域(第2の半導体装置を形成する領域)CにSi基板1が区分けされる。
Claims (1)
- メモリ装置、第1の半導体装置及び第2の半導体装置を共通の半導体基板上に形成してなる半導体装置の製造方法において、
上記半導体基板を、上記メモリ装置、上記第1の半導体装置及び上記第2の半導体装置を形成する領域ごとに区分けし、上記メモリ装置を形成する領域にトンネル絶縁膜及びこれを被覆する電極膜を形成し、この領域に加え、上記第1の半導体装置を形成する領域及び上記第2の半導体装置を形成する領域を被覆するように絶縁膜を形成するステップと、
上記メモリ装置を形成する領域及び上記第1の半導体装置を形成する領域にエッチングマスクを施して上記第2の半導体装置を形成する領域を被覆する上記絶縁膜をエッチング除去するステップと、
上記絶縁膜を除去した上記第2の半導体装置を形成する領域に上記第2の半導体装置の仕様に応じたゲート酸化膜を形成するステップと、
上記メモリ装置を形成する領域及び上記第2の半導体装置を形成する領域にエッチングマスクを施して上記第1の半導体装置を形成する領域を被覆する上記絶縁膜をエッチング除去するステップと、
上記絶縁膜を除去した上記第1の半導体装置を形成する領域に上記第1の半導体装置の仕様に応じたゲート酸化膜を形成するステップと
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004195861A JP2006019515A (ja) | 2004-07-01 | 2004-07-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004195861A JP2006019515A (ja) | 2004-07-01 | 2004-07-01 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006019515A true JP2006019515A (ja) | 2006-01-19 |
Family
ID=35793488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004195861A Pending JP2006019515A (ja) | 2004-07-01 | 2004-07-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006019515A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8034695B2 (en) * | 2007-04-25 | 2011-10-11 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
US8942496B2 (en) | 2010-12-01 | 2015-01-27 | Sharp Kabushiki Kaisha | Image processing apparatus and image processing method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003007863A (ja) * | 2001-06-21 | 2003-01-10 | Fujitsu Ltd | 半導体集積回路装置およびその製造方法 |
JP2004356631A (ja) * | 2003-05-26 | 2004-12-16 | Samsung Electronics Co Ltd | ワンタイムプログラマブルメモリ素子及びこれを含む半導体集積回路並びにその製造方法 |
-
2004
- 2004-07-01 JP JP2004195861A patent/JP2006019515A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003007863A (ja) * | 2001-06-21 | 2003-01-10 | Fujitsu Ltd | 半導体集積回路装置およびその製造方法 |
JP2004356631A (ja) * | 2003-05-26 | 2004-12-16 | Samsung Electronics Co Ltd | ワンタイムプログラマブルメモリ素子及びこれを含む半導体集積回路並びにその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8034695B2 (en) * | 2007-04-25 | 2011-10-11 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
US8942496B2 (en) | 2010-12-01 | 2015-01-27 | Sharp Kabushiki Kaisha | Image processing apparatus and image processing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002343879A (ja) | 半導体装置及びその製造方法 | |
US7892960B2 (en) | Method for forming gate oxide of semiconductor device | |
JP4933729B2 (ja) | 半導体素子の素子分離膜製造方法 | |
JP4664132B2 (ja) | フラッシュメモリ素子の製造方法 | |
JP2007335559A (ja) | 半導体装置の製造方法 | |
JP2008028357A (ja) | 半導体素子及びその製造方法 | |
JP2006019515A (ja) | 半導体装置の製造方法 | |
JP3621369B2 (ja) | 半導体装置の製造方法 | |
JP2010027688A (ja) | 半導体装置の製造方法 | |
JP2005136084A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006024605A (ja) | 半導体集積回路装置の製造方法 | |
JP2007012779A (ja) | 半導体装置およびその製造方法 | |
KR100955925B1 (ko) | 반도체 트랜지스터 제조방법 | |
JP2008066551A (ja) | 半導体装置の製造方法 | |
JP2006179635A (ja) | Cmos半導体装置 | |
JP2005072597A (ja) | 蝕刻選択比の大きいバッファ層を利用した自己整列強誘電体ゲートトランジスタの製造方法 | |
KR100575361B1 (ko) | 플래시 게이트 및 고전압 게이트 형성 방법 | |
KR0172268B1 (ko) | 반도체 소자의 제조방법 | |
KR100596835B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
KR100231731B1 (ko) | 반도체 소자의 제조방법 | |
KR960019748A (ko) | 플래쉬 이이피롬 제조방법 | |
JP2007273526A (ja) | 半導体集積回路装置の製造方法 | |
KR100485933B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
KR100842676B1 (ko) | 박막 커패시터 제조 방법 | |
US20190131174A1 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070621 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100622 |